JPH07326608A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH07326608A JPH07326608A JP7048269A JP4826995A JPH07326608A JP H07326608 A JPH07326608 A JP H07326608A JP 7048269 A JP7048269 A JP 7048269A JP 4826995 A JP4826995 A JP 4826995A JP H07326608 A JPH07326608 A JP H07326608A
- Authority
- JP
- Japan
- Prior art keywords
- film
- antireflection film
- etching
- composition ratio
- layer side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【目的】 遠紫外線リソグラフィにおける良好な反射防
止効果とドライエッチング特性とを両立させる。 【構成】 反射防止膜６をＳｉ組成比の相対的に低いＳ
ｉＯx 膜からなる下層側反射防止膜６L と相対的に高い
ＳｉＯx 膜からなる上層側反射防止膜６U により構成す
る。レジスト・パターン７を形成した後、上層側反射防
止膜６U をＳｉ用のエッチング条件、下層側反射防止膜
６L をＳｉＯx 用のエッチング条件で各々エッチングす
る。かかる膜厚方向のＳｉ組成比の変動は、ＣＶＤ成膜
条件の制御またはＳｉ+ のイオン注入により付与する。 【効果】 上層側反射防止膜６U の方が下層側反射防止
膜６L より屈折率が高く、定在波抑制効果が向上する。
両膜６U ，６L は各々最適な条件でエッチングされるの
で、異方性形状が得られる。反射防止膜６の元素組成は
全体的には単一なので、成膜も容易である。
止効果とドライエッチング特性とを両立させる。 【構成】 反射防止膜６をＳｉ組成比の相対的に低いＳ
ｉＯx 膜からなる下層側反射防止膜６L と相対的に高い
ＳｉＯx 膜からなる上層側反射防止膜６U により構成す
る。レジスト・パターン７を形成した後、上層側反射防
止膜６U をＳｉ用のエッチング条件、下層側反射防止膜
６L をＳｉＯx 用のエッチング条件で各々エッチングす
る。かかる膜厚方向のＳｉ組成比の変動は、ＣＶＤ成膜
条件の制御またはＳｉ+ のイオン注入により付与する。 【効果】 上層側反射防止膜６U の方が下層側反射防止
膜６L より屈折率が高く、定在波抑制効果が向上する。
両膜６U ，６L は各々最適な条件でエッチングされるの
で、異方性形状が得られる。反射防止膜６の元素組成は
全体的には単一なので、成膜も容易である。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に簡便なプロセスで容易に成膜でき、かつ十分
な反射防止効果を発揮しながらエッチング特性にも優れ
る反射防止膜を利用して微細パターン形成を行う方法に
関する。
関し、特に簡便なプロセスで容易に成膜でき、かつ十分
な反射防止効果を発揮しながらエッチング特性にも優れ
る反射防止膜を利用して微細パターン形成を行う方法に
関する。
【０００２】
【従来の技術】半導体装置の高集積化が加速度的に進行
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の１
６ＭＤＲＡＭの最小加工寸法は約０．５μｍであるが、
次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次々世
代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小され
るとみられている。
するに伴い、その最小加工寸法も急速に縮小されてい
る。たとえば、量産ラインに移行されている現世代の１
６ＭＤＲＡＭの最小加工寸法は約０．５μｍであるが、
次世代の６４ＭＤＲＡＭでは０．３５μｍ以下、次々世
代の２５６ＭＤＲＡＭでは０．２５μｍ以下に縮小され
るとみられている。
【０００３】この微細化度は、マスク・パターンを形成
するフォトリソグラフィ工程の解像度に大きく依存して
いる。０．３５μｍ〜０．２５μｍ（ディープ・サブミ
クロン）クラスの加工では、ＫｒＦエキシマ・レーザ光
（波長２４８ｎｍ）等の遠紫外光源が必要となる。しか
し、このような単色光を用いるプロセスではハレーショ
ンや定在波効果によるコントラストや解像度の低下が顕
著に現れるため、下地材料膜からの反射光を弱める目的
で反射防止膜を用いることが不可欠になると考えられて
いる。
するフォトリソグラフィ工程の解像度に大きく依存して
いる。０．３５μｍ〜０．２５μｍ（ディープ・サブミ
クロン）クラスの加工では、ＫｒＦエキシマ・レーザ光
（波長２４８ｎｍ）等の遠紫外光源が必要となる。しか
し、このような単色光を用いるプロセスではハレーショ
ンや定在波効果によるコントラストや解像度の低下が顕
著に現れるため、下地材料膜からの反射光を弱める目的
で反射防止膜を用いることが不可欠になると考えられて
いる。
【０００４】反射防止膜の構成材料としては、従来から
アモルファス・シリコン、ポリシリコン、ＳｉＯx 、Ｔ
ｉＮ、ＴｉＯＮ等が用いられている。その構成も単層膜
に限られず、２種類以上の材料を積層した多層膜型の反
射防止膜も知られている。
アモルファス・シリコン、ポリシリコン、ＳｉＯx 、Ｔ
ｉＮ、ＴｉＯＮ等が用いられている。その構成も単層膜
に限られず、２種類以上の材料を積層した多層膜型の反
射防止膜も知られている。
【０００５】たとえば、特開昭６３−７９３２２号公報
には、被加工体の表面に屈折率ｎの小さいＳｉＯx より
なる第１反射防止膜（ｎ＝１．５）と、屈折率ｎの大き
いポリシリコンからなる第２反射防止膜（ｎ＝５．０）
とを順次積層し、この上で屈折率ｎの小さいレジスト膜
（ｎ＝１．６４）のｇ線リソグラフィを行って良好な解
像度を得る方法が開示されている。
には、被加工体の表面に屈折率ｎの小さいＳｉＯx より
なる第１反射防止膜（ｎ＝１．５）と、屈折率ｎの大き
いポリシリコンからなる第２反射防止膜（ｎ＝５．０）
とを順次積層し、この上で屈折率ｎの小さいレジスト膜
（ｎ＝１．６４）のｇ線リソグラフィを行って良好な解
像度を得る方法が開示されている。
【０００６】さらに近年、本願出願人はｇ線よりも短波
長の遠紫外領域においてＳｉＯＮ（酸化窒化シリコン）
系材料が良好な光学定数ｎ，ｋ（ただし、ｎ，ｋは複素
屈折率の実数部と虚数部係数とをそれぞれ表す。）を有
し、単層膜でもエキシマ・レーザ・リソグラフィへ適用
して好適であることを示した。しかも、上記ＳｉＯＮ系
材料膜の光学定数は、成膜時のガス組成の制御を通じて
広範囲に変化させることが可能であり、設計の自由度が
高い。このＳｉＯＮ系材料の元素組成比は、おおよそＳ
ｉ：Ｏ：Ｎ＝２：１：１である。
長の遠紫外領域においてＳｉＯＮ（酸化窒化シリコン）
系材料が良好な光学定数ｎ，ｋ（ただし、ｎ，ｋは複素
屈折率の実数部と虚数部係数とをそれぞれ表す。）を有
し、単層膜でもエキシマ・レーザ・リソグラフィへ適用
して好適であることを示した。しかも、上記ＳｉＯＮ系
材料膜の光学定数は、成膜時のガス組成の制御を通じて
広範囲に変化させることが可能であり、設計の自由度が
高い。このＳｉＯＮ系材料の元素組成比は、おおよそＳ
ｉ：Ｏ：Ｎ＝２：１：１である。
【０００７】
【発明が解決しようとする課題】ところで、かかるフォ
トリソグラフィによりレジスト・マスクのパターニング
を終了した後には、次工程のドライエッチングにおいて
反射防止膜も当然エッチングされる。
トリソグラフィによりレジスト・マスクのパターニング
を終了した後には、次工程のドライエッチングにおいて
反射防止膜も当然エッチングされる。
【０００８】しかしながら、たとえばＳｉＯＮ系材料の
場合、その組成は５０％前後をＳｉが占めていることか
らもわかるように、ＳｉとＳｉＯx （酸化シリコン）と
の中間的である。したがって、エッチング特性もＳｉと
ＳｉＯx の中間的であり、エッチング条件の最適化は必
ずしも容易ではない。このエッチングにおいて生ずる問
題を、図１０ないし図１２を参照しながら説明する。
場合、その組成は５０％前後をＳｉが占めていることか
らもわかるように、ＳｉとＳｉＯx （酸化シリコン）と
の中間的である。したがって、エッチング特性もＳｉと
ＳｉＯx の中間的であり、エッチング条件の最適化は必
ずしも容易ではない。このエッチングにおいて生ずる問
題を、図１０ないし図１２を参照しながら説明する。
【０００９】図１０ないし図１２は、Ｗ−ポリサイド膜
２５を被覆するＳｉＯＮ反射防止膜２６をエッチングす
るプロセスを示すものである。サンプル・ウェハは、図
１０に示されるように、Ｓｉ基板２１上にゲート酸化膜
２２を介してＷ−ポリサイド膜２５およびＳｉＯＮ反射
防止膜２６を順次積層し、さらにその上に所定の形状に
パターニングされたレジスト・マスク２７が形成された
ものである。上記Ｗ−ポリサイド膜２５は、下層側から
順に不純物を含有するポリシリコン膜２３とタングステ
ン・シリサイド（ＷＳｉx ）膜２４とが順次積層された
ものである。
２５を被覆するＳｉＯＮ反射防止膜２６をエッチングす
るプロセスを示すものである。サンプル・ウェハは、図
１０に示されるように、Ｓｉ基板２１上にゲート酸化膜
２２を介してＷ−ポリサイド膜２５およびＳｉＯＮ反射
防止膜２６を順次積層し、さらにその上に所定の形状に
パターニングされたレジスト・マスク２７が形成された
ものである。上記Ｗ−ポリサイド膜２５は、下層側から
順に不純物を含有するポリシリコン膜２３とタングステ
ン・シリサイド（ＷＳｉx ）膜２４とが順次積層された
ものである。
【００１０】いま、このＳｉＯＮ反射防止膜２６のエッ
チングを、フルオロカーボン系のエッチング・ガスを用
いてＳｉＯx 用のエッチング条件で行うと、エッチング
速度が非常に遅くなる。これは、ＳｉＯＮがＳｉＯx よ
りもＳｉリッチであるために、カーボン系ポリマーの堆
積が過剰となるからである。
チングを、フルオロカーボン系のエッチング・ガスを用
いてＳｉＯx 用のエッチング条件で行うと、エッチング
速度が非常に遅くなる。これは、ＳｉＯＮがＳｉＯx よ
りもＳｉリッチであるために、カーボン系ポリマーの堆
積が過剰となるからである。
【００１１】一方、塩素系ガスを用いてＳｉ用のエッチ
ング条件でエッチングすると、レジスト・マスク２７の
エッジが次第に後退してゆく。これは、ＳｉＯＮがＳｉ
よりもＯリッチであるために、エッチング時に放出され
るＯ* （酸素ラジカル）の作用でレジスト・マスク２７
が浸食されるからである。
ング条件でエッチングすると、レジスト・マスク２７の
エッジが次第に後退してゆく。これは、ＳｉＯＮがＳｉ
よりもＯリッチであるために、エッチング時に放出され
るＯ* （酸素ラジカル）の作用でレジスト・マスク２７
が浸食されるからである。
【００１２】いずれの場合にも、図１１に示されるよう
に、エッチング後のＳｉＯＮ反射防止膜２６ｔ〔添字ｔ
はテーパ形状（ｔａｐｅｒｅｄ）であることを示す。〕
のエッジはテーパー化し、レジスト・マスク２７のエッ
ジよりも外側へ突出した状態となる。
に、エッチング後のＳｉＯＮ反射防止膜２６ｔ〔添字ｔ
はテーパ形状（ｔａｐｅｒｅｄ）であることを示す。〕
のエッジはテーパー化し、レジスト・マスク２７のエッ
ジよりも外側へ突出した状態となる。
【００１３】この状態で、Ｗ−ポリサイド膜２５をたと
えばＣｌ2 ／Ｏ2 混合ガスを用いてエッチングすると、
イオン照射を受けたＳｉＯＮ反射防止膜２６ｔのエッジ
部からＯ* が放出され、このＯ* によりカーボン系の側
壁保護膜がＣＯx の形で除去されてしまう。この結果、
図１２に示されるように、ゲート電極２５ｅ〔添字ｅは
浸触形状（ｅｒｏｄｅｄ）であることを示す。〕には大
きなアンダカットが生じ易くなる。このアンダカット
は、ポリシリコン膜２３ｅよりもＷＳｉx 層２４ｅにお
いて顕著であるが、これはＷＳｉx 層２４ｅのＷがＷＣ
ｌＯx の形で引き抜かれ、エッチング速度が急速に上昇
するからである。このような現象は、オーバーエッチン
グ時に特に顕著となる。
えばＣｌ2 ／Ｏ2 混合ガスを用いてエッチングすると、
イオン照射を受けたＳｉＯＮ反射防止膜２６ｔのエッジ
部からＯ* が放出され、このＯ* によりカーボン系の側
壁保護膜がＣＯx の形で除去されてしまう。この結果、
図１２に示されるように、ゲート電極２５ｅ〔添字ｅは
浸触形状（ｅｒｏｄｅｄ）であることを示す。〕には大
きなアンダカットが生じ易くなる。このアンダカット
は、ポリシリコン膜２３ｅよりもＷＳｉx 層２４ｅにお
いて顕著であるが、これはＷＳｉx 層２４ｅのＷがＷＣ
ｌＯx の形で引き抜かれ、エッチング速度が急速に上昇
するからである。このような現象は、オーバーエッチン
グ時に特に顕著となる。
【００１４】このように、ゲート電極の形状が劣化する
と、配線抵抗が設計値から外れる他、ＬＤＤ構造達成用
のサイド・ウォールの形成が困難となる等、様々な問題
が生ずる。
と、配線抵抗が設計値から外れる他、ＬＤＤ構造達成用
のサイド・ウォールの形成が困難となる等、様々な問題
が生ずる。
【００１５】先の特開昭６３−７９３２２号公報に記載
される多層膜型の反射防止膜を用いた場合には、エッチ
ング条件を途中で切り替えれば、上述のようなエッジの
テーパ化は生じず、したがって下地材料膜の異方性加工
を行うことができる。しかし、ＳｉＯx とポリシリコン
といった膜質の全く異なる膜を、それぞれ別プロセスに
より成膜する必要が生ずる。また、ポリシリコンのよう
に屈折率ｎ＝５もの大きな膜を積層すると、今後の短波
長光源を用いるフォトリソグラフィでは膜内に発生する
定在波の波長が小さくなり過ぎ、反射防止効果を発現さ
せるための膜厚制御が困難となる。
される多層膜型の反射防止膜を用いた場合には、エッチ
ング条件を途中で切り替えれば、上述のようなエッジの
テーパ化は生じず、したがって下地材料膜の異方性加工
を行うことができる。しかし、ＳｉＯx とポリシリコン
といった膜質の全く異なる膜を、それぞれ別プロセスに
より成膜する必要が生ずる。また、ポリシリコンのよう
に屈折率ｎ＝５もの大きな膜を積層すると、今後の短波
長光源を用いるフォトリソグラフィでは膜内に発生する
定在波の波長が小さくなり過ぎ、反射防止効果を発現さ
せるための膜厚制御が困難となる。
【００１６】そこで本発明は、簡便なプロセスで容易に
成膜でき、かつ十分な反射防止効果を発揮しながらエッ
チング特性にも優れる反射防止膜を利用して微細パター
ン形成を行う半導体装置の製造方法を提供することを目
的とする。
成膜でき、かつ十分な反射防止効果を発揮しながらエッ
チング特性にも優れる反射防止膜を利用して微細パター
ン形成を行う半導体装置の製造方法を提供することを目
的とする。
【００１７】
【課題を解決するための手段】本発明の半導体装置の製
造方法は、上述の目的を達するために提案されるもので
あり、膜厚方向に沿って構成元素の組成比を変動させた
反射防止膜を基板上に成膜する工程と、前記反射防止膜
上にレジスト・パターンを形成する工程と、前記レジス
ト・パターンをマスクとし、前記組成分布に応じて最適
なエッチング条件を選択しながら前記反射防止膜のドラ
イエッチングを行うものである。
造方法は、上述の目的を達するために提案されるもので
あり、膜厚方向に沿って構成元素の組成比を変動させた
反射防止膜を基板上に成膜する工程と、前記反射防止膜
上にレジスト・パターンを形成する工程と、前記レジス
ト・パターンをマスクとし、前記組成分布に応じて最適
なエッチング条件を選択しながら前記反射防止膜のドラ
イエッチングを行うものである。
【００１８】したがって、本発明で成膜される反射防止
膜の組成は、多くの場合、化学量論的組成には従わな
い。
膜の組成は、多くの場合、化学量論的組成には従わな
い。
【００１９】ここで、上記組成比の変動は、該反射防止
膜が気相成長法により成膜される膜であれば、その成膜
雰囲気を制御することにより付与することができる。た
とえば、ＣＶＤ法や反応性スパッタリング法において、
原料ガスやスパッタリング・ガスの化学組成や流量比を
成膜時間の経過と共に変更すれば、成膜される反射防止
膜の構成元素の組成比は、膜厚方向に沿った所定の変動
を示すようになる。
膜が気相成長法により成膜される膜であれば、その成膜
雰囲気を制御することにより付与することができる。た
とえば、ＣＶＤ法や反応性スパッタリング法において、
原料ガスやスパッタリング・ガスの化学組成や流量比を
成膜時間の経過と共に変更すれば、成膜される反射防止
膜の構成元素の組成比は、膜厚方向に沿った所定の変動
を示すようになる。
【００２０】あるいは、イオン注入によれば、反射防止
膜の成膜方法とは無関係に組成比の変動を付与すること
ができる。すなわち、注入するイオン種やイオン加速エ
ネルギーを適宜選択することにより、表面から所望の深
さ、もしくは所望の範囲内において特定の元素の組成比
を高めることができる。なお、イオン注入には、反射防
止膜の結晶構造を破壊してアモルファス化させ、エッチ
ング速度を上昇させるといった付随的効果もある。アモ
ルファス化を起こすことが可能なドース量は、用いるイ
オン種の質量等にもよるが、おおよそ１０15／ｃｍ2 の
オーダーである。
膜の成膜方法とは無関係に組成比の変動を付与すること
ができる。すなわち、注入するイオン種やイオン加速エ
ネルギーを適宜選択することにより、表面から所望の深
さ、もしくは所望の範囲内において特定の元素の組成比
を高めることができる。なお、イオン注入には、反射防
止膜の結晶構造を破壊してアモルファス化させ、エッチ
ング速度を上昇させるといった付随的効果もある。アモ
ルファス化を起こすことが可能なドース量は、用いるイ
オン種の質量等にもよるが、おおよそ１０15／ｃｍ2 の
オーダーである。
【００２１】いずれにしても、本発明では反射防止膜の
エッチング途中でエッチング条件を切り替える必要があ
るが、この切り替えのタイミングの判断は、発光スペク
トルのモニタにもとづいて行うか、あるいは予め測定さ
れたエッチング速度にもとづいて時間管理を行う等の方
法により決定することができる。
エッチング途中でエッチング条件を切り替える必要があ
るが、この切り替えのタイミングの判断は、発光スペク
トルのモニタにもとづいて行うか、あるいは予め測定さ
れたエッチング速度にもとづいて時間管理を行う等の方
法により決定することができる。
【００２２】ところで、上記組成比の変動は、屈折率の
変動を伴っていても良い。ここで、反射防止効果を考慮
すると、屈折率の高い領域（高屈折率領域）は、反射防
止膜の下層側よりも上層側に設けることが好適である。
この高屈折率領域の屈折率がその上のフォトレジスト塗
膜の屈折率より大であれば、該高屈折率領域は低屈折率
領域（すなわち、基板側の低屈折率領域と通常のフォト
レジスト塗膜）の間に挟まれることになり、その内部で
効果的に多重反射を吸収するようになる。
変動を伴っていても良い。ここで、反射防止効果を考慮
すると、屈折率の高い領域（高屈折率領域）は、反射防
止膜の下層側よりも上層側に設けることが好適である。
この高屈折率領域の屈折率がその上のフォトレジスト塗
膜の屈折率より大であれば、該高屈折率領域は低屈折率
領域（すなわち、基板側の低屈折率領域と通常のフォト
レジスト塗膜）の間に挟まれることになり、その内部で
効果的に多重反射を吸収するようになる。
【００２３】本発明において加工される反射防止膜は、
膜厚方向に沿った構成元素の組成比の変動を付与するこ
とによりエッチング特性の改善がみられ、かつフォトリ
ソグラフィに用いられる波長領域で良好な反射防止効果
を発揮する膜であれば、いかなる種類の膜であっても構
わない。
膜厚方向に沿った構成元素の組成比の変動を付与するこ
とによりエッチング特性の改善がみられ、かつフォトリ
ソグラフィに用いられる波長領域で良好な反射防止効果
を発揮する膜であれば、いかなる種類の膜であっても構
わない。
【００２４】ただし、遠紫外領域において利用し易い光
学特性を有し、かつＳｉ組成比に応じたエッチング特性
の変化が顕著に現れることを考慮すると、Ｓｉ化合物膜
が特に好適である。Ｓｉ化合物膜の代表例としては、Ｓ
ｉＯx 膜、ＳｉＮx 膜、ＳｉＯＮ膜を挙げることができ
る。これらＳｉ化合物膜にＳｉ組成比の変動を付与すれ
ば、Ｓｉリッチな領域ほどＳｉ用のドライエッチング条
件で精度良くエッチングできることになる。
学特性を有し、かつＳｉ組成比に応じたエッチング特性
の変化が顕著に現れることを考慮すると、Ｓｉ化合物膜
が特に好適である。Ｓｉ化合物膜の代表例としては、Ｓ
ｉＯx 膜、ＳｉＮx 膜、ＳｉＯＮ膜を挙げることができ
る。これらＳｉ化合物膜にＳｉ組成比の変動を付与すれ
ば、Ｓｉリッチな領域ほどＳｉ用のドライエッチング条
件で精度良くエッチングできることになる。
【００２５】ところで、ＳｉＯx 膜、ＳｉＮx 膜および
ＳｉＯＮ膜に関しては、Ｓｉ組成比の増大に伴って屈折
率が上昇傾向にあることを本願出願人が以前に見出して
いる。したがって、前記Ｓｉ組成比を前記反射防止膜の
上層側において下層側におけるよりも大となすことによ
り、上層側の屈折率を大とすることができる。この構成
は、フォトリソグラフィの解像度を改善する上で有利で
ある。
ＳｉＯＮ膜に関しては、Ｓｉ組成比の増大に伴って屈折
率が上昇傾向にあることを本願出願人が以前に見出して
いる。したがって、前記Ｓｉ組成比を前記反射防止膜の
上層側において下層側におけるよりも大となすことによ
り、上層側の屈折率を大とすることができる。この構成
は、フォトリソグラフィの解像度を改善する上で有利で
ある。
【００２６】なお、反射防止膜はその直下の高反射率材
料膜の反射率を低減するために用いられるのが一般的で
あるが、そのさらに下側の高反射率材料膜からの反射率
の低減に用いても良い。たとえば、Ａｌ系下層配線膜に
コンタクトをとる目的で透明なＳｉＯx 層間絶縁膜にビ
アホールを形成するためのリソグラフィを行う場合、こ
のＳｉＯx 層間絶縁膜上にＳｉＯＮ系の反射防止膜を形
成し、Ａｌ系下層配線膜からの反射を抑えるようにして
も良い。
料膜の反射率を低減するために用いられるのが一般的で
あるが、そのさらに下側の高反射率材料膜からの反射率
の低減に用いても良い。たとえば、Ａｌ系下層配線膜に
コンタクトをとる目的で透明なＳｉＯx 層間絶縁膜にビ
アホールを形成するためのリソグラフィを行う場合、こ
のＳｉＯx 層間絶縁膜上にＳｉＯＮ系の反射防止膜を形
成し、Ａｌ系下層配線膜からの反射を抑えるようにして
も良い。
【００２７】
【作用】本発明は、反射防止膜の膜厚方向に沿って構成
元素の組成比を変動させることにより、全体としては所
望の反射防止効果を達成した上で、ドライエッチング特
性の最適化を容易とするものである。上記組成分布は、
気相成長法における成膜雰囲気の制御、あるいはイオン
注入を行うことによりｎｍオーダーで精密に制御するこ
とができる。しかも、元素組成は反射防止膜全体を通じ
て共通であるため、従来のたとえばＳｉＯx とポリシリ
コンからなる多層型の反射防止膜のように全くの別プロ
セスで成膜する必要がなく、成膜工程を大幅に簡略化す
ることができる。
元素の組成比を変動させることにより、全体としては所
望の反射防止効果を達成した上で、ドライエッチング特
性の最適化を容易とするものである。上記組成分布は、
気相成長法における成膜雰囲気の制御、あるいはイオン
注入を行うことによりｎｍオーダーで精密に制御するこ
とができる。しかも、元素組成は反射防止膜全体を通じ
て共通であるため、従来のたとえばＳｉＯx とポリシリ
コンからなる多層型の反射防止膜のように全くの別プロ
セスで成膜する必要がなく、成膜工程を大幅に簡略化す
ることができる。
【００２８】特に、ＳｉＯx 、ＳｉＮx 、ＳｉＯＮとい
ったＳｉ化合物膜を反射防止膜として用い、そのＳｉ組
成比を変動させる場合、Ｓｉ組成比の大きい領域（Ｓｉ
リッチな領域）は単結晶シリコンやポリシリコン用のエ
ッチング条件を適用して異方性加工を行うことができ
る。したがって、従来のようなエッジのテーパ化が生じ
ず、下地材料膜の異方性形状の劣化を防止することがで
きる。
ったＳｉ化合物膜を反射防止膜として用い、そのＳｉ組
成比を変動させる場合、Ｓｉ組成比の大きい領域（Ｓｉ
リッチな領域）は単結晶シリコンやポリシリコン用のエ
ッチング条件を適用して異方性加工を行うことができ
る。したがって、従来のようなエッジのテーパ化が生じ
ず、下地材料膜の異方性形状の劣化を防止することがで
きる。
【００２９】しかも、これらのＳｉ化合物膜はＳｉ組成
比の増大に伴って屈折率が増大する組成領域を有するた
め、この範囲内で適切にＳｉ組成比を変動させれば、反
射防止膜の上層側に屈折率の大きい膜を配することがで
き、優れた定在波抑制効果を発揮させることができる。
比の増大に伴って屈折率が増大する組成領域を有するた
め、この範囲内で適切にＳｉ組成比を変動させれば、反
射防止膜の上層側に屈折率の大きい膜を配することがで
き、優れた定在波抑制効果を発揮させることができる。
【００３０】
【実施例】以下、本発明の具体的な実施例について説明
する。
する。
【００３１】実施例１ 本実施例は、タングステン（Ｗ）−ポリサイド・ゲート
電極加工において、Ｗ−ポリサイド膜上の反射防止膜を
ＳｉＯx 膜にて構成し、そのＣＶＤ成膜条件を途中変更
して上層部をＳｉリッチな組成とし、これをＳｉ用のエ
ッチング条件とＳｉＯx 用のエッチング条件を順次適用
してエッチングした例である。本実施例のプロセスを、
図１ないし図５を参照しながら説明する。
電極加工において、Ｗ−ポリサイド膜上の反射防止膜を
ＳｉＯx 膜にて構成し、そのＣＶＤ成膜条件を途中変更
して上層部をＳｉリッチな組成とし、これをＳｉ用のエ
ッチング条件とＳｉＯx 用のエッチング条件を順次適用
してエッチングした例である。本実施例のプロセスを、
図１ないし図５を参照しながら説明する。
【００３２】まず、図１に示されるように、Ｓｉ基板１
上に厚さ約１０ｎｍのゲート酸化膜２を形成し、さらに
各々厚さ５０ｎｍのポリシリコン層３とタングステン・
シリサイド（ＷＳｉx ）層４とを積層して厚さ約１００
ｎｍのＷ−ポリサイド膜５を形成した。このウェハを減
圧ＣＶＤ装置に搬入し、一例として下記の２段階の成膜
条件で反射防止膜６としてＳｉＯx 膜を成膜した。
上に厚さ約１０ｎｍのゲート酸化膜２を形成し、さらに
各々厚さ５０ｎｍのポリシリコン層３とタングステン・
シリサイド（ＷＳｉx ）層４とを積層して厚さ約１００
ｎｍのＷ−ポリサイド膜５を形成した。このウェハを減
圧ＣＶＤ装置に搬入し、一例として下記の２段階の成膜
条件で反射防止膜６としてＳｉＯx 膜を成膜した。
【００３３】〔第１段階〕 ＳｉＨ4 流量 ２５０ ＳＣＣＭ Ｏ2 流量 ２５０ ＳＣＣＭ Ｎ2 流量 １００ ＳＣＣＭ ガス圧 １３３ Ｐａ 成膜温度 ４２０ ℃ 成膜時間 ２ 分 〔第２段階〕 ＳｉＨ4 流量 ４００ ＳＣＣＭ Ｏ2 流量 ５０ ＳＣＣＭ Ｎ2 流量 １００ ＳＣＣＭ ガス圧 １３３ Ｐａ 成膜温度 ４２０ ℃ 成膜時間 １５ 秒 上記第１段階では下層側反射防止膜６L 〔添字Ｌは下層
側（ｌｏｗｅｒ）の意。〕として厚さ約４５ｎｍのＳｉ
ＯＮ膜を成膜した。また第２段階では、ＳｉＨ4 に対す
るＯ2 の流量比を大幅に下げることにより、上層側反射
防止膜６U 〔添字Ｕは上層側（ｕｐｐｅｒ）の意。〕と
して厚さ約５ｎｍのＳｉリッチなＳｉＯＮ膜をそれぞれ
成膜した。以上の２段階の成膜は、同一成膜チャンバ内
でガス流量比を変更するのみで容易に達成可能である。
側（ｌｏｗｅｒ）の意。〕として厚さ約４５ｎｍのＳｉ
ＯＮ膜を成膜した。また第２段階では、ＳｉＨ4 に対す
るＯ2 の流量比を大幅に下げることにより、上層側反射
防止膜６U 〔添字Ｕは上層側（ｕｐｐｅｒ）の意。〕と
して厚さ約５ｎｍのＳｉリッチなＳｉＯＮ膜をそれぞれ
成膜した。以上の２段階の成膜は、同一成膜チャンバ内
でガス流量比を変更するのみで容易に達成可能である。
【００３４】次に、化学増幅系フォトレジスト材料（和
光純薬社製：商品名ＷＫＲ−ＰＴ１）とＫｒＦエキシマ
・レーザ・ステッパを用いたフォトリソグラフィを経
て、上記反射防止膜６上にパターン幅約０．３５μm の
レジスト・パターン７を形成した。このフォトリソグラ
フィにおいては、２層構造を有し、しかも上層側におい
て屈折率が高められてなる上記反射防止膜６の効果によ
り、下地のＷＳｉx 層４からの反射光が効率良く減衰さ
れ、良好な形状を有するレジスト・パターン７を形成す
ることができた。
光純薬社製：商品名ＷＫＲ−ＰＴ１）とＫｒＦエキシマ
・レーザ・ステッパを用いたフォトリソグラフィを経
て、上記反射防止膜６上にパターン幅約０．３５μm の
レジスト・パターン７を形成した。このフォトリソグラ
フィにおいては、２層構造を有し、しかも上層側におい
て屈折率が高められてなる上記反射防止膜６の効果によ
り、下地のＷＳｉx 層４からの反射光が効率良く減衰さ
れ、良好な形状を有するレジスト・パターン７を形成す
ることができた。
【００３５】次に、上記ウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、一例として下記の条
件で上層側反射防止膜６U をエッチングした。
ズマ・エッチング装置にセットし、一例として下記の条
件で上層側反射防止膜６U をエッチングした。
【００３６】 ＳＦ6 流量 ２０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波出力 ８００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷） 上記Ｆ系ガスによる低バイアス条件は、Ｓｉ系材料膜の
エッチングにも適用可能な条件であるが、ここでは上層
側反射防止膜６U の組成がＳｉリッチであるために、図
３に示されるように、良好な異方性形状を有する上層側
反射防止膜パターン６Ua〔添字ａは異方性形状（ａｎｉ
ｓｏｔｒｏｐｉｃ）の意。〕が形成された。
ｚ） ＲＦバイアス・パワー ２０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷） 上記Ｆ系ガスによる低バイアス条件は、Ｓｉ系材料膜の
エッチングにも適用可能な条件であるが、ここでは上層
側反射防止膜６U の組成がＳｉリッチであるために、図
３に示されるように、良好な異方性形状を有する上層側
反射防止膜パターン６Ua〔添字ａは異方性形状（ａｎｉ
ｓｏｔｒｏｐｉｃ）の意。〕が形成された。
【００３７】続いて、エッチング条件を一例として下記
のように切り替え、下層側反射防止膜６L をエッチング
した。
のように切り替え、下層側反射防止膜６L をエッチング
した。
【００３８】 ｃ−Ｃ4 Ｆ8 流量 ５０ ＳＣＣＭ ガス圧 ０．５ Ｐａ マイクロ波出力 １２００ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ２００ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷） この典型的なＳｉＯx 系材料膜のエッチング条件によ
り、図４に示されるように、良好な異方性形状を有する
下層側反射防止膜パターン６Laが形成された。この結
果、全体としても異方性形状を有する反射防止膜パター
ン６ａが形成され、従来のようなエッジのテーパ化は生
じなかった。
ｚ） ＲＦバイアス・パワー ２００ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷） この典型的なＳｉＯx 系材料膜のエッチング条件によ
り、図４に示されるように、良好な異方性形状を有する
下層側反射防止膜パターン６Laが形成された。この結
果、全体としても異方性形状を有する反射防止膜パター
ン６ａが形成され、従来のようなエッジのテーパ化は生
じなかった。
【００３９】さらに、一例として下記の条件でＷ−ポリ
サイド膜５をエッチングした。
サイド膜５をエッチングした。
【００４０】 Ｃｌ2 流量 ７２ ＳＣＣＭ Ｏ2 流量 ８ ＳＣＣＭ ガス圧 ０．４ Ｐａ マイクロ波パワー ７５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ４０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） この工程では、既に反射防止膜６が異方性加工されてい
るために、アンダカットを生ずることなく、良好な異方
性形状を有するＷＳｉx パターン４ａとポリシリコン・
パターン３ａからなるゲート電極５ａを形成することが
できた。
ｚ） ＲＦバイアス・パワー ４０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ０ ℃（アルコール系冷
媒使用） この工程では、既に反射防止膜６が異方性加工されてい
るために、アンダカットを生ずることなく、良好な異方
性形状を有するＷＳｉx パターン４ａとポリシリコン・
パターン３ａからなるゲート電極５ａを形成することが
できた。
【００４１】実施例２ 本実施例では、実施例１と同様のＷ−ポリサイド・ゲー
ト電極加工において、Ｗ−ポリサイド膜上の反射防止膜
をＳｉＯＮ膜にて構成し、そのＣＶＤ成膜条件を途中変
更して上層部をＳｉリッチな組成とし、該反射防止膜を
Ｓｉ用のエッチング条件とＳｉＯx 用のエッチング条件
を順次適用してエッチングした。参照図面は図１ないし
図５とし、実施例１と共通部分については詳しい説明を
省略する。
ト電極加工において、Ｗ−ポリサイド膜上の反射防止膜
をＳｉＯＮ膜にて構成し、そのＣＶＤ成膜条件を途中変
更して上層部をＳｉリッチな組成とし、該反射防止膜を
Ｓｉ用のエッチング条件とＳｉＯx 用のエッチング条件
を順次適用してエッチングした。参照図面は図１ないし
図５とし、実施例１と共通部分については詳しい説明を
省略する。
【００４２】まず、Ｗ−ポリサイド膜５の形成までのプ
ロセスを実施例１と同様に行った。次にこのウェハをプ
ラズマＣＶＤ装置に搬入し、反射防止膜６であるＳｉＯ
Ｎ膜を一例として下記の２段階の成膜条件で成膜した。
ロセスを実施例１と同様に行った。次にこのウェハをプ
ラズマＣＶＤ装置に搬入し、反射防止膜６であるＳｉＯ
Ｎ膜を一例として下記の２段階の成膜条件で成膜した。
【００４３】〔第１段階〕 ＳｉＨ4 流量 ３０ ＳＣＣＭ Ｎ2 Ｏ流量 ７０ ＳＣＣＭ ガス圧 ４００ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ ＭＨｚ） 成膜温度 ３６０ ℃ 成膜時間 ４０ 秒 〔第２段階〕 ＳｉＨ4 流量 ７０ ＳＣＣＭ Ｎ2 Ｏ流量 ３０ ＳＣＣＭ ガス圧 ４００ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ ＭＨｚ） 成膜温度 ３６０ ℃ 成膜時間 ５ 秒 上記第１段階では下層側反射防止膜６L 〔添字Ｌは下層
側（ｌｏｗｅｒ）の意。〕として厚さ約４５ｎｍのＳｉ
ＯＮ膜を、また第２段階では上層側反射防止膜６U 〔添
字Ｕは上層側（ｕｐｐｅｒ）の意。〕として厚さ約５ｎ
ｍのＳｉリッチＳｉＯＮ膜をそれぞれ成膜した。
側（ｌｏｗｅｒ）の意。〕として厚さ約４５ｎｍのＳｉ
ＯＮ膜を、また第２段階では上層側反射防止膜６U 〔添
字Ｕは上層側（ｕｐｐｅｒ）の意。〕として厚さ約５ｎ
ｍのＳｉリッチＳｉＯＮ膜をそれぞれ成膜した。
【００４４】かかる反射防止膜６上では、エキシマ・レ
ーザ・リソグラフィにより良好な形状を有するレジスト
・パターン７を形成することができた。
ーザ・リソグラフィにより良好な形状を有するレジスト
・パターン７を形成することができた。
【００４５】この後の上層側反射防止膜６U と下層側反
射防止膜６L のドライエッチングは、実施例１と同様に
行い、良好な異方性形状を有する反射防止膜パターン６
ａを形成することができた。したがって、続くＷ−ポリ
サイド膜５のエッチングも精度良く行うことができた。
射防止膜６L のドライエッチングは、実施例１と同様に
行い、良好な異方性形状を有する反射防止膜パターン６
ａを形成することができた。したがって、続くＷ−ポリ
サイド膜５のエッチングも精度良く行うことができた。
【００４６】実施例３ 本実施例では、実施例１と同様のＳｉＯx 膜よりなる反
射防止膜６の成膜において、上層側反射防止膜６U を減
圧ＣＶＤ条件の変更ではなく、イオン注入により形成し
た例である。本実施例のプロセスを、図６および図７を
参照しながら説明する。
射防止膜６の成膜において、上層側反射防止膜６U を減
圧ＣＶＤ条件の変更ではなく、イオン注入により形成し
た例である。本実施例のプロセスを、図６および図７を
参照しながら説明する。
【００４７】図６は、Ｗ−ポリサイド膜５上に反射防止
膜６として厚さ約５０ｎｍのＳｉＯx 膜が成膜された状
態を示している。このときの成膜条件は、成膜時間を２
分３０秒とした他は実施例１で前述した〔第１段階〕と
同じである。
膜６として厚さ約５０ｎｍのＳｉＯx 膜が成膜された状
態を示している。このときの成膜条件は、成膜時間を２
分３０秒とした他は実施例１で前述した〔第１段階〕と
同じである。
【００４８】次に、このウェハに、一例としてイオン加
速エネルギー１０ｋｅＶ、ドーズ量１×１０17／ｃｍ2
の条件でＳｉ+ のイオン注入を行った。この結果、図７
に示されるように、反射防止膜６の上層側はＳｉリッチ
なＳｉＯx 膜よりなる上層側反射防止膜６U に変化し、
その下の部分は元の組成のままの下層側反射防止膜６L
として残った。このようにして形成された反射防止膜６
も、優れた定在波抑制効果を示した。
速エネルギー１０ｋｅＶ、ドーズ量１×１０17／ｃｍ2
の条件でＳｉ+ のイオン注入を行った。この結果、図７
に示されるように、反射防止膜６の上層側はＳｉリッチ
なＳｉＯx 膜よりなる上層側反射防止膜６U に変化し、
その下の部分は元の組成のままの下層側反射防止膜６L
として残った。このようにして形成された反射防止膜６
も、優れた定在波抑制効果を示した。
【００４９】以降のフォトリソグラフィ、ドライエッチ
ングは実施例１と同様に行った。本実施例においても、
良好な異方性加工を行うことができた。
ングは実施例１と同様に行った。本実施例においても、
良好な異方性加工を行うことができた。
【００５０】実施例４ 本実施例では、Ａｌ系配線加工において、Ａｌ−１％Ｓ
ｉ膜上のＳｉＮx 膜よりなる系反射防止膜のＣＶＤ成膜
条件を途中変更して上層部をＳｉリッチな組成とし、こ
れをＳｉ用のエッチング条件とＳｉＮx 用のエッチング
条件を順次適用してエッチングした例である。本実施例
のプロセスを、図８および図９を参照しながら説明す
る。
ｉ膜上のＳｉＮx 膜よりなる系反射防止膜のＣＶＤ成膜
条件を途中変更して上層部をＳｉリッチな組成とし、こ
れをＳｉ用のエッチング条件とＳｉＮx 用のエッチング
条件を順次適用してエッチングした例である。本実施例
のプロセスを、図８および図９を参照しながら説明す
る。
【００５１】まずＳｉＯx 層間絶縁膜１１上に厚さ約１
００ｎｍのバリヤメタル１４、および厚さ約３００ｎｍ
のＡｌ−１％Ｓｉ膜１５が形成されたウェハを用意し
た。ここで上記バリヤメタル１４は、たとえば下層側か
ら順に厚さ約３０ｎｍのＴｉ層１２と厚さ約７０ｎｍの
ＴｉＯＮ層１３とが順次積層されたものである。
００ｎｍのバリヤメタル１４、および厚さ約３００ｎｍ
のＡｌ−１％Ｓｉ膜１５が形成されたウェハを用意し
た。ここで上記バリヤメタル１４は、たとえば下層側か
ら順に厚さ約３０ｎｍのＴｉ層１２と厚さ約７０ｎｍの
ＴｉＯＮ層１３とが順次積層されたものである。
【００５２】次に、このウェハをプラズマＣＶＤ装置に
搬入し、一例として下記の２段階の成膜条件で反射防止
膜１６としてＳｉＮx 膜を成膜した。
搬入し、一例として下記の２段階の成膜条件で反射防止
膜１６としてＳｉＮx 膜を成膜した。
【００５３】〔第１段階〕 ＳｉＨ4 流量 １８０ ＳＣＣＭ ＮＨ3 流量 ５００ ＳＣＣＭ Ｎ2 流量 ７２０ ＳＣＣＭ ガス圧 ４００ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ ＭＨｚ） 成膜温度 ２５０ ℃ 成膜時間 ４０ 秒 〔第２段階〕 ＳｉＨ4 流量 ５００ ＳＣＣＭ ＮＨ3 流量 １００ ＳＣＣＭ Ｎ2 流量 ７００ ＳＣＣＭ ガス圧 ４００ Ｐａ ＲＦパワー ５００ Ｗ（１３．５６ ＭＨｚ） 成膜温度 ２５０ ℃ 成膜時間 ５ 秒 上記第１段階では下層側反射防止膜１６L として厚さ約
４５ｎｍのＳｉＮx 膜を、また第２段階では上層側反射
防止膜１６U として厚さ約５ｎｍのＳｉリッチなＳｉＮ
x 膜をそれぞれ成膜した。上層側反射防止膜１６U の屈
折率は、下層側反射防止膜１６L のそれよりも大きかっ
た。
４５ｎｍのＳｉＮx 膜を、また第２段階では上層側反射
防止膜１６U として厚さ約５ｎｍのＳｉリッチなＳｉＮ
x 膜をそれぞれ成膜した。上層側反射防止膜１６U の屈
折率は、下層側反射防止膜１６L のそれよりも大きかっ
た。
【００５４】次に、実施例１と同様のフォトリソグラフ
ィを行い、幅約０．３５μｍのレジスト・パターン１７
を形成した。このフォトリソグラフィでは、Ａｌ−１％
Ｓｉ膜１５からの反射光がＳｉＮx 膜からなる反射防止
膜１６で効率良く減衰され、微細なレジスト・パターン
１７が優れた解像度をもって形成された。
ィを行い、幅約０．３５μｍのレジスト・パターン１７
を形成した。このフォトリソグラフィでは、Ａｌ−１％
Ｓｉ膜１５からの反射光がＳｉＮx 膜からなる反射防止
膜１６で効率良く減衰され、微細なレジスト・パターン
１７が優れた解像度をもって形成された。
【００５５】次に、上記ウェハを有磁場マイクロ波プラ
ズマ・エッチング装置にセットし、まず、Ｓｉ用のエッ
チング条件で上層側反射防止膜１６U を、続いてＳｉＯ
x 用のエッチング条件で下層側反射防止膜１６L をそれ
ぞれエッチングした。ＳｉＮx のエッチングには、基本
的にはＳｉＯx 用のエッチング条件が適用できる。ここ
では、実施例１と同じ条件を採用した。この結果、図９
に示されるように良好な異方性形状を有する上層側反射
防止膜パターン１６Uaおよび下層側反射防止膜パターン
１６Laが形成され、全体としても異方性形状を有する反
射防止膜パターン１６ａが形成された。
ズマ・エッチング装置にセットし、まず、Ｓｉ用のエッ
チング条件で上層側反射防止膜１６U を、続いてＳｉＯ
x 用のエッチング条件で下層側反射防止膜１６L をそれ
ぞれエッチングした。ＳｉＮx のエッチングには、基本
的にはＳｉＯx 用のエッチング条件が適用できる。ここ
では、実施例１と同じ条件を採用した。この結果、図９
に示されるように良好な異方性形状を有する上層側反射
防止膜パターン１６Uaおよび下層側反射防止膜パターン
１６Laが形成され、全体としても異方性形状を有する反
射防止膜パターン１６ａが形成された。
【００５６】この後、一例として下記の条件でＡｌ−１
％Ｓｉ膜１５、およびバリヤメタル１４とを一括してエ
ッチングした。
％Ｓｉ膜１５、およびバリヤメタル１４とを一括してエ
ッチングした。
【００５７】 ＢＣｌ3 流量 ４０ ＳＣＣＭ Ｃｌ2 流量 ６０ ＳＣＣＭ ガス圧 １．３ Ｐａ マイクロ波パワー ９５０ Ｗ（２．４５ ＧＨ
ｚ） ＲＦバイアス・パワー ５０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷） この工程では、Ａｌ−１％Ｓｉ膜１５およびバリヤメタ
ル１４のエッチングも、図９に示されるように全て異方
的に進行した。なお、図中、異方性エッチングされた材
料層には、元の符号に添字ａを付して表した。従来のよ
うな反射防止膜パターンのテーパ化に起因するアンダカ
ットの発生が防止された。
ｚ） ＲＦバイアス・パワー ５０ Ｗ（２ ＭＨｚ） ウェハ載置電極温度 ２０ ℃（水冷） この工程では、Ａｌ−１％Ｓｉ膜１５およびバリヤメタ
ル１４のエッチングも、図９に示されるように全て異方
的に進行した。なお、図中、異方性エッチングされた材
料層には、元の符号に添字ａを付して表した。従来のよ
うな反射防止膜パターンのテーパ化に起因するアンダカ
ットの発生が防止された。
【００５８】以上、本発明を４例の実施例にもとづいて
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。
説明したが、本発明はこれらの実施例に何ら限定される
ものではない。
【００５９】たとえば、ＳｉＮx 膜またはＳｉＯＮ膜よ
りなる反射防止膜については、ＣＶＤ法によるＳｉ組成
比の変動についてのみ説明したが、この変動をイオン注
入により付与しても良い。
りなる反射防止膜については、ＣＶＤ法によるＳｉ組成
比の変動についてのみ説明したが、この変動をイオン注
入により付与しても良い。
【００６０】その他、ＣＶＤ条件、イオン注入条件、ド
ライエッチング装置の種類、ドライエッチング条件、フ
ォトリソグラフィの露光波長、エッチング・サンプルと
なるウェハの構成等は、適宜変更可能である。
ライエッチング装置の種類、ドライエッチング条件、フ
ォトリソグラフィの露光波長、エッチング・サンプルと
なるウェハの構成等は、適宜変更可能である。
【００６１】
【発明の効果】以上の説明からも明らかなように、本発
明では反射防止膜にその膜厚方向に沿った構成元素の組
成比の変動を与えることにより、所望の反射防止効果と
良好なドライエッチング特性とを両立させることが可能
となる。特に、Ｓｉ化合物膜からなる反射防止膜は、次
世代、次々世代の遠紫外線フォトリソグラフィにおいて
優れた定在波抑制効果を発揮する。したがって、本発明
は実用的な手法による反射防止膜の成膜と加工を通じ
て、半導体装置の微細化、高集積化、高信頼化に大きく
貢献するものである。
明では反射防止膜にその膜厚方向に沿った構成元素の組
成比の変動を与えることにより、所望の反射防止効果と
良好なドライエッチング特性とを両立させることが可能
となる。特に、Ｓｉ化合物膜からなる反射防止膜は、次
世代、次々世代の遠紫外線フォトリソグラフィにおいて
優れた定在波抑制効果を発揮する。したがって、本発明
は実用的な手法による反射防止膜の成膜と加工を通じ
て、半導体装置の微細化、高集積化、高信頼化に大きく
貢献するものである。
【図１】本発明をポリサイド・ゲート電極加工に適用し
たプロセス例において、Ｗ−ポリサイド膜上に膜厚方向
にＳｉ組成比の変動するＳｉＯx 膜またはＳｉＯＮ膜よ
りなる反射防止膜を形成した状態を示す模式的断面図で
ある。
たプロセス例において、Ｗ−ポリサイド膜上に膜厚方向
にＳｉ組成比の変動するＳｉＯx 膜またはＳｉＯＮ膜よ
りなる反射防止膜を形成した状態を示す模式的断面図で
ある。
【図２】前記反射防止膜上にレジスト・パターンを形成
した状態を示す模式的断面図である。
した状態を示す模式的断面図である。
【図３】前記ＳｉＯx 反射防止膜中、Ｓｉリッチな上層
側反射防止膜を選択的にエッチングした状態を示す模式
的断面図である。
側反射防止膜を選択的にエッチングした状態を示す模式
的断面図である。
【図４】図３の下層側反射防止膜を選択的にエッチング
した状態を示す模式的断面図である。
した状態を示す模式的断面図である。
【図５】図４のＷ−ポリサイド膜を異方性エッチングし
た状態を示す模式的断面図である。
た状態を示す模式的断面図である。
【図６】本発明をポリサイド・ゲート電極加工に適用し
た他のプロセス例において、Ｗ−ポリサイド膜上に反射
防止膜を形成した状態を示す模式的断面図である。
た他のプロセス例において、Ｗ−ポリサイド膜上に反射
防止膜を形成した状態を示す模式的断面図である。
【図７】図６の反射防止膜にＳｉのイオン注入を行い、
Ｓｉリッチな上層側反射防止膜を形成した状態を示す模
式的断面図である。
Ｓｉリッチな上層側反射防止膜を形成した状態を示す模
式的断面図である。
【図８】本発明をＡｌ系配線加工に適用したプロセス例
において、Ａｌ−１％Ｓｉ膜上にＳｉＮx 膜からなる反
射防止膜を形成した状態を示す模式的断面図である。
において、Ａｌ−１％Ｓｉ膜上にＳｉＮx 膜からなる反
射防止膜を形成した状態を示す模式的断面図である。
【図９】図８のＳｉＮx 反射防止膜、Ａｌ−１％Ｓｉ
膜、バリヤメタルを順次異方性エッチングした状態を示
す模式的断面図である。
膜、バリヤメタルを順次異方性エッチングした状態を示
す模式的断面図である。
【図１０】従来のポリサイド・ゲート電極加工におい
て、ＳｉＯＮ反射防止膜を有するドライエッチング前の
ウェハの状態を示す模式的断面図である。
て、ＳｉＯＮ反射防止膜を有するドライエッチング前の
ウェハの状態を示す模式的断面図である。
【図１１】図１０のＳｉＯＮ反射防止膜がテーパ化した
状態を示す模式的断面図である。
状態を示す模式的断面図である。
【図１２】図１１のＷ−ポリサイド膜のオーバーエッチ
ング中に、その異方性形状が劣化した状態を示す模式的
断面図である。
ング中に、その異方性形状が劣化した状態を示す模式的
断面図である。
１ Ｓｉ基板 ２ ポリシリコン膜 ４ ＷＳｉx 膜 ５ Ｗ−ポリサイド膜 ５ａ ゲート電極 ６，１６ 反射防止膜 ６U ，１６U 上層側反射防止膜 ６L ，１６L 下層側反射防止膜 ７，１７ レジスト・パターン １１ ＳｉＯx 層間絶縁膜 １４ バリヤメタル １５ Ａｌ−１％Ｓｉ膜
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｇ０３Ｆ 7/36 Ｈ０１Ｌ 21/027 Ｈ０１Ｌ 21/30 ５７４
Claims (6)
- 【請求項１】 膜厚方向に沿って構成元素の組成比を変
動させた反射防止膜を基板上に成膜する工程と、 前記反射防止膜上にレジスト・パターンを形成する工程
と、 前記レジスト・パターンをマスクとし、前記組成比の変
動に応じて最適なエッチング条件を選択しながら前記反
射防止膜のドライエッチングを行う工程とを有すること
を特徴とする半導体装置の製造方法。 - 【請求項２】 前記反射防止膜を気相成長法により成膜
し、前記組成比の変動を成膜雰囲気の制御により付与す
ることを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項３】 前記組成比の変動を、前記反射防止膜へ
のイオン注入により付与することを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項４】 前記組成比の変動が屈折率の変動を伴う
ことを特徴とする請求項１記載の半導体装置の製造方
法。 - 【請求項５】 前記反射防止膜はＳｉ化合物膜、前記組
成比の変動は主としてＳｉ組成比の変動であることを特
徴とする請求項１記載の半導体装置の製造方法。 - 【請求項６】 前記Ｓｉ組成比を、前記反射防止膜の上
層側において下層側におけるよりも大となすことを特徴
とする請求項５記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04826995A JP3326663B2 (ja) | 1994-04-05 | 1995-03-08 | 半導体装置の製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6-66926 | 1994-04-05 | ||
| JP6692694 | 1994-04-05 | ||
| JP04826995A JP3326663B2 (ja) | 1994-04-05 | 1995-03-08 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07326608A true JPH07326608A (ja) | 1995-12-12 |
| JP3326663B2 JP3326663B2 (ja) | 2002-09-24 |
Family
ID=26388504
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04826995A Expired - Fee Related JP3326663B2 (ja) | 1994-04-05 | 1995-03-08 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3326663B2 (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0901156A2 (en) * | 1997-08-14 | 1999-03-10 | Lucent Technologies Inc. | A semiconductor device having an anti-reflective layer and a method of manufacture thereof |
| KR19990057271A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체소자의 패턴형성용 하부막의 형성방법 |
| KR19990084602A (ko) * | 1998-05-08 | 1999-12-06 | 윤종용 | 반사방지막을 이용하는 반도체장치의 포토레지스트 패턴 형성방법 |
| KR100283370B1 (ko) * | 1997-12-31 | 2001-04-02 | 김영환 | 반도체소자의제조방법 |
| JP2002214793A (ja) * | 2001-01-22 | 2002-07-31 | Mitsubishi Electric Corp | 反射防止膜及び半導体装置の製造方法 |
| US6586163B1 (en) | 1999-06-02 | 2003-07-01 | Semiconductor Leading Edge Technologies Inc. | Method of forming fine pattern |
| JP2006516823A (ja) * | 2003-01-29 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスのためのａｒｃ層 |
| JP2006253626A (ja) * | 2005-03-09 | 2006-09-21 | Hynix Semiconductor Inc | フラッシュメモリ素子のフローティングゲート電極形成方法 |
| JP2010199442A (ja) * | 2009-02-26 | 2010-09-09 | Sharp Corp | レジストパターンの形成方法、半導体装置の製造方法、固体撮像素子の製造方法、固体撮像素子および電子情報機器 |
| JP5378354B2 (ja) * | 2008-09-26 | 2013-12-25 | シャープ株式会社 | 有機ｅｌデバイスおよびその製造方法 |
-
1995
- 1995-03-08 JP JP04826995A patent/JP3326663B2/ja not_active Expired - Fee Related
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0901156A2 (en) * | 1997-08-14 | 1999-03-10 | Lucent Technologies Inc. | A semiconductor device having an anti-reflective layer and a method of manufacture thereof |
| EP0901156A3 (en) * | 1997-08-14 | 1999-09-01 | Lucent Technologies Inc. | A semiconductor device having an anti-reflective layer and a method of manufacture thereof |
| KR19990057271A (ko) * | 1997-12-29 | 1999-07-15 | 김영환 | 반도체소자의 패턴형성용 하부막의 형성방법 |
| KR100283370B1 (ko) * | 1997-12-31 | 2001-04-02 | 김영환 | 반도체소자의제조방법 |
| KR19990084602A (ko) * | 1998-05-08 | 1999-12-06 | 윤종용 | 반사방지막을 이용하는 반도체장치의 포토레지스트 패턴 형성방법 |
| US6586163B1 (en) | 1999-06-02 | 2003-07-01 | Semiconductor Leading Edge Technologies Inc. | Method of forming fine pattern |
| JP2002214793A (ja) * | 2001-01-22 | 2002-07-31 | Mitsubishi Electric Corp | 反射防止膜及び半導体装置の製造方法 |
| JP2006516823A (ja) * | 2003-01-29 | 2006-07-06 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイスのためのａｒｃ層 |
| JP4712686B2 (ja) * | 2003-01-29 | 2011-06-29 | フリースケール セミコンダクター インコーポレイテッド | 半導体デバイス製造方法 |
| JP2006253626A (ja) * | 2005-03-09 | 2006-09-21 | Hynix Semiconductor Inc | フラッシュメモリ素子のフローティングゲート電極形成方法 |
| JP5378354B2 (ja) * | 2008-09-26 | 2013-12-25 | シャープ株式会社 | 有機ｅｌデバイスおよびその製造方法 |
| JP2010199442A (ja) * | 2009-02-26 | 2010-09-09 | Sharp Corp | レジストパターンの形成方法、半導体装置の製造方法、固体撮像素子の製造方法、固体撮像素子および電子情報機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3326663B2 (ja) | 2002-09-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100366910B1 (ko) | 반도체장치의제조방법 | |
| US11031246B2 (en) | EUV pattern transfer with ion implantation and reduced impact of resist residue | |
| US6107172A (en) | Controlled linewidth reduction during gate pattern formation using an SiON BARC | |
| JP3957319B2 (ja) | 半導体ウェーハをエッチングするための方法 | |
| KR100531561B1 (ko) | 구리 상호 접속 구조 및 그 형성 방법 | |
| US7037850B2 (en) | Method for fabricating semiconductor device with fine patterns | |
| JPH06140396A (ja) | 半導体装置とその製法 | |
| JP3342164B2 (ja) | 半導体装置およびその製造方法 | |
| WO2004032221A1 (en) | Hardmask employing multiple layers of silicon oxynitride | |
| US6365320B1 (en) | Process for forming anti-reflective film for semiconductor fabrication using extremely short wavelength deep ultraviolet photolithography | |
| KR100925029B1 (ko) | 반도체 소자의 제조방법 | |
| JPH0786244A (ja) | ドライエッチング方法 | |
| JP3326663B2 (ja) | 半導体装置の製造方法 | |
| JPH08306658A (ja) | 酸化物のエッチング方法 | |
| JP2002231723A (ja) | 集積回路の製造における銅被覆のためのバリア層 | |
| JP3700231B2 (ja) | 接続孔の形成方法 | |
| JP3279016B2 (ja) | ドライエッチング方法 | |
| US6150250A (en) | Conductive layer forming method using etching mask with direction <200> | |
| JP3248353B2 (ja) | 反射防止膜の設計方法 | |
| US6017816A (en) | Method of fabricating A1N anti-reflection coating on metal layer | |
| US7033960B1 (en) | Multi-chamber deposition of silicon oxynitride film for patterning | |
| JP3235549B2 (ja) | 導電層形成法 | |
| US6162586A (en) | Method for substantially preventing footings in chemically amplified deep ultra violet photoresist layers | |
| JP3505848B2 (ja) | 半導体装置およびその製造方法 | |
| JPH11204636A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020604 |
|
| LAPS | Cancellation because of no payment of annual fees |