TW201327677A - 用於將金屬／介電互連件積體化的方法 - Google Patents

用於將金屬／介電互連件積體化的方法 Download PDF

Info

Publication number
TW201327677A
TW201327677A TW101126819A TW101126819A TW201327677A TW 201327677 A TW201327677 A TW 201327677A TW 101126819 A TW101126819 A TW 101126819A TW 101126819 A TW101126819 A TW 101126819A TW 201327677 A TW201327677 A TW 201327677A
Authority
TW
Taiwan
Prior art keywords
low
copper
pores
dielectric
trench
Prior art date
Application number
TW101126819A
Other languages
English (en)
Inventor
Hideshi Miyajima
Hideaki Masuda
Original Assignee
Toshiba Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Kk filed Critical Toshiba Kk
Publication of TW201327677A publication Critical patent/TW201327677A/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76811—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving multiple stacked pre-patterned masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76813—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving a partial via etch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76825—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by exposing the layer to particle radiation, e.g. ion implantation, irradiation with UV light or electrons etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

在此中所敘述者為用於銅/低k介電材料之積體化的方法。該等方法涉及沈積及硬化一低k介電材料、及將罩幕沈積在該低k介電材料上。通孔被佈圖在該低k介電材料中，且溝渠被佈圖於該低k介電材料中。在該通孔或溝渠被佈圖之後，該低k材料的一部份係以回填材料回填。該溝渠及通孔被以銅填充，然後該罩幕及填充該通孔之銅被移除。在第一預先CLN之後，該回填材料被移除。這建立一堅固之銅/多小孔低k介電材料互連。

Description

用於將金屬/介電互連件積體化的方法
在此中所敘述之實施例大致上有關用於將金屬/介電互連件積體化的方法。
後端製程(BEOL)表示積體電路(IC)製造之第二部份，其中金屬層係藉由互連金屬與環繞它設置之介電材料互連。在歷史上，互連件已使用鋁/二氧化矽被製成；然而，當用於邏輯的互連層次之數目已增加時，由於該金屬之阻抗及該介電體的寄生電容的時序延遲已成為一嚴重之問題。
為對抗此問題，銅/多小孔低k介電材料已替換鋁/二氧化矽當作互連材料。使用銅當作該互連金屬能減少該阻抗，而該多小孔低k介電材料能降低該寄生電容。然而，該多小孔低k介電材料係易受電漿損壞，其不只使該k值降級，而且減少該銅之可靠性。增加該低k介電材料中之碳含量係已知，以改善對電漿損壞之阻抗，但碳亦減少該材料之機械強度。
根據一或多個態樣，該主題革新大致上有關用於達成堅固之金屬/介電體互連件的方法，用於高效能邏輯裝置及根據這些方法所製成之裝置。在此中所敘述之互連件利 用銅金屬及多小孔低k介電材料。然而，比鋁呈現較佳導電率的任何金屬及具有低於二氧化矽的介電常數之任何介電材料可同樣地被利用於建立在此中所敘述之堅固的金屬/介電體互連件。
這些方法涉及以含碳材料回填該介電材料，以建立一在積體化之前更耐由於隨後之積體化的損壞之介電材料，且隨後，在積體化之後，由該介電材料移除該含碳材料。當該含碳材料被移除時，該介電材料可再次呈現更柔軟介電材料之有利性質、諸如較低k值，而不會由於積體化而損壞。
於多小孔低k介電材料之案例中，該碳能填充該多小孔低k材料之細孔，以建立一摻雜碳之低k材料，且接著該碳材料可被由該等細孔移除，再次建立該多小孔低k材料。該多小孔低k材料能包含至少被局部地連接之細孔。為輕易地再填充低k薄膜中之細孔，連接的細孔係有幫助的。
該回填能在該多小孔低k材料被形成之後發生，建立高摻雜碳之材料，而沒有細孔，其於移除電漿損壞中可為有效的。然後，在銅雙鑲嵌積體化之後，該碳化氫材料可被由該細孔完全地移除，建立一堅固之銅/多小孔低k介電材料互連件。
根據一實施例，該回填能發生於通孔罩幕佈圖及通孔佈圖之間。繞著該通孔圖案區域之細孔可被回填，而位於遠離該通孔圖案之其他細孔能被保持未填充。
根據另一實施例，該回填能發生於溝渠罩幕佈圖及溝渠佈圖之間。環繞該溝渠圖案區域的細孔可被回填，而位於遠離該溝渠之其他細孔能被保持未填充。
該主題革新現在參考該等圖面被敘述，其中類似參考數字一直被使用於意指類似元件。於該以下敘述中，用於說明之目的，極多特定細節被提出，以便提供該主題革新之完全理解。然而，其可為明顯的是該主題革新可沒有這些特定細節地被實踐。於其他情況中，熟知之結構及裝置係以方塊圖形式顯示，以便有利於敘述該主題革新。相對於用在一給定特徵色之任何數位或數字範圍，來自一範圍的數位或參數可被與來自不同範圍而用於相同特徵的另一數位或參數結合，以產生一數值範圍。
現在參考圖1，顯示一於後端製程(BEOL)處理所採用之方法100的概要製程流程圖，用於金屬互連線之建立，該等金屬互連線係藉由晶片上的各種半導體裝置間之介電層(“及互連件”)來隔離。
在歷史上，該等互連件係由鋁及二氧化矽所製成。然而，以高效能邏輯裝置之發展，鋁及二氧化矽已變成不合實際。當用於邏輯的互連層次之數目已增加時，由於該鋁金屬之電阻(R)及該二氧化矽介電體的寄生電容(C)的時序延遲已成為一嚴重之問題。當隔室已按比例縮減，且電晶體已變得較接近在一起時，該等互連件已變得較小，且該等介電體已細化至該點，在此電荷聚集及串音可不利地影響該裝置之性能。具有這些小隔室及按比例縮減的電晶體 之高效能邏輯裝置需要消除鋁及二氧化矽所固有之RC時間延遲。
為減少此時序延遲，具有位於較接近在一起之電路元件的高效能邏輯裝置需要較小BEOL互連件，其需要一比鋁及介電體呈現較低電阻之金屬，該介電體呈現比二氧化矽較低的寄生電容。銅係一比鋁較佳的導體，其呈現一比鋁較低的電阻。呈現比二氧化矽較低的寄生電容之介電材料係低k介電材料，其根據定義相對二氧化矽具有小介電常數。該較小之介電常數能夠讓相同厚度之低k介電體呈現一比二氧化矽減少之寄生電容。該介電材料可為包含矽、碳、氧及氫及能包含細孔之低k介電材料。
材料之介電常數係該材料之電容率與真空的電容率之比率。二氧化矽之介電常數係由約3.9至約4.2。低k材料之範例包含摻雜氟之二氧化矽，其具有從3.9至約3.7的k值；摻雜碳之二氧化矽，其具有約3.7之k值；多小孔二氧化矽，其具有約2.0的k值；及多小孔摻雜碳之二氧化矽，其具有由約2.5至約2.0的k值。
現在，用於建立互連件之方法包含低k介電材料之沈積(經過旋轉塗佈或任何另一沈積方法)及硬化(UV硬化或任何另一硬化方法)該低k材料102。UV硬化能有助於細孔之積體化進入該低k介電材料。在該UV硬化之後，該低k材料可為呈現低k值之多小孔二氧化矽，其減少該寄生電容。然而，包含矽、碳、氧及氫之多小孔二氧化矽亦具有低機械強度，其能導致包裝問題。該多小孔二氧化矽 亦具有低電漿導致損壞(PID)阻抗。在沈積及硬化之後，該低k材料遭受佈圖104，其能造成PID損壞，該損壞能導致電容增加及濕氣吸收。包含碳以建立多小孔摻雜碳之二氧化矽能增加PID阻抗，但能減少機械強度及增加該k值，其可導致增加之寄生電容。
該佈圖104可為雙鑲嵌製程，其被使用於建立用於先進、高效能邏輯裝置所需要之多層次高密度金屬互連件。該雙鑲嵌製程係一包含佈圖104、金屬化106、及過量金屬之移除108的製程。
因為銅不會形成揮發性副產物，其通常係很難以蝕刻。因此，銅金屬化方案使用該傳統之減去蝕刻接近法不得被實現，該減去蝕刻接近法被使用於形成鋁互連件。該雙鑲嵌技術藉由蝕刻一圓柱通孔、隨後藉由進入該低k材料之溝渠蝕刻(佈圖104)、且接著以銅填充該通孔及溝渠結構兩者(金屬化106)、其隨後使用化學機械拋光(CMP)被回頭拋光至低k材料之表面(過量金屬之移除108)來克服此問題。
當多小孔二氧化矽被用作該低k介電體時，其呈現積體化困難，諸如低機械強度及難以用蝕刻及拋光製程積體化。這能被概要地顯示於圖2中。被沈積及硬化的多小孔低k材料102能遭受雙鑲嵌處理204，以建立銅及互連件，但該多小孔低k材料繞著於雙鑲嵌處理期間所沈積之銅金屬遭受PID損壞206。
摻雜碳的二氧化矽能增加該機械強度，藉此有利於以 該蝕刻及拋光製程積體化。這能被概要地顯示於圖3中。被沈積及硬化的多小孔低k材料302能以碳化氫材料遭受回填，以減少細孔304之數目。該雙鑲嵌處理能發生在該被回填的低k材料上，允許銅金屬於雙鑲嵌處理期間將被沈積，而不會造成PID損壞306。然而，摻雜碳的二氧化矽具有比多小孔二氧化矽較高的k值，故其對於該互連件較佳的是具有多小孔二氧化矽互連件，並具有比摻雜碳的二氧化矽互連件較低之k值。據此，該回填碳化氫材料能被由該介電體移除，以致該介電體再次為多小孔低k材料，建立一堅固之銅/多小孔低k材料互連件308。
碳於方法100(該“電漿製程”)之雙鑲嵌步驟期間係需要的，以填充該多小孔低k材料之細孔，在此該蝕刻及拋光能由於固有、但此後係不需要之低機械強度而損壞該多小孔低k介電體。據此，在該低k沈積及UV硬化102之後及該佈圖104之前，額外之步驟能被加至方法100，其涉及以含碳材料、諸如碳化氫回填110或再填充該低k材料。這允許高數量的碳於雙鑲嵌步驟、諸如佈圖104、金屬化106、及過量金屬移除期間填充該等細孔。該回填材料能被移除112，以致該最後之互連件具有多小孔低k材料當作介電體。以回填110及回填材料移除112，其能於雙鑲嵌處理步驟期間建立一較強之介電材料，方法100能建立一堅固的銅/多小孔低k互連件。
該回填110能經過旋轉塗佈被完成。施加回填材料之其他方法被採用，像僅只浸入溶液中，但為說明之單純 故，在此中敘述旋轉塗佈。如圖4所示，不同數量之回填材料可基於旋轉塗佈之參數、諸如被放置在該多小孔低k介電體上之溶液中的回填材料之濃度、該旋轉速率、旋轉之時間、與類似者等來填充該多小孔低k材料之細孔。
該回填材料能填充該多小孔低k材料，故基於該旋轉塗佈製程之參數，該等細孔10並非全部被填充402，該等細孔被完全地填充404，該等細孔被完全地填充及額外區域(像該低k材料的外側)被填充406、或在間之任何數量。於圖1所示製程中，完美之再填充404係需要的，以能夠建立一沒有細孔之介電體，其於雙鑲嵌處理期間可呈現高機械強度，並使該PID損壞減至最小，而在該雙鑲嵌處理之後有利於回填材料的移除。然而，對於其他用以藉由採用雙鑲嵌處理建立堅固的金屬/介電體互連件之方法，較不完美之再填充402亦可為有用的。
該回填材料可為樹脂、諸如丙烯酸型樹脂、聚苯乙烯型樹脂、或任何另一碳化氫基樹脂。該碳化氫基樹脂在少於溫度(T0)之溫度能具有熱穩定性的特徵、及在大於該溫度(T0)之溫度具有熱分解的特徵。
根據一實施例，T0可為由約攝氏100度至約攝氏500度。根據另一實施例，T0可為由約攝氏150度至約攝氏450度(C)。於另一實施例中，T0可為由約攝氏200度至約攝氏400度。
此熱穩定之特性能夠使該回填材料經過熱處理被移除112。該熱處理可在少於約攝氏450度之溫度被施行。該 移除112亦可採用濕式處理、紫外線處理、電子束處理、或可有利於該回填材料之有效率移除的任何其他處理，而不會損壞該低k介電體。
該移除製程能建立一類似於多小孔介電體之多小孔介電體，其不會遭受回填及隨後之移除。回填及隨後之移除的表面影響被所顯示於圖5及6。圖5顯示三低k材料之表面的掃描電子顯微鏡(SEM)影像500：控制(其未遭受回填添加及移除)502及二低k介電材料，其已遭受回填添加及移除504、506。不同回填材料被使用於504及506。
圖6顯示標繪圖600，說明圖5所示表面之性質。元件602及604顯示藉由XPS分析之碳深度分佈圖。元件604係該傳統方式(在半蝕刻200奈米至100奈米之後)及在此中所敘述於半蝕刻及回填材料移除之後的方式間之XPS比較。
如在604所示，已遭受該傳統方式的控制材料之SEM影像502顯示該所有主體區域中之最大表面損壞及碳含量降級。已遭受在此中所敘述之方式的材料504顯示較低的表面損壞，且502顯示無損壞。此研究確認在此中所敘述之回填方式的有效性。
傳統雙鑲嵌製程700之更詳細說明係在圖7中被說明。雖然通孔-第一順序被敘述，溝渠-第一順序、在雙鑲嵌處理中所利用之任何另一順序能被以類似方式應用。
如上面所述，多小孔低k材料被沈積及硬化702，硬罩幕(HM)層被沈積在該多小孔低k材料704之表面上。 該HM層包含在該多小孔低k材料的表面上之氧化物HM及在該氧化物HM的表面上之金屬HM。該金屬HM被打開706，且通孔罩幕被施加708。使用該通孔罩幕當作導引件，通孔係經過蝕刻法710界定穿過該HM層及進入該低k介電材料。
雖然未說明，應了解該通孔蝕刻法包含三步驟。用於該第一蝕刻，如在710所示，該通孔罩幕被使用當作遮罩，且該通孔蝕刻被很快停止。於該下一溝渠氧化物硬罩幕蝕刻期間，通孔被稍微地蝕刻(第二通孔蝕刻，未示出)。在該下一溝渠蝕刻步驟，該金屬HM被用作遮罩，且該通孔蝕刻同時被完成(第三通孔蝕刻)712。
該通孔罩幕被移除，且溝渠係蝕刻穿過該HM層及該低k介電體712。該通孔及溝渠接著被同時地填充，建立一銅填充溝渠及通孔714。該HM層及過量銅經過拋光(CMP，例如)716被移除，建立銅/低k互連件。然後該互連件遭受額外之清洗(具有NH3電漿之預先CLN)，以由該銅移除氧化物及隨後之覆蓋層沈積718。
由於該銅之加入，該低k半導體材料呈現PID損壞720。該低k材料亦呈現藉由具有NH3電漿之預先CLN所造成之額外的表面損壞722。由於該PD損壞720及表面損壞722，該低k材料能呈現潮解(允許該材料吸水與變得物理地改變)及於k中之增加。該銅亦可變得降級及較不可靠。
如在圖8中所說明，簡單的細孔回填雙鑲嵌製程800 能消除來自圖7之傳統雙鑲嵌製程700的PID損壞，但由於具有NH3電漿之預先CLN而能呈現類似的表面損壞820。在銅CMP之後，該回填材料被移除。然而，移除該銅上之氧化銅的預先CLN造成難以移除之表面電漿損壞。
於該簡單的細孔回填雙鑲嵌製程800中，該多小孔低k材料被沈積及硬化802。回填材料被加至該多小孔低k材料804，有效地密封該等細孔。密封該等細孔建立一於進一步處理階段期間更耐得住損壞之介電材料。HM層被沈積在該多小孔低k材料之表面上，包含該多小孔低k材料的表面上之氧化物HM及該氧化物HM的表面上之金屬HM，且該金屬HM被打開806。通孔罩幕被施加，並使用該通孔罩幕當作導引件，一通孔經過蝕刻被界定穿過該HM層及進入該低k介電材料；該通孔罩幕被移除，且溝渠被蝕刻穿過該HM層及該低k介電體810。該通孔及溝渠接著同時被填充，建立一銅填充溝渠及通孔812。該HM層及過量銅經過拋光(CMP，譬如)814被移除，建立一互連件。在此點，該多小孔低k材料之細孔仍然被以該含碳回填材料填充。該回填材料係由該多小孔低k介電材料移除816。由於該較強之含碳材料填充該多小孔低k介電體之細孔，由於銅之加入，該多小孔低k介電體不會呈現該電漿損壞，其以該傳統雙鑲嵌製程為明顯的。然而，當接著該互連件遭受額外之清洗(具有NH3電漿之預先CLN)，以由該銅移除氧化物及隨後之覆蓋層沈積818 時，該互連件仍然呈現藉由具有NH3電漿之預先CLN所造成之表面損壞820，其能造成吸濕性、增加的k及被降級之銅可靠性。
以該簡單的細孔回填雙鑲嵌製程所固有之另一問題係該含碳回填材料在一般被使用於該雙鑲嵌製程中之溫度的低熱穩定性。在高於約攝氏200度之溫度，該含碳回填材料開始分解。然而，氧化物HM薄膜在該細孔回填低k薄膜上係需要的，如在圖8之元件806所顯示，以保護該介電材料不遭受該雙鑲嵌製程之各種階段。
現在，氧化物HM薄膜係在高溫(超過約攝氏400度)沈積。在此高溫之下，該含碳回填材料係由該多小孔低k材料移除。這可為藉由圖9之說明900所顯示。在該多小孔低k材料被沈積及硬化902、且該回填材料被加至該等細孔904之後，當該氧化物硬罩幕係在攝氏400度或以上之溫度906加入時，該含碳回填材料已降級，且變得由靠近該介電體之表面的細孔消除。由於氣體從該正分解或已分解含碳回填材料之釋放，這可導致該介電體之脫層，其造成該HM及該介電體材料間之不佳的黏附力。
圖10說明製程1000之概要圖，在約攝氏300度之溫度具有氧化物HM沈積。該製程係類似於圖8所說明之製程。
當該氧化物硬罩幕沈積在高溫(譬如，約攝氏300度)發生時，該含碳回填材料的至少一部份係由該多小孔低k材料1002移除。此材料可在該低k薄膜之表面區域中被 移除。該回填材料之移除可為由於該回填材料之低熱穩定性。
側壁損壞層1004(或翹曲結構)係藉由該通孔蝕刻步驟(及亦該溝渠蝕刻步驟，其係未顯示)所造成，因為缺乏該低k薄膜的表面區域中之回填材料。此一受損壞層係經過後蝕刻清洗輕易地移除。該後蝕刻清洗可為一採用濕式製程之處理(像稀釋的HF)。此損壞對於相對於溝渠寬度之臨界尺寸(CD)控制係有害的。此損壞亦於銅填充期間導致空隙形成。
該損壞/翹曲對於銅間隙填充及溝渠寬度控制係有害的。寬廣之溝渠可負面地影響線間滲漏及銅可靠性(TDDB)，因為該銅線及鄰接銅線間之間距係太小。銅空隙亦可使銅可靠性降級。
圖10之製程建立一比圖8之製程較佳的結構，但圖10之製程仍然呈現藉由具有NH3電漿之預先CLN所造成之表面損壞1008，其能導致吸濕性、增加的k及被降級之銅可靠性。該銅覆蓋層沈積之預先CLN處理能使其降級，因為預先CLN使用NH3電漿處理。此電漿處理能造成電漿表面損壞。
圖11說明製程1100之概要圖，類似於圖8所示製程，在低溫(例如少於約攝氏200度)具有氧化物HM沈積。如果該氧化物HM係在少於約攝氏200度之溫度沈積，在該HM及該介電體之間由於脫層而有不佳的黏附力。
據此，由於該HM材料之不佳的RIE阻抗，側壁損壞層(未示出)發生。當該氧化物HM沈積在低溫發生時，該氧化物HM自該側壁表面被回頭蝕刻。這可造成該低k薄膜之側壁蝕刻。
對於銅間隙填充1002及溝渠寬度控制，此翹曲結構係有害的。該寬廣之溝渠對於線間滲漏及銅可靠性(TDDB)係亦有害的，因為該銅線及鄰接銅線間之間距係太小。
圖11之製程建立一比圖8之製程較佳的結構，但圖11之製程仍然呈現藉由具有NH3電漿之預先CLN所造成之表面損壞1104，其能導致吸濕性、增加的k及被降級之銅可靠性。該銅覆蓋層沈積之預先CLN處理能使其降級。預先CLN使用NH3電漿，且此電漿處理能造成電漿表面損壞。
圖8之簡單的回填處理需要一完美之回填(圖4、404)，其中所有該等細孔係充滿含碳材料。完美之填充係既難以達成又難以移除的。然而，當該回填材料在不同的雙鑲嵌處理階段被加至該低k介電體時，完美之回填不被需要，以建立堅固的銅/多小孔低k互連件。該回填能填充大多數細孔，但並非所有該等細孔(圖4、402所顯示)。
於一修改之細孔回填製程中，該回填材料不須被加入，直至在該氧化物HM被沈積而有一打開處之後。這消除該含碳回填材料之熱不穩定性與對於脫層之潛在性的問題。另外，完美之回填性能係不需要的。該含碳回填材料 係僅只需要環繞著該通孔及該溝渠圖案，以增加用於該佈圖之材料強度及消除相關的電漿損壞及靠近該表面，以消除由於預先CLN之表面損壞。為消除由於預先CLN之表面損壞，該回填材料能在該預先CLN或覆蓋層沈積之後被移除。
圖12係具有不完全回填的雙鑲嵌製程1200之說明。該回填材料1202需要僅只圍繞該通孔區域。遠離該通孔區域的一些細孔不被再次填充。據此，該回填材料不須為一“完美”的回填。
於此案例中，該通孔蝕刻係三步驟製程，雖然並非所有步驟被說明。該第一蝕刻步驟被迅速地停止。於該下一溝渠氧化物硬罩幕蝕刻期間，該通孔被稍微地蝕刻(第二通孔蝕刻)。在該下一溝渠蝕刻步驟，該通孔蝕刻被同時地完成(第三通孔蝕刻步驟)。該細孔回填可剛好在該通孔氧化物罩幕蝕刻之後及剛好在該第一通孔蝕刻之前被施加。
在該過量金屬及該硬罩幕被移除之後，該回填材料能被移除1204。既然該預先CLN及該覆蓋層加入階段在該回填被移除之後仍然發生，圖12之製程仍然呈現藉由具有NH3電漿之預先CLN所造成之表面損壞1206，其能導致吸濕性、增加的k及被降級之銅可靠性。
另一雙鑲嵌製程1300被說明在圖13中。像圖12之製程1200，在該溝渠HM蝕刻階段1302之後被加入的回填材料不須為完美之回填1304。該回填材料能被施加環 繞著該通孔及該溝渠，而遠離該溝渠及該通孔區域的細孔不被回填。
於此案例中，該通孔蝕刻係三步驟製程，雖然並非所有步驟被說明。該第一蝕刻步驟被迅速地停止。於該下一溝渠氧化物硬罩幕蝕刻期間，該通孔被稍微地蝕刻(第二通孔蝕刻)。在該下一溝渠蝕刻步驟，該通孔蝕刻被同時地完成(第三通孔蝕刻步驟，其包含該銅覆蓋層蝕刻步驟)。該細孔回填可剛好在該溝渠氧化物罩幕蝕刻步驟之後及剛好在該第一蝕刻步驟之前被施加。
在該過量金屬及該硬罩幕被移除之後1306，該回填材料能被移除。既然該預先CLN及該覆蓋層加入階段在該回填被移除之後仍然發生，圖13之製程仍然呈現藉由具有NH3電漿之預先CLN所造成之表面損壞1308，其能導致吸濕性、增加的k及被降級之銅可靠性。
圖14說明類似於圖13之雙鑲嵌製程1300的雙鑲嵌製程1400。然而，於圖14中，該回填材料僅只在該第一預先CLN階段之後被移除1402。該預先CLN之目的係由該銅頂部表面移除氧化銅。在那時候，電漿攻擊該低k薄膜及大致上造成一損壞層。被回填之低k薄膜具有用於預先CLN之高電漿阻抗。因此，既然該NH3預先CLN在移除該回填材料之前發生，來自該預先CLN之電漿損壞能被避免。
圖15說明類似於圖14的雙鑲嵌製程1400之雙鑲嵌製程1500。然而，於圖15中，該回填材料係僅只在該預 先CLN及該覆蓋層被加入之後被移除1502。該回填材料能有助於減少或避免來自該NH3電漿處理之電漿損壞。
該細孔回填材料係在該銅覆蓋層沈積之後移除。為移除該回填材料，該覆蓋層的一部份被保持打開(經過窗口佈圖)，故該回填材料能逃離。
圖16說明類似於圖15的雙鑲嵌製程1500之雙鑲嵌製程1600。像相對於圖15，該回填材料係在該預先CLN及該覆蓋層被加入之後移除。該回填材料覆蓋層能有助於減少或避免來自該NH3電漿處理之電漿損壞。該細孔回填材料係在該銅覆蓋層沈積之後移除。為移除該回填材料，該覆蓋層的一部份被保持打開(經過窗口佈圖)，故該回填材料能逃離。第二銅覆蓋層1602能在該回填材料移除之後被加入。此第二銅覆蓋層1602能被加入，以覆蓋該第一部份銅覆蓋層之被保持打開的部份。
異於該等操作範例、或在此以別的方式指示者，所有數目、值及/或意指成分之數量、反應條件等的表達。使用於該說明書與申請專利範圍中者將被了解為在所有例証中藉由該“約”一詞所修改者。
雖然某些實施例已被敘述，這些實施例已僅只當作範例被呈現，且係不意欲限制本發明之範圍。實際上，在此中所敘述之方法及裝置可被以各種其他形式具體化；再者，於在此中所敘述之方法及系統的形式中之各種省略、替代及變化可被作成，而未由本發明之精神脫離。所附申請專利範圍及其同等項係意欲涵括此等形式或修改，如將 落在該主題革新之範圍及精神內者。
100‧‧‧方法
500‧‧‧掃描電子顯微鏡影像
600‧‧‧標繪圖
602‧‧‧元件
604‧‧‧元件
700‧‧‧製程
704‧‧‧低k材料
712‧‧‧低k介電體
714‧‧‧通孔
800‧‧‧製程
804‧‧‧低k材料
806‧‧‧元件
810‧‧‧低k介電體
812‧‧‧通孔
904‧‧‧細孔
1000‧‧‧製程
1002‧‧‧低k材料
1004‧‧‧損壞層
1100‧‧‧製程
1200‧‧‧製程
1202‧‧‧回填材料
1300‧‧‧製程
1400‧‧‧製程
1500‧‧‧製程
1600‧‧‧製程
1602‧‧‧覆蓋層
圖1顯示一採用細孔回填的方法之概要製程流程圖，用於建立一堅固的銅/多小孔低k互連件。
圖2顯示於雙鑲嵌處理期間藉由多小孔低k介電體所造成之電漿損壞的概要圖。
圖3顯示一採用細孔回填來減少雙鑲嵌處理期間之電漿損壞的方法之概要圖。
圖4顯示具有各種回填位準之多小孔低k半導體材料的概要圖。
圖5顯示多小孔低k半導體材料的表面在回填之後的掃描式電子顯微鏡(SEM)影像。
圖6顯示對應於圖5之SEM影像的標繪圖。
圖7顯示常規雙鑲嵌製程之概要圖。
圖8顯示簡單的細孔回填雙鑲嵌製程之概要圖。
圖9顯示該簡單的細孔回填雙鑲嵌製程所固有之問題的概要圖。
圖10顯示該簡單的細孔回填雙鑲嵌製程所固有之問題的概要圖。
圖11顯示該簡單的細孔回填雙鑲嵌製程所固有之問題的概要圖。
圖12顯示一替代的細孔回填雙鑲嵌製程之概要圖。
圖13顯示一替代的細孔回填雙鑲嵌製程之概要圖。
圖14顯示一替代的細孔回填雙鑲嵌製程之概要圖。
圖15顯示一替代的細孔回填雙鑲嵌製程之概要圖。
圖16顯示一替代的細孔回填雙鑲嵌製程之概要圖。
100‧‧‧方法

Claims (20)

  1. 一種用於銅/低k介電材料積體化的方法，包括：將罩幕沈積在低k介電材料上，其中該低k介電材料包括細孔；佈圖一通孔；回填該低k介電材料之細孔的一部份；佈圖該部份細孔中之溝渠；以銅填充該溝渠及該通孔；移除該罩幕及填充該通孔之銅；及移除該回填材料。
  2. 如申請專利範圍第1項用於銅/低k介電材料積體化的方法，其中該等細孔的至少一部份為連接的細孔。
  3. 如申請專利範圍第1項用於銅/低k介電材料積體化的方法，其中該回填另包括保持異於該部份細孔之低k介電材料的細孔未填充。
  4. 如申請專利範圍第3項用於銅/低k介電材料積體化的方法，其中該回填係剛好在該通孔的佈圖及該部份細孔位於環繞著該通孔之前施行。
  5. 如申請專利範圍第3項用於銅/低k介電材料積體化的方法，其中該回填係剛好在該溝渠的佈圖及該部份細孔剛好位於環繞著該溝渠之前施行。
  6. 如申請專利範圍第3項用於銅/低k介電材料積體化的方法，其中該回填係剛好在該通孔的罩幕佈圖及該部份細孔位於環繞著該通孔之後施行。
  7. 如申請專利範圍第3項用於銅/低k介電材料積體化的方法，其中該回填係剛好在該溝渠的罩幕佈圖及該部份細孔剛好位於環繞著該溝渠之後施行。
  8. 如申請專利範圍第1項用於銅/低k介電材料積體化的方法，其中該回填材料包括在少於約To之溫度為熱穩定之樹脂，且在大於或等於約To之溫度遭受熱分解，在此約200℃<To<約400℃。
  9. 如申請專利範圍第1項用於銅/低k介電材料積體化的方法，其中移除該回填材料採用熱處理或濕處理。
  10. 如申請專利範圍第9項用於銅/低k介電材料積體化的方法，其中移除該回填材料採用紫外線輔助或電子束輔助。
  11. 一種用於銅/低k介電材料之積體化的方法，包括：將罩幕沈積在多小孔低k介電材料上，其中該多小孔低k介電材料包括連接細孔；佈圖一通孔；佈圖該多小孔低k介電材料中之溝渠；以回填材料回填環繞著該溝渠之細孔的一部份，而保持該等細孔之其餘部份未填充；以銅填充該溝渠及該通孔；移除該罩幕及填充該通孔之銅；預先清潔及沈積第一覆蓋層；佈圖該第一覆蓋層； 移除該回填材料；及沈積第二覆蓋層。
  12. 一種用於銅/低k介電材料積體化的方法，包括：將罩幕沈積在低k介電材料上，其中該低k介電材料包括細孔；佈圖該罩幕中之通孔；以回填材料回填該部份低k介電材料；佈圖該低k介電材料中之溝渠，該溝渠被形成在該等細孔之至少該部份中；以銅填充該溝渠及該通孔；移除該罩幕及填充該通孔之銅；沈積第一覆蓋層；佈圖該第一覆蓋層；移除該回填材料；及沈積第二覆蓋層。
  13. 如申請專利範圍第12項用於銅/低k介電材料積體化的方法，其中該回填另包括保持異於該部份細孔之低k介電材料的細孔未填充。
  14. 如申請專利範圍第13項用於銅/低k介電材料積體化的方法，其中該回填係剛好在該通孔的佈圖及該部份細孔剛好位於環繞著該通孔之前施行。
  15. 如申請專利範圍第13項用於銅/低k介電材料積體化的方法，其中該回填係剛好在該溝渠的佈圖及該部份細孔剛好位於環繞著該溝渠之前施行。
  16. 如申請專利範圍第12項用於銅/低k介電材料積體化的方法，其中該低k材料介電材料包括矽、碳、氧及氫。
  17. 如申請專利範圍第12項用於銅/低k介電材料積體化的方法，其中該回填材料包括碳及氫。
  18. 如申請專利範圍第12項用於銅/低k介電材料積體化的方法，其中移除該回填材料採用在少於約攝氏450度的溫度所施行之熱處理或濕處理。
  19. 如申請專利範圍第18項用於銅/低k介電材料積體化的方法，其中移除該回填材料採用紫外線輔助或電子束輔助。
  20. 如申請專利範圍第12項用於銅/低k介電材料積體化的方法，其中該罩幕包括疊層薄膜。
TW101126819A 2011-12-28 2012-07-25 用於將金屬／介電互連件積體化的方法 TW201327677A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US13/338,486 US20130171819A1 (en) 2011-12-28 2011-12-28 Methods for integration of metal/dielectric interconnects

Publications (1)

Publication Number Publication Date
TW201327677A true TW201327677A (zh) 2013-07-01

Family

ID=48695140

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101126819A TW201327677A (zh) 2011-12-28 2012-07-25 用於將金屬／介電互連件積體化的方法

Country Status (3)

Country Link
US (1) US20130171819A1 (zh)
JP (1) JP2013140980A (zh)
TW (1) TW201327677A (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9367654B2 (en) * 2013-02-28 2016-06-14 Taiwan Semiconductor Manufacturing Company Limited Variation modeling
EP2849212B1 (en) * 2013-09-17 2018-05-23 IMEC vzw Protection of porous substrates before treatment
US20150206798A1 (en) * 2014-01-17 2015-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect Structure And Method of Forming
KR20170013939A (ko) * 2014-05-29 2017-02-07 에이제트 일렉트로닉 머티어리얼스 (룩셈부르크) 에스.에이.알.엘. 공극 형성용 조성물, 그 조성물을 사용하여 형성된 공극을 구비한 반도체 장치, 및 그 조성물을 사용한 반도체 장치의 제조방법
JP6710204B2 (ja) 2014-10-15 2020-06-17 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ プラズマ損傷保護のための多層誘電体スタック
US9508549B2 (en) * 2014-12-26 2016-11-29 Dow Global Technologies Llc Methods of forming electronic devices including filling porous features with a polymer
US9558988B2 (en) * 2015-05-15 2017-01-31 Taiwan Semiconductor Manufacturing Co., Ltd. Method for filling the trenches of shallow trench isolation (STI) regions
EP3270411A1 (en) * 2015-07-08 2018-01-17 IMEC vzw Method for producing an integrated circuit device with enhanced mechanical properties
EP3236494B1 (en) * 2016-04-18 2018-09-26 IMEC vzw Method for producing an integrated circuit including a metallization layer comprising low k dielectric material
JP6926939B2 (ja) * 2017-10-23 2021-08-25 東京エレクトロン株式会社 半導体装置の製造方法
JP6953999B2 (ja) * 2017-10-26 2021-10-27 東京エレクトロン株式会社 半導体装置の製造方法及び基板処理装置
CN117613002B (zh) * 2024-01-22 2024-04-05 粤芯半导体技术股份有限公司 一种半导体器件的互连层的制作方法及半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE511702T1 (de) * 2005-03-22 2011-06-15 Nxp Bv Seitenwandporenabdichtung für nichtleiter mit niedriger dielektrizitätskonstante
JP5213010B2 (ja) * 2007-04-13 2013-06-19 次世代半導体材料技術研究組合 半導体装置、その製造方法、及びその製造装置
JP5636277B2 (ja) * 2010-12-27 2014-12-03 富士フイルム株式会社 多孔質絶縁膜及びその製造方法

Also Published As

Publication number Publication date
JP2013140980A (ja) 2013-07-18
US20130171819A1 (en) 2013-07-04

Similar Documents

Publication Publication Date Title
TW201327677A (zh) 用於將金屬／介電互連件積體化的方法
US10340178B2 (en) Via patterning using multiple photo multiple etch
US11049763B2 (en) Multi-patterning to form vias with straight profiles
US20090218699A1 (en) Metal interconnects in a dielectric material
US20060177990A1 (en) Methods for selective integration of airgaps and devices made by such methods
US9576894B2 (en) Integrated circuits including organic interlayer dielectric layers and methods for fabricating the same
JP7027432B2 (ja) 相互接続構造及びその形成方法
WO2007091574A1 (ja) 多層配線構造および多層配線の製造方法
US7781301B2 (en) Method of fabricating semiconductor device
JP2007165428A (ja) 半導体装置の製造方法
US8445376B2 (en) Post-etching treatment process for copper interconnecting wires
JP2004260001A (ja) 半導体装置の製造方法
JP2006216964A (ja) ビアキャッピング保護膜を使用する半導体素子のデュアルダマシン配線の製造方法
JP2005129937A (ja) 低ｋ集積回路相互接続構造
JP2005005697A (ja) 半導体装置の製造方法
JP2005203568A (ja) 半導体装置の製造方法及び半導体装置
KR100743631B1 (ko) 반도체 소자의 제조방법
JP2006319116A (ja) 半導体装置およびその製造方法
US11756878B2 (en) Self-aligned via structure by selective deposition
JP2010016236A (ja) 半導体装置の製造方法
KR100789612B1 (ko) 금속 배선 형성 방법
JP2011138871A (ja) 半導体装置の製造方法
JP2009194228A (ja) 半導体装置の製造方法
CN108231659A (zh) 互连结构及其制造方法
JP2006041054A (ja) アッシング処理方法及び基板処理方法