JP2005209901A

JP2005209901A - 半導体装置及び半導体装置の製造方法

Info

Publication number: JP2005209901A
Application number: JP2004015178A
Authority: JP
Inventors: Akira Furuya; 晃古谷; Nobuyuki Otsuka; 信幸大塚; Hiroshi Okamura; 浩志岡村
Original assignee: Semiconductor Leading Edge Technologies Inc
Current assignee: Semiconductor Leading Edge Technologies Inc
Priority date: 2004-01-23
Filing date: 2004-01-23
Publication date: 2005-08-04
Anticipated expiration: 2024-01-23
Also published as: JP4327614B2

Abstract

【課題】層間絶縁膜として多孔質絶縁膜を用いる場合にも、金属等の拡散を抑え、かつ、多孔質絶縁膜のある程度の強度を確保する。
【解決手段】試料基板上に、第１の絶縁材料からなる、空孔を有する多孔質絶縁膜形成する。そして、この多孔質絶縁膜の表面に、第１の被覆膜と第２の被覆膜とを形成する。ここで、第１の被腹膜は、多孔質絶縁膜の表面付近の空孔に、第２の絶縁材料を侵入させることにより構成される。また、第２の被覆膜は、第２の絶縁材料により構成される。
【選択図】図１

Description

この発明は、半導体装置及び半導体装置の製造方法に関する。更に、具体的には、多孔質絶縁膜に導電膜が形成された半導体装置及びその製造方法に関するものである。

近年の半導体装置においては、配線における信号伝搬の遅延が素子動作を律速している。従って、素子動作を高速化するため、配線におけるＲＣ遅延を低減することが必要となっている。このため、配線材料としては抵抗率の低い材料を用いることが考えられ、また、絶縁膜材料としては、誘電率の低い低誘電率（Low-k）絶縁膜を用いることが考えられている。

現在、抵抗率の低い配線材料としては、具体的に、ＣｕあるいはＣｕ合金の適用が研究されている。Ｃｕは、従来、配線材料として用いられてきたＡｌに比して、比抵抗が３５％程低く、また、エレクトロマイグレーション耐性も高いことから、高集積化する半導体装置において、信頼性の高い配線材料として期待されている。

一方、絶縁膜の材料としては、従来の、比誘電率ｋが約４．２のＳｉＯ_２膜に代えて、比誘電率ｋが約３．５以下の低誘電率絶縁膜（以下、Low-k膜とする）の適用が研究されている。このような膜としては、このようなLow-k膜には、例えば、ポリマー（polymer）、ＨＳＱ（hydrogen-silsesquioxane）、ＭＳＱ（methyl silsesquioxane）などがある。なかでも近年、加熱処理や加工処理における耐性の強いＭＳＱが広く用いられている。

また、更に、比誘電率ｋが約２．５以下のLow-k膜材料の研究も進められている。このような材料として、Low-k膜中に数Å〜数十Å程度の空孔（ポア）を有する、多孔質絶縁膜(ポーラス絶縁膜)と呼ばれるものがある。

このようなLow-k膜、あるいは多孔質絶縁膜等の絶縁膜に、デュアルダマシン法により銅配線を形成する場合、まず、多孔質絶縁膜に、ビアあるいは溝を形成する。その後、ビア・溝に、バリアメタルを堆積した後、Ｃｕシード膜を形成し、これをシード膜として、電解メッキ法によりＣｕの埋め込みを行う。その後、少なくとも絶縁膜の上面が露出するまでＣＭＰ（Chemical Mechanical Polishing）による平坦化を行う。
ここで、バリアメタルは、Ｃｕの絶縁膜中への拡散防止、絶縁膜との密着性の改善、Ｃｕの酸化進行防止等のために用いられるものである（例えば、特許文献１参照）。

また、特に、多孔質絶縁膜にビア・溝等を開口する場合、一般に、フッ化炭素系の気体を用いるが、この際、多孔質絶縁膜中に、Ｆ（フッ素）が混入する場合がある。また、多孔質絶縁膜の空孔に、バリアメタルやＣｕが、入り込む場合もある。
従って、ＨＦ溶解対策や金属拡散対策として、層間絶縁膜の形成後に、別の絶縁膜を堆積して空孔を塞ぐ方法が考えられている。また、層間絶縁膜の加工において、加工中に発生する副生成物を、配線溝やビア孔の側面に堆積することで、バリアメタルと接する面に開いた空孔を塞ぐ方法が検討されている（例えば、非特許文献１参照）。

特開２００３−２３０７３号公報 K. Maex, M. R. Baklanov, D. Shamiryan, F. Iacopi, S. H. Brongersma, Z. S. Yanovitskaya, Journal of Applied Physics 93(11), 2003, pp8793-8841

しかし、低誘電率膜、特に、多孔質絶縁膜は、一般に、機械的強度が弱い。従って、多孔質絶縁膜に、上述したようなデュアルダマシン法を用いて配線を形成する場合、後のＣＭＰの工程において、多孔質絶縁膜が破壊し、膜剥がれが生じる場合がある。

また、多孔質絶縁膜中に、Ｆが混入すると、後のめっき工程の溶液中等に含まれるＨ（水素）と反応して、フッ化水素を形成する。これにより、多孔質絶縁膜が溶解することが考えられる。このように、多孔質絶縁膜が溶解すると、後の、ＣＭＰ工程において、多孔質絶縁膜が基板から剥離してしまう場合がある。

また、バリアメタル等が空孔に入り込むと、バリアメタルの膜厚が薄くなるため、この部分におけるバリアメタル膜のＣｕ拡散防止機能は低下し、トランジスタの信頼性が劣化することが考えられる。また、多孔質絶縁膜中に、バリアメタルやＣｕ等が入り込むことで、絶縁耐圧等の絶縁耐性が劣化し、隣接する配線間との漏洩電流等が生じ、配線による信号伝播の信頼性が低下することが考えられる。

これに対して、上述したように、層間絶縁膜の形成後に、別の絶縁膜を堆積して空孔を塞ぐ方法や、あるいは、層間絶縁膜の加工において、加工中に発生する副生成物を、配線溝やビア孔の側面に堆積することで、バリアメタルと接する面に開いた空孔を塞ぐ方法等を用いても、最表面の空孔を塞ぐだけのものであるため、強度の改善等はなされておらず、ＣＭＰにおける多孔質絶縁膜の破壊等を防ぐことは困難である。

本発明は、以上のような問題を解決し、多孔質絶縁膜に金属配線を形成するような場合にも、金属の拡散等を抑え、かつ、後の工程における多孔質絶縁膜の膜剥がれを抑えることができるように改良した、半導体装置及びその製造方法を提供するものである。

この発明の半導体装置は、
試料基板上に形成され、第１の絶縁材料からなる、空孔を有する多孔質絶縁膜と、
前記多孔質絶縁膜の表面に形成された第１の被覆膜と、
前記第１の被覆膜上に形成された第２の被覆膜と
を備え、
前記第１の被腹膜は、前記多孔質絶縁膜の表面付近の前記空孔に、第２の絶縁材料を侵入させることにより構成され、
前記第２の被覆膜は、前記第２の絶縁材料により構成されるものである。

あるいは、この発明の半導体装置は、
試料基板上に形成され、第１の絶縁材料からなる多孔質絶縁膜と、
前記多孔質絶縁膜に形成された開口と、
少なくとも前記開口内の側面に露出する前記多孔質絶縁膜の表面に形成された第１の被覆膜と、
前記第１の被覆膜の表面に形成された第２の被覆膜と、
前記開口に埋め込まれた導電部材と、
を備え
前記第１の被腹膜は、前記多孔質絶縁膜の表面付近の前記空孔に、第２の絶縁材料を侵入させることにより構成され、
前記第２の被覆膜は、前記第２の絶縁材料により構成されるものである。

また、この発明に半導体装置の製造方法は、
試料基板上に、第１の絶縁材料からなる多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に、第２の絶縁材料を供給し、前記多孔質絶縁膜の表面付近の空孔内に、前記第２の絶縁材料を侵入させて、第１の被覆膜を形成すると共に、前記第１の被覆膜上に、前記第２の絶縁材料からなる第２の被覆膜を形成する被覆膜形成工程と、
を備えるものである。

また、この発明の半導体装置の製造方法は、
試料基板上に、第１の絶縁材料からなる多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に、開口を形成する開口形成工程と、
前記多孔質絶縁膜に、第２の絶縁材料を供給し、少なくとも前記開口内側面に露出する前記多孔質絶縁膜表面の空孔内に、前記第２の絶縁材料を侵入させて、第１の被覆膜を形成すると共に、前記第１の被覆膜上に、前記第２の絶縁膜からなる第２の被覆膜を形成する被覆膜形成工程と、
前記第１の被覆膜及び前記第２の被覆膜が形成された前記開口内に、導電部材を埋め込む導電部材埋め込み工程と、
を備えるものである。

この発明においては、多孔質絶縁膜表面付近に、空孔内に絶縁材料を侵入させた第１の被覆膜と、更にその上に、この絶縁材料で構成された第２の被覆膜とを形成する。従って、機械的強度の弱い多孔質絶縁膜が、この２層の被覆膜により保護され、導電膜からの拡散等を抑えつつ、ＣＭＰによる膜剥がれ等を抑えることができる。従って、デバイス特性の良好な半導体装置を形成することができる。

以下、図面を参照してこの発明の実施の形態について説明する。なお、各図において、同一または相当する部分には同一符号を付してその説明を簡略化ないし省略する。

実施の形態１．
図１は、この発明の実施の形態１において製造する半導体装置について説明するための断面模式図である。また、図２は、図１に示す半導体装置の一部を拡大した模式図である。

図１に示すように、実施の形態１における半導体装置においては、基板２上に下層配線として、Ｃｕ配線４が形成されている。また、基板２には、簡略のため図示を省略しているが、必要に応じて、ゲート電極や多層配線層等が形成されている。基板２上には、エッチングストッパ膜６が形成されている。

エッチングストッパ膜６上には、多孔質絶縁膜であるポーラスＭＳＱ（methyl silsesquioxane；メチルシルセスキシロキサン）８が形成されている。ポーラスＭＳＱ８は、直径約数Å〜約数十Åの空孔１０を有する低誘電率絶縁膜（Low-k膜）であり、その誘電率は、約１．５〜約３．０である。

ポーラスＭＳＱ８には、ポーラスＭＳＱ８及びエッチングストッパ膜６を貫通して、Ｃｕ配線４に開口する開口１２が形成されている。また、開口１２内の側面を含む、ポーラスＭＳＱ８の表面約１０nm付近は、被覆層１４となっている。図２は、この被覆層付近を拡大して表している。図１、図２に示すように、被覆層１４においては、ポーラスＭＳＱ８の空孔１０内に、Ｓｉ酸化物１６が入り込んだ状態となっている。

再び、図１を参照して、ポーラスＭＳＱ８の被覆層１４表面には、膜厚約１０nmのＳｉ酸化膜１８が形成されている。
また、ポーラスＭＳＱ８の開口１２内部には、バリアメタル２２を介してＣｕ２４が埋め込まれ、これによりＣｕ配線が構成されている。

図３は、この発明の実施の形態１における半導体装置の製造方法を説明するためのフロー図である。また、図４〜図７は、半導体装置の製造過程における状態を説明するための断面模式図である。
以下、図１〜図７を用いて、実施の形態１における半導体装置の製造方法について説明する。

まず、図４に示すように、Ｃｕ配線４の形成された基板上に、エッチングストッパ膜６を形成する。その後、ポーラスＭＳＱ８を、膜厚約１５０〜約３００nmに形成する（ステップＳ２）。次に、図５に示すように、ポーラスＭＳＱ８に、開口を形成する（ステップＳ４）。この開口は、Ｃｕ配線４上部において、ポーラスＭＳＱ８を貫通して、エッチングストッパ膜６表面を露出するように形成される。この開口は、従来の開口形成と同様に、露光・現像処理によるレジストマスクの形成、エッチング等の工程を経て形成される。

次に、この状態の基板を、処理室内に載置して、ＴＥＯＳ（tetraethoxysilane：Ｓｉ（ＯＣ_２Ｈ_５）_４：テトラエトキシシラン）を照射する（ステップＳ６）。次に、アルゴン（Ａｒ）を照射し（ステップＳ８）、基板上及び処理室内の余分なＴＥＯＳをパージする。その後、オゾン（Ｏ_３）を照射する（ステップＳ１０）。これにより、ＴＥＯＳとオゾンとが反応して、開口１２内側を含めて、ポーラスＭＳＱ８の表面の露出している部分に、薄いＳｉ酸化膜１８が形成される。また、このとき、Ｓｉ酸化物１６が、ポーラスＭＳＱ８の表面付近の空孔１０内に侵入する。その後、再び、アルゴンを照射し、基板上及び処理室内の余分なオゾンを排出する（ステップＳ１２）。

ここで、処理室内の温度は約２００〜約４００度、圧力は約１３３〜約１３３３Pa（約１Torr〜約１０Torr）に保つ。また、ＴＥＯＳ、アルゴン、オゾンの各ガスの照射時間は、それぞれ、約０．２〜約２秒とし、各ガスの処理室内への供給量を約２００〜約５００sccmとする。

続けて、ＴＥＯＳの照射（ステップＳ６）、アルゴンの照射（ステップＳ８）、オゾンの照射（ステップＳ１０）、アルゴンの照射（ステップＳ１２）の４工程からなるサイクルを、約５０〜約２００回程度繰り返すことにより、図６に示すように、約１０nmのＳｉ酸化膜１８が形成される。また、このとき、同時に、ポーラスＭＳＱ８の表面約１０nm付近に存在する空孔１０内には、Ｓｉ酸化物１６が侵入し、被覆層１４が形成される。

次に、図７に示すように、開口１２の底部に形成されたＳｉ酸化膜１８とエッチングストッパ膜６とを除去する（ステップＳ１４）。その後、バリアメタル膜２２を形成する（ステップＳ１６）。ここでは、スパッタ法により、表面にＴａＮを成膜することによりバリアメタル膜２２を形成する。次に、少なくとも開口１２内に、Ｃｕの埋め込みを行う（ステップＳ１８）。ここでは、まず、バリアメタル膜１８上にＣｕシード膜をスパッタ法により形成し、これをシード膜として、電解メッキ法によりＣｕ２４を埋め込む。

次に、ＣＭＰ（Chemical Mechanical Polishing）による平坦化を行う（ステップＳ２０）。これにより、図１に示すような半導体装置を形成することができる。
その後、必要に応じて、多層配線構造等を形成し、半導体装置が形成される。

以上説明したように、実施の形態１においては、ポーラスＭＳＱ８の表面から約１０nm付近の部分にある空孔１０内に、Ｓｉ酸化物１６が入り込んで、被覆層１４が形成される。また、同時に、ポーラスＭＳＱ８の被服層１４表面は、Ｓｉ酸化膜１８で覆われる。これにより、後の工程において、フッ素等がポーラスＭＳＱ８内に侵入するのを抑えることができ、従って、フッ化水素によるポーラスＭＳＱ８の溶解を抑えることができる。

また、ポーラスＭＳＱ８の表面には、被覆層１４が形成され、更に、その上には、Ｓｉ酸化膜１８が表面に形成される。従って、ＴａやＣｕ等が、ポーラスＭＳＱ８内へ拡散するのを抑えることができる。従って、トンネル電流等を抑え、信頼性の高い半導体装置を得ることができる。

また、被覆層１４及びＳｉ酸化膜１８により、ポーラスＭＳＱ８の硬度を、高くすることができる。これにより、ポーラスＭＳＱの低硬度の問題を改善することができ、後のＣＭＰ工程等における、ポーラスＭＳＱ８の膜剥がれ等を抑えることができる。従って、信頼性の高い半導体装置を得ることができる。

また、以上のように、ポーラスＭＳＱ８内に被覆層１４を形成し、かつ、その上に、Ｓｉ酸化膜１８を形成する場合、層間絶縁膜全体の誘電率は上昇する。しかしながら、被覆膜やＳｉ酸化膜１８は、共に、膜厚約１０nm〜約数十nmと極薄い。従って、層間絶縁膜の誘電率の増加は比較的小さく抑えることができ、無視することができる程度であると考えられる。

なお、実施の形態１においては、ポーラスＭＳＱ８にＣｕ配線を形成する場合について説明した。しかし、この発明において、絶縁膜は、ポーラスＭＳＱ８に限るものではなく、他のポーラス絶縁膜を用いたものであってもよい。また、ポーラス絶縁膜においては、実施の形態１において説明したように、空孔１０内にＳｉ酸化物１６を侵入させることができ、低硬度改善等において特に顕著な効果を得ることができる。

また、実施の形態１においては、Ｃｕ配線を形成する場合について説明した。特に、Ｃｕは、絶縁膜中への拡散等を起こしやすく、また、配線形成においてＣＭＰを行うため、実施の形態１において説明した方法を用いることが効果的である。しかし、この発明は、この方法によりＣｕ配線を形成する場合に限るものではなく、他の方法で配線を形成するものや、他の導電性物質を用いて配線を形成するものであってもよい。また、実施の形態１において説明したように、開口内に導電性物質を埋め込むような場合に限るものではなく、絶縁膜の表面に、導電膜を形成するような場合にも適用することができる。

また、実施の形態１においては、ＴＥＯＳの照射とオゾンの照射により被覆層１４とＳｉ酸化膜１８を形成する場合について説明した。しかし、この発明はこれに限るものではなく、他の方法により、Ｓｉ酸化物１６等を空孔１０内に侵入させ、あるいは、Ｓｉ酸化膜１８等を形成するものであればよい。また、形成する膜は、Ｓｉ酸化膜１８に限るものではなく、たとえば、Ｓｉ酸窒化膜など、機械的強度の弱いポーラス絶縁膜表面に被覆膜１４を形成し、かつ、その上に、Ｓｉ酸化膜等の薄膜を形成して、保護できるものであれば、他の膜を形成するものであってもよい。この膜の材料としては、Ｓｉを含むものが好ましい。Ｓｉを含む材料であれば、有機絶縁材料に比べて高硬度であり、また、他の金属元素を含む絶縁材料に比べて、プロセス変更を少なくすることができるためである。

また、ＴＥＯＳの照射とオゾンの照射との後に、それぞれ、アルゴンの照射を行う場合について説明した。しかし、この発明はこれに限るものではなく、例えば、窒素の照射など、他の不活性ガスを照射するものであってもよい。また、この発明は、このように、１番目の原料ガス（実施の形態１においては、ＴＥＯＳ）と、２番目の原料ガス（実施の形態１においては、オゾン）を別々に照射し、各照射の間に、アルゴンの照射を行う場合に限るものではない。この発明において、被覆層１４等の形成の際には、例えば、ＴＥＯＳとオゾンとを同時に処理室内に供給するものであってもよい。但し、成膜速度が早すぎる場合、空孔１０内へのＳｉ酸化物１６の入り込みが難しくなることから、成膜速度等については、考慮して、例えば、供給するガスを希釈して用いる等、ガスの供給方法や供給温度等の条件を考慮する必要がある。

また、実施の形態１においては、１番目の原料ガスとしてＴＥＯＳを用いる場合について説明した。しかし、この発明はこれに限るものではなく、例えば、トリメチルシランや、トリメチルビニルシラン、テトラメチルシラン等他のガスを用いるものであってもよい。また、２番目の原料ガスとして、オゾンを用いる場合について説明した。しかし、この発明は、これに限るものではなく、例えば、二酸化炭素（ＣＯ_２）、アンモニア等他のガスを用いるものであってもよい。これらの原料ガスの選択は、成膜する膜等を考慮して適宜決定すればよい。

実施の形態２．
実施の形態２における半導体装置は、図１に示す半導体装置と類似するものである。但し、実施の形態２においては、ポーラスＭＳＱ８表面の被覆層１４は、空孔１０内にＳｉ炭化窒化物が入り込んで構成されている。また、実施の形態２においては、実施の形態１のＳｉ酸化膜１８に代えて、Ｓｉ炭化窒化膜が形成されている。

また、実施の形態２における半導体装置の製造方法も、実施の形態１における半導体装置の製造方法と類似するものである。
但し、上述したように、実施の形態２においては、Ｓｉ酸化物１６に代えて、Ｓｉ炭化窒化物を空孔１０内に入り込ませるため、ＴＥＯＳの照射（ステップＳ６）に代えて、まず、トリメチルシラン（trimethylsilane：ＨＳｉ（ＣＨ_３）_３）を供給する。その後、アルゴンの照射（ステップＳ８）を行い、続けて、アンモニア（ＮＨ_３）の照射を行う。これにより、ポーラスＭＳＱ８表面に、Ｓｉ炭化窒化膜が形成され、かつ、ポーラスＭＳＱ８の表面から約１０nm程度の部分における空孔１０内に、Ｓｉ炭化窒化物が侵入し、被覆層が形成される。

以上説明したように、実施の形態２においては、Ｓｉ酸化物１６に代えて、空孔１０内に、Ｓｉ炭化窒化物を侵入させた被覆層を形成し、同時に、Ｓｉ酸化膜１８に代えて、Ｓｉ炭化窒化膜を形成する。これにより、ポーラスＭＳＱ８の表面は保護され、ＣｕやＴａ等のポーラスＭＳＱ８内への拡散を抑えることができ、また、ポーラスＭＳＱ８の低硬度の問題を改善することができる。

なお、実施の形態２においては、トリメチルシランとアンモニアとを照射して、酸化物、酸化膜に代えて炭化窒化物、炭化窒化膜を成膜する場合について説明した。しかし、この発明においては、これに限るものではなく、他の原料ガスを用いるものであってもよい。
その他は、実施の形態１と同様であるから説明を省略する。

実施の形態３．
実施の形態３における半導体装置は、実施の形態１、２と類似するものである。但し、実施の形態３における半導体装置において、拡散層１４は、空孔１０内に、Ｓｉ酸化窒化物が入り込んで構成されている。また、実施の形態１のＳｉ酸化膜１８に代えて、Ｓｉ酸化窒化膜が形成されている。

実施の形態３における半導体装置の製造方法は、実施の形態１において説明したものと類似する。但し、実施の形態３においては、ＴＥＯＳ照射、アルゴンの照射（ステップＳ６）後、オゾンの照射（ステップＳ１０）に代えて、アンモニアの照射を行う。これにより、ＴＥＯＳとアンモニアとが反応して、Ｓｉ酸化窒化物となり、空孔１０内に入り込み、また、ポーラスＭＳＱ８上に、Ｓｉ酸化窒化膜が形成される。

以上説明したように、実施の形態３においては、Ｓｉ酸化膜１８に代えて、Ｓｉ酸化窒化膜を形成する。これにより、ポーラスＭＳＱ８の表面は被覆され、Ｃｕ等のポーラスＭＳＱ８内への拡散を抑えると共に、ポーラスＭＳＱ８の低硬度の問題を改善することができる。

なお、実施の形態３においては、ＴＥＯＳとアンモニアを照射して、酸化窒化物、酸化窒化膜を形成する場合について説明した。しかし、この発明において、原料ガスは、これに限るものではなく、他の原料を用いるものであってもよい。
その他は実施の形態１と同様であるから、説明を省略する。

実施の形態４．
実施の形態４における半導体装置は、実施の形態１〜３と類似するものである。しかし、実施の形態４における半導体装置において、被覆層１４は、空孔１０内に、Ｓｉ炭化酸化物が入り込んで構成されている。また、実施の形態１のＳｉ酸化膜１８に代えて、Ｓｉ炭化酸化膜が形成されている。

実施の形態４における半導体装置の製造方法は、実施の形態１において説明したものと類似する。但し、実施の形態４においては、ＴＥＯＳ照射（ステップＳ６）に代えて、ＴＭＶＳ（trimetylvinylsilane：（ＣＨ_３）_３（Ｃ_２Ｈ_３）Ｓｉ：トリメチルビニルシラン）を照射する。その後、実施の形態１と同様に、アルゴンの照射（ステップＳ８）、オゾンの照射（ステップＳ１０）、アルゴンの照射（ステップＳ１２）を行う。そして、この工程を繰り返すことにより、ＴＭＶＳとオゾンとが反応して、Ｓｉ炭化酸化物となり、空孔１０内に侵入し、また、ポーラスＭＳＱ８上に、Ｓｉ炭化酸化膜が形成される。

以上説明したように、実施の形態４においては、Ｓｉ酸化物１６、Ｓｉ酸化膜１８に代えて、Ｓｉ炭化酸化物、Ｓｉ炭化酸化膜を形成する。これにより、ポーラスＭＳＱ８の表面は被覆され、ＣｕのポーラスＭＳＱ８内への拡散を抑えることができ、また、ポーラスＭＳＱ８の低硬度の問題を改善することができる。

なお、この実施の形態においては、ＴＭＶＳとオゾンとを照射して、炭化酸化物、炭化酸化膜を成膜する場合について説明した。しかし、この発明においては、原料ガスは、これに限るものではなく、他の原料ガスを用いるものであってもよい。
その他は実施の形態１と同様であるから説明を省略する。

実施の形態５．
実施の形態５における半導体装置は、実施の形態１〜４と類似するものである。しかし、実施の形態５における半導体装置においては、実施の形態１のＳｉ酸化膜１８に代えて、Ｓｉ炭化膜を形成する。従って、被覆層１４は、空孔１０にＳｉ炭化物が入り込むことにより構成されている。

実施の形態５における半導体装置の製造方法は、実施の形態１において説明したものと類似する。但し、実施の形態４においては、ＴＥＯＳ照射（ステップＳ６）、アルゴンの照射（ステップＳ８）、オゾンの照射（ステップＳ１０）、アルゴンの照射（ステップＳ１２）の工程に代えて、テトラメチルシラン（tetramethylsilane:Ｓｉ（ＣＨ_３）_４）の照射を行う。これにより、Ｓｉ炭化物が空孔１０内に入り込み、被覆層１４を形成する。また、同時に、ポーラスＭＳＱ８上に、Ｓｉ炭化膜が形成される。ここでは、テトラメチルシランの供給を、約０．２〜約１秒間行う。

以上説明したように、実施の形態４においては、空孔１０内にＳｉ炭化物の入り込んだ被覆層１４を形成すると共に、ポーラスＭＳＱ８表面に、Ｓｉ炭化膜を形成する。これにより、ポーラスＭＳＱ８の表面は被覆され、Ｃｕ等のポーラスＭＳＱ８内への拡散を防止することができ、また、ポーラスＭＳＱ８の低硬度の問題を改善することができる。

なお、この実施の形態においては、原料ガスとして、テトラメチルシランを用いて、空孔１０内にＳｉ炭化物を侵入させ、また、Ｓｉ炭化膜を形成する場合について説明した。しかし、この発明において、原料ガスは、テトラメチルシランに限るものではなく、他の原料ガスを用いるものであってもよい。
その他は実施の形態１と同様であるから説明を省略する。

なお、例えば、実施の形態１〜５において、基板２は、ポーラスＭＳＱ８は、それぞれ、この発明の試料基板、多孔質絶縁膜に該当する。また、例えば、実施の形態１〜５において、被覆層１４は、この発明の第１の被覆膜に該当し、また、Ｓｉ酸化膜１８、Ｓｉ炭化窒化膜、Ｓｉ酸化窒化膜、Ｓｉ炭化酸化膜、及び、Ｓｉ炭化膜は、この発明の第２の被覆膜に該当する。また、Ｓｉ酸化物１６、Ｓｉ炭化窒化物、Ｓｉ酸化窒化物、Ｓｉ炭化酸化物、及び、Ｓｉ炭化物は、この発明の、第２の絶縁材材料に該当する。

また、例えば、実施の形態１〜５において、ステップＳ２、Ｓ４を実行することにより、それぞれ、この発明の多孔質絶縁膜形成工程、開口形成工程が実行される。また、例えば、ステップＳ６〜Ｓ１２を実行することにより、この発明の被覆膜形成工程が実行され、ステップＳ１８を実行することにより、埋め込み工程が実行される。また、例えば、ステップＳ６、Ｓ１０を実行することにより、それぞれ、第１の原料照射工程、第２の原料照射工程が実行される。

この発明の実施の形態１における半導体装置を説明するための断面模式図である。この発明の実施の形態１における半導体装置の一部を拡大して表した断面模式図である。この発明の実施の形態１における半導体装置の製造方法を説明するためのフローズである。この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。この発明の実施の形態１における半導体装置の製造過程における状態を説明するための断面模式図である。

符号の説明

２基板
４Ｃｕ配線
６エッチングストッパ膜
８ポーラスＭＳＱ
１２開口
１４被覆膜
１６Ｓｉ酸化物
１８Ｓｉ酸化膜
２２バリアメタル
２４Ｃｕ

Claims

試料基板上に形成され、第１の絶縁材料からなる、空孔を有する多孔質絶縁膜と、
前記多孔質絶縁膜の表面に形成された第１の被覆膜と、
前記第１の被覆膜上に形成された第２の被覆膜と
を備え、
前記第１の被腹膜は、前記多孔質絶縁膜の表面付近の前記空孔に、第２の絶縁材料を侵入させることにより構成され、
前記第２の被覆膜は、前記第２の絶縁材料により構成されることを特徴とする半導体装置。
試料基板上に形成され、第１の絶縁材料からなる多孔質絶縁膜と、
前記多孔質絶縁膜に形成された開口と、
少なくとも前記開口内の側面に露出する前記多孔質絶縁膜の表面に形成された第１の被覆膜と、
前記第１の被覆膜の表面に形成された第２の被覆膜と、
前記開口に埋め込まれた導電部材と、
を備え
前記第１の被腹膜は、前記多孔質絶縁膜の表面付近の前記空孔に、第２の絶縁材料を侵入させることにより構成され、
前記第２の被覆膜は、前記第２の絶縁材料により構成されることを特徴とする半導体装置。
前記第１の被覆膜の膜厚は、約１０nm以上であることを特徴とする請求項１または２に記載の半導体装置。
前記第２の絶縁材料は、Ｓｉを含むことを特徴とする請求項１から３のいずれかに記載の半導体装置。
前記第２の絶縁材料は、Ｓｉ酸化物、Ｓｉ酸窒化物、Ｓｉ炭化物、Ｓｉ炭化酸化物、Ｓｉ炭化窒化物のいずれかを含むことを特徴とする請求項４に記載の半導体装置。
試料基板上に、第１の絶縁材料からなる多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に、第２の絶縁材料を供給し、前記多孔質絶縁膜の表面付近の空孔内に、前記第２の絶縁材料を侵入させて、第１の被覆膜を形成すると共に、前記第１の被覆膜上に、前記第２の絶縁材料からなる第２の被覆膜を形成する被覆膜形成工程と、
を備えることを特徴とする半導体装置の製造方法。
試料基板上に、第１の絶縁材料からなる多孔質絶縁膜を形成する多孔質絶縁膜形成工程と、
前記多孔質絶縁膜に、開口を形成する開口形成工程と、
前記多孔質絶縁膜に、第２の絶縁材料を供給し、少なくとも前記開口内側面に露出する前記多孔質絶縁膜表面の空孔内に、前記第２の絶縁材料を侵入させて、第１の被覆膜を形成すると共に、前記第１の被覆膜上に、前記第２の絶縁膜からなる第２の被覆膜を形成する被覆膜形成工程と、
前記第１の被覆膜及び前記第２の被覆膜が形成された前記開口内に、導電部材を埋め込む導電部材埋め込み工程と、
を備えることを特徴とする半導体装置の製造方法。
前記被覆膜形成工程は、
前記多孔質絶縁膜上に、第１の原料を照射する第１の原料照射工程と、
前記多孔質絶縁膜に、前記第１の原料と反応して、前記第２の絶縁材料を構成する第２の原料を照射する第２の原料照射工程と、
を含むことを特徴とする半導体装置の製造方法。