JP4327614B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP4327614B2 JP4327614B2 JP2004015178A JP2004015178A JP4327614B2 JP 4327614 B2 JP4327614 B2 JP 4327614B2 JP 2004015178 A JP2004015178 A JP 2004015178A JP 2004015178 A JP2004015178 A JP 2004015178A JP 4327614 B2 JP4327614 B2 JP 4327614B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- porous
- raw material
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Description
ここで、バリアメタルは、Cuの絶縁膜中への拡散防止、絶縁膜との密着性の改善、Cuの酸化進行防止等のために用いられるものである(例えば、特許文献1参照)。
従って、HF溶解対策や金属拡散対策として、層間絶縁膜の形成後に、別の絶縁膜を堆積して空孔を塞ぐ方法が考えられている。また、層間絶縁膜の加工において、加工中に発生する副生成物を、配線溝やビア孔の側面に堆積することで、バリアメタルと接する面に開いた空孔を塞ぐ方法が検討されている(例えば、非特許文献1参照)。
試料基板上に、多孔質絶縁膜からなる第1の絶縁膜を形成する工程と、
前記多孔質絶縁膜の表面に、第2の絶縁膜を形成する工程と、
を含み、
前記第2の絶縁膜を形成する工程が、
前記多孔質絶縁膜の表面に、第1の原料を照射する第1の工程と、
前記第1の原料をパージする第2の工程と、
前記多孔質絶縁膜の表面に、前記第1の原料と反応する第2の原料を照射する第3の工程と、
前記第2の原料をパージする第4の工程と、
を有し、前記第1の工程から前記第4の工程をこの順に繰り返すことにより、前記多孔質絶縁膜の表面に、前記第2の絶縁膜を形成し、
前記多孔質絶縁膜は、ポーラスメチルシルセスキオキサンであって、
前記第2の絶縁膜は、テトラエトキシシラン、トリメチルシラン、トリメチルビニルシラン、及びテトラメチルシランのうちいずれかを前記第1の原料とし、オゾン、二酸化炭素、及びアンモニアのうちいずれかを前記第2の原料とした、Si酸化物、Si酸窒化物、Si炭化物、Si炭化酸化物、及びSi炭化窒化物のいずれかを含むことを特徴とする。
配線が形成された基板上に、エッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に、多孔質絶縁膜からなる第1の絶縁膜を形成する工程と、
前記多孔質絶縁膜に、前記エッチングストッパ膜に達する開口部を形成する工程と、
前記開口部の内部及び前記多孔質絶縁膜の表面に、第2の絶縁膜を形成する工程と、
前記開口部の底部の、前記第2の絶縁膜及び前記エッチングストッパ膜を除去し、前記基板に形成された前記配線を露出する工程と、
前記開口部内に導電部材を埋設し、前記配線と前記導電部材とを接続する工程と、
前記導電部材の表面をCMP法により平坦化する工程と、
を含み、
前記第2の絶縁膜を形成する工程が、
前記多孔質絶縁膜の表面に、第1の原料を照射する第1の工程と、
前記第1の原料をパージする第2の工程と、
前記多孔質絶縁膜の表面に、前記第1の原料と反応する第2の原料を照射する第3の工程と、
前記第2の原料をパージする第4の工程と、
を有し、前記第1の工程から前記第4の工程をこの順に繰り返すことにより、前記多孔質絶縁膜の表面に、前記第2の絶縁膜を形成し、
前記多孔質絶縁膜は、ポーラスメチルシルセスキオキサンであって、
前記第2の絶縁膜は、テトラエトキシシラン、トリメチルシラン、トリメチルビニルシラン、及びテトラメチルシランのうちいずれかを前記第1の原料とし、オゾン、二酸化炭素、及びアンモニアのうちいずれかを前記第2の原料とした、Si酸化物、Si酸窒化物、Si炭化物、Si炭化酸化物、及びSi炭化窒化物のいずれかを含むことを特徴とする。
図1は、この発明の実施の形態1において製造する半導体装置について説明するための断面模式図である。また、図2は、図1に示す半導体装置の一部を拡大した模式図である。
また、ポーラスMSQ8の開口12内部には、バリアメタル22を介してCu24が埋め込まれ、これによりCu配線が構成されている。
以下、図1〜図7を用いて、実施の形態1における半導体装置の製造方法について説明する。
その後、必要に応じて、多層配線構造等を形成し、半導体装置が形成される。
実施の形態2における半導体装置は、図1に示す半導体装置と類似するものである。但し、実施の形態2においては、ポーラスMSQ8表面の被覆層14は、空孔10内にSi炭化窒化物が入り込んで構成されている。また、実施の形態2においては、実施の形態1のSi酸化膜18に代えて、Si炭化窒化膜が形成されている。
但し、上述したように、実施の形態2においては、Si酸化物16に代えて、Si炭化窒化物を空孔10内に入り込ませるため、TEOSの照射(ステップS6)に代えて、まず、トリメチルシラン(trimethylsilane:HSi(CH3)3)を供給する。その後、アルゴンの照射(ステップS8)を行い、続けて、アンモニア(NH3)の照射を行う。これにより、ポーラスMSQ8表面に、Si炭化窒化膜が形成され、かつ、ポーラスMSQ8の表面から約10nm程度の部分における空孔10内に、Si炭化窒化物が侵入し、被覆層が形成される。
その他は、実施の形態1と同様であるから説明を省略する。
実施の形態3における半導体装置は、実施の形態1、2と類似するものである。但し、実施の形態3における半導体装置において、拡散層14は、空孔10内に、Si酸化窒化物が入り込んで構成されている。また、実施の形態1のSi酸化膜18に代えて、Si酸化窒化膜が形成されている。
その他は実施の形態1と同様であるから、説明を省略する。
実施の形態4における半導体装置は、実施の形態1〜3と類似するものである。しかし、実施の形態4における半導体装置において、被覆層14は、空孔10内に、Si炭化酸化物が入り込んで構成されている。また、実施の形態1のSi酸化膜18に代えて、Si炭化酸化膜が形成されている。
その他は実施の形態1と同様であるから説明を省略する。
実施の形態5における半導体装置は、実施の形態1〜4と類似するものである。しかし、実施の形態5における半導体装置においては、実施の形態1のSi酸化膜18に代えて、Si炭化膜を形成する。従って、被覆層14は、空孔10にSi炭化物が入り込むことにより構成されている。
その他は実施の形態1と同様であるから説明を省略する。
4 Cu配線
6 エッチングストッパ膜
8 ポーラスMSQ
12 開口
14 被覆膜
16 Si酸化物
18 Si酸化膜
22 バリアメタル
24 Cu
Claims (3)
- 試料基板上に、多孔質絶縁膜からなる第1の絶縁膜を形成する工程と、
前記多孔質絶縁膜の表面に、第2の絶縁膜を形成する工程と、
を含み、
前記第2の絶縁膜を形成する工程が、
前記多孔質絶縁膜の表面に、第1の原料を照射する第1の工程と、
前記第1の原料をパージする第2の工程と、
前記多孔質絶縁膜の表面に、前記第1の原料と反応する第2の原料を照射する第3の工程と、
前記第2の原料をパージする第4の工程と、
を有し、前記第1の工程から前記第4の工程をこの順に繰り返すことにより、前記多孔質絶縁膜の表面に、前記第2の絶縁膜を形成し、
前記多孔質絶縁膜は、ポーラスメチルシルセスキオキサンであって、
前記第2の絶縁膜は、テトラエトキシシラン、トリメチルシラン、トリメチルビニルシラン、及びテトラメチルシランのうちいずれかを前記第1の原料とし、オゾン、二酸化炭素、及びアンモニアのうちいずれかを前記第2の原料とした、Si酸化物、Si酸窒化物、Si炭化物、Si炭化酸化物、及びSi炭化窒化物のいずれかを含むことを特徴とする半導体装置の製造方法。 - 配線が形成された基板上に、エッチングストッパ膜を形成する工程と、
前記エッチングストッパ膜上に、多孔質絶縁膜からなる第1の絶縁膜を形成する工程と、
前記多孔質絶縁膜に、前記エッチングストッパ膜に達する開口部を形成する工程と、
前記開口部の内部及び前記多孔質絶縁膜の表面に、第2の絶縁膜を形成する工程と、
前記開口部の底部の、前記第2の絶縁膜及び前記エッチングストッパ膜を除去し、前記基板に形成された前記配線を露出する工程と、
前記開口部内に導電部材を埋設し、前記配線と前記導電部材とを接続する工程と、
前記導電部材の表面をCMP法により平坦化する工程と、
を含み、
前記第2の絶縁膜を形成する工程が、
前記多孔質絶縁膜の表面に、第1の原料を照射する第1の工程と、
前記第1の原料をパージする第2の工程と、
前記多孔質絶縁膜の表面に、前記第1の原料と反応する第2の原料を照射する第3の工程と、
前記第2の原料をパージする第4の工程と、
を有し、前記第1の工程から前記第4の工程をこの順に繰り返すことにより、前記多孔質絶縁膜の表面に、前記第2の絶縁膜を形成し、
前記多孔質絶縁膜は、ポーラスメチルシルセスキオキサンであって、
前記第2の絶縁膜は、テトラエトキシシラン、トリメチルシラン、トリメチルビニルシラン、及びテトラメチルシランのうちいずれかを前記第1の原料とし、オゾン、二酸化炭素、及びアンモニアのうちいずれかを前記第2の原料とした、Si酸化物、Si酸窒化物、Si炭化物、Si炭化酸化物、及びSi炭化窒化物のいずれかを含むことを特徴とする半導体装置の製造方法。 - 請求項1または2に記載の半導体装置の製造方法において、
前記第2の工程、および/または前記第4の工程は、アルゴンガスまたは窒素ガスを用いてパージすることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004015178A JP4327614B2 (ja) | 2004-01-23 | 2004-01-23 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004015178A JP4327614B2 (ja) | 2004-01-23 | 2004-01-23 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005209901A JP2005209901A (ja) | 2005-08-04 |
JP4327614B2 true JP4327614B2 (ja) | 2009-09-09 |
Family
ID=34900723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004015178A Expired - Fee Related JP4327614B2 (ja) | 2004-01-23 | 2004-01-23 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4327614B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4630756B2 (ja) * | 2005-08-05 | 2011-02-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
-
2004
- 2004-01-23 JP JP2004015178A patent/JP4327614B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005209901A (ja) | 2005-08-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4350337B2 (ja) | 半導体装置 | |
US7432192B2 (en) | Post ECP multi-step anneal/H2 treatment to reduce film impurity | |
JP4068072B2 (ja) | 半導体装置及びその製造方法 | |
US7507659B2 (en) | Fabrication process of a semiconductor device | |
TWI400770B (zh) | 積體電路結構及其製作方法 | |
US7557447B2 (en) | Semiconductor device and method for manufacturing same | |
US20080311739A1 (en) | Method of Forming a Self Aligned Copper Capping Layer | |
JP2007059660A (ja) | 半導体装置の製造方法および半導体装置 | |
US20100009530A1 (en) | Semiconductor device fabrication method | |
JP2008047719A (ja) | 半導体装置の製造方法 | |
JP5060037B2 (ja) | 半導体装置の製造方法 | |
JP4567587B2 (ja) | 半導体装置の製造方法 | |
JP2009141058A (ja) | 半導体装置およびその製造方法 | |
JP5396854B2 (ja) | 半導体装置の製造方法 | |
US20050242430A1 (en) | Multi-level semiconductor device with capping layer with improved adhesion | |
US20090061629A1 (en) | Method of forming a metal directly on a conductive barrier layer by electrochemical deposition using an oxygen-depleted ambient | |
JP5217272B2 (ja) | 配線の形成方法及び半導体装置の製造方法 | |
JP2006135363A (ja) | 半導体装置および半導体装置の製造方法 | |
JP4327614B2 (ja) | 半導体装置の製造方法 | |
WO2010140279A1 (ja) | 半導体装置及びその製造方法 | |
JP2009278000A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP3939711B2 (ja) | 半導体装置の製造方法 | |
KR100709161B1 (ko) | 반도체 장치의 제조 방법 | |
JP3715975B2 (ja) | 多層配線構造の製造方法 | |
JP2004207604A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050511 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050621 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081017 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081111 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090109 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090410 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090512 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090611 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120619 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130619 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |