JP2007048785A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2007048785A5 JP2007048785A5 JP2005228769A JP2005228769A JP2007048785A5 JP 2007048785 A5 JP2007048785 A5 JP 2007048785A5 JP 2005228769 A JP2005228769 A JP 2005228769A JP 2005228769 A JP2005228769 A JP 2005228769A JP 2007048785 A5 JP2007048785 A5 JP 2007048785A5
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- dielectric constant
- opening
- low dielectric
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Claims (14)
- 基板上に形成された、開口部を有する多孔質低誘電率膜と、
前記多孔質低誘電率膜における前記開口部を構成する部分の表面に形成された、複数の微粒子が集積されてなる微粒子体膜とを備え、
前記多孔質低誘電率膜における前記開口部を構成する部分の表面に曝露する空孔には、前記微粒子が充填されていることを特徴とする半導体装置。 - 前記微粒子のサイズは、前記空孔のサイズと同等であることを特徴とする請求項1に記載の半導体装置。
- 前記複数の微粒子の各々の直径は、1nm以上であって且つ2nm以下であることを特徴とする請求項1または2に記載の半導体装置。
- 前記開口部の内部には、前記多孔質低誘電率膜との間に前記微粒子体膜が介在するように、ビア又は配線となる導電性材料が埋め込まれていることを特徴とする請求項1〜3のうちのいずれか1項に記載の半導体装置。
- 少なくとも前記導電性材料と前記微粒子体膜との間には、バリア膜が介在していることを特徴とする請求項4に記載の半導体装置。
- 前記バリア膜は、TaN、TiNおよびWNのうちから選ばれた材料からなることを特徴とする請求項5に記載の半導体装置。
- 前記導電性材料はCu、W、AlおよびAuのうちから選ばれた材料からなることを特徴とする請求項4〜6のうちのいずれか1項に記載の半導体装置。
- 前記微粒子は、フラーレン又は二酸化ケイ素よりなることを特徴とする請求項1〜7のうちのいずれか1項に記載の半導体装置。
- 前記多孔質低誘電率膜は、メチル含有ポリシロキサン系材料を含むことを特徴とする請求項1〜8のうちのいずれか1項に記載の半導体装置。
- 基板上に多孔質低誘電率膜を形成する工程(a)と、
前記多孔質低誘電率膜に開口部を形成する工程(b)と、
前記多孔質低誘電率膜における前記開口部を構成する部分の表面に、複数の微粒子を含む溶液を塗布した後、前記溶液における溶媒を除去することにより、前記複数の微粒子が集積されてなる微粒子体膜を形成する工程(c)とを備えることを特徴とする半導体装置の製造方法。 - 前記工程(b)において、
前記開口部の表面に露出する前記多孔質低誘電率膜の空孔の孔径は、1nm以上であって且つ2nm以下であることを特徴とする請求項10に記載の半導体装置の製造方法。 - 前記工程(c)において、
前記複数の微粒子の各々の直径は、1nm以上であって且つ2nm以下であることを特徴とする請求項10または11に記載の半導体装置の製造方法。 - 前記工程(c)の後、
前記開口部の内部に、前記多孔質低誘電率膜との間に前記微粒子体膜が介在するように、ビア又は配線となる導電性材料を埋め込む工程(d)を備えることを特徴とする請求項10〜12のうちのいずれか1項に記載の半導体装置の製造方法。 - 前記工程(c)と前記工程(d)との間に、
少なくとも前記導電性材料と前記微粒子体膜との間に介在するようにバリア膜を形成する工程(e)をさらに備えることを特徴とする請求項13に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228769A JP4630756B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体装置及びその製造方法 |
US11/492,007 US7339270B2 (en) | 2005-08-05 | 2006-07-25 | Semiconductor device and method for fabricating the same |
US12/007,071 US7566976B2 (en) | 2005-08-05 | 2008-01-07 | Semiconductor device and method for fabricating the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005228769A JP4630756B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体装置及びその製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007048785A JP2007048785A (ja) | 2007-02-22 |
JP2007048785A5 true JP2007048785A5 (ja) | 2008-02-21 |
JP4630756B2 JP4630756B2 (ja) | 2011-02-09 |
Family
ID=37718171
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005228769A Expired - Fee Related JP4630756B2 (ja) | 2005-08-05 | 2005-08-05 | 半導体装置及びその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7339270B2 (ja) |
JP (1) | JP4630756B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20070278682A1 (en) * | 2006-05-31 | 2007-12-06 | Chung-Chi Ko | Self-assembled mono-layer liner for cu/porous low-k interconnections |
US7466027B2 (en) * | 2006-09-13 | 2008-12-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Interconnect structures with surfaces roughness improving liner and methods for fabricating the same |
US7928570B2 (en) * | 2009-04-16 | 2011-04-19 | International Business Machines Corporation | Interconnect structure |
US8236645B1 (en) * | 2011-02-07 | 2012-08-07 | GlobalFoundries, Inc. | Integrated circuits having place-efficient capacitors and methods for fabricating the same |
RU2486632C2 (ru) * | 2011-07-20 | 2013-06-27 | Открытое акционерное общество "НИИ молекулярной электроники и завод "Микрон" | Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k) |
US9613906B2 (en) * | 2014-06-23 | 2017-04-04 | GlobalFoundries, Inc. | Integrated circuits including modified liners and methods for fabricating the same |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3888794B2 (ja) * | 1999-01-27 | 2007-03-07 | 松下電器産業株式会社 | 多孔質膜の形成方法、配線構造体及びその形成方法 |
JP3236576B2 (ja) * | 1999-03-24 | 2001-12-10 | キヤノン販売株式会社 | 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置 |
US6396122B1 (en) * | 2000-09-08 | 2002-05-28 | Newport Fab, Llc | Method for fabricating on-chip inductors and related structure |
US6528409B1 (en) * | 2002-04-29 | 2003-03-04 | Advanced Micro Devices, Inc. | Interconnect structure formed in porous dielectric material with minimized degradation and electromigration |
JP3967196B2 (ja) * | 2002-05-30 | 2007-08-29 | 富士通株式会社 | 半導体装置及びその製造方法 |
US6964919B2 (en) * | 2002-08-12 | 2005-11-15 | Intel Corporation | Low-k dielectric film with good mechanical strength |
JP4081751B2 (ja) * | 2002-12-11 | 2008-04-30 | ソニー株式会社 | 配線構造の製造方法 |
JP2004259753A (ja) * | 2003-02-24 | 2004-09-16 | Fujitsu Ltd | 半導体装置およびその製造方法 |
TWI257120B (en) * | 2003-06-18 | 2006-06-21 | Fujitsu Ltd | Method for manufacturing semiconductor device |
US7553769B2 (en) * | 2003-10-10 | 2009-06-30 | Tokyo Electron Limited | Method for treating a dielectric film |
JP3666751B2 (ja) * | 2003-11-28 | 2005-06-29 | 東京エレクトロン株式会社 | 絶縁膜の形成方法及び絶縁膜形成システム |
US7157373B2 (en) * | 2003-12-11 | 2007-01-02 | Infineon Technologies Ag | Sidewall sealing of porous dielectric materials |
JP4327614B2 (ja) * | 2004-01-23 | 2009-09-09 | Necエレクトロニクス株式会社 | 半導体装置の製造方法 |
KR100590386B1 (ko) * | 2004-04-20 | 2006-06-19 | 매그나칩 반도체 유한회사 | 반도체 소자의 금속배선 형성 방법 |
US7015150B2 (en) * | 2004-05-26 | 2006-03-21 | International Business Machines Corporation | Exposed pore sealing post patterning |
US7517791B2 (en) * | 2004-11-30 | 2009-04-14 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
2005
- 2005-08-05 JP JP2005228769A patent/JP4630756B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-25 US US11/492,007 patent/US7339270B2/en not_active Expired - Fee Related
-
2008
- 2008-01-07 US US12/007,071 patent/US7566976B2/en not_active Expired - Fee Related
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007048785A5 (ja) | ||
JP2006024905A5 (ja) | ||
JP2008547212A5 (ja) | ||
TWI633628B (zh) | 包括堆疊電子組件的電子總成 | |
JP2018523925A5 (ja) | ||
WO2002091450A3 (en) | Ordered two-phase dielectric film, and semiconductor device containing the same | |
US9543248B2 (en) | Integrated circuit devices and methods | |
WO2009011752A3 (en) | Microelectronic package element and method of fabricating thereof | |
US20070069314A1 (en) | Magnetoresistive Random Access Memory with Improved Layout Design and Process Thereof | |
KR20210063472A (ko) | 내장된 자기 터널 접합을 포함하는 로직 칩 | |
WO2007035234A3 (en) | Semiconductor stacked die/wafer configuration and packaging and method thereof | |
JP2017534177A5 (ja) | ||
JP2005064226A5 (ja) | ||
US20200006427A1 (en) | Self-aligned repeatedly stackable 3d vertical rram | |
JP2005059125A5 (ja) | 構造体及びその製造方法 | |
CN102800628A (zh) | 防止图形倒塌的双大马士革结构制备方法 | |
JP2015511258A5 (ja) | ||
JP6191303B2 (ja) | 電子デバイス及びその製造方法 | |
WO2007076250A3 (en) | Semiconductor device fabricated using sublimation | |
WO2006036751A3 (en) | Integrated circuit and method for manufacturing | |
KR101832221B1 (ko) | 반도체 패키지의 mems 구조체를 제공하기 위한 디바이스, 시스템 및 방법 | |
CN108369923A (zh) | 防止过孔穿通的无掩模气隙 | |
JP2017010015A5 (ja) | ||
JP2004014828A5 (ja) | ||
JP2007027436A (ja) | 半導体装置およびその製造方法 |