JP2004193326A - 配線構造およびその製造方法 - Google Patents
配線構造およびその製造方法 Download PDFInfo
- Publication number
- JP2004193326A JP2004193326A JP2002359304A JP2002359304A JP2004193326A JP 2004193326 A JP2004193326 A JP 2004193326A JP 2002359304 A JP2002359304 A JP 2002359304A JP 2002359304 A JP2002359304 A JP 2002359304A JP 2004193326 A JP2004193326 A JP 2004193326A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- insulating film
- buried
- imd
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
- H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】層間絶縁膜と配線との間の拡散を防止し、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることが可能な配線構造およびその製造方法を提供する。
【解決手段】複数の空隙Ｓを含む上側ＩＭＤ（層間絶縁膜）４に配線溝Ｔを形成し、その配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５を埋め込んだのち、配線溝Ｔ内にバリア膜７を介して上側配線８を埋設する。バリア膜７の形成時に、配線溝Ｔに空隙Ｓが露出していないため、配線溝Ｔに露出した空隙Ｓの存在に起因してバリア膜７にピンホールが生じず、このバリア膜７により上側ＩＭＤ４と上側配線８とが物理的に分離される。これにより、上側ＩＭＤ４と上側配線８との間の拡散が防止されるため、半導体デバイスの抵抗特性が安定に確保される。
【選択図】 図１
【解決手段】複数の空隙Ｓを含む上側ＩＭＤ（層間絶縁膜）４に配線溝Ｔを形成し、その配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５を埋め込んだのち、配線溝Ｔ内にバリア膜７を介して上側配線８を埋設する。バリア膜７の形成時に、配線溝Ｔに空隙Ｓが露出していないため、配線溝Ｔに露出した空隙Ｓの存在に起因してバリア膜７にピンホールが生じず、このバリア膜７により上側ＩＭＤ４と上側配線８とが物理的に分離される。これにより、上側ＩＭＤ４と上側配線８との間の拡散が防止されるため、半導体デバイスの抵抗特性が安定に確保される。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、例えば半導体デバイスに搭載される配線構造およびその製造方法に係り、特に、例えばシングルダマシン構造やデュアルダマシン構造などの配線構造およびその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）などの半導体デバイスを高集積化および高速化するために多層配線技術が利用されており、この分野では、配線構造を構成する配線の低抵抗化や層間絶縁膜の低誘電率化が望まれている。この要望を実現するために、現在のところ、例えば、配線材料としてアルミニウム（Ａｌ）合金に代えてより低抵抗の銅（Ｃｕ）を使用する技術や、絶縁材料として珪素酸化物（ＳｉＯ２ ）に代えてより低誘電率の材料を使用する技術などが実用化に向けて検討されている。特に、配線幅が約０．１μｍ未満の極微細な配線構造を備えた半導体デバイスでは、層間絶縁膜の誘電率を極めて低くする必要があるため、その層間絶縁膜の構成材料としては、例えば、約２．２以下の低誘電率を有する多孔質材料が有望視されている。
【０００３】
配線構造としては、例えば、層間絶縁膜に配線埋設用の配線溝が設けられ、この配線溝に配線が埋設されたシングルダマシン構造や、層間絶縁膜に配線溝および接続孔の双方が互いに連通するように設けられ、これらの配線溝および接続孔に配線が一括埋設されたデュアルダマシン構造が知られている。これらのシングルダマシン構造やデュアルダマシン構造では、配線材料が層間絶縁膜中に拡散することを防止するために、配線と層間絶縁膜との間に高抵抗のバリア膜が設けられている。
【０００４】
【発明が解決しようとする課題】
ところで、配線構造の抵抗特性を安定に確保するためには、バリア膜を利用して層間絶縁膜と配線との間の拡散を防止する必要がある。しかしながら、従来の配線構造の製造方法では、層間絶縁膜が多孔質材料により構成されていると、バリア膜を利用して層間絶縁膜と配線との間の拡散を防止することが困難であるという問題があった。その理由は、以下の通りである。
【０００５】
図１４は、従来の配線構造の断面構成および製造方法を説明するためのものである。この配線構造は、例えば、接続孔Ｈを有し、その接続孔Ｈに下側配線１０２が埋設された非多孔質の下側層間絶縁膜１０１（以下、層間絶縁膜を単に「ＩＭＤ（Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃｓ ）ともいう。」）上に、中間ＩＭＤ１０３と、複数の空隙Ｓを含む多孔質の上側ＩＭＤ１０４と、絶縁性のハードマスク１０６とがこの順に積層されていると共に、これらの中間ＩＭＤ１０３、上側ＩＭＤ１０４およびハードマスク１０６を貫通するように設けられた配線溝Ｔにバリア膜１０７を介して上側配線１０８が埋設された構成を有するものであり、いわゆるシングルダマシン構造である。
【０００６】
この配線構造は、例えば、以下の手順により製造される。すなわち、まず、下側ＩＭＤ１０１を形成し、その下側ＩＭＤ１０１を選択的にエッチングすることにより接続孔Ｈを形成したのち、接続孔Ｈ内に下側配線１０２を埋設する。続いて、下側ＩＭＤ１０１上に中間ＩＭＤ１０３、上側ＩＭＤ１０４およびハードマスク１０６をこの順に形成する。続いて、ハードマスク１０６を使用して上側ＩＭＤ１０４を選択的にエッチングすることにより配線溝Ｔを形成したのち、その配線溝Ｔ内にバリア膜１０７を介して上側配線１０８を形成することにより、配線構造が完成する。
【０００７】
図１４に示したように、従来の配線構造の製造方法では、上側ＩＭＤ１０４に配線溝Ｔを形成した際、その配線溝Ｔに空隙Ｓが露出すると、バリア膜１０７を形成した際、その露出した空隙Ｓの存在に起因してバリア膜１０７にピンホールＰが生じる場合がある。バリア膜１０７にピンホールＰが生じると、結果として、バリア膜１０７を設けたにもかかわらず、上側配線１０８がピンホールＰを通じて上側ＩＭＤ１０４と物理的に接触してしまう。このため、従来は、バリア膜１０７を利用して上側ＩＭＤ１０４と上側配線１０８との間の拡散を防止することが困難になるのである。上側ＩＭＤ１０４と上側配線１０８との間で拡散が生じると、半導体デバイスの抵抗特性が劣化し、その半導体デバイスの性能に関する信頼性および製造歩留まりが著しく低下してしまうため、半導体デバイスの安定供給を実現する上で、早急な対応策が必要とされる。
【０００８】
なお、本願発明と同様に、配線構造を改善し、半導体デバイスの安定供給を実現するための手法としては、既にいくつかの手法が知られている。
【０００９】
具体的には、例えば、主に、（１）多孔質絶縁膜または非多孔質絶縁膜に開口を形成し、（２）開口の側壁部分を覆うように無機絶縁膜およびバリアメタルを順に形成し、（３）開口内にＣｕ膜を形成することにより、無機絶縁膜を利用して多孔質絶縁膜または非多孔質絶縁膜とＣｕ膜との間を流れるリーク電流を遮断し、隣接する配線間の電流漏洩を防止または許容範囲に抑える手法が知られている（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開２０００−２９４６３４号公報
【００１１】
また、例えば、主に、（１）低誘電率層間膜（ＨＳＱ膜）上に、開口窓を有するシリコン窒化膜を形成し、（２）シリコン窒化膜の開口窓を通じてエッチングすることによりＨＳＱ膜にスルーホールを形成し、（３）スルーホールの内面を覆うようにプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）酸化膜を形成し、（４）プラズマＣＶＤ酸化膜をオーバーエッチングし、（５）スルーホール内に導電材を埋設することにより、ＨＳＱ膜の特性劣化を防止し、信頼性の高いデバイスを形成する手法が知られている（例えば、特許文献２参照）。
【００１２】
【特許文献２】
特開平１１−３４０３２９号公報
【００１３】
また、例えば、主に、（１）多孔質の層間絶縁膜にビアホールを形成し、（２）アンモニア水またはその蒸気を利用してビアホールの加工側面部の表面近傍を高密度化し、（３）ビアホールの加工側面部を覆うようにバリアメタルおよびシード膜を順に形成し、（４）ビアホール内にＣｕ配線をめっき形成することにより、バリアメタルやシード膜に被覆異常が発生したり、Ｃｕ配線にボイドが発生することを防止し、安定した性能の半導体装置を製造する手法が知られている（例えば、特許文献３参照。）。
【００１４】
【特許文献３】
特開２００１−１１８８４２号公報
【００１５】
また、例えば、（１）フォトレジスト膜をマスクとして、層間絶縁膜上に形成された酸化シリコン膜をエッチングすることによりスルーホールパターンを形成し、（２）スルーホールパターンを有する酸化シリコン膜をマスクとして、層間絶縁膜をエッチングすることによりスルーホールを形成し、（３）スルーホールの内面を覆うように、酸化シリコン膜のサイドウォールを形成し、（４）Ｏ２ ＲＩＥ法によりフォトレジスト膜を除去し、（５）スルーホール内に上層Ａｌ配線パターンを形成することにより、フォトレジスト膜の除去時における層間絶縁膜の侵食を防止すると共に、上層Ａｌ配線パターンの形成時におけるステップカバレッジを改善する手法が知られている（例えば、特許文献４参照。）。
【００１６】
【特許文献４】
特開昭６４−１２５５１号公報
【００１７】
また、例えば、（１）層間絶縁膜をエッチングすることにより第１のビアホールを形成し、（２）第１のビアホールの内側壁およびその周辺を覆うように耐酸化性薄膜を形成し、（３）層間絶縁膜をエッチングすることにより第１のビアホールと連通するように第２のビアホールを形成すると共に、そのエッチング処理を利用して、第１のビアホールの内側壁を覆う部分のみが残存するように酸化性薄膜を選択的に除去し、（４）レジストアッシング工程および有機洗浄工程により、エッチング時に発生した導電性堆積物を除去し、（５）第１および第２のビアホール内にアルミニウム配線層を形成することにより、レジストアッシング工程等における層間絶縁膜の酸化変質やポイズンド・ビアの発生を防止し、配線の断線や抵抗の異常増大等の製造工程不良を低減する手法が知られている（例えば、特許文献５参照。）。
【００１８】
【特許文献５】
特開平９−３３０９７６号公報
【００１９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、層間絶縁膜と配線との間の拡散を防止し、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることが可能な配線構造およびその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明による配線構造は、複数の空隙を含むと共に配線埋設用の窪みを有する多孔質の層間絶縁膜と、少なくとも窪みに露出した空隙に埋設された非多孔質の埋込絶縁膜と、窪み内にバリア膜を介して埋設された配線とを備えるようにしたものである。
【００２１】
本発明による配線構造の製造方法は、複数の空隙を含む多孔質の層間絶縁膜を形成する第１の工程と、この層間絶縁膜膜を選択的にエッチングすることにより、層間絶縁膜に配線埋設用の窪みを形成する第２の工程と、少なくとも窪みに露出した空隙を埋め込むように、非多孔質の埋込絶縁膜を形成する第３の工程と、この埋込絶縁膜を選択的にエッチングすることにより、少なくとも窪みに露出した空隙に埋込絶縁膜を埋め込みつつ、窪み内に配線埋設用のスペースを確保する第４の工程と、窪み内のスペースに、バリア膜を介して配線を形成する第５の工程とを含むようにしたものである。
【００２２】
本発明による配線構造およびその製造方法では、多孔質の層間絶縁膜に窪みが形成されたのち、その窪みに露出した空隙に埋込絶縁膜が埋め込まれるため、窪みに空隙が露出していない状態において、その窪み内にバリア膜が形成される。これにより、窪みに露出した空隙の存在に起因してバリア膜にピンホールが生じることが防止される。
【００２３】
なお、本発明における「窪み」とは、主要な配線（後述する上側配線）を埋設させるために層間絶縁膜に形成される「配線溝」と、主要な配線間を接続させる配線（後述する下側配線）を埋設させるために層間絶縁膜に形成される「接続孔」との両方を含む概念である。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２５】
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係る配線構造の構成について説明する。図１は、配線構造の断面構造を表すものである。
【００２６】
この配線構造は、例えばＬＳＩなどの半導体デバイスに適用されるものであり、多層配線構造の一部を構成するシングルダマシン構造である。この配線構造は、例えば、接続孔Ｈを有し、その接続孔Ｈに下側配線２が埋設された非多孔質の下側ＩＭＤ１上に、中間ＩＭＤ３と、複数の空隙Ｓを含む多孔質の上側ＩＭＤ４と、絶縁性のハードマスク６とがこの順に積層されていると共に、これらの中間ＩＭＤ３、上側ＩＭＤ４およびハードマスク６を貫通するように設けられた配線埋設用の配線溝Ｔに、バリア膜７を介して上側配線８が埋設された構成を有している。配線溝Ｔに露出した空隙Ｓには、その配線溝Ｔを構成する上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成するように、非多孔質の埋込絶縁膜５が埋設されている。
【００２７】
下側ＩＭＤ１は、下側配線２を、その下側配線２と同一階層に配置された他の下側配線２（図示せず）から電気的に分離するためのものであり、例えば、酸化珪素（ＳｉＯ２ ）または非多孔質ポリアリルエーテル（ＰＡＥ）などの絶縁材料により構成されている。
【００２８】
下側配線２は、上側配線８を、その上側配線８よりも下層に配置された他の上側配線８（図示せず）と接続させるためのものであり、例えば、タングステン（Ｗ）などの導電材料により構成されている。
【００２９】
中間ＩＭＤ３は、例えば、窒化珪素（ＳｉＮ）などの無機絶縁材料により構成されている。
【００３０】
上側ＩＭＤ４は、上側配線８を、その上側配線８と同一階層に配置された他の上側配線８（図示せず）から電気的に分離するためのものであり、例えば、多孔質ポリアリルエーテルなどの多孔質有機絶縁材料により構成されている。
【００３１】
埋込絶縁膜５は、上記したように、配線溝Ｔに露出した空隙Ｓに埋設されることにより上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成し、配線溝Ｔの内壁全体を平坦化させるためのものであり、例えば、非多孔質ポリアリルエーテルなどの非多孔質有機絶縁材料により構成されている。
【００３２】
ハードマスク６は、配線構造の形成工程において配線溝Ｔを形成するために使用されたものであり、例えば、上側ＩＭＤ４と比較してエッチングレートが遅い絶縁材料、具体的には酸化珪素などの無機絶縁材料により構成されている。なお、ハードマスク６の構成材料は、必ずしも酸化珪素に限らず、上記したように上側ＩＭＤ４と比較してエッチングレートが遅くなるようにエッチング選択比を制御し得るものであれば、酸化珪素以外の材料であってもよい。この種の材料としては、例えば、珪素（Ｓｉ）と酸素（Ｏ）とを含む低誘電率膜などが挙げられる。
【００３３】
バリア膜７は、上側配線８を上側ＩＭＤ４から物理的に分離し、その上側配線８の構成材料が上側ＩＭＤ４に拡散することを防止するためのものであり、一般に「バリアメタル」と呼ばれている。このバリア膜７は、配線溝Ｔ内を覆うように配設されており、例えば、タンタル（Ｔａ）などの導電材料により構成されている。
【００３４】
上側配線８は、半導体デバイスにおいて主要な配線として機能するものであり、例えば、銅（Ｃｕ）などの導電材料により構成されている。
【００３５】
次に、図１〜図５を参照して、配線構造の製造方法について説明する。図２〜図５は、配線構造の製造工程を説明するためのものである。なお、配線構造を構成する各構成要素の構成材料については既に詳述したので、以下では、その説明を随時省略するものとする。
【００３６】
配線構造を形成する際には、図示しない半導体ウェハ上に回路素子や他の配線構造等を形成し、これらの回路素子や配線構造等が設けられた半導体ウェハを覆うように下側ＩＭＤ１を形成したのち、まず、図２に示したように、後述する配線溝Ｔの形成手法と同様の手法を使用して下側ＩＭＤ１を選択的にエッチングすることにより、その下側ＩＭＤ１に接続孔Ｈを形成する。続いて、接続孔Ｈを埋め込むと共にその周辺を覆うように下側配線２を形成したのち、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）法を使用して、下側ＩＭＤ１が露出するまで下側配線２を研磨し、その下側配線２およびその周辺を平坦化することにより、接続孔Ｈ内に下側配線２を埋設させる。
【００３７】
続いて、図２に示したように、例えばスパッタリングを使用して、下側ＩＭＤ１および下側配線２の双方の露出面上に中間ＩＭＤ３を形成する。続いて、例えばスピンコーターを使用して、中間ＩＭＤ３上に、多孔質ポリアリルエーテルを約２００ｎｍの厚さとなるように塗布したのち、その多孔質ポリアリルエーテルを約４００℃でキュアすることにより、複数の空隙Ｓを含む多孔質の上側ＩＭＤ４を形成する。続いて、例えばＣＶＤ法を使用して、上側ＩＭＤ４上に、ハードマスク６を形成するためのマスク前駆層６Ｚを約１５０ｎｍの厚さとなるように形成する。
【００３８】
続いて、例えばスピンコーターを利用して、マスク前駆層６Ｚ上にフォトレジストを塗布することによりフォトレジスト膜を形成したのち、そのフォトレジスト膜をフォトリソグラフィ処理を利用してパターニングすることにより、図２に示したように、エッチング用のマスク９を形成する。
【００３９】
続いて、マスク９と共に例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を使用してマスク前駆層６Ｚを選択的にエッチングすることにより、図３に示したように、エッチング用のハードマスク６を形成する。このハードマスク６が形成される際には、例えば、マスク前駆層６Ｚと共にマスク９自体がエッチングされて消失するため、そのマスク９を除去するためにアッシング処理を別途行う必要がない。
【００４０】
続いて、ハードマスク６と共に例えばＲＩＥを使用して、下側配線２が露出するまで上側ＩＭＤ４および中間ＩＭＤ３をエッチングすることにより、図４に示したように、ハードマスク６から上側ＩＭＤ４を経て中間ＩＭＤ３まで貫通するように配線埋設用の配線溝Ｔを形成する。この配線溝Ｔを形成する際には、例えば、２周波励起平行平板型エッチャーを使用すると共に、アンモニア（ＮＨ３ ）、水素（Ｈ２ ）または酸素（Ｏ２ ）のいずれかを含むエッチングガスを使用するようにする。このときのエッチング条件としては、例えば、圧力＝約６Ｐａ，ソースパワー＝約１０００Ｗ，ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ）バイアスパワー＝約４００Ｗ，基板設置電極温度＝約１０℃〜４０℃、好ましくは２０℃とする。なお、エッチングガスとしてアンモニアガスを使用する場合には、例えば、ガス供給量＝約３００ｍｌ／ｍｉｎとするのが好ましい。エッチング後、配線溝Ｔには、上側ＩＭＤ４に含まれていた空隙Ｓの一部が露出する。こののち、必要に応じて全体をウェット洗浄する。
【００４１】
続いて、例えばスピンコーターを使用して、配線溝Ｔおよびその周辺を覆うと共に約２００ｎｍの厚さとなるように非多孔質ポリアリルエーテルを塗布したのち、その非多孔質ポリアリルエーテルを約４００℃でキュアすることにより、図４に示したように、非多孔質の埋込絶縁膜５を形成する。この埋込絶縁膜５を形成する際には、特に、配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５が埋め込まれるようにする。
【００４２】
続いて、例えばＲＩＥを使用して埋込絶縁膜５を全体に渡ってエッチングし、埋込絶縁膜５のうち、空隙Ｓに埋め込まれた部分以外の部分を除去することにより、図５に示したように、配線溝Ｔを構成する上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成するように空隙Ｓに埋込絶縁膜５を埋め込みつつ、その配線溝Ｔ内に配線埋設用のスペースＣを確保する。なお、埋込絶縁膜５をエッチングする際に使用するエッチャーの種類、エッチングガスの組成およびエッチング条件は、例えば、配線溝Ｔを形成するために上側ＩＭＤ４をエッチングした場合と同様である。
【００４３】
続いて、例えばスパッタリングを使用して、配線溝Ｔ内およびその周辺領域を覆うように、配線埋設用のスペースＣを確保しつつバリア膜７を形成したのち、例えばめっき法を使用して、配線溝Ｔ内のスペースＣおよびその周辺領域を覆うように上側配線８を形成する。
【００４４】
最後に、例えばＣＭＰ法を使用して、ハードマスク６が露出するまでバリア膜７および上側配線８を研磨し、上側配線８およびその周辺領域を平坦化することにより、配線溝Ｔ内に上側配線８を埋設させる。これにより、図１に示したように、配線構造が完成する。
【００４５】
本実施の形態に係る配線構造およびその製造方法では、複数の空隙Ｓを含む上側ＩＭＤ４に配線溝Ｔを形成し、その配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５を埋め込んだのち、配線溝Ｔ内にバリア膜７を介して上側配線８を形成するようにしたので、バリア膜７の形成時において配線溝Ｔに空隙Ｓが露出していない。この場合には、上側ＩＭＤ１０４に配線溝Ｔを形成したのち、その配線溝Ｔ内にバリア膜１０７を直接形成したため、バリア膜１０７の形成時において配線溝Ｔに空隙Ｓが露出していた従来の場合（図１４参照）とは異なり、配線溝Ｔに露出した空隙Ｓの存在に起因してバリア膜７にピンホールＰが生じず、このバリア膜７により上側ＩＭＤ４と上側配線８とが物理的に分離される。したがって、本実施の形態では、上側ＩＭＤ４と上側配線８との間の拡散が防止され、これにより半導体デバイスの抵抗特性が安定に確保されるため、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【００４６】
［第２の実施の形態］
次に、図６を参照して、本発明の第２の実施の形態に係る配線構造の構成について説明する。図６は、配線構造の断面構造を表すものである。
【００４７】
この配線構造は、配線溝Ｔに露出した空隙Ｓに埋設された埋込絶縁膜５が上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成していた上記第１の実施の形態（図１参照）とは異なり、空隙Ｓを埋め込むと共にその周辺領域を覆うように埋込絶縁膜５が配設されている点を除き、上記第１の実施の形態と同様の構成を有している。この埋込絶縁膜５は、具体的には、例えば、空隙Ｓを埋め込むと共に、上側ＩＭＤ４の側壁ＷＤおよびハードマスク６の側壁ＷＭの双方を覆うようにテーパ状に設けられており、その厚さは、配線溝Ｔの開口部ＴＵから底部ＴＢに向かって次第に大きくなっている。
【００４８】
次に、図７を参照して、配線構造の製造方法について説明する。図７は、配線構造の製造工程を説明するためのものである。この配線構造の製造方法は、例えば、埋込絶縁膜５をエッチングする際のエッチング温度（基板設置電極温度）を、配線溝Ｔを形成するために上側ＩＭＤ４をエッチングする際の基板設置電極温度と異ならせる点を除き、上記第１の実施の形態と同様である。すなわち、上記第１の実施の形態において図４に示したように、配線溝Ｔおよびその周辺領域を覆うように埋込絶縁膜５を形成したのち、例えばＲＩＥを使用して埋込絶縁膜５をエッチングする際に、基板設置電極温度を、配線溝Ｔの形成工程におけるエッチング時の基板設置電極温度（約１０℃〜４０℃）よりも低くなるようにし、具体的には、例えば、基板設置電極温度を約−２０℃〜１０℃、好ましくは約１０℃とする。このエッチング処理により、配線溝Ｔの開口部ＴＵ近傍よりも底部ＴＢ近傍においてエッチング速度が相対的に低下すると共に、エッチングされた埋込絶縁膜５が配線溝Ｔ内の底部ＴＢ近傍に再付着する作用を利用して、埋込絶縁膜５のうち、上側ＩＭＤ４の側壁ＷＤの近傍部分以外の部分が除去されるため、図７に示したように、配線溝Ｔに露出した空隙Ｓを埋め込むと共に上側ＩＭＤ４の側壁ＷＤおよびハードマスク６の側壁ＷＭの双方をテーパ状に覆うように、埋込絶縁膜５が残存する。
【００４９】
なお、埋込絶縁膜５をエッチングする際には、基板設置電極温度を上記範囲内（約−２０℃〜１０℃）において設定することにより、エッチング後における埋込絶縁膜５のテーパ角度θを制御することが可能である。具体的には、基板設置電極温度を約−２０℃とした場合にテーパ角度θが約７°となり、約０℃とした場合に約４°となる。
【００５０】
本実施の形態に係る配線構造およびその製造方法では、配線溝Ｔに露出した空隙Ｓを埋め込むと共にその周辺領域をテーパ状に覆うように埋込絶縁膜５を形成したので、この場合においても、上記第１の形態と同様の作用により、バリア膜７にピンホールＰが生じず、上側ＩＭＤ４と上側配線８との間の拡散が防止される。したがって、半導体デバイスの抵抗特性を安定に確保し、その半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【００５１】
［第３の実施の形態］
次に、図１を参照して、本発明の第３の実施の形態に係る配線構造の構成について説明する。
【００５２】
この配線構造は、上側ＩＭＤ４および埋込絶縁膜５が有機絶縁材料により構成されていた上記第１の実施の形態とは異なり、それらの上側ＩＭＤ４および埋込絶縁膜５が無機絶縁材料により構成されている点を除き、上記第１の実施の形態と同様の構成を有している。上側ＩＭＤ４を構成する多孔質の無機絶縁材料としては、例えば、珪素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）および水素（Ｈ）を含む材料、具体的には多孔質のＳｉＯｘ（ＣＨ３ ）ｙ などが挙げられる。また、埋込絶縁膜５を構成する非多孔質の無機絶縁材料としては、例えば、珪素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）および水素（Ｈ）を含む材料、具体的には非多孔質のＳｉＯｘ（ＣＨ３ ）ｙ などが挙げられる。
【００５３】
次に、図８を参照して、配線構造の製造方法について説明する。図８は、配線構造の製造工程を説明するためのものである。この配線構造の製造方法は、例えば、上側ＩＭＤ４に配線溝Ｔを形成する際のエッチング条件と、埋込絶縁膜５の形成方法とが異なる点を除き、上記第１の実施の形態と同様である。
【００５４】
すなわち、上記第１の実施の形態において図３に示したように、多孔質ＳｉＯｘ（ＣＨ３ ）ｙ などの多孔質無機絶縁材料を用いて上側ＩＭＤ４を形成したのち、その上側ＩＭＤ４をエッチングして配線溝Ｔを形成する際には、例えば、２周波励起平行平板型エッチャーを使用すると共に、炭素（Ｃ）またはフッ素（Ｆ）を含むエッチングガスを使用するようにする。また、エッチング条件としては、例えば、圧力＝約４Ｐａ，ソースパワー＝約２０００Ｗ，ＲＦバイアスパワー＝約２６００Ｗ，基板設置電極温度＝約１０℃〜４０℃、好ましくは２０℃とする。なお、エッチングガスとして、Ｃ５ Ｆ８ ／アルゴン（Ａｒ）／酸素（Ｏ２ ）の混合ガスを用いる場合には、例えば、それぞれの成分のガス供給量＝約１５／３００／８ｍｌ／ｍｉｎとするのが好ましい。この場合には、配線溝Ｔを形成したのち、ハードマスク６を形成するために使用したマスク９（図２参照）を除去するために、例えば、窒素（Ｎ２ ）、アンモニア（ＮＨ３ ）または水素のいずれかを含むエッチングガスを使用してアッシング工程を行うようにするのが好ましい。
【００５５】
また、埋込絶縁膜５を形成する際には、例えば、図８に示したように、ＣＶＤ法を使用して、非多孔質ＳｉＯｘ（ＣＨ３ ）ｙ などの非多孔質無機絶縁材料を用いて全体を覆うように埋込絶縁膜５を形成したのち、この埋込絶縁膜５を全体にエッチングすることにより、上記第１の実施の形態において図５に示したように、埋込絶縁膜５のうち、配線溝Ｔに露出した空隙Ｓに埋め込まれた部分のみを残存させると共に、その埋込絶縁膜５が上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成するようにする。
【００５６】
本実施の形態に係る配線構造およびその製造方法では、無機絶縁材料を用いて上側ＩＭＤ４および埋込絶縁膜５を形成すると共に、配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５を埋め込むようにしたので、この場合においても、上記第１の形態と同様の作用により、上側ＩＭＤ４と上側配線８との間の拡散が防止される。したがって、半導体デバイスの抵抗特性を安定に確保し、その半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【００５７】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は上記各実施の形態に限定されるものではなく、種々変形可能である。
【００５８】
具体的には、例えば、上記各実施の形態では、下側ＩＭＤ１が非多孔質で、上側ＩＭＤ４が多孔質の配線構造（シングルダマシン構造）に本発明を適用する場合について説明したが、必ずしもこれに限られるものではなく、以下の図９〜図１３に列挙するように、本発明を他の構成の配線構造に適用することも可能である。以下に列挙するいずれの配線構造においても、埋込絶縁膜５を利用して層間絶縁膜（ＩＭＤ）と配線との間の拡散を防止可能な限り、上記各実施の形態と同様の効果を得ることができる。なお、図９〜図１３に示した一連の配線構造に関する下記特徴部分以外の構成および製造方法は、例えば、上記第１の実施の形態と同様である。
【００５９】
本発明の配線構造を適用可能な第１の適用例としては、例えば、図９に示したように、下側ＩＭＤ１が多孔質で、上側ＩＭＤ４が非多孔質のシングルダマシン構造が挙げられる。この配線構造は、接続孔Ｈに露出した下側ＩＭＤ１の空隙Ｓに埋込絶縁膜５が埋め込まれ、その接続孔Ｈ内にバリア膜７を介して下側配線２が埋設された構成を有している。この種の配線構造は、例えば、下側ＩＭＤ１への拡散性が高い銅などを用いて下側配線２を構成する場合に、下側ＩＭＤ１と下側配線２との間の拡散を防止する上で有用である。
【００６０】
また、本発明の配線構造の第２の適用例としては、例えば、図１０に示したように、下側ＩＭＤ１および上側ＩＭＤ４の双方が多孔質のシングルダマシン構造が挙げられる。この配線構造は、接続孔Ｈに露出した下側ＩＭＤ１の空隙Ｓに埋込絶縁膜５が埋め込まれ、その接続孔Ｈ内にバリア膜７を介して下側配線２が埋設されていると共に、配線溝Ｔに露出した上側ＩＭＤ４の空隙Ｓにも同様に埋込絶縁膜５が埋め込まれ、その配線溝Ｔ内にバリア膜７を介して上側配線８が埋設された構成を有している。この種の配線構造は、例えば、下側配線２および上側配線８の双方が下側ＩＭＤ１や上側ＩＭＤ４に対して高い拡散性を有する場合に、その拡散を防止する上で有用である。
【００６１】
また、本発明の配線構造の第３〜第５の適用例としては、図１１〜図１３に示したように、下側配線２と上側配線８とが一体化されてなる一体型配線１０を備えたデュアルダマシン構造が挙げられる。図１１は、下側ＩＭＤ１が非多孔質で上側ＩＭＤ４が多孔質の場合を示し、図１２は、下側ＩＭＤ１が多孔質で上側ＩＭＤ４が非多孔質の場合を示し、図１３は、下側ＩＭＤ１および上側ＩＭＤ４の双方が多孔質の場合を示している。これらの一連の配線構造は、下側ＩＭＤ１に接続孔Ｈを形成すると共に、上側ＩＭＤに接続孔Ｈと連通するように配線溝Ｔを形成したのち、これらの接続孔Ｈおよび配線溝Ｔ内にバリア膜７を介して一体型配線１０を形成することにより製造される。この種の配線構造では、一体型配線１０の形成工程が１工程で済むため、下側配線２および上側配線８をそれぞれ形成するために２工程要する場合と比較して、製造工程を簡略化することができる。
【００６２】
なお、上記各実施の形態において説明した配線構造の構成および製造方法、ならびに上記各適用例として説明した配線構造の構成および製造方法は、配線構造に関して必ずしも単独で適用されなければならないわけではなく、いくつか組み合わせて適用されるようにしてもよい。
【００６３】
【発明の効果】
以上説明したように、請求項１ないし請求項３のいずれか１項に記載の配線構造、または請求項４ないし請求項８のいずれか１項に記載の配線構造の製造方法によれば、複数の空隙を含む多孔質の層間絶縁膜に窪みを形成し、その窪みに露出した空隙に非多孔質の埋込絶縁膜を埋め込んだのち、窪み内にバリア膜を介して配線を形成するようにしたので、窪みに露出した空隙の存在に起因してバリア膜にピンホールが生じず、このバリア膜により層間絶縁膜と配線とが物理的に分離される。したがって、層間絶縁膜と配線との間の拡散が防止され、これにより半導体デバイスの抵抗特性が安定に確保されるため、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【図面の簡単な説明】
【図１】本発明の第１の形態に係る配線構造の断面構成を表す断面図である。
【図２】図１に示した配線構造の製造方法における一工程を説明するための断面図である。
【図３】図２に続く工程を説明するための断面図である。
【図４】図３に続く工程を説明するための断面図である。
【図５】図４に続く工程を説明するための断面図である。
【図６】本発明の第２の形態に係る配線構造の断面構成を表す断面図である。
【図７】図６に示した配線構造の製造方法における一工程を説明するための断面図である。
【図８】本発明の第３の実施の形態に係る配線構造の製造方法における一工程を説明するための断面図である。
【図９】本発明の配線構造に関する第１の適用例の断面構成を表す断面図である。
【図１０】本発明の配線構造に関する第２の適用例の断面構成を表す断面図である。
【図１１】本発明の配線構造に関する第３の適用例の断面構成を表す断面図である。
【図１２】本発明の配線構造に関する第４の適用例の断面構成を表す断面図である。
【図１３】本発明の配線構造に関する第５の適用例の断面構成を表す断面図である。
【図１４】従来の配線構造の断面構成および製造方法を説明するための断面図である。
【符号の説明】
１…下側ＩＭＤ、２…下側配線、３…中間ＩＭＤ、４…上側ＩＭＤ、５…埋込絶縁膜、６…ハードマスク、６Ｚ…マスク前駆層、７…バリア膜、８…上側配線、９…マスク、１０…一体型配線、Ｆ…平坦面、Ｈ…接続孔、Ｔ…配線溝、ＷＤ，ＷＭ…側壁。
【発明の属する技術分野】
本発明は、例えば半導体デバイスに搭載される配線構造およびその製造方法に係り、特に、例えばシングルダマシン構造やデュアルダマシン構造などの配線構造およびその製造方法に関する。
【０００２】
【従来の技術】
近年、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｉｏｎ ）などの半導体デバイスを高集積化および高速化するために多層配線技術が利用されており、この分野では、配線構造を構成する配線の低抵抗化や層間絶縁膜の低誘電率化が望まれている。この要望を実現するために、現在のところ、例えば、配線材料としてアルミニウム（Ａｌ）合金に代えてより低抵抗の銅（Ｃｕ）を使用する技術や、絶縁材料として珪素酸化物（ＳｉＯ２ ）に代えてより低誘電率の材料を使用する技術などが実用化に向けて検討されている。特に、配線幅が約０．１μｍ未満の極微細な配線構造を備えた半導体デバイスでは、層間絶縁膜の誘電率を極めて低くする必要があるため、その層間絶縁膜の構成材料としては、例えば、約２．２以下の低誘電率を有する多孔質材料が有望視されている。
【０００３】
配線構造としては、例えば、層間絶縁膜に配線埋設用の配線溝が設けられ、この配線溝に配線が埋設されたシングルダマシン構造や、層間絶縁膜に配線溝および接続孔の双方が互いに連通するように設けられ、これらの配線溝および接続孔に配線が一括埋設されたデュアルダマシン構造が知られている。これらのシングルダマシン構造やデュアルダマシン構造では、配線材料が層間絶縁膜中に拡散することを防止するために、配線と層間絶縁膜との間に高抵抗のバリア膜が設けられている。
【０００４】
【発明が解決しようとする課題】
ところで、配線構造の抵抗特性を安定に確保するためには、バリア膜を利用して層間絶縁膜と配線との間の拡散を防止する必要がある。しかしながら、従来の配線構造の製造方法では、層間絶縁膜が多孔質材料により構成されていると、バリア膜を利用して層間絶縁膜と配線との間の拡散を防止することが困難であるという問題があった。その理由は、以下の通りである。
【０００５】
図１４は、従来の配線構造の断面構成および製造方法を説明するためのものである。この配線構造は、例えば、接続孔Ｈを有し、その接続孔Ｈに下側配線１０２が埋設された非多孔質の下側層間絶縁膜１０１（以下、層間絶縁膜を単に「ＩＭＤ（Ｉｎｔｅｒ Ｍｅｔａｌ Ｄｉｅｌｅｃｔｒｉｃｓ ）ともいう。」）上に、中間ＩＭＤ１０３と、複数の空隙Ｓを含む多孔質の上側ＩＭＤ１０４と、絶縁性のハードマスク１０６とがこの順に積層されていると共に、これらの中間ＩＭＤ１０３、上側ＩＭＤ１０４およびハードマスク１０６を貫通するように設けられた配線溝Ｔにバリア膜１０７を介して上側配線１０８が埋設された構成を有するものであり、いわゆるシングルダマシン構造である。
【０００６】
この配線構造は、例えば、以下の手順により製造される。すなわち、まず、下側ＩＭＤ１０１を形成し、その下側ＩＭＤ１０１を選択的にエッチングすることにより接続孔Ｈを形成したのち、接続孔Ｈ内に下側配線１０２を埋設する。続いて、下側ＩＭＤ１０１上に中間ＩＭＤ１０３、上側ＩＭＤ１０４およびハードマスク１０６をこの順に形成する。続いて、ハードマスク１０６を使用して上側ＩＭＤ１０４を選択的にエッチングすることにより配線溝Ｔを形成したのち、その配線溝Ｔ内にバリア膜１０７を介して上側配線１０８を形成することにより、配線構造が完成する。
【０００７】
図１４に示したように、従来の配線構造の製造方法では、上側ＩＭＤ１０４に配線溝Ｔを形成した際、その配線溝Ｔに空隙Ｓが露出すると、バリア膜１０７を形成した際、その露出した空隙Ｓの存在に起因してバリア膜１０７にピンホールＰが生じる場合がある。バリア膜１０７にピンホールＰが生じると、結果として、バリア膜１０７を設けたにもかかわらず、上側配線１０８がピンホールＰを通じて上側ＩＭＤ１０４と物理的に接触してしまう。このため、従来は、バリア膜１０７を利用して上側ＩＭＤ１０４と上側配線１０８との間の拡散を防止することが困難になるのである。上側ＩＭＤ１０４と上側配線１０８との間で拡散が生じると、半導体デバイスの抵抗特性が劣化し、その半導体デバイスの性能に関する信頼性および製造歩留まりが著しく低下してしまうため、半導体デバイスの安定供給を実現する上で、早急な対応策が必要とされる。
【０００８】
なお、本願発明と同様に、配線構造を改善し、半導体デバイスの安定供給を実現するための手法としては、既にいくつかの手法が知られている。
【０００９】
具体的には、例えば、主に、（１）多孔質絶縁膜または非多孔質絶縁膜に開口を形成し、（２）開口の側壁部分を覆うように無機絶縁膜およびバリアメタルを順に形成し、（３）開口内にＣｕ膜を形成することにより、無機絶縁膜を利用して多孔質絶縁膜または非多孔質絶縁膜とＣｕ膜との間を流れるリーク電流を遮断し、隣接する配線間の電流漏洩を防止または許容範囲に抑える手法が知られている（例えば、特許文献１参照）。
【００１０】
【特許文献１】
特開２０００−２９４６３４号公報
【００１１】
また、例えば、主に、（１）低誘電率層間膜（ＨＳＱ膜）上に、開口窓を有するシリコン窒化膜を形成し、（２）シリコン窒化膜の開口窓を通じてエッチングすることによりＨＳＱ膜にスルーホールを形成し、（３）スルーホールの内面を覆うようにプラズマＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ ）酸化膜を形成し、（４）プラズマＣＶＤ酸化膜をオーバーエッチングし、（５）スルーホール内に導電材を埋設することにより、ＨＳＱ膜の特性劣化を防止し、信頼性の高いデバイスを形成する手法が知られている（例えば、特許文献２参照）。
【００１２】
【特許文献２】
特開平１１−３４０３２９号公報
【００１３】
また、例えば、主に、（１）多孔質の層間絶縁膜にビアホールを形成し、（２）アンモニア水またはその蒸気を利用してビアホールの加工側面部の表面近傍を高密度化し、（３）ビアホールの加工側面部を覆うようにバリアメタルおよびシード膜を順に形成し、（４）ビアホール内にＣｕ配線をめっき形成することにより、バリアメタルやシード膜に被覆異常が発生したり、Ｃｕ配線にボイドが発生することを防止し、安定した性能の半導体装置を製造する手法が知られている（例えば、特許文献３参照。）。
【００１４】
【特許文献３】
特開２００１−１１８８４２号公報
【００１５】
また、例えば、（１）フォトレジスト膜をマスクとして、層間絶縁膜上に形成された酸化シリコン膜をエッチングすることによりスルーホールパターンを形成し、（２）スルーホールパターンを有する酸化シリコン膜をマスクとして、層間絶縁膜をエッチングすることによりスルーホールを形成し、（３）スルーホールの内面を覆うように、酸化シリコン膜のサイドウォールを形成し、（４）Ｏ２ ＲＩＥ法によりフォトレジスト膜を除去し、（５）スルーホール内に上層Ａｌ配線パターンを形成することにより、フォトレジスト膜の除去時における層間絶縁膜の侵食を防止すると共に、上層Ａｌ配線パターンの形成時におけるステップカバレッジを改善する手法が知られている（例えば、特許文献４参照。）。
【００１６】
【特許文献４】
特開昭６４−１２５５１号公報
【００１７】
また、例えば、（１）層間絶縁膜をエッチングすることにより第１のビアホールを形成し、（２）第１のビアホールの内側壁およびその周辺を覆うように耐酸化性薄膜を形成し、（３）層間絶縁膜をエッチングすることにより第１のビアホールと連通するように第２のビアホールを形成すると共に、そのエッチング処理を利用して、第１のビアホールの内側壁を覆う部分のみが残存するように酸化性薄膜を選択的に除去し、（４）レジストアッシング工程および有機洗浄工程により、エッチング時に発生した導電性堆積物を除去し、（５）第１および第２のビアホール内にアルミニウム配線層を形成することにより、レジストアッシング工程等における層間絶縁膜の酸化変質やポイズンド・ビアの発生を防止し、配線の断線や抵抗の異常増大等の製造工程不良を低減する手法が知られている（例えば、特許文献５参照。）。
【００１８】
【特許文献５】
特開平９−３３０９７６号公報
【００１９】
本発明はかかる問題点に鑑みてなされたもので、その目的は、層間絶縁膜と配線との間の拡散を防止し、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることが可能な配線構造およびその製造方法を提供することにある。
【００２０】
【課題を解決するための手段】
本発明による配線構造は、複数の空隙を含むと共に配線埋設用の窪みを有する多孔質の層間絶縁膜と、少なくとも窪みに露出した空隙に埋設された非多孔質の埋込絶縁膜と、窪み内にバリア膜を介して埋設された配線とを備えるようにしたものである。
【００２１】
本発明による配線構造の製造方法は、複数の空隙を含む多孔質の層間絶縁膜を形成する第１の工程と、この層間絶縁膜膜を選択的にエッチングすることにより、層間絶縁膜に配線埋設用の窪みを形成する第２の工程と、少なくとも窪みに露出した空隙を埋め込むように、非多孔質の埋込絶縁膜を形成する第３の工程と、この埋込絶縁膜を選択的にエッチングすることにより、少なくとも窪みに露出した空隙に埋込絶縁膜を埋め込みつつ、窪み内に配線埋設用のスペースを確保する第４の工程と、窪み内のスペースに、バリア膜を介して配線を形成する第５の工程とを含むようにしたものである。
【００２２】
本発明による配線構造およびその製造方法では、多孔質の層間絶縁膜に窪みが形成されたのち、その窪みに露出した空隙に埋込絶縁膜が埋め込まれるため、窪みに空隙が露出していない状態において、その窪み内にバリア膜が形成される。これにより、窪みに露出した空隙の存在に起因してバリア膜にピンホールが生じることが防止される。
【００２３】
なお、本発明における「窪み」とは、主要な配線（後述する上側配線）を埋設させるために層間絶縁膜に形成される「配線溝」と、主要な配線間を接続させる配線（後述する下側配線）を埋設させるために層間絶縁膜に形成される「接続孔」との両方を含む概念である。
【００２４】
【発明の実施の形態】
以下、本発明の実施の形態について、図面を参照して詳細に説明する。
【００２５】
［第１の実施の形態］
まず、図１を参照して、本発明の第１の実施の形態に係る配線構造の構成について説明する。図１は、配線構造の断面構造を表すものである。
【００２６】
この配線構造は、例えばＬＳＩなどの半導体デバイスに適用されるものであり、多層配線構造の一部を構成するシングルダマシン構造である。この配線構造は、例えば、接続孔Ｈを有し、その接続孔Ｈに下側配線２が埋設された非多孔質の下側ＩＭＤ１上に、中間ＩＭＤ３と、複数の空隙Ｓを含む多孔質の上側ＩＭＤ４と、絶縁性のハードマスク６とがこの順に積層されていると共に、これらの中間ＩＭＤ３、上側ＩＭＤ４およびハードマスク６を貫通するように設けられた配線埋設用の配線溝Ｔに、バリア膜７を介して上側配線８が埋設された構成を有している。配線溝Ｔに露出した空隙Ｓには、その配線溝Ｔを構成する上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成するように、非多孔質の埋込絶縁膜５が埋設されている。
【００２７】
下側ＩＭＤ１は、下側配線２を、その下側配線２と同一階層に配置された他の下側配線２（図示せず）から電気的に分離するためのものであり、例えば、酸化珪素（ＳｉＯ２ ）または非多孔質ポリアリルエーテル（ＰＡＥ）などの絶縁材料により構成されている。
【００２８】
下側配線２は、上側配線８を、その上側配線８よりも下層に配置された他の上側配線８（図示せず）と接続させるためのものであり、例えば、タングステン（Ｗ）などの導電材料により構成されている。
【００２９】
中間ＩＭＤ３は、例えば、窒化珪素（ＳｉＮ）などの無機絶縁材料により構成されている。
【００３０】
上側ＩＭＤ４は、上側配線８を、その上側配線８と同一階層に配置された他の上側配線８（図示せず）から電気的に分離するためのものであり、例えば、多孔質ポリアリルエーテルなどの多孔質有機絶縁材料により構成されている。
【００３１】
埋込絶縁膜５は、上記したように、配線溝Ｔに露出した空隙Ｓに埋設されることにより上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成し、配線溝Ｔの内壁全体を平坦化させるためのものであり、例えば、非多孔質ポリアリルエーテルなどの非多孔質有機絶縁材料により構成されている。
【００３２】
ハードマスク６は、配線構造の形成工程において配線溝Ｔを形成するために使用されたものであり、例えば、上側ＩＭＤ４と比較してエッチングレートが遅い絶縁材料、具体的には酸化珪素などの無機絶縁材料により構成されている。なお、ハードマスク６の構成材料は、必ずしも酸化珪素に限らず、上記したように上側ＩＭＤ４と比較してエッチングレートが遅くなるようにエッチング選択比を制御し得るものであれば、酸化珪素以外の材料であってもよい。この種の材料としては、例えば、珪素（Ｓｉ）と酸素（Ｏ）とを含む低誘電率膜などが挙げられる。
【００３３】
バリア膜７は、上側配線８を上側ＩＭＤ４から物理的に分離し、その上側配線８の構成材料が上側ＩＭＤ４に拡散することを防止するためのものであり、一般に「バリアメタル」と呼ばれている。このバリア膜７は、配線溝Ｔ内を覆うように配設されており、例えば、タンタル（Ｔａ）などの導電材料により構成されている。
【００３４】
上側配線８は、半導体デバイスにおいて主要な配線として機能するものであり、例えば、銅（Ｃｕ）などの導電材料により構成されている。
【００３５】
次に、図１〜図５を参照して、配線構造の製造方法について説明する。図２〜図５は、配線構造の製造工程を説明するためのものである。なお、配線構造を構成する各構成要素の構成材料については既に詳述したので、以下では、その説明を随時省略するものとする。
【００３６】
配線構造を形成する際には、図示しない半導体ウェハ上に回路素子や他の配線構造等を形成し、これらの回路素子や配線構造等が設けられた半導体ウェハを覆うように下側ＩＭＤ１を形成したのち、まず、図２に示したように、後述する配線溝Ｔの形成手法と同様の手法を使用して下側ＩＭＤ１を選択的にエッチングすることにより、その下側ＩＭＤ１に接続孔Ｈを形成する。続いて、接続孔Ｈを埋め込むと共にその周辺を覆うように下側配線２を形成したのち、例えばＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ ）法を使用して、下側ＩＭＤ１が露出するまで下側配線２を研磨し、その下側配線２およびその周辺を平坦化することにより、接続孔Ｈ内に下側配線２を埋設させる。
【００３７】
続いて、図２に示したように、例えばスパッタリングを使用して、下側ＩＭＤ１および下側配線２の双方の露出面上に中間ＩＭＤ３を形成する。続いて、例えばスピンコーターを使用して、中間ＩＭＤ３上に、多孔質ポリアリルエーテルを約２００ｎｍの厚さとなるように塗布したのち、その多孔質ポリアリルエーテルを約４００℃でキュアすることにより、複数の空隙Ｓを含む多孔質の上側ＩＭＤ４を形成する。続いて、例えばＣＶＤ法を使用して、上側ＩＭＤ４上に、ハードマスク６を形成するためのマスク前駆層６Ｚを約１５０ｎｍの厚さとなるように形成する。
【００３８】
続いて、例えばスピンコーターを利用して、マスク前駆層６Ｚ上にフォトレジストを塗布することによりフォトレジスト膜を形成したのち、そのフォトレジスト膜をフォトリソグラフィ処理を利用してパターニングすることにより、図２に示したように、エッチング用のマスク９を形成する。
【００３９】
続いて、マスク９と共に例えばＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）を使用してマスク前駆層６Ｚを選択的にエッチングすることにより、図３に示したように、エッチング用のハードマスク６を形成する。このハードマスク６が形成される際には、例えば、マスク前駆層６Ｚと共にマスク９自体がエッチングされて消失するため、そのマスク９を除去するためにアッシング処理を別途行う必要がない。
【００４０】
続いて、ハードマスク６と共に例えばＲＩＥを使用して、下側配線２が露出するまで上側ＩＭＤ４および中間ＩＭＤ３をエッチングすることにより、図４に示したように、ハードマスク６から上側ＩＭＤ４を経て中間ＩＭＤ３まで貫通するように配線埋設用の配線溝Ｔを形成する。この配線溝Ｔを形成する際には、例えば、２周波励起平行平板型エッチャーを使用すると共に、アンモニア（ＮＨ３ ）、水素（Ｈ２ ）または酸素（Ｏ２ ）のいずれかを含むエッチングガスを使用するようにする。このときのエッチング条件としては、例えば、圧力＝約６Ｐａ，ソースパワー＝約１０００Ｗ，ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ ）バイアスパワー＝約４００Ｗ，基板設置電極温度＝約１０℃〜４０℃、好ましくは２０℃とする。なお、エッチングガスとしてアンモニアガスを使用する場合には、例えば、ガス供給量＝約３００ｍｌ／ｍｉｎとするのが好ましい。エッチング後、配線溝Ｔには、上側ＩＭＤ４に含まれていた空隙Ｓの一部が露出する。こののち、必要に応じて全体をウェット洗浄する。
【００４１】
続いて、例えばスピンコーターを使用して、配線溝Ｔおよびその周辺を覆うと共に約２００ｎｍの厚さとなるように非多孔質ポリアリルエーテルを塗布したのち、その非多孔質ポリアリルエーテルを約４００℃でキュアすることにより、図４に示したように、非多孔質の埋込絶縁膜５を形成する。この埋込絶縁膜５を形成する際には、特に、配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５が埋め込まれるようにする。
【００４２】
続いて、例えばＲＩＥを使用して埋込絶縁膜５を全体に渡ってエッチングし、埋込絶縁膜５のうち、空隙Ｓに埋め込まれた部分以外の部分を除去することにより、図５に示したように、配線溝Ｔを構成する上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成するように空隙Ｓに埋込絶縁膜５を埋め込みつつ、その配線溝Ｔ内に配線埋設用のスペースＣを確保する。なお、埋込絶縁膜５をエッチングする際に使用するエッチャーの種類、エッチングガスの組成およびエッチング条件は、例えば、配線溝Ｔを形成するために上側ＩＭＤ４をエッチングした場合と同様である。
【００４３】
続いて、例えばスパッタリングを使用して、配線溝Ｔ内およびその周辺領域を覆うように、配線埋設用のスペースＣを確保しつつバリア膜７を形成したのち、例えばめっき法を使用して、配線溝Ｔ内のスペースＣおよびその周辺領域を覆うように上側配線８を形成する。
【００４４】
最後に、例えばＣＭＰ法を使用して、ハードマスク６が露出するまでバリア膜７および上側配線８を研磨し、上側配線８およびその周辺領域を平坦化することにより、配線溝Ｔ内に上側配線８を埋設させる。これにより、図１に示したように、配線構造が完成する。
【００４５】
本実施の形態に係る配線構造およびその製造方法では、複数の空隙Ｓを含む上側ＩＭＤ４に配線溝Ｔを形成し、その配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５を埋め込んだのち、配線溝Ｔ内にバリア膜７を介して上側配線８を形成するようにしたので、バリア膜７の形成時において配線溝Ｔに空隙Ｓが露出していない。この場合には、上側ＩＭＤ１０４に配線溝Ｔを形成したのち、その配線溝Ｔ内にバリア膜１０７を直接形成したため、バリア膜１０７の形成時において配線溝Ｔに空隙Ｓが露出していた従来の場合（図１４参照）とは異なり、配線溝Ｔに露出した空隙Ｓの存在に起因してバリア膜７にピンホールＰが生じず、このバリア膜７により上側ＩＭＤ４と上側配線８とが物理的に分離される。したがって、本実施の形態では、上側ＩＭＤ４と上側配線８との間の拡散が防止され、これにより半導体デバイスの抵抗特性が安定に確保されるため、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【００４６】
［第２の実施の形態］
次に、図６を参照して、本発明の第２の実施の形態に係る配線構造の構成について説明する。図６は、配線構造の断面構造を表すものである。
【００４７】
この配線構造は、配線溝Ｔに露出した空隙Ｓに埋設された埋込絶縁膜５が上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成していた上記第１の実施の形態（図１参照）とは異なり、空隙Ｓを埋め込むと共にその周辺領域を覆うように埋込絶縁膜５が配設されている点を除き、上記第１の実施の形態と同様の構成を有している。この埋込絶縁膜５は、具体的には、例えば、空隙Ｓを埋め込むと共に、上側ＩＭＤ４の側壁ＷＤおよびハードマスク６の側壁ＷＭの双方を覆うようにテーパ状に設けられており、その厚さは、配線溝Ｔの開口部ＴＵから底部ＴＢに向かって次第に大きくなっている。
【００４８】
次に、図７を参照して、配線構造の製造方法について説明する。図７は、配線構造の製造工程を説明するためのものである。この配線構造の製造方法は、例えば、埋込絶縁膜５をエッチングする際のエッチング温度（基板設置電極温度）を、配線溝Ｔを形成するために上側ＩＭＤ４をエッチングする際の基板設置電極温度と異ならせる点を除き、上記第１の実施の形態と同様である。すなわち、上記第１の実施の形態において図４に示したように、配線溝Ｔおよびその周辺領域を覆うように埋込絶縁膜５を形成したのち、例えばＲＩＥを使用して埋込絶縁膜５をエッチングする際に、基板設置電極温度を、配線溝Ｔの形成工程におけるエッチング時の基板設置電極温度（約１０℃〜４０℃）よりも低くなるようにし、具体的には、例えば、基板設置電極温度を約−２０℃〜１０℃、好ましくは約１０℃とする。このエッチング処理により、配線溝Ｔの開口部ＴＵ近傍よりも底部ＴＢ近傍においてエッチング速度が相対的に低下すると共に、エッチングされた埋込絶縁膜５が配線溝Ｔ内の底部ＴＢ近傍に再付着する作用を利用して、埋込絶縁膜５のうち、上側ＩＭＤ４の側壁ＷＤの近傍部分以外の部分が除去されるため、図７に示したように、配線溝Ｔに露出した空隙Ｓを埋め込むと共に上側ＩＭＤ４の側壁ＷＤおよびハードマスク６の側壁ＷＭの双方をテーパ状に覆うように、埋込絶縁膜５が残存する。
【００４９】
なお、埋込絶縁膜５をエッチングする際には、基板設置電極温度を上記範囲内（約−２０℃〜１０℃）において設定することにより、エッチング後における埋込絶縁膜５のテーパ角度θを制御することが可能である。具体的には、基板設置電極温度を約−２０℃とした場合にテーパ角度θが約７°となり、約０℃とした場合に約４°となる。
【００５０】
本実施の形態に係る配線構造およびその製造方法では、配線溝Ｔに露出した空隙Ｓを埋め込むと共にその周辺領域をテーパ状に覆うように埋込絶縁膜５を形成したので、この場合においても、上記第１の形態と同様の作用により、バリア膜７にピンホールＰが生じず、上側ＩＭＤ４と上側配線８との間の拡散が防止される。したがって、半導体デバイスの抵抗特性を安定に確保し、その半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【００５１】
［第３の実施の形態］
次に、図１を参照して、本発明の第３の実施の形態に係る配線構造の構成について説明する。
【００５２】
この配線構造は、上側ＩＭＤ４および埋込絶縁膜５が有機絶縁材料により構成されていた上記第１の実施の形態とは異なり、それらの上側ＩＭＤ４および埋込絶縁膜５が無機絶縁材料により構成されている点を除き、上記第１の実施の形態と同様の構成を有している。上側ＩＭＤ４を構成する多孔質の無機絶縁材料としては、例えば、珪素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）および水素（Ｈ）を含む材料、具体的には多孔質のＳｉＯｘ（ＣＨ３ ）ｙ などが挙げられる。また、埋込絶縁膜５を構成する非多孔質の無機絶縁材料としては、例えば、珪素（Ｓｉ）、酸素（Ｏ）、炭素（Ｃ）および水素（Ｈ）を含む材料、具体的には非多孔質のＳｉＯｘ（ＣＨ３ ）ｙ などが挙げられる。
【００５３】
次に、図８を参照して、配線構造の製造方法について説明する。図８は、配線構造の製造工程を説明するためのものである。この配線構造の製造方法は、例えば、上側ＩＭＤ４に配線溝Ｔを形成する際のエッチング条件と、埋込絶縁膜５の形成方法とが異なる点を除き、上記第１の実施の形態と同様である。
【００５４】
すなわち、上記第１の実施の形態において図３に示したように、多孔質ＳｉＯｘ（ＣＨ３ ）ｙ などの多孔質無機絶縁材料を用いて上側ＩＭＤ４を形成したのち、その上側ＩＭＤ４をエッチングして配線溝Ｔを形成する際には、例えば、２周波励起平行平板型エッチャーを使用すると共に、炭素（Ｃ）またはフッ素（Ｆ）を含むエッチングガスを使用するようにする。また、エッチング条件としては、例えば、圧力＝約４Ｐａ，ソースパワー＝約２０００Ｗ，ＲＦバイアスパワー＝約２６００Ｗ，基板設置電極温度＝約１０℃〜４０℃、好ましくは２０℃とする。なお、エッチングガスとして、Ｃ５ Ｆ８ ／アルゴン（Ａｒ）／酸素（Ｏ２ ）の混合ガスを用いる場合には、例えば、それぞれの成分のガス供給量＝約１５／３００／８ｍｌ／ｍｉｎとするのが好ましい。この場合には、配線溝Ｔを形成したのち、ハードマスク６を形成するために使用したマスク９（図２参照）を除去するために、例えば、窒素（Ｎ２ ）、アンモニア（ＮＨ３ ）または水素のいずれかを含むエッチングガスを使用してアッシング工程を行うようにするのが好ましい。
【００５５】
また、埋込絶縁膜５を形成する際には、例えば、図８に示したように、ＣＶＤ法を使用して、非多孔質ＳｉＯｘ（ＣＨ３ ）ｙ などの非多孔質無機絶縁材料を用いて全体を覆うように埋込絶縁膜５を形成したのち、この埋込絶縁膜５を全体にエッチングすることにより、上記第１の実施の形態において図５に示したように、埋込絶縁膜５のうち、配線溝Ｔに露出した空隙Ｓに埋め込まれた部分のみを残存させると共に、その埋込絶縁膜５が上側ＩＭＤ４の側壁ＷＤと共に平坦面Ｆを構成するようにする。
【００５６】
本実施の形態に係る配線構造およびその製造方法では、無機絶縁材料を用いて上側ＩＭＤ４および埋込絶縁膜５を形成すると共に、配線溝Ｔに露出した空隙Ｓに埋込絶縁膜５を埋め込むようにしたので、この場合においても、上記第１の形態と同様の作用により、上側ＩＭＤ４と上側配線８との間の拡散が防止される。したがって、半導体デバイスの抵抗特性を安定に確保し、その半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【００５７】
以上、いくつかの実施の形態を挙げて本発明を説明したが、本発明は上記各実施の形態に限定されるものではなく、種々変形可能である。
【００５８】
具体的には、例えば、上記各実施の形態では、下側ＩＭＤ１が非多孔質で、上側ＩＭＤ４が多孔質の配線構造（シングルダマシン構造）に本発明を適用する場合について説明したが、必ずしもこれに限られるものではなく、以下の図９〜図１３に列挙するように、本発明を他の構成の配線構造に適用することも可能である。以下に列挙するいずれの配線構造においても、埋込絶縁膜５を利用して層間絶縁膜（ＩＭＤ）と配線との間の拡散を防止可能な限り、上記各実施の形態と同様の効果を得ることができる。なお、図９〜図１３に示した一連の配線構造に関する下記特徴部分以外の構成および製造方法は、例えば、上記第１の実施の形態と同様である。
【００５９】
本発明の配線構造を適用可能な第１の適用例としては、例えば、図９に示したように、下側ＩＭＤ１が多孔質で、上側ＩＭＤ４が非多孔質のシングルダマシン構造が挙げられる。この配線構造は、接続孔Ｈに露出した下側ＩＭＤ１の空隙Ｓに埋込絶縁膜５が埋め込まれ、その接続孔Ｈ内にバリア膜７を介して下側配線２が埋設された構成を有している。この種の配線構造は、例えば、下側ＩＭＤ１への拡散性が高い銅などを用いて下側配線２を構成する場合に、下側ＩＭＤ１と下側配線２との間の拡散を防止する上で有用である。
【００６０】
また、本発明の配線構造の第２の適用例としては、例えば、図１０に示したように、下側ＩＭＤ１および上側ＩＭＤ４の双方が多孔質のシングルダマシン構造が挙げられる。この配線構造は、接続孔Ｈに露出した下側ＩＭＤ１の空隙Ｓに埋込絶縁膜５が埋め込まれ、その接続孔Ｈ内にバリア膜７を介して下側配線２が埋設されていると共に、配線溝Ｔに露出した上側ＩＭＤ４の空隙Ｓにも同様に埋込絶縁膜５が埋め込まれ、その配線溝Ｔ内にバリア膜７を介して上側配線８が埋設された構成を有している。この種の配線構造は、例えば、下側配線２および上側配線８の双方が下側ＩＭＤ１や上側ＩＭＤ４に対して高い拡散性を有する場合に、その拡散を防止する上で有用である。
【００６１】
また、本発明の配線構造の第３〜第５の適用例としては、図１１〜図１３に示したように、下側配線２と上側配線８とが一体化されてなる一体型配線１０を備えたデュアルダマシン構造が挙げられる。図１１は、下側ＩＭＤ１が非多孔質で上側ＩＭＤ４が多孔質の場合を示し、図１２は、下側ＩＭＤ１が多孔質で上側ＩＭＤ４が非多孔質の場合を示し、図１３は、下側ＩＭＤ１および上側ＩＭＤ４の双方が多孔質の場合を示している。これらの一連の配線構造は、下側ＩＭＤ１に接続孔Ｈを形成すると共に、上側ＩＭＤに接続孔Ｈと連通するように配線溝Ｔを形成したのち、これらの接続孔Ｈおよび配線溝Ｔ内にバリア膜７を介して一体型配線１０を形成することにより製造される。この種の配線構造では、一体型配線１０の形成工程が１工程で済むため、下側配線２および上側配線８をそれぞれ形成するために２工程要する場合と比較して、製造工程を簡略化することができる。
【００６２】
なお、上記各実施の形態において説明した配線構造の構成および製造方法、ならびに上記各適用例として説明した配線構造の構成および製造方法は、配線構造に関して必ずしも単独で適用されなければならないわけではなく、いくつか組み合わせて適用されるようにしてもよい。
【００６３】
【発明の効果】
以上説明したように、請求項１ないし請求項３のいずれか１項に記載の配線構造、または請求項４ないし請求項８のいずれか１項に記載の配線構造の製造方法によれば、複数の空隙を含む多孔質の層間絶縁膜に窪みを形成し、その窪みに露出した空隙に非多孔質の埋込絶縁膜を埋め込んだのち、窪み内にバリア膜を介して配線を形成するようにしたので、窪みに露出した空隙の存在に起因してバリア膜にピンホールが生じず、このバリア膜により層間絶縁膜と配線とが物理的に分離される。したがって、層間絶縁膜と配線との間の拡散が防止され、これにより半導体デバイスの抵抗特性が安定に確保されるため、半導体デバイスの性能に関する信頼性および製造歩留まりを向上させることできる。
【図面の簡単な説明】
【図１】本発明の第１の形態に係る配線構造の断面構成を表す断面図である。
【図２】図１に示した配線構造の製造方法における一工程を説明するための断面図である。
【図３】図２に続く工程を説明するための断面図である。
【図４】図３に続く工程を説明するための断面図である。
【図５】図４に続く工程を説明するための断面図である。
【図６】本発明の第２の形態に係る配線構造の断面構成を表す断面図である。
【図７】図６に示した配線構造の製造方法における一工程を説明するための断面図である。
【図８】本発明の第３の実施の形態に係る配線構造の製造方法における一工程を説明するための断面図である。
【図９】本発明の配線構造に関する第１の適用例の断面構成を表す断面図である。
【図１０】本発明の配線構造に関する第２の適用例の断面構成を表す断面図である。
【図１１】本発明の配線構造に関する第３の適用例の断面構成を表す断面図である。
【図１２】本発明の配線構造に関する第４の適用例の断面構成を表す断面図である。
【図１３】本発明の配線構造に関する第５の適用例の断面構成を表す断面図である。
【図１４】従来の配線構造の断面構成および製造方法を説明するための断面図である。
【符号の説明】
１…下側ＩＭＤ、２…下側配線、３…中間ＩＭＤ、４…上側ＩＭＤ、５…埋込絶縁膜、６…ハードマスク、６Ｚ…マスク前駆層、７…バリア膜、８…上側配線、９…マスク、１０…一体型配線、Ｆ…平坦面、Ｈ…接続孔、Ｔ…配線溝、ＷＤ，ＷＭ…側壁。
Claims (8)
- 複数の空隙を含むと共に配線埋設用の窪みを有する多孔質の層間絶縁膜と、
少なくとも前記窪みに露出した空隙に埋設された非多孔質の埋込絶縁膜と、
前記窪み内にバリア膜を介して埋設された配線と
を備えたことを特徴とする配線構造。 - 前記埋込絶縁膜が、前記窪みに露出した空隙に埋設され、前記窪みを構成する前記層間絶縁膜の側壁と共に平坦面を構成している
ことを特徴とする請求項１記載の配線構造。 - 前記埋込絶縁膜が、前記窪みに露出した空隙に埋設されると共に前記窪みを構成する前記層間絶縁膜の側壁を覆っており、その厚さが、前記窪みの開口部から底部に向かって次第に大きくなっている
ことを特徴とする請求項１記載の配線構造。 - 複数の空隙を含む多孔質の層間絶縁膜を形成する第１の工程と、
この層間絶縁膜膜を選択的にエッチングすることにより、前記層間絶縁膜に配線埋設用の窪みを形成する第２の工程と、
少なくとも前記窪みに露出した空隙を埋め込むように、非多孔質の埋込絶縁膜を形成する第３の工程と、
この埋込絶縁膜を選択的にエッチングすることにより、少なくとも前記窪みに露出した空隙に前記埋込絶縁膜を埋め込みつつ、前記窪み内に配線埋設用のスペースを確保する第４の工程と、
前記窪み内の前記スペースに、バリア膜を介して配線を形成する第５の工程と
を含むことを特徴とする配線構造の製造方法。 - 前記第４の工程において、
前記埋込絶縁膜のうち、前記窪みに露出した空隙に埋め込まれた部分以外の部分をエッチングして除去することにより、
その埋込絶縁膜が、前記窪みを構成する前記層間絶縁膜の側壁と共に平坦面を構成するようにする
ことを特徴とする請求項４記載の配線構造の製造方法。 - 前記第４の工程において、
前記埋込絶縁膜のうち、前記窪みを構成する前記層間絶縁膜の側壁の近傍部分以外の部分をエッチングして除去することにより、
その埋込絶縁膜が、前記窪みに露出した空隙を埋め込むと共に前記層間絶縁膜の側壁を覆い、かつ、その厚さが前記窪みの開口部から底部に向かって次第に大きくなるようにする
ことを特徴とする請求項４記載の配線構造の製造方法。 - 前記第４の工程において前記埋込絶縁膜をエッチングする際、前記第２の工程におけるエッチング時よりもエッチング温度を低くする
ことを特徴とする請求項６記載の配線構造の製造方法。 - 前記第２の工程が、
前記層間絶縁膜上に、絶縁性のマスクを形成する工程と、
このマスクを使用して前記層間絶縁膜をエッチングする工程と
を含むことを特徴とする請求項４記載の配線構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359304A JP4081751B2 (ja) | 2002-12-11 | 2002-12-11 | 配線構造の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002359304A JP4081751B2 (ja) | 2002-12-11 | 2002-12-11 | 配線構造の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004193326A true JP2004193326A (ja) | 2004-07-08 |
| JP4081751B2 JP4081751B2 (ja) | 2008-04-30 |
Family
ID=32758743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002359304A Expired - Fee Related JP4081751B2 (ja) | 2002-12-11 | 2002-12-11 | 配線構造の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4081751B2 (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2004107434A1 (ja) * | 2003-05-29 | 2004-12-09 | Nec Corporation | 配線構造およびその製造方法 |
| JP2007048785A (ja) * | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2007220750A (ja) * | 2006-02-14 | 2007-08-30 | Fujitsu Ltd | 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置 |
| JP2007294854A (ja) * | 2006-03-29 | 2007-11-08 | Fujitsu Ltd | 界面ラフネス緩和膜、界面ラフネス緩和膜形成材料、これらを用いた配線層および半導体装置ならびに半導体装置の製造方法 |
| JP2008010630A (ja) * | 2006-06-29 | 2008-01-17 | Sharp Corp | 半導体装置およびその製造方法 |
| US7678687B2 (en) | 2005-08-12 | 2010-03-16 | Nec Electronics Corporation | Method for manufacturing semiconductor device and semiconductor device |
| US8039921B2 (en) | 2005-09-16 | 2011-10-18 | Nec Corporation | Wiring structure, semiconductor device and manufacturing method thereof |
| CN105742234A (zh) * | 2014-12-26 | 2016-07-06 | 罗门哈斯电子材料有限责任公司 | 形成电子装置的方法 |
-
2002
- 2002-12-11 JP JP2002359304A patent/JP4081751B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7701060B2 (en) | 2003-05-29 | 2010-04-20 | Nec Corporation | Wiring structure and method for manufacturing the same |
| US8592303B2 (en) | 2003-05-29 | 2013-11-26 | Renesas Electronics Corporation | Wiring structure and method for manufacturing the same |
| WO2004107434A1 (ja) * | 2003-05-29 | 2004-12-09 | Nec Corporation | 配線構造およびその製造方法 |
| JP2007048785A (ja) * | 2005-08-05 | 2007-02-22 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4630756B2 (ja) * | 2005-08-05 | 2011-02-09 | パナソニック株式会社 | 半導体装置及びその製造方法 |
| US7678687B2 (en) | 2005-08-12 | 2010-03-16 | Nec Electronics Corporation | Method for manufacturing semiconductor device and semiconductor device |
| US8592283B2 (en) | 2005-09-16 | 2013-11-26 | Renesas Electronics Corporation | Wiring structure, semiconductor device and manufacturing method thereof |
| US8039921B2 (en) | 2005-09-16 | 2011-10-18 | Nec Corporation | Wiring structure, semiconductor device and manufacturing method thereof |
| JP2007220750A (ja) * | 2006-02-14 | 2007-08-30 | Fujitsu Ltd | 露光光遮蔽膜形成用材料、多層配線及びその製造方法、並びに半導体装置 |
| JP2007294854A (ja) * | 2006-03-29 | 2007-11-08 | Fujitsu Ltd | 界面ラフネス緩和膜、界面ラフネス緩和膜形成材料、これらを用いた配線層および半導体装置ならびに半導体装置の製造方法 |
| JP2008010630A (ja) * | 2006-06-29 | 2008-01-17 | Sharp Corp | 半導体装置およびその製造方法 |
| CN105742234A (zh) * | 2014-12-26 | 2016-07-06 | 罗门哈斯电子材料有限责任公司 | 形成电子装置的方法 |
| JP2016157921A (ja) * | 2014-12-26 | 2016-09-01 | ローム アンド ハース エレクトロニック マテリアルズ エルエルシーＲｏｈｍ ａｎｄ Ｈａａｓ Ｅｌｅｃｔｒｏｎｉｃ Ｍａｔｅｒｉａｌｓ ＬＬＣ | 電子装置の形成方法 |
| CN105742234B (zh) * | 2014-12-26 | 2018-07-27 | 罗门哈斯电子材料有限责任公司 | 形成电子装置的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4081751B2 (ja) | 2008-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7056822B1 (en) | Method of fabricating an interconnect structure employing air gaps between metal lines and between metal layers | |
| TWI402936B (zh) | 用於金屬集成之新穎結構及其製造方法 | |
| US7304386B2 (en) | Semiconductor device having a multilayer wiring structure | |
| US20020076918A1 (en) | Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization | |
| JP2005203476A (ja) | 半導体装置の配線構造及びその製造方法 | |
| TW202125756A (zh) | 半導體結構 | |
| US20020014697A1 (en) | Semiconductor device and method for fabricating the same | |
| JP4081751B2 (ja) | 配線構造の製造方法 | |
| US7338897B2 (en) | Method of fabricating a semiconductor device having metal wiring | |
| JP4540504B2 (ja) | 半導体装置の製造方法 | |
| JP2000269325A (ja) | 半導体装置およびその製造方法 | |
| KR101090372B1 (ko) | 반도체 소자의 금속 배선 형성방법 | |
| US20050142854A1 (en) | Methods for preventing copper oxidation in a dual damascene process | |
| JP2004165336A (ja) | 半導体装置の製造方法 | |
| KR100483838B1 (ko) | 금속배선의 듀얼 다마신 방법 | |
| US7482278B1 (en) | Key-hole free process for high aspect ratio gap filling with reentrant spacer | |
| JP2006049534A (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100396687B1 (ko) | 반도채장치의금속배선형성방법 | |
| JP2000133711A (ja) | 半導体装置およびその製造方法 | |
| KR100698743B1 (ko) | 반도체 소자의 제조 방법 | |
| JPH098007A (ja) | 絶縁膜の平坦化方法 | |
| JP2007158018A (ja) | 半導体装置の製造方法 | |
| JPH09321141A (ja) | 半導体装置の製造方法 | |
| JPH0945765A (ja) | 多層配線構造を有する半導体装置の製造方法 | |
| JP2000133713A (ja) | 半導体装置の製造方法およびその製造方法により得られた半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050928 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071102 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071220 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080118 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080131 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130222 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |