JP5076545B2 - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5076545B2
JP5076545B2 JP2007041572A JP2007041572A JP5076545B2 JP 5076545 B2 JP5076545 B2 JP 5076545B2 JP 2007041572 A JP2007041572 A JP 2007041572A JP 2007041572 A JP2007041572 A JP 2007041572A JP 5076545 B2 JP5076545 B2 JP 5076545B2
Authority
JP
Japan
Prior art keywords
composition
groove
hole
insulating
fluorine
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007041572A
Other languages
English (en)
Other versions
JP2008205324A (ja
Inventor
浩太 吉川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007041572A priority Critical patent/JP5076545B2/ja
Publication of JP2008205324A publication Critical patent/JP2008205324A/ja
Application granted granted Critical
Publication of JP5076545B2 publication Critical patent/JP5076545B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

本発明は、半導体装置における絶縁性組成物上の溝や穴の形成に関するものである。
近年、LSI(Large Scale Integration:大規模集積回路)の信号速度はより高速化が要求されてきており、RC積に比例する信号の遅延速度の低減が重要視されている。
ここで、Rは配線抵抗、Cは配線下の絶縁膜の容量である。したがって、信号遅延を少なくするには、配線抵抗を下げて絶縁膜の容量を下げる必要がある。このため、より低い抵抗の配線材料と、より誘電率が低く、かつ信頼性が高く、加工に対して耐性のある絶縁性材料が求められている。
しかしながら、SiOCH材料からなる絶縁膜(SiOCH絶縁膜)は、配線層のための溝やビア穴を形成するためのプラズマ加工の際に損傷を受け易く、エッチング、アッシングまたはその後の洗浄液等により絶縁膜が劣化することが知られている。これは、主としてエッチング後のSiOCH絶縁膜表面がSiOH基で覆われて親水化しており、これが、後で水洗処理するとき等に水分(HO)を吸着することや、SiOCH絶縁膜が多孔を有する場合にはその多孔内部にHOが吸蔵されてしまうことによるためである。すなわち、HOを吸着または吸蔵すると、SiOCH絶縁膜の誘電率が上昇する。また、HOを吸着または吸蔵した状態で、たとえばCu配線を形成すると層間絶縁膜中にボイドが発生し、配線間リーク(リーク電流)を増大させる。また表面SiOHによるHOの吸着はバリアメタルの酸化を惹き起こし、結果的に、リーク電流の増大、配線メタルの腐食や層間絶縁膜中への滲みだしを誘起する。配線メタルの層間絶縁膜中への滲みだしもリーク電流を増大させる。
この対策として、層間絶縁膜に溝や穴からなる開口部を形成した後、露出面を、アンモニアガス、窒素ガス又は二窒化酸素ガスのうち何れか一のガスのプラズマに接触させて、前記層間絶縁膜の表面及び前記開口部の側壁に窒素含有絶縁膜を形成する技術(特許文献1参照)や、層間絶縁膜を有する半導体基板を減圧乾燥する工程と、ドライエッチングによる層間絶縁膜の損傷層の表面改質を行う工程とを有し、これらの工程を大気に晒さずに連続して行う技術(特許文献2参照)が知られている。
特開2001−223267号公報(特許請求の範囲) 特開2005−340288号公報(特許請求の範囲)
本発明は、絶縁性組成物上の溝や穴を、エッチング等の加工により形成した後も絶縁性組成物が劣化しない、絶縁性組成物を含む構造体を提供することを目的としている。本発明の更に他の目的および利点は、以下の説明から明らかになるであろう。
本発明の一態様によれば、絶縁性組成物上の溝、穴または溝と穴の両方に、当該絶縁性組成物を窒化してなる窒素含有組成物とフッ素含有組成物と導体とがこの順に積層されてなる構造体を含む半導体装置が提供される。
本発明態様により、絶縁性組成物上の溝や穴を形成した後も絶縁性組成物が劣化しない、絶縁性組成物を含む構造体を持つ半導体が提供される。
前記溝、穴または溝と穴の両方がドライエッチングまたはウエットエッチングにより形成されたものであること、前記溝が配線用溝であり、前記穴がビア穴であること、前記構造体が、ビアを含んでいてもよい配線層であること、前記溝、穴または溝と穴の両方の表面が水分を吸着し得ること、前記溝、穴または溝と穴の両方の表面がOH基を有すること、前記絶縁性組成物がSiO結合を有すること、前記絶縁性組成物がSiOCH含有材料を含んでなること、前記絶縁性組成物が多孔を有すること、前記絶縁性組成物が、比誘電率が3.8以下の材料を含むこと、前記窒素含有組成物が、前記絶縁性組成物上の溝、穴または溝と穴の両方に、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射して得られるものであること、および、前記フッ素含有組成物が、CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガスを使用したプラズマ照射により得られるものであること、が好ましい。
本発明の他の一態様によれば、絶縁性組成物上の溝、穴または溝と穴の両方に、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射し、その上にフッ素含有組成物と導体とをこの順に形成させるステップを含む半導体装置の製造方法が提供される。
本発明態様により、絶縁性組成物上に溝や穴を形成した後も絶縁性組成物が劣化しない、半導体装置を製造できるようになる。
前記フッ素含有組成物の形成を、CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガスを使用したプラズマ照射により行うこと、前記の、溝、穴または溝と穴の両方の形成、前記の、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせの照射、および、前記の、CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガスを使用したプラズマ照射を、同一プラズマ照射装置内で行うこと、前記溝、穴または溝と穴の両方がドライエッチングまたはウエットエッチングにより形成されたものであること、前記溝が配線用溝であり、前記穴がビア穴であること、前記ステップにより、ビアを含んでいてもよい配線層を形成すること、前記溝、穴または溝と穴の両方の表面が水分を吸着し得ること、前記溝、穴または溝と穴の両方の表面が表面にOH基を生じ得ること、前記絶縁性組成物がSiO結合を有すること、前記絶縁性組成物がSiOCH含有材料を含んでなること、前記絶縁性組成物が多孔を有すること、前記絶縁性組成物が、比誘電率が3.8以下の材料を含むこと、および、配線層底部のフッ素含有組成物の溝、穴または溝と穴の両方に、N,H混合ガスのプラズマによる異方性エッチングを施すこと、が好ましい。
本発明により、絶縁性組成物上の溝や穴を形成した後も絶縁性組成物が劣化しない、絶縁性組成物を含む構造体が提供される。このような構造体は、半導体の配線層用の溝やビア用の穴(すなわち、ビア穴)等に利用した場合には、絶縁層への吸湿や絶縁層を通過する水分の配線層やビアへの悪影響を抑制でき、その結果、誘電率の上昇、配線金属の腐食、リーク電流の増大等の問題のいずれかまたは全てを抑制できる。
以下に、本発明の実施の形態を図、実施例等を使用して説明する。なお、これらの図、実施例等および説明は本発明を例示するものであり、本発明の範囲を制限するものではない。本発明の趣旨に合致する限り他の実施の形態も本発明の範疇に属し得ることは言うまでもない。図中、同一の符号は同一の要素を表す。
<半導体装置>
本発明に係る半導体装置は、絶縁性組成物上の溝、穴または溝と穴の両方に、この絶縁性組成物を窒化してなる窒素含有組成物とフッ素含有組成物と導体とがこの順に積層されてなる構造体を含んでなる。
本発明態様により、絶縁性組成物上の溝や穴を形成した後も絶縁性組成物が劣化しない、絶縁性組成物を含む構造体が提供される。
この構造体は、典型的には配線層であるが、半導体装置に使用され、上記の構成を有するものであればどのようなものであってもよい。この構造体が配線層の場合、上記絶縁性組成物は配線層の基体である絶縁層(層間絶縁層と呼ばれることが多い)、上記溝は配線用溝、上記穴はビア穴(ビアホール)を指すことになる。なお、この構造体には、上記以外の要素が含まれていてもよい。
なお、以下、説明の簡略化のため、「溝、穴または溝と穴の両方」を意味する場合に、単に「溝等」と記載する場合がある。
絶縁性組成物上の溝等は、エッチング等による形成後、その表面が親水性になることが多く、大気開放すればその表面にHOが吸着したり、内部に多孔があれば、その多孔内にHOが吸蔵される。そこで、その上に直接導体を積層すると、上述のごとく絶縁性組成物が劣化する。ここで、「絶縁性組成物の劣化」とは、上述のごとく、絶縁性組成物上に溝や穴を作製する場合に、HOの吸着または吸蔵により、配線間リーク(リーク電流)が増大したり、バリアメタルの酸化を惹き起こしたり、配線メタルの腐食や絶縁膜中への滲みだしを起こしたりして、結果的にリーク電流が増大することを意味する。この場合の、絶縁性組成物を構成する材料の典型例は、多孔を有することの多いSiOCH含有材料であるが、本発明はSiOCH含有材料を使用する場合に限定されるわけではない。
この絶縁性組成物の劣化は、上記の窒素含有絶縁膜の生成でも不十分である。これに対し、フッ素含有組成物を絶縁性組成物と導体との間に挟み込むと、導体との接触面が疎水性になり、HOの吸着や吸蔵を大幅に抑制できる。しかも、フッ素含有組成物は誘電率が小さいため、系全体の誘電率を悪化させることはない。
しかしながら、フッ素含有組成物を絶縁性組成物と直接接触させると、フッ素含有組成物中のフッ素が絶縁性組成物中へ拡散し、その中にあるHOと反応してHFを生じて、絶縁性組成物中にボイドを生じさせるという問題がある。これはリーク電流を招く。たとえば、SiOCH系多孔膜に接してフッ素含有組成物を形成すると、この多孔を介してF原子の拡散がし易くなり、ボイド形成が促進されやすい。なお、この場合の「ボイド」は「多孔」における空孔よりは遙かに大きい空孔を意味する。具体的には、本発明で「多孔」と言う場合の空孔直径の平均値は、たとえば数nm〜10nmの範囲にあるが、「ボイド」と言う場合の空孔直径の平均値は、たとえば数十nm以上の範囲にある。
絶縁性組成物を窒化してなる窒素含有組成物を絶縁性組成物とフッ素含有組成物との間に挟むとこの問題を回避することができることが判明した。この構造を採用すれば、絶縁性組成物中にボイドを形成することなく、HOの吸着や吸蔵を大幅に抑制できる。
本発明に係る絶縁性組成物はどのような用途に使用されるものであってもよいが、特に、LSIにおける信号送受信の高速化に対応する意味から、配線やビアを埋設するための絶縁層の用途に使用されるものであることが好ましい。
本発明に係る絶縁性組成物を形成する材料の観点からは、上記の意味から、その比誘電率が3.8以下の材料を含むことが好ましく、2.7以下の材料を含むことが更に好ましい。
また、水分との相互作用の観点からは、この絶縁性組成物上の溝、穴または溝と穴の両方の表面が水分を吸着し得る場合、とりわけ、表面にOH基を有する場合、更に具体的にはこの絶縁性組成物がSiO結合を有する場合には、本発明の効果がより大きくなり、好ましい。また、形状的には、この絶縁性組成物が多孔を有する場合には、本発明の効果がより大きくなり、好ましい。
絶縁性組成物上の溝等の表面が水分を吸着し得るかどうかや、絶縁性組成物上の溝等の表面がOH基を有するものであるかどうかは、溝等を有する表面絶縁性組成物を、たとえば水分の多い雰囲気中に置き、あるいは水中に浸漬して取り出し、水分をふき取り、通常の環境下にしばらく(たとえば数時間)放置した後に、溝等の形成前の絶縁性組成物の表面に較べて水分が増大し、あるいは、表面にあるOH基が増大したことを、赤外分光法等により表面観察することで確認することができる。
しかしながら、上記の方法によらず、絶縁性組成物上に溝等を形成し、その上に直接導体を形成した場合に、溝等の形成のための工程やそれに伴う工程(たとえば、アッシング、洗浄、乾燥)を経た結果、誘電率の悪化、ボイドの発生、配線間リーク(リーク電流)の増大、バリアメタルの酸化、配線メタルの腐食または配線メタルの層間絶縁膜中への滲みだし等が生じる場合に、絶縁性組成物上の溝等の表面が水分を吸着し得るものである条件や、絶縁性組成物上の溝等の表面がOH基を有するものである条件が満たされたと考えることもできる。
絶縁性組成物がSiO結合を有するかどうかは、溝等の形成前の絶縁性組成物を赤外分光法等により観察することで確認することができる。
本発明に係る絶縁性組成物を形成する材料は、具体的には、適用される技術分野で公知の材料から適宜選択することができる。このような絶縁膜用材料としては、ケイ素と酸素とを主成分とする公知の絶縁膜形成用材料、ケイ素と酸素と炭素とを主成分とする公知の絶縁膜形成用材料、または、ケイ素と酸素と炭素と窒素とを主成分とする公知の絶縁膜形成用材料、有機系の公知の絶縁膜形成用材料を挙げることができる。
ケイ素と酸素とを主成分とする絶縁膜は、SiO系絶縁膜ということもでき、SiOに近い原子組成割合のものを例示できる。このような組成としては、具体的には、たとえば、ナノクラスタリングシリカ(NCS:Nanoclustering Silica:比誘電率は2.25)、メチル基含有SiO(メチルシルセスキオキサン:MSQ)、ハイドロシリセスキオキサン(HSQ)等が知られている。
ケイ素と酸素と炭素とを主成分とする絶縁膜形成用材料としては、たとえば、原料としてケイ素と炭素とを主鎖に含むポリカルボシランや主鎖に酸素も含むポリカルボキシシランを使用して作製されるものが知られているが、その他任意の原料から作製されたものでもよい。
更に、SiOC含有材料{たとえばCVD(化学的気相成長法)による、カーボンドープのSiO:比誘電率は約3.3〜3.5程度}、SiOCH含有材料{たとえばCVDによるBlack Diamond(Applied materials製):比誘電率は約2.4〜3.3程度}等が知られている。
また、ケイ素と酸素と炭素と窒素とを主成分とする絶縁膜形成用材料としては、SiOCHN含有材料(たとえばCVDによるSiCN:比誘電率は約4.0〜4.8程度)等が知られている。
なお、SiOC含有材料とは、主にSiとOとCとからなる材料を意味し、SiOCH含有材料とは、主にSiとOとCとHとからなる材料を意味し、SiOCHNとは、主にSiとOとCとHとNとからなる材料を意味する。ここで、「主に」とは、その他の元素が10重量%以上含まれないことを意味する。
有機系の公知の絶縁膜形成用材料には、ポリイミド系材料、Silk(Dow Chemical),FLARE(Honeywell)等が知られている。
低誘電率の観点からは、これらの絶縁性組成物形成用材料から形成される絶縁性組成物は比誘電率が3.8以下であるものが好ましく、2.7以下であるものが更に好ましい。
水分との相互作用の観点からは、ケイ素と酸素とを主成分とする材料、ケイ素と酸素と炭素とを主成分とする材料または、ケイ素と酸素と窒素とを主成分とする材料を使用する場合に本発明を適用することが好ましく、SiO系材料、SiOC含有材料、SiOCH含有材料またはSiOCHN含有材料を使用する場合に本発明を適用することがより好ましい。本発明は、絶縁性組成物がSiOCH含有材料を含んでなる場合に適用することがとりわけ好ましい。
本発明に係る「絶縁性組成物上の溝、穴または溝と穴」は、どのような方法により形成された場合にでも、本発明を適用し得るが、配線溝やビア穴を形成するためには、ドライエッチングが多用されており、またウエットエッチングの使用も増加しており、これらの方法が適用される場合に、絶縁膜の劣化が問題になることが多いので、これらの溝等がドライエッチングやウエットエッチングにより形成されたものであることが好ましい。ドライエッチングには、アッシングや洗浄操作が付随し、ウエットエッチングには洗浄操作が付随することが多いが、溝等の形成には、これらの付随する操作も含めて考えることができる。
用途との観点からは、溝が配線用溝であり、穴がビア穴である場合が好ましい。このような場合の典型例は、上記構造体が、ビアを含んでいてもよい配線層である場合である。
本発明に係る「絶縁性組成物を窒化してなる窒素含有組成物」は、絶縁性組成物の表面部分における窒素の含有量を何らかの方法で増大させることによって得られる組成物を意味する。窒素が含有されていることは公知の方法{たとえばXPS(X線電子分光法)やSIMS(二次イオン質量分析法)}で容易に確認することができる。
フッ素の通過を抑制できる効果が得られる限り、窒素の含有量については特に制限はないが、一般的には10〜1000重量ppmの範囲にあることが好ましい。10重量ppm未満ではフッ素の通過を抑制できる効果が不十分であることが多く、1000重量ppmを越えても特段の改良効果が見られないことが多い。なお、絶縁性組成物が既に窒素を含有している場合には、その窒素を含めて含有量を判断することが好ましい。
この「表面部分」の厚さについては、フッ素の通過を効果的に阻止できる限り、特に制限はないが、一般的には、5nm以上あることが好ましい。なお、絶縁性組成物の表面部分における窒素の含有量を増大させることは、元の絶縁性組成物に窒素が含まれていることを排除するものではない。
本発明に係る「絶縁性組成物を窒化してなる窒素含有組成物」を作製する方法、言い換えれば、絶縁性組成物の表面部分における窒素の含有量を何らかの方法で増大させる具体的方法は、公知の方法から任意に選択することができる。窒素を含む材料を使用したプラズマ照射によるドーピングを好ましく挙げることができる。この結果、窒素や窒素を含む残基が直接絶縁性組成物の表面部分に化学結合する場合や、窒素を含む化合物が絶縁性組成物の表面部分にとどまる場合が考えられるが、本発明の効果が得られる限り、そのいずれであってもかまわない。このようなプラズマ照射には、具体的には、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを挙げることができる。このようにして、本発明に係る絶縁性組成物の溝等の上に本発明に係る窒素含有組成物を層として形成することができる。なお、本発明の趣旨に反しない限り、プラズマ照射には上記以外の物質を共存させてもよい。
本発明に係るフッ素含有組成物とは、フッ素を化学結合の一部として含有する組成物を意味し、公知の組成物から適宜選択することができる。この組成物には、単一の化合物も含まれる。一般的には高分子量体(たとえばポリマー)であるが、それ以外であってもよい場合もある。
本発明に係るフッ素含有組成物は、フッ素と炭素とを含み、好ましくは主にこれらよりなり、より好ましくはこれらのみからなるか、フッ素と炭素と水素とを含み、好ましくは主にこれらよりなり、より好ましくはこれらのみからなるものであることが多いが、これらに限られるわけではない。この場合における「主として」は、「この組成物により得られる疎水性の低下が本発明の効果を損なわない程度」である範囲を意味する。
このようなフッ素含有組成物は、
CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、
CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガス
を使用したプラズマ照射により形成し得る。
CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガスを使用したプラズマ照射により形成することが好ましい。いずれにせよ、何らかの形態で水素を共存させることが好ましい。このようにして、本発明に係る窒素含有組成物の上に本発明に係るフッ素含有組成物を層として形成することができる。
この場合、「CF系化合物」とは、「フッ素と炭素とよりなる化合物」を意味し、「CHF系化合物」とは、「フッ素と炭素と水素とよりなる化合物またはフッ素と炭素と酸素と水素とよりなる化合物」を意味する。
疎水性の効果が得られる限り、フッ素含有組成物におけるフッ素の含有量については特に制限はないが、一般的には100重量ppm以上であることが好ましい。100重量ppm未満では疎水性の効果が不十分であることが多い。この場合のフッ素含有組成物の層厚さには特に制限はないが、一般的には、5nm以上あることが好ましい。
この場合のCHF系化合物、CF系化合物、および炭化水素の種類には特に制限はなく、公知の化合物から適宜選択することができるが、使用環境でガス状態になるものが好ましい。具体的には、CHF系化合物として、炭素が1〜5の炭化水素でその水素の一部がフッ素で置換されたものやその中に1個以上のエーテル結合を含むものを、CF系化合物として、炭素が1〜5の炭化水素でその水素の全てがフッ素で置換されたものを、挙げることができる。上記CHF系化合物、CF系化合物と共に説明された炭化水素としては、典型的には、C(xは1〜5の間の整数であり、y=2x+2、y=2xまたはy=2x−2)を挙げることができる。
なお、上記の「含んでなるガス」には、本発明の趣旨に反しない限り、上記以外の物質を含めてもよい。たとえば、不活性ガスを共存させて成膜速度を調整する場合がこれに該当する。
本発明に係る「導体」は、電気的に導体である物体を意味する。この導体に関しては特に制限はなく、公知の導体から適宜選択することができる。典型的には、バリアメタルと配線用金属との組み合わせやバリアメタルとビア用金属との組み合わせである。これらは、公知の方法で作製することができる。ただし、バリアメタルがない場合や、バリアメタル、配線用金属、ビア用金属以外の要素を組み入れた導体の場合も本発明の範疇に属し得る。
この場合のバリアメタルと配線用金属とビア用金属についても、特に制限はなく、公知の導体から適宜選択することができる。バリアメタルとしてはTiN,Ta,Ti,TaNを挙げることができ、配線用金属としてはCu,Alを挙げることができ、ビア用金属としてはW,Cu,カーボンナノチューブ(CNT)を挙げることができる。
本発明に係る構造体は、どのような用途に供するものでもよく、また、どのような形態のものでもよいが、特に、LSIにおける信号送受信の高速化に対応する意味から、配線やビアを埋設するための絶縁層であることが好ましい。
<半導体装置の製造方法>
本発明に係る半導体装置の製造方法には、絶縁性組成物上の溝、穴または溝と穴の両方に、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射し、その上にフッ素含有組成物と導体とをこの順に形成させるステップが含まれる。Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射することにより、絶縁性組成物上の溝等に、この絶縁性組成物を窒化してなる窒素含有組成物を形成することができ、その上にフッ素含有組成物と導体とがこの順に積層させることにより、絶縁性組成物、窒素含有組成物、フッ素含有組成物および導体からなる積層状態の構造体を得ることができる。
従って、上記の半導体装置の発明態様について説明したのと同様な機構で、半導体装置の製造方法にこのステップを含めることにより、絶縁層への吸湿や絶縁層を通過する水分の配線層やビアへの悪影響を抑制でき、その結果、誘電率の上昇、配線金属の腐食、配線金属の層間絶縁膜中への滲みだし、リーク電流の増大等の問題のいずれかまたは全てを抑制できる絶縁層を備えた半導体装置を製造することができ、これにより、低誘電率で信頼性の高い半導体装置を実現することができる。
上記ステップにおいて、溝等の作製には、ドライエッチグを使用でき、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせの照射やフッ素含有組成物の形成にはプラズマ照射を採用することができる。従って、これらの処理の少なくとも二つまたは前部を同一プラズマ照射装置内で行うことが好ましい。
なお、本発明に係る半導体装置の製造方法において、各用語の持つ意味、属性、好ましい形態等については、上記半導体装置の発明について述べたと同様に考えることができる。
本発明に係る構造体を多層配線構造に利用する場合には、本発明に係る構造体中の導体とその下方にある導体とを電気的に接続させるため、本発明に係る構造体中に導体を埋め込む前に、本発明に係る構造体中の導体の下方に位置するフッ素含有誘組成物、窒素含有組成物およびその他の層を除去する必要がある。この除去には、公知の任意の方法を採用することができるが、フッ素含有誘組成物と窒素含有組成物との積層構造に損傷を与えないためには、壁面への照射を避け、底面を選択的に照射する異方性エッチングが好ましく、例えば、配線層底部のフッ素含有組成物の溝、穴または溝と穴の両方に、N,H混合ガスのプラズマによる異方性エッチングを施すことが好ましい。
次に本発明の実施例および比較例を詳述する。なお、次の評価を行った。
(比誘電率、リーク電流)
低抵抗Si基板上に絶縁性組成物を成膜後、金電極をメタルマスクで成膜し、上下間でLCRメータで比誘電率を半導体パラメータアナライザで。リーク電流を測定した。
(HO脱ガス量)
TDS(昇温脱離マススペクトロスコピー)で昇温しながら、マススペクトルで定性、定量分析を行った。
絶縁膜における、吸着HOや吸蔵HOの多寡を示す指標として、HO脱ガス量の多寡を測定した。すなわち、HO脱ガス量が多いときには、HO脱ガス量が少ないときに較べ、配線金属の腐食、配線金属の層間絶縁膜中への滲みだし、リーク電流の増大等の問題がより生じやすいと考えることができる。
[例1]
本発明の効果を示す測定結果を実施例をあげて説明する。
(1)Si基板上に、本発明に係る絶縁性組成物に相当するSiOCH系層間絶縁膜をCVD法で300nm成膜した。これをサンプル(a)と称する。
(2)サンプル(a)にCFプラズマでエッチングを行い膜厚を150nmとした。これをサンプル(b)と称する。
(3)このエッチングチャンバー内で、Nプラズマを導入し、サンプル(b)の表面に、本発明に係る窒素含有組成物に相当する窒化層を形成した。これをサンプル(c)と称する。
(4)同一チャンバー内にCHFプラズマを導入して、サンプル(c)の表面に、本発明に係るフッ素含有組成物に相当するフッ素含有ポリマー層を表面に形成した。これをサンプル(d)と称する。
(5)上記(1),(2)までを同様に行い、その後、(3)を実施せず、(4)を行った。これをサンプル(e)と称する。
(6)これらサンプル(a)〜(e)について、比誘電率、リーク電流、HO脱ガス量を測定した。この結果を図1〜3に示した。
これらの図より、フッ素含有ポリマー層と窒化層との2層を設けることで、比誘電率の上昇が抑えられ、リーク電流の増大を抑制でき、HO脱ガス量を減少させることができることが理解される。すなわち、これらの結果は、上記サンプル(d)の構造を半導体装置の要素として配線層に適用した場合や、上記(a)〜(d)のステップを半導体装置の製造に応用した場合に、配線の信頼性向上に寄与するところが大きいことを意味している。
[例2]
本例では、本発明に係る構造体に該当する配線層の作製方法について説明する。
まず、層間絶縁膜のドライエッチングによる配線溝形成方法について、図4を参照して説明する。
(1)トランジスタを有したSi基板1上に、プラズマCVD法により、エッチストッパとしてSiC膜2を50nm成膜する(図4,a)。
(2)次に、CVD法により絶縁膜(たとえばSiOCH膜)3を300nm成膜する(図4,b)。
(3)この上に、CVD法でハードマスクとしてSiO膜4を50nm成膜する(図4,c)。
(4)次に、フォトリソグラフィとドライエッチングとにより配線溝の形状に加工する(図4,d)。
(5)次に、CFプラズマにより配線溝構造を形成する(図4,e)。この場合における配線溝の壁部5が、本発明に係る「絶縁膜が劣化」する部分になる。
次に、本発明に係るフッ素含有ポリマー層と窒化層との2層構造を形成し、その後、Cuの埋め込み配線を形成する方法について図5を参照して説明する。
(6)上記(5)で形成された配線溝の上にNプラズマ処理またはNHプラズマ処理を行い、窒化層6を形成する(図5,a)。
(7)この上でCHFプラズマを放電させ、フッ素含有ポリマー層7を形成する(図5,b)。
(8)次にN,Hの混合ガスによる異方性エッチングにより、底部のフッ素含有ポリマー層と窒化層6とを除去する(図5,c)。
(9)更に、SiC2を選択的に除去して、上部の配線層9を形成した場合に下部配線とのコンタクトが可能なようにし、バリアメタル8(たとえばTa製)をスパッタにより成膜後、溝内にCuを電解メッキ法で形成し、CMP法により余剰分を削って、平坦化し、配線層9を形成する(図5,d)。
このようにして、本発明に係る構造体を適用した配線層を得ることができる。
なお、上記に開示した内容から、下記の付記に示した発明が導き出せる。
(付記1) 絶縁性組成物上の溝、穴または溝と穴の両方に、当該絶縁性組成物を窒化してなる窒素含有組成物とフッ素含有組成物と導体とがこの順に積層されてなる構造体を含む半導体装置。
(付記2) 前記溝、穴または溝と穴の両方がドライエッチングまたはウエットエッチングにより形成されたものである、付記1に記載の半導体装置。
(付記3) 前記溝が配線用溝であり、前記穴がビア穴である、付記1または2に記載の半導体装置。
(付記4) 前記構造体が、ビアを含んでいてもよい配線層である、付記3に記載の半導体装置。
(付記5) 前記溝、穴または溝と穴の両方の表面が水分を吸着し得る、付記1〜4のいずれかに記載の半導体装置。
(付記6) 前記溝、穴または溝と穴の両方の表面がOH基を有する、付記1〜5のいずれかに記載の半導体装置。
(付記7) 前記絶縁性組成物がSiO結合を有する、付記1〜6のいずれかに記載の半導体装置。
(付記8) 前記絶縁性組成物がSiOCH含有材料を含んでなる、付記1〜7のいずれかに記載の半導体装置。
(付記9) 前記絶縁性組成物が多孔を有する、付記1〜8のいずれかに記載の半導体装置。
(付記10) 前記絶縁性組成物が、比誘電率が3.8以下の材料を含む、付記1〜9のいずれかに記載の半導体装置。
(付記11) 前記窒素含有組成物が、前記絶縁性組成物上の溝、穴または溝と穴の両方に、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射して得られるものである、付記1〜10のいずれかに記載の半導体装置。
(付記12) 前記フッ素含有組成物が、
CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、
CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガス
を使用したプラズマ照射により得られるものである、付記1〜11のいずれかに記載の半導体装置。
(付記13) 絶縁性組成物上の溝、穴または溝と穴の両方に、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射し、その上にフッ素含有組成物と導体とをこの順に形成させるステップを含む半導体装置の製造方法。
(付記14) 前記フッ素含有組成物の形成を、
CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、
CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガス
を使用したプラズマ照射により行う、付記13に記載の半導体装置の製造方法。
(付記15) 前記の、溝、穴または溝と穴の両方の形成、
前記の、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせの照射、および、
前記の、CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガスを使用したプラズマ照射
を、同一プラズマ照射装置内で行う、付記14に記載の半導体装置の製造方法。
(付記16) 前記溝、穴または溝と穴の両方がドライエッチングまたはウエットエッチングにより形成されたものである、付記13〜15のいずれかに記載の半導体装置の製造方法。
(付記17) 前記溝が配線用溝であり、前記穴がビア穴である、付記13〜16のいずれかに記載の半導体装置の製造方法。
(付記18) 前記溝、穴または溝と穴の両方の表面が水分を吸着し得る、付記13〜17のいずれかに記載の半導体装置の製造方法。
(付記19) 前記溝、穴または溝と穴の両方の表面が表面にOH基を生じ得る、付記13〜18のいずれかに記載の半導体装置の製造方法。
(付記20) 前記絶縁性組成物がSiOCH含有材料を含んでなる、付記13〜19のいずれかに記載の半導体装置の製造方法。
SiOCH系層間絶縁膜の処理条件と誘電率との関係を示す図である。 SiOCH系層間絶縁膜の処理条件リーク電流との関係を示す図である。 SiOCH系層間絶縁膜の処理条件とHO脱ガス量との関係を示す図である。 層間絶縁膜のドライエッチングによる配線溝形成方法について説明する模式図(横断面図)である。 層間絶縁膜のドライエッチングによる配線溝形成後に、本発明に係るフッ素含有ポリマー層と窒化層との2層構造を形成し、その後、Cuの埋め込み配線を形成する方法について説明する模式図(横断面図)である。
符号の説明
(図面の説明)
1 Si基板
2 SiC膜
3 絶縁膜
4 SiO
5 配線溝の壁部
6 窒化層
7 フッ素含有ポリマー層
8 バリアメタル
9 配線層

Claims (6)

  1. 多孔を有する絶縁性組成物上の溝、穴または溝と穴の両方に、当該絶縁性組成物を窒化してなる窒素含有組成物とフッ素含有組成物と導体とがこの順に積層されてなり、前記窒素含有組成物を前記絶縁性組成物と前記フッ素含有組成物との間に挟み込んだ構造体を含む半導体装置。
  2. 前記溝、穴または溝と穴の両方がドライエッチングまたはウエットエッチングにより形成されたものである、請求項1に記載の半導体装置。
  3. 前記溝、穴または溝と穴の両方の表面がOH基を有する、請求項1または2に記載の半導体装置。
  4. 前記絶縁性組成物がSiOCH含有材料を含んでなる、請求項1〜3のいずれかに記載の半導体装置。
  5. 多孔を有する絶縁性組成物上の溝、穴または溝と穴の両方に、Nプラズマ、NHプラズマ、NOプラズマまたはこれらの任意の組み合わせを照射し、その上にフッ素含有組成物と導体とをこの順に形成させ、前記窒素含有組成物を前記絶縁性組成物と前記フッ素含有組成物との間に挟み込むステップを含む半導体装置の製造方法。
  6. 前記フッ素含有組成物の形成を、
    CHF系化合物とCF系化合物との少なくともいずれか一方を含むガス、あるいは、
    CHF系化合物とCF系化合物との少なくともいずれか一方を含み、かつ、炭化水素と水素ガスとの少なくともいずれか一方を含むガス
    を使用したプラズマ照射により行う、請求項5に記載の半導体装置の製造方法。
JP2007041572A 2007-02-22 2007-02-22 半導体装置およびその製造方法 Expired - Fee Related JP5076545B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007041572A JP5076545B2 (ja) 2007-02-22 2007-02-22 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007041572A JP5076545B2 (ja) 2007-02-22 2007-02-22 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2008205324A JP2008205324A (ja) 2008-09-04
JP5076545B2 true JP5076545B2 (ja) 2012-11-21

Family

ID=39782473

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007041572A Expired - Fee Related JP5076545B2 (ja) 2007-02-22 2007-02-22 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP5076545B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101692953B1 (ko) * 2010-07-09 2017-01-05 삼성전자주식회사 이미지 센서 및 그 제조 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10125783A (ja) * 1996-10-15 1998-05-15 Sony Corp 半導体装置の製造方法
JP2000174019A (ja) * 1998-12-01 2000-06-23 Fujitsu Ltd 半導体装置及びその製造方法
JP2002353308A (ja) * 2001-05-28 2002-12-06 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2008205324A (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US7968451B2 (en) Method for forming self-assembled mono-layer liner for Cu/porous low-k interconnections
KR101092704B1 (ko) 다공성 물질 및 다공성 물질을 특성화하는 방법 및 시스템
JP5204370B2 (ja) 半導体装置およびその製造方法
US20060276029A1 (en) Semiconductor device and method for manufacturing same
KR100887225B1 (ko) 반도체 디바이스의 제조 방법
JP2006253504A (ja) 半導体装置およびその製造方法
US7579277B2 (en) Semiconductor device and method for fabricating the same
US7795133B2 (en) Semiconductor device and method of manufacturing the same
US8440579B2 (en) Re-establishing surface characteristics of sensitive low-k dielectrics in microstructure device by using an in situ surface modification
US20060099802A1 (en) Diffusion barrier for damascene structures
JP2009182000A (ja) 半導体装置およびその製造方法
US8390135B2 (en) Semiconductor device
JP5076545B2 (ja) 半導体装置およびその製造方法
JP2013143392A (ja) 多孔質膜の製造方法及び半導体装置の製造方法
JP5396837B2 (ja) 半導体装置の製造方法
JP4335932B2 (ja) 半導体装置製造およびその製造方法
Ming et al. Preparation of porous ultra low k films using different sacrificial porogen precursors for 28 nM technological node
JP5200436B2 (ja) 半導体装置の製造方法
JP2011077468A (ja) 半導体装置の製造方法および半導体装置
JPWO2007142172A1 (ja) 多層配線製造方法と多層配線構造と多層配線製造装置
KR20130014608A (ko) 반도체 장치 및 그 제조 방법
JP2007266460A (ja) 半導体装置およびその製造方法
JP2004253780A (ja) 半導体装置およびその製造方法
JP2009094123A (ja) 半導体装置の製造方法
JP2005142433A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091110

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120517

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120731

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120813

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150907

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees