JP2008166458A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2008166458A JP2008166458A JP2006353627A JP2006353627A JP2008166458A JP 2008166458 A JP2008166458 A JP 2008166458A JP 2006353627 A JP2006353627 A JP 2006353627A JP 2006353627 A JP2006353627 A JP 2006353627A JP 2008166458 A JP2008166458 A JP 2008166458A
- Authority
- JP
- Japan
- Prior art keywords
- film
- atmosphere
- heat treatment
- wiring
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】バリア膜にTaを用いたCu配線構造において、配線欠落を防止し、配線の信頼性を向上させる。
【解決手段】Cu配線を有する半導体装置の製造方法を、シリコン基板101上のシリコン酸化膜104に開口した配線溝106の内面を覆うバリア膜107を形成する第1の工程と、バリア膜107上に銅膜(Cuスパッタ膜108,Cuメッキ膜109)を形成する第2の工程と、前記銅膜を熱処理する第3の工程と、前記第3の工程の後に基板面の配線溝106外の銅膜を除去する第4の工程とを有し、前記第3の工程では、前記銅膜の熱処理を実質上酸素を含まない雰囲気中で行い、熱処理終了後も前記第4の工程の開始時まで前記銅膜を実質上酸素を含まない雰囲気中に保持するものとする。
【選択図】図1
【解決手段】Cu配線を有する半導体装置の製造方法を、シリコン基板101上のシリコン酸化膜104に開口した配線溝106の内面を覆うバリア膜107を形成する第1の工程と、バリア膜107上に銅膜(Cuスパッタ膜108,Cuメッキ膜109)を形成する第2の工程と、前記銅膜を熱処理する第3の工程と、前記第3の工程の後に基板面の配線溝106外の銅膜を除去する第4の工程とを有し、前記第3の工程では、前記銅膜の熱処理を実質上酸素を含まない雰囲気中で行い、熱処理終了後も前記第4の工程の開始時まで前記銅膜を実質上酸素を含まない雰囲気中に保持するものとする。
【選択図】図1
Description
本発明は半導体装置の製造方法に関し、特に銅配線を用いた半導体装置の製造方法に関する。
近年、半導体集積回路装置(以下、半導体装置という)の高集積化、高機能化、及び高速化に伴って、配線材料に銅(以下、Cuと記す)が用いられている。Cu配線の形成には、ドライエッチング法によるパターン化が困難なことから、層間絶縁膜に溝を形成し、Cuで埋め込み、不要部分のCuをCMP(Chemical Mechanical Polishing)などの平坦化技術で除去するダマシン方法が多く使用されている。
層間絶縁膜としては主にシリコン酸化膜(SiO2膜)が用いられるが、Cuはシリコン酸化膜に拡散して配線抵抗の増大や配線リークを生じるため、溝にCuの拡散を防止するバリア性のある薄膜を形成する方法がとられている。Cu拡散防止膜としては、様々な膜が検討されており、バリア性、密着性の観点からは、タンタル(以下、Taと記す)系の膜が利用されている。
溝のCu埋め込みは、Cuスパッタ膜、次に電解メッキ法によるCuメッキ膜を形成することで行われている。電解メッキ法で成膜したCuメッキ膜は、比抵抗が2.4μΩ・cmとバルクCu(1.72μΩ・cm)に比べて高く、結晶粒径も小さいためEM(Electric Migration)耐性が低いので、250℃〜400℃程度で熱処理する方法がとられている。このようにすることにより、比抵抗を1.9μΩ・cm(20℃)程度にまで低減可能であること、同時に粒成長が起こってEM耐性が向上することが知られている。
しかし、非特許文献1において、Fusen Chenらは、Ta上にCuを成膜して熱処理を行うとCu/Ta界面にTaの酸化層が形成され、特に600℃で圧力3×10−3torrのAr雰囲気中で熱処理した場合には、Cuのグレインに沿ってTaの酸化層が観察されると報告している。かかるTaの酸化を引き起こす酸素は、外気からCuのグレインを通って供給されると考察している。
したがって、Cu配線の形成に際してCu拡散防止膜にTaを用いた場合には、熱処理によって、Cu/Ta界面のTaが酸化されてしまう。一方、Cu拡散防止膜のTaが酸化された状態でCu膜の研磨を行うと、Cuのグレインに沿ってCu膜が剥がれ、配線欠陥になり易いことが知られている。このため、熱処理時のTaの酸化を防止することでCu配線の欠落を抑制する技術が提案されている。
図4に特許文献1に開示された方法を示す。図4(a)に示すように、トランジスタ部(不図示)とコンタクト(不図示)を形成したシリコン基板101上に、シリコン酸化膜(SiO2膜)からなる絶縁膜102と、SiN膜、SiON膜などのエッチングストッパ膜103と、配線溝を形成するためのシリコン酸化膜からなる層間絶縁膜104とを順次に成膜する。
次に、図4(b)に示すように、層間絶縁膜104の上にフォトレジスト105を塗布形成し、露光現像し、パターニングした後、これをマスクとして層間絶縁膜104をエッチングして、図4(c)に示す配線溝106形成する。
この配線溝106の形成されたシリコン基板101に、図4(d)に示すように、Ta系のバリア膜107をスパッタ法でスパッタし、その上にCuスパッタ膜108をスパッタし、さらにその上に、図4(e)に示すようにCuメッキ膜109を電解メッキ法で成膜する。
次に、図4(f)に示すように、Cuメッキ膜109上に、バリア膜107のTaが熱処理時に酸化されるのを防止するための酸素拡散防止膜110であるSiN膜をプラズマCVD法により形成する。
続いて、250℃〜400℃程度の温度で熱処理を行う。この際に、上記の酸素拡散防止膜110が存在することで、熱処理時の雰囲気中に存在する酸素がCuのグレインに沿ってCu中を拡散してCu/Ta界面のTaを酸化するのを防止または抑制できる。
次に、図4(g)に示すように、層間絶縁膜104の表面が露出するまで化学機械研磨(CMP)法にて平坦化する。このことにより、Cu(Cuスパッタ膜108,Cuメッキ膜109)を配線溝106に埋め込んだCu埋め込み配線が形成される。
最後に、シリコン基板101を洗浄乾燥した後に、図4(h)に示すように、SiN膜111等のCu酸化保護膜をプラズマCVD法で全面に成膜することで、Cu埋め込み配線を有する構造が実現される。
Thin Solid Films,‘Oxidation of Ta diffusion barrier layer for Cu metallization in thermal annealing’Fusen Chen et al., 388(2001), PP27-33 特開2004−146519公報
Thin Solid Films,‘Oxidation of Ta diffusion barrier layer for Cu metallization in thermal annealing’Fusen Chen et al., 388(2001), PP27-33
しかしながら、上述したようにCuメッキ膜109上に酸素拡散防止膜110を形成すると、熱処理時にCuスパッタ膜108,Cuメッキ膜109中のボイド・不純物などのアニールアウトが妨げられて、膜中に残留し、信頼性の低下を来たすことがある。
また熱処理終了後であっても、酸素を含む雰囲気中に放置されると、熱処理で成長したCu結晶粒の境界(グレインバウンダリー)に沿って酸素が拡散して、バリア膜107のTaの酸化が進行し、Cu配線の欠落を来たすことがある。
本発明は上記問題を解決するもので、バリア膜にTaを用いたCu配線構造において、配線欠落を防止し、配線の信頼性を高めることを目的とする。
上記課題を解決するために、本発明の半導体装置の製造方法は、半導体基板上の絶縁膜に開口した配線溝の内面を覆うバリア膜を形成する第1の工程と、前記バリア膜上に銅膜を形成する第2の工程と、前記銅膜を熱処理する第3の工程と、前記第3の工程の後に基板面の前記配線溝外の銅膜を除去する第4の工程とを有し、前記第3の工程では、前記銅膜の熱処理を実質上酸素を含まない雰囲気中で行い、熱処理終了後も前記第4の工程の開始時まで前記銅膜を実質上酸素を含まない雰囲気中に保持することを特徴とする。ここで、配線溝なる語句は、配線となる溝だけでなくコンタクトホールも包含する。銅膜を除去するためには、化学的機械研磨法、エッチング法などを使用することができる。
第3の工程における雰囲気中の酸素濃度は100ppm以下であるのが好ましい。熱処理時および熱処理終了後のそれぞれの雰囲気は、窒素雰囲気と水素雰囲気と減圧雰囲気との内の同一または異なる雰囲気であってよい。そのためには、熱処理時および熱処理終了後に半導体基板を収容する容器を密封可能な構造とし、この容器内を実質上酸素を含まない雰囲気に維持するのが都合よい。好ましくは、半導体基板を収容した容器を、この容器内と同一または異なる実質上酸素を含まない雰囲気中で保存する。
本発明によれば、銅膜を実質上酸素を含まない雰囲気中で熱処理し、熱処理後も実質上酸素を含まない雰囲気中で保存することにより、膜外の酸素が熱処理で生成する銅のグレインに沿って拡散するのを抑制できるので、酸素の拡散に起因する銅膜/バリア膜界面のバリア膜成分の酸化を抑制し、密着性を保つことが可能となる。その結果、銅膜の研磨を行う際の剥がれ、それによる銅配線の欠陥発生を防止することができ、銅配線の信頼性の向上を図ることができる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
図1は本発明の一実施形態の半導体装置の製造方法を工程順に示す断面図である。
図1(a)に示すように、トランジスタ部(不図示)とコンタクト(不図示)を形成したシリコン基板101上に、シリコン酸化膜(SiO2膜)からなる絶縁膜102と、SiN膜、SiON膜などのエッチングストッパ膜103と、配線溝を形成するためのシリコン酸化膜からなる層間絶縁膜104とを順次に成膜する。
図1は本発明の一実施形態の半導体装置の製造方法を工程順に示す断面図である。
図1(a)に示すように、トランジスタ部(不図示)とコンタクト(不図示)を形成したシリコン基板101上に、シリコン酸化膜(SiO2膜)からなる絶縁膜102と、SiN膜、SiON膜などのエッチングストッパ膜103と、配線溝を形成するためのシリコン酸化膜からなる層間絶縁膜104とを順次に成膜する。
次に、図1(b)に示すように、層間絶縁膜104の上にフォトレジスト105を塗布形成し、露光現像し、パターニングした後、これをマスクとして層間絶縁膜104をエッチングし、フォトレジスト105を除去して、図1(c)に示す配線溝106形成する。
この配線溝106の形成されたシリコン基板101に、図1(d)に示すように、Ta系のバリア膜107をスパッタ法でスパッタする。バリア膜107は、Taの他、TaとTaを含む合金またはTa系化合物との積層構造などでもよい。たとえば下層から順にTaN/Taとすると、バリア性、密着性を更に向上させることができる。膜厚が薄いとバリア性が不十分となるため20nm程度が好ましい。続いて、Cuスパッタ膜108をスパッタし、さらにその上に、図1(e)に示すようにCuメッキ膜109を電解メッキ法で500〜1000nm程度成膜する。
続いて、250℃以上(250℃〜400℃程度)の温度領域での熱処理(アニール)を30分以上行う。この熱処理中には実質上酸素を含まない雰囲気(以下、無酸素雰囲気という)を維持し、さらに熱処理終了後も無酸素雰囲気を維持する。
このように熱処理中および熱処理終了後とも無酸素雰囲気を保つことで、従来は発生していた、雰囲気中(すなわち膜外)の酸素がCuのグレインに沿ってCu中を拡散するのを抑制することができ、かかる拡散に起因するCu/Ta界面のTaの酸化が防止される。Cuメッキ膜209は露出しているのでボイドや不純物は十分にアニールアウトさせることができる。
次に、図1(f)に示すように、層間絶縁膜104の表面が露出するまで化学機械研磨(CMP)法に代表される平坦化技術にて平坦化する。このことにより、Cu(Cuスパッタ膜108,Cuメッキ膜109)を配線溝106に埋め込んだCu埋め込み配線が形成される。この際に、上記のようにTaの酸化が防止されているため、Cuスパッタ膜108,Cuメッキ膜109の剥がれ、つまりCu配線の欠落は起こり難い。
最後に、シリコン基板101を洗浄乾燥した後、図1(g)に示すように、SiN膜111等のCu酸化保護膜をプラズマCVD法で全面に成膜することで、図2(g)に示すCu埋め込み配線を有する構造が実現される。
上述の実質上酸素を含まない雰囲気(無酸素雰囲気)は、たとえば酸素濃度100ppm以下の雰囲気である。酸素の拡散によるバリアTaの酸化が進行する恐れがあるためそれを抑える目的である。
窒素雰囲気と水素雰囲気と減圧雰囲気のいずれかを好適に使用できる。これらの内で水素雰囲気は水素に還元性があるためTaの酸化防止効果が高い。減圧雰囲気(空気)は100Pa以下であれば酸素濃度100ppm以下を達成できる。たとえば、熱処理時は窒素雰囲気、熱処理終了後は窒素雰囲気または水素雰囲気または減圧雰囲気;熱処理時は水素雰囲気、熱処理終了後は窒素雰囲気または水素雰囲気または減圧雰囲気;熱処理時は減圧雰囲気、熱処理終了後は窒素雰囲気または水素雰囲気または減圧雰囲気、とすることができる。
半導体基板を収容する容器を密封可能な構造とし、容器内を所望雰囲気に維持すればよい。無酸素雰囲気を維持できるのであれば、熱処理時および熱処理終了後に同一容器を用いてもよいし別容器を用いても構わない。
図2は、複数枚の半導体基板1を収容した容器2内に窒素ガス(水素ガス等でもよい)を封入した状態を示す。
容器2は、PP(ポリプロピレン)などで形成された密封容器であり、窒素ガス等が通流されるチャンバーとドッキングされ、容器2内の雰囲気が置換された後にOリング等の手法でシールされる。
容器2は、PP(ポリプロピレン)などで形成された密封容器であり、窒素ガス等が通流されるチャンバーとドッキングされ、容器2内の雰囲気が置換された後にOリング等の手法でシールされる。
図3は、容器2をさらに給排気可能な容器3に入れ、容器3内に窒素ガス(水素ガスでもよい)Gを通流(封入でもよい)している状態を示す。このように窒素雰囲気を二重にするとTaの酸化防止効果がより高い。
なお、半導体基板を収容する容器を給排気可能に構成し、容器内に常時に窒素ガス等を通流するか、あるいは容器内を真空排気するなどの手法で無酸素雰囲気を実現してもよい。
本発明の方法は、銅配線の剥離欠陥を防止できるので、高集積化、高機能化、高速化が進んだ半導体装置の製造に特に有用である。
101:シリコン基板
102:絶縁膜
103:エッチングストッパ膜
104:層間絶縁膜
106:配線溝
107:バリア膜
108:Cuスパッタ膜
109:Cuメッキ膜
110:酸素拡散防止膜
111:SiN膜
102:絶縁膜
103:エッチングストッパ膜
104:層間絶縁膜
106:配線溝
107:バリア膜
108:Cuスパッタ膜
109:Cuメッキ膜
110:酸素拡散防止膜
111:SiN膜
Claims (5)
- 半導体基板上の絶縁膜に開口した配線溝の内面を覆うバリア膜を形成する第1の工程と、前記バリア膜上に銅膜を形成する第2の工程と、前記銅膜を熱処理する第3の工程と、前記第3の工程の後に基板面の前記配線溝外の銅膜を除去する第4の工程とを有し、前記第3の工程では、前記銅膜の熱処理を実質上酸素を含まない雰囲気中で行い、熱処理終了後も前記第4の工程の開始時まで前記銅膜を実質上酸素を含まない雰囲気中に保持することを特徴とする半導体装置の製造方法。
- 第3の工程における雰囲気中の酸素濃度は100ppm以下である請求項1記載の半導体装置の製造方法。
- 熱処理時および熱処理終了後のそれぞれの雰囲気は、窒素雰囲気と水素雰囲気と減圧雰囲気との内の同一または異なる雰囲気である請求項1記載の半導体装置の製造方法。
- 熱処理時および熱処理終了後に半導体基板を収容する容器を密封可能な構造とし、この容器内を実質上酸素を含まない雰囲気に維持する請求項1記載の半導体装置の製造方法。
- 半導体基板を収容した容器を、この容器内と同一または異なる実質上酸素を含まない雰囲気中で保存する請求項4記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353627A JP2008166458A (ja) | 2006-12-28 | 2006-12-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006353627A JP2008166458A (ja) | 2006-12-28 | 2006-12-28 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2008166458A true JP2008166458A (ja) | 2008-07-17 |
Family
ID=39695545
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006353627A Pending JP2008166458A (ja) | 2006-12-28 | 2006-12-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2008166458A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010122781A1 (ja) | 2009-04-21 | 2010-10-28 | シャープ株式会社 | 表示装置 |
-
2006
- 2006-12-28 JP JP2006353627A patent/JP2008166458A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010122781A1 (ja) | 2009-04-21 | 2010-10-28 | シャープ株式会社 | 表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7416985B2 (en) | Semiconductor device having a multilayer interconnection structure and fabrication method thereof | |
JP5501586B2 (ja) | 半導体装置の製造方法 | |
US8278205B2 (en) | Semiconductor device and method for manufacturing the same | |
JP4548280B2 (ja) | 半導体装置の製造方法 | |
JP4567587B2 (ja) | 半導体装置の製造方法 | |
JP2010530129A (ja) | Cmp後のウェーハを洗浄するための熱的方法 | |
TW200811999A (en) | Semiconductor device manufacturing method, semiconductor device manufacturing apparatus, computer program and storage medium | |
JP4638140B2 (ja) | 半導体素子の銅配線形成方法 | |
KR100889401B1 (ko) | 성막 방법, 반도체 장치의 제조 방법, 반도체 장치,프로그램 및 기록매체 | |
JP2010153582A (ja) | 半導体装置の製造方法 | |
JP2004235415A (ja) | 半導体装置の製造方法 | |
KR100361209B1 (ko) | 반도체 소자의 구리 배선 형성 방법 | |
JP2008166458A (ja) | 半導体装置の製造方法 | |
WO2013125449A1 (ja) | 半導体装置の製造方法、記憶媒体及び半導体装置 | |
JP4716323B2 (ja) | Cu配線膜構造物の製造方法 | |
JP4173393B2 (ja) | 半導体装置の製造方法 | |
JP2004327715A (ja) | 多層配線構造の製造方法 | |
JP2009026866A (ja) | 半導体装置及びその製造方法 | |
TW200901322A (en) | Manufacturing method of semiconductor device, and recording medium | |
JP2005072044A (ja) | 配線形成装置 | |
JP4152164B2 (ja) | 半導体装置の製造方法 | |
JP2008147252A (ja) | 半導体装置とその製造方法 | |
JP3592209B2 (ja) | 半導体装置の製造方法 | |
JP4327614B2 (ja) | 半導体装置の製造方法 | |
JPH1022379A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080430 |