JPH01185948A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPH01185948A
JPH01185948A JP1146288A JP1146288A JPH01185948A JP H01185948 A JPH01185948 A JP H01185948A JP 1146288 A JP1146288 A JP 1146288A JP 1146288 A JP1146288 A JP 1146288A JP H01185948 A JPH01185948 A JP H01185948A
Authority
JP
Japan
Prior art keywords
alloy
alloy layer
wiring
electromigration
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1146288A
Other languages
English (en)
Inventor
Kazuhiko Katami
形見 和彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP1146288A priority Critical patent/JPH01185948A/ja
Publication of JPH01185948A publication Critical patent/JPH01185948A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体装置における配線の材質及びその構造
に関する。
〔従来の技術〕
従来の半導体装置において、その配線は、第2図及び、
第3図に示すように、1wt%程度のシリコンを含有す
るアルミニウムーシリコン(以下、Aj−3iと略記す
る。)合金203、あるいは、さらに0.5wt%程度
の銅を含有するアルミニウムーシリコン−8(以下、A
j−3i−Cuと略記する。)合金303のいずれかの
単層により形成されており、その厚さは1μm程度であ
った。
〔発明が解決しようとする課題〕
しかし、前述の技術のAj−3i合金を用いた場合には
、ドライエツチングなどによる配線形成工程における加
工上の問題はないけれども、この配線に大きな電流を流
したときには、電流の流れに沿ってアルミニウム(以下
、A」と略記する。)原子が移動し、そのAj原子が動
き去った跡において配線が断線する、いわゆる“エレク
トロ・マイグレーション”という現象が非常に発生しや
すく、信頼性上大きな問題になっていた。
一方、AJ−3t−Cu合金を用いた場合には、この“
エレクトロ・マイグレーション”防止に対しては非常に
有効であるけれども、下地のシリコン酸化膜302(以
下、5iO7膜と略記する。)との界面近傍にAJ−3
i−Cu合金303中のシリコンが析出し、さらにその
周りに銅が集まっているために、ドライエツチングなど
により配線形成しようとする際に、これらのシリコンお
よび銅を完全に除去するのは非常に困難で、配線間に残
渣として残り、配線間の短絡を引き起こすというような
加工上の問題があった。
そこで、本発明は、このような問題点を解決し7ようと
するもので、その目的とするところは、配線の形成を容
易にし、しかも“エレクトロ・マイグレーション“防止
に対しても充分な効果を発揮するようにすることである
〔課題を解決するための手段〕
本発明の半導体装置は、半導体基板上に形成されたトラ
ンジスター、ダイオード等の素子を相互に接続する配線
として、シリコンを含有するAj合金層と銅を含有する
A5合金層の2層を少なくとも有すし、前記シリコンを
含有するアルミニウム合金層が前記素子と直接接触して
いることを特徴とする。
〔実 施 例〕
第1図は、本発明の実施例における半導体装置の断面図
である。
以下、工程を追いながら、詳細に説明していくことにす
る。
すなわち、シリコン(以下、Siと略記する。)基板1
01上に、絶縁膜として5i07膜102を形成する0
次に、この5in2膜102上に配線層として、先ず、
Siを含有するA1合金として、1wt%のSiを含有
するAJI−3i合金103をスバZり法により0.3
μm形成する。このとき、AN−3i合金103が5i
Oz膜102に形成されたコンタクト・ホールを介して
Si基板101を接続する部分において、A1がSi基
板101中に侵入していくのを防止するためにも1 w
 t%程度のSiを含有していることが不可欠である。
また本実施例においては、Siのみを含有するAN−3
i合金を用いているが、加工上問題にならない程度、す
なわち、O,1wt%以下であれば、鋼を含有していて
も差しつかえない。
次に、このAj−3i合金103上に、引き続き、銅を
含有する合金としてAN−3i−Cu合金104をスパ
ッタ法により0.7μm形成する。#IおよびSiの含
有量は、それぞれ0.5wt%、1.0wt%である。
このとき、銅は“エレク1−口・マイグレーション”を
防止するためにも、必要不可欠であるが、Siについて
は、特に含有している必要はない、スパッタ中に発生す
る熱により、Stは5i02膜102界面に移動し析出
するが、銅は、Siに比べ溶解度が大きいので5i02
膜102界面で析出するようなことはなく、わずかにA
j−3i合金103中に拡散していくものの、はぼ均等
にAJ−3t−Cu合金104中に分布している。この
後、AN−3i−Cu合金104上にレジストパターン
を形成し、これをマスクとして、Al−3i−Cu合金
104およびAj−Si合金103を同時にドライエツ
チングし配線を形成する。このとき、前述の如く、銅は
AJ−3i−Cu合金104中に均等に分布しているた
め、ドライエツチングすることは容易であり、Aj−3
i合金103もまた容易にドライエツチングすることが
でき、S i O2膜102界面に析出しているSiも
残さずに除去できる。このようにして、ドライエツチン
グした後に、レジストを除去すれば、第1図に示すよう
な横道になる。
〔発明の効果〕
以上述べたように、本発明によれば、配線をAj−3i
訃金とAj−3t−Cu合金の2層M mにすることに
より、ドライエツチングにより配線を形成することが容
易になるとともに、“エレクトロ・マイグレーション”
による配線の断線を防止することかできるようになり、
歩留りならびに信頼性が向上した。
【図面の簡単な説明】
第1図は、本発明の実施例による半導体装置の配線を示
す断面図。 第2図および第3図は、従来の半導体装置の配線を示す
断面図。 101.201.301 ・・・Si基板 102.202.302 ・・・5in2膜 103.303・・・Aj−8i−Cu合金層104.
203・・・AJ−3i合金層以上 第10 算2目 第3旧

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に形成されたトランジスター、ダイオー
    ド等の素子を相互に接続する配線として、シリコンを含
    有するアルミニウム合金層と銅を含有するアルミニウム
    合金層の2層を少なくとも有し、前記シリコンを含有す
    るアルミニウム合金層が前記素子と直接接触しているこ
    とを特徴とする半導体装置。
JP1146288A 1988-01-21 1988-01-21 半導体装置 Pending JPH01185948A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1146288A JPH01185948A (ja) 1988-01-21 1988-01-21 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1146288A JPH01185948A (ja) 1988-01-21 1988-01-21 半導体装置

Publications (1)

Publication Number Publication Date
JPH01185948A true JPH01185948A (ja) 1989-07-25

Family

ID=11778757

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1146288A Pending JPH01185948A (ja) 1988-01-21 1988-01-21 半導体装置

Country Status (1)

Country Link
JP (1) JPH01185948A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720231A2 (en) * 1994-12-29 1996-07-03 AT&T Corp. Multilayered Al-alloy structure for metal conductors

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0720231A2 (en) * 1994-12-29 1996-07-03 AT&T Corp. Multilayered Al-alloy structure for metal conductors
EP0720231A3 (en) * 1994-12-29 1996-12-11 At & T Corp Multilayer Al alloy structure for metallic conductors

Similar Documents

Publication Publication Date Title
US5043295A (en) Method of forming an IC chip with self-aligned thin film resistors
US5470793A (en) Method of via formation for the multilevel interconnect integrated circuits
KR0133869B1 (ko) 반도체 장치 화학적 에칭 방법
JPH0572099B2 (ja)
US6413863B1 (en) Method to resolve the passivation surface roughness during formation of the AlCu pad for the copper process
JPS6312153A (ja) 半導体集積回路装置
JPH01185948A (ja) 半導体装置
JP2808616B2 (ja) 半導体装置の製造方法
JP2858837B2 (ja) 半導体装置の製造方法
JP3021683B2 (ja) 集積回路用配線
JPS5950544A (ja) 多層配線の形成方法
JPH0418760A (ja) 半導体装置
JPS61242039A (ja) 半導体装置
JPH01255250A (ja) 多層配線形成方法
JPH06168906A (ja) 半導体装置とその製造方法
KR100204341B1 (ko) 반도체소자의 배선구조
JPH05190551A (ja) 半導体装置
JPH05267475A (ja) 配線形成法
KR930003840B1 (ko) 반도체장치의 부식방지 배선형성방법
JPS5933253B2 (ja) 半導体装置の電極形成方法
KR890004875B1 (ko) 반도체 다층배선 장치의 제조방법
KR930011461B1 (ko) 반도체 집접회로의 서브미크론 전극배선 형성방법
KR19990002476A (ko) 금속배선 구조
JPH05283539A (ja) 多層配線の形成方法
JPH04359452A (ja) 配線の形成方法