KR100204341B1 - 반도체소자의 배선구조 - Google Patents
반도체소자의 배선구조 Download PDFInfo
- Publication number
- KR100204341B1 KR100204341B1 KR1019950035024A KR19950035024A KR100204341B1 KR 100204341 B1 KR100204341 B1 KR 100204341B1 KR 1019950035024 A KR1019950035024 A KR 1019950035024A KR 19950035024 A KR19950035024 A KR 19950035024A KR 100204341 B1 KR100204341 B1 KR 100204341B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- metal wiring
- alloy film
- semiconductor device
- alloy
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
- H01L23/53219—Aluminium alloys
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 금속 배선막으로 종래의 Al-Cu대신에 내부식성이 강한 티타늄이 소량 첨가된 단일의 Al-Ti합금막을 형성하거나 또는 Ti이 첨가되지 않은 Al합금막과 Ti이 소량 첨가된 Al-Ti막의 2중 구조로 형성하여 부식억제 및 배선저항을 감소시킬 수 있으며, 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선구조에 관한 것이다.
본 발명은 비어홀을 통해 서로 연결되는 1차 금속 배선막과 2차 금속 배선막이 형성된 반도체 소자에 있어서, 1차 금속배선막으로 Ti이 소량 첨가된 단일의 Al-Ti합금막을 형성하거나 또는 Ti이 첨가되지 않은 Al합금막과 Ti이 소량 첨가된 Al-Ti합금막의 2중 구조로 형성 한다.
본 발명의 1차 금속 배선용 Al-Ti합금막에 함유되어 있는 Ti의 양은 0.5% 이하이며, Al-Ti합금막의 두께는 Al합금막과 Al-Ti합금막으로 된 1차 금속배선막의 전체 두께의 최소 20%이다.
Description
제1a-c도는 종래의 반도체 소자의 배선 형성공정도.
제2a-c도는 본 발명의 제1실시예에 따른 반도체 소자의 배선 형성공정도.
제3a-d도는 본 발명의 제1실시예에 따른 반도체 소자의 배선 형성공정도.
* 도면의 주요부분에 대한 부호의 설명
21 : 반도체 기판 22 : Ti-Al 합금막
23 : 층간 절연막 24 : 포토 레지스트막
25 : 비어 홀 26 : 2차 금속 배선막
27 : Ti이 첨가되지 않은 Al 합금막
본 발명은 반도체 소자의 금속배선에 관한 것으로서, 특히 1차금속배선막으로 Al-Cu 대신에 내부식성이 강한 Ti이 소량 첨가된 Al-Ti을 사용하여 부식방지 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선구조에 관한 것이다.
반도체 소자의 제조공정중 Al계 재질을 배선으로 적용할 경우,소자가 미세화됨에 따라 신뢰성 향상을 위하여 구리가 소량 첨가된 Al 합금막이 많이 사용되었다.
그러나, 이러한 Al-Cu합금 배선막은 부식에 대하여 취약한 특성을 가지고 있기 때문에, Cl 계 반응개스를 사용한 에칭공정 진행시 Cl기를 함유한 비휘발성 부산물이 생성된다.
이러한 비휘발성 부산물이 생성된 배선이 대기 또는 습기에 노출된 경우 쉽게 부식되는 단점이 있었다.
제1도는 Al-Cu합금 배선막을 1차 금속배선막으로 사용한 다층금속배선막 형성공정도를 도시한 것이다.
제1a도를 참조하면, 반도체 기판(11)상에 Al-Cu합금 배선막으로 된 1차 금속 배선막(12)을 형성하고, 그 위에 층간 절연막(13)을 형성한다.
제1b도를 참조하면, 층간 절연막(13)상에 포토 레지스트막(14)을 도포하고 사진식각공정을 통해 패터닝한다. 패터닝된 포토 레지스트막(14)을 마스크로하여 층간 절연막(13)을 습식식각하고, 층간 절연막(13)의 습식식각된 부분을 건식식각하여 비어홀(15)을 형성한다.
제1c도를 참조하면, 남아있는 포토 레지스트막(14)을 제거하고, 비어홀(15)을 통해 1차 금속 배선막(12)과 연결되는 2차 금속 배선막(16)을 형성하여 종래의 반도체 장치의 금속 배선을 형성한다.
상기한 바와 같은 종래의 금속 배선형성방법은 제1b도와 같이 비어홀(15)을 형성후 염기성의 남아있는 포토 레지스트막(14)의 제거시 1차 금속 배선막(12)의 표면에 피팅 부식(pitting corrosin)이 발생되고, 심할 경우 배선의 단선불량이 발생되며, 이에 따라 신뢰성이 저하되는 문제점이 있었다.
본 발명은 쌍기한 바와같은 종래 기술의 문제점을 해결하기 위한 것으로서, 금속 배선막으로 종래의 Al-Cu대신에 내부식성이 강한 티타늄이 소량 첨가된 Al-Ti 합금막을 사용하여 부식억제 및 신뢰성을 향상시킬 수 있는 반도체 소자의 금속 배선구조를 제공하는 데 그 목적이 있다.
또한, 본 발명의 다른 목적은 1차 금속배선막으로 Ti이 첨가되지 않은 Al 합금막과 Ti이 소량 첨가된 Al-Ti막의 이중구조로 형성하여 부식억제 및 배선저항을 감소시킬 수 있으며, 신뢰성을 향상시킬 수 있는 반도체 소자의 금속배선 구조를 제공하는 데 있다.
상기 목적을 달성하기 위한 본 발명은 비어홀을 통해 서로 연결되는 1차 금속 배선막과 2차 금속배선막이 형성된 반도체 소자에 있어서, 1차 금속배선막으로 Ti이 소량 첨가된 단일의 Al-Ti합금막이 사용되는 것을 특징으로 본다.
또한, 본 발명은 비어홀을 통해 서로 연결되는 1차 금속 배선막과 2차 금속배선막이 형성된 반도체 소자에 있어서, 1차 금속배선막이 Ti이 첨가되지 않은 Al합금막과 Ti이 소량 첨가된 Al-Ti합금막의 2중 구조로 된 것을 특징으로 한다.
상기의 반도체 소자의 금속배선구조에 있어서, 1차 금속 배선용 Al-Ti합금막에 함유되어 있는 Ti의 양은 0.5%이하이며, Al-Ti합금막의 두께는 Al합금막과 Al-Ti합금막으로 된 1차 금속배선막의 전체 두께의 최소 20%인 것을 특징으로 한다.
이하 본 발명의 실시예를 첨부된 도면에 의거하여 상세히 설명한다.
제2a-c도는 본 발명의 제1실시예에 따른 반도체 소자의 금속배선형성공정도를 도시한 것이다.
제2a도를 참조하면, 반도체 기판(21)상에 Ti소량 첨가된Al-Ti합금막으로 된 1차 금속 배선막(22)을 형성하고, 그 위에 층간 절연막(23)을 형성한다. 이때, Al-Ti합금막(22)에 첨가된 Ti의 양은 0.5%이하이다.
제2b도를 참조하면, 층간 절연막(23)상에 포토 레지스트막(24)을 도포하고 사진식각공정을 통해 패터닝한다. 패터닝된 포토 레지스트막(24)을 마스크로하여 층간 절연막(23)을 습식식각하고, 층간 절연막(23)의 습식식각된 부분을 건식식각하여 비어홀(25)을 형성한다.
제2c도를 참조하면, 남아있는 포토 레지스트막(24)을 제거하고, 비어홀(25)을 통해 1차 금속 배선막(22)과 연결되는 2차 금속 배선막(26)을 형성하여 본 발명의 실시예에 따른 반도체 장치의 금속 배선을 형성한다.
상기한 바와같이 본 발명에서는 Al-Cu합금막 대신 1차 금속배선막으로 사용된 Ti이 소량 첨가된 Al-Ti합금막(22)은 강한 내부식성 특성을 가지고 있기 때문에 비어 홀(25)의 형성후 염기성 포토레지스트막(24)의 제거시 부식이 되지 않는다.
제3a-d도는 본 발명의 제2실시예에 따른 반도체 소자의 금속배선형성공정도를 도시한 것이다.
제3a도를 참조하면, 반도체 기판(21)상에 Ti이 첨가되지 않은 Al합금막(27)을 형성하고, 그 위에 Ti소량 첨가된 Al-Ti합금막(22)을 형성하여 Ti이 첨가되지 않은 Al합금막(27)과 Ti소량 첨가된 Al-Ti합금막(22)으로 된 1차 금속 배선막을 형성한다. 이어서, Al-Ti합금막(22)상에 층간 절연막(23)을 형성한다.
이때, AL-Ti합금막(22)에 첨가된 Ti의 양은 배선의 저항증가를 제한 하기 위하여 0.5%이하 정도가 적당하다. 그리고, 배선저항 감소효과와 후 속의 포토 레지스트 막 제거 공정시 표면손상 방지효과를 얻기 위해서는 Ti소량 첨가된 Al-Ti합금막(22)은 Ti이 첨가되지 않은 Al합금막(27)과 Ti소량 첨가된 Al-Ti합금막(22)으로 된 1차 금속배선막의 전체 두께의 최소 20% 정도가 적당하다.
제3b도를 참조하면, 층간 절연막(23)상에 포토 레지스트막(24)을 도포하고 사진식각공정을 통해 패터닝한다. 패터닝된 포토 레지스트막(24)을 마스크로하여 층간 절연막(23)을 습식식각하고, 층간 절연막(23)의 습식식각된 부분을 건식식각하여 비어홀(25)을 형성한다.
제3c도를 참조하면, 남아있는 포토 레지스트막(24)을 제거하고, 비어홀(25)을 통해 Ti이 첨가되지 않은 Al합금막(27)과 Ti소량 첨가된 Al-Ti합금막(22)으로 된 1차 금속 배선막과 연결되는 2차 금속 배선막(26)을 형성하여 본 발명의 실시예에 따른 반도체 소자의 금속 배선을 형성한다.
제2실시예는 따른 반도체 소자의 금속배선막은 1차 금속배선막으로 Ti이 첨가되지 않은 Al합금막(27)과 Ti소량 첨가된 Al-Ti합금막(22)으로 된 2중 구조를 가지므로, 비어홀 형성후 포토 레지스트막의 제거시 Ti소량 첨가된 Al-Ti합금막(22)의 내부식성 특성으로 인하여 1차 금속 배선막의 부식을 억제할 수 있으며, 화학적 침투(chemical attack)에 의한 표면손상을 억제시킬 수 있다. 게다가, 제2실시예에 따른 금속배선구조는 Ti이 첨가되지 않은 Al합금막(27)과 Al-Ti합금막(22)의 이중 구조를 채택하므로써, 배선저항을 감소시켜 준다.
상기한 바와 같은 본 발명에 따르면, 1차 금속 배선막으로 종래의 Al-Cu대신에 내부식성이 강한 티타늄이 소량 첨가된 Al-Ti합금막을 형성하여 줌으로써, 후 속의 염기성 포토레지스트막의 제거시 1차 금속배선막의 부식을 억제할 수 있으며, 그에 따른 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
또한, 1차 금속 배선막으로 Ti이 첨가되지 안은 Al합금막과 Ti이 소량 첨가된 Al-Ti막의 2중 구조로 형성하여 줌으로써, 부식억제 및 배선 저항을 감소시킬 수 있으며, 그에 따른 소자의 신뢰성을 향상시킬 수 있는 이점이 있다.
Claims (5)
- 비어홀(15)을 통해 서로 연결되는 1차 금속 배선막과 2차 금속 배선막(26)이 형성된 반도체 소자에 있어서, 1차 금속배선막으로 Ti이 소량 첨가된 Al-Ti합금막(22)이 사용되는 것을 특징으로 하는 반도체 소자의 금속배선구조.
- 제1항에 있어서, 1차 금속 배선용 Al-Ti합금막(22)에 함유되어 있는 Ti의 양은 0.5%이하인 것을 특징으로 하는 반도체 소자의 금속배선구조.
- 비어홀(15)을 통해 서로 연결되는 1차 금속 배선막과 2차 금속배선막(26)이 형성된 반도체 소자에 있어서, 1차 금속배선막이 Ti이 첨가되지 않은 Al합금막(27)과 Ti이 소량 첨가된 Al-Ti합금막(22)의 2중 구조로 된 것을 특징으로 하는 반도체 소자의 금속배선구조.
- 제3항에 있어서, 1차 금속배선용 Al-Ti합금막(22)에 함유되어 있는 Ti의 양은 0.5% 이하인 것을 특징으로 하는 반도체 소자의 금속배선구조.
- 제3항에 있어서, Al-Ti합금막(22)의 두께는 Al합금막(27)과 Al-Ti합금막(22)으로 된 1차 금속배선막의 전체 두께의 최소 20%인 것을 특징으로 하는 반도체 소자의 금속배선구조.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035024A KR100204341B1 (ko) | 1995-10-12 | 1995-10-12 | 반도체소자의 배선구조 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019950035024A KR100204341B1 (ko) | 1995-10-12 | 1995-10-12 | 반도체소자의 배선구조 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR970024008A KR970024008A (ko) | 1997-05-30 |
KR100204341B1 true KR100204341B1 (ko) | 1999-06-15 |
Family
ID=19429910
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019950035024A KR100204341B1 (ko) | 1995-10-12 | 1995-10-12 | 반도체소자의 배선구조 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100204341B1 (ko) |
-
1995
- 1995-10-12 KR KR1019950035024A patent/KR100204341B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR970024008A (ko) | 1997-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3300643B2 (ja) | 半導体装置の製造方法 | |
KR100204341B1 (ko) | 반도체소자의 배선구조 | |
US6831007B2 (en) | Method for forming metal line of Al/Cu structure | |
JP2861785B2 (ja) | 半導体装置の配線の形成方法 | |
JP2808616B2 (ja) | 半導体装置の製造方法 | |
JP2858837B2 (ja) | 半導体装置の製造方法 | |
JP3298628B2 (ja) | 半導体装置の製造方法 | |
JP3282239B2 (ja) | 半導体装置の製造方法 | |
KR100268864B1 (ko) | 다층배선 형성 방법 | |
JPH0888227A (ja) | 配線及びその形成方法 | |
JPH11238732A (ja) | 配線構造およびボンディングパッド開口の形成法 | |
JPH0582521A (ja) | 集積回路用の導電性構成体 | |
JPH05121378A (ja) | 半導体装置の製造方法 | |
JPH02144921A (ja) | 半導体装置 | |
KR100460803B1 (ko) | 반도체소자제조방법 | |
KR100349692B1 (ko) | 강유전체 메모리 소자의 보호막 식각 방법 | |
KR100467817B1 (ko) | 반도체 소자의 금속배선 부식 방지방법 | |
JPH0689896A (ja) | 半導体装置の製造方法 | |
KR100307489B1 (ko) | 반도체디바이스의다층배선방법 | |
JPH0766198A (ja) | 半導体装置 | |
KR100284311B1 (ko) | 비아 콘택 저항의 개선을 위한 반도체소자 제조방법 | |
JPH08274092A (ja) | 多層アルミニウム配線の形成方法 | |
JPH06275618A (ja) | 半導体装置の製造方法 | |
JPH0462924A (ja) | 半導体装置の製造方法 | |
KR19980060606A (ko) | 반도체 소자의 금속배선 형성 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
N231 | Notification of change of applicant | ||
FPAY | Annual fee payment |
Payment date: 20120227 Year of fee payment: 14 |
|
FPAY | Annual fee payment |
Payment date: 20130125 Year of fee payment: 15 |
|
LAPS | Lapse due to unpaid annual fee |