KR100268864B1 - 다층배선 형성 방법 - Google Patents
다층배선 형성 방법 Download PDFInfo
- Publication number
- KR100268864B1 KR100268864B1 KR1019980035674A KR19980035674A KR100268864B1 KR 100268864 B1 KR100268864 B1 KR 100268864B1 KR 1019980035674 A KR1019980035674 A KR 1019980035674A KR 19980035674 A KR19980035674 A KR 19980035674A KR 100268864 B1 KR100268864 B1 KR 100268864B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- forming
- wiring
- insulating film
- via hole
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 37
- 229910052751 metal Inorganic materials 0.000 title description 3
- 239000002184 metal Substances 0.000 title description 3
- 238000005530 etching Methods 0.000 claims abstract description 22
- 230000004888 barrier function Effects 0.000 claims abstract description 21
- 150000004767 nitrides Chemical class 0.000 claims abstract description 12
- 229920000642 polymer Polymers 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 6
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 24
- 230000015572 biosynthetic process Effects 0.000 abstract 1
- 229920002120 photoresistant polymer Polymers 0.000 description 14
- 229910052782 aluminium Inorganic materials 0.000 description 10
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 6
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 6
- 239000010936 titanium Substances 0.000 description 6
- 229910052719 titanium Inorganic materials 0.000 description 6
- 239000006117 anti-reflective coating Substances 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 배선층 표면상에 질화막을 형성한 후 N2를 포함하는 가스를 사용한 식각공정으로 비아홀을 형성하여 비아홀 형성시 폴리머의 발생을 억제하므로 배선의 특성을 향상시키기 위한 다층배선 형성 방법에 관한 것이다.
본 발명의 다층배선 형성 방법은 기판상에 제 1 절연막, 제 1 베리어층, 도전층과, 제 2 베리어층을 형성하는 단계, 상기 제 2 베리어층, 도전층과, 제 1 베리어층을 선택 식각하여 제 1 배선층을 형성하는 단계, 상기 제 1 절연막상과 상기 제 1 배선층 표면상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막상에 제 3 절연막을 형성하는 단계, 상기 제 3 절연막을 비아홀이 형성될 부위에만 식각하는 단계, 상기 제 3 절연막을 마스크로 상기 제 2 베리어층에 대한 고선택비를 갖으며 폴리머 발생을 억제시키는 가스에 의해 상기 제 2 절연막을 식각하여 비아홀을 형성하는 단계와, 상기 비아홀을 포함한 제 3 절연막상에 제 2 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
Description
본 발명은 다층배선 형성 방법에 관한 것으로, 특히 배선의 특성을 향상시키는 다층배선 형성 방법에 관한 것이다.
도 1a 내지 도 1d는 종래의 다층배선 형성 방법을 나타낸 공정 단면도이고, 도 2a 내지 도 2d는 셀프 얼라인드 비아 형성 방법에 의한 종래의 다층배선 형성 방법을 나타낸 공정 단면도이다.
종래의 다층배선 형성 방법은 도 1a에서와 같이, 반도체 기판(11)상에 TEOS(Tetra Ethyl Ortho Silicate)층(12)과 제 1 베리어(Barrier)층인 티타늄(Ti)층(13)과 제 1 질화티타늄(TiN)층(14) 그리고 알루미늄(Al)층(15)과 제 2 베리어층이며 ARC(Anti Reflective Coating)인 제 2 질화티타늄층(16)을 형성한다.
그리고, 도 1b에서와 같이, 상기 제 2 질화티타늄층(16)상에 제 1 감광막(17)을 도포하고, 상기 제 1 감광막(17)을 사진식각 공정으로 제 1 배선층이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막(17)을 마스크로 상기 제 2 질화티타늄층(16), 알루미늄층(15), 제 1 질화티타늄층(14)과, 티타늄층(13)을 선택 식각하여 제 1 배선층(18)을 형성한다.
도 1c에서와 같이, 상기 제 1 감광막(17)을 제거한 후, 상기 제 1 배선층(18)을 포함한 TEOS층(12)상에 IMD(Inter Metal Directic)층(19)과 제 2 감광막(20)을 형성한다.
그리고, 상기 제 2 감광막(20)을 비아홀이 형성될 부위에만 제거되도록 선택 사진식각 한다.
도 1d에서와 같이, 상기 선택 사진식각된 제 2 감광막(20)을 마스크로 상기 IMD층(19)을 선택 식각하여 비아홀을 형성한 후, 상기 제 2 감광막(20)을 제거한 다음, 그 후공정으로 상기 비아홀을 포함한 IMD층(19)상에 상기 제 1 배선층(18)과 전기적으로 연결되는 제 2 배선층(도시하지 않음)을 형성한다.
또한, 홀공정과 배선과의 오버-레이가 점점 부족하기 때문에 웨이퍼(Wafer)내 네트-다이(Net-die)수를 증대시키기 위한 셀프 얼라인드(Self Aligned) 비아 형성 방법에 의한 종래의 다층배선 형성 방법은 도 2a에서와 같이, 반도체 기판(11)상에 TEOS층(12)과 제 1 베리어층인 티타늄층(13)과 제 1 질화티타늄층(14) 그리고 알루미늄층(15)과 제 2 베리어층이며 ARC인 제 2 질화티타늄층(16)을 형성한다.
그리고, 도 2b에서와 같이, 상기 제 2 질화티타늄층(16)상에 제 1 감광막(17)을 도포하고, 상기 제 1 감광막(17)을 사진식각 공정으로 제 1 배선층이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막(17)을 마스크로 상기 제 2 질화티타늄층(16), 알루미늄층(15), 제 1 질화티타늄층(14)과, 티타늄층(13)을 선택 식각하여 제 1 배선층(18)을 형성한다.
도 2c에서와 같이, 상기 제 1 감광막(17)을 제거한 후, 상기 제 1 배선층(18)을 포함한 TEOS층(12)상에 IMD층(19)과 제 2 감광막(20)을 형성한다.
그리고, 상기 제 2 감광막(20)을 비아홀이 형성될 부위에만 제거되도록 선택 사진식각 한다.
이때, 상기 선택 사진식각된 제 2 감광막(20)과 상기 제 1 배선층(18)은 미스-얼라인(Mis-align)된다.
도 2d에서와 같이, 상기 제 1 배선층(18)과 미스-얼라인된 제 2 감광막(20)을 마스크로 상기 IMD층(19)을 선택 식각하여 상기 제 1 배선층(18)과 미스-얼라인된 비아홀을 형성한 후, 상기 제 2 감광막(20)을 제거한 다음, 그 후공정으로 상기 비아홀을 포함한 IMD층(19)상에 상기 제 1 배선층(18)과 전기적으로 연결되는 제 2 배선층(도시하지 않음)을 형성한다.
그러나 종래의 다층배선 형성 방법은 산화막 식각성 플라즈마(Plasma)가 제 2 질화티타늄에 대한 선택비가 낮기 때문에 제 2 질화티타늄에 대한 물리적 이온 충격에 의해 금속성 폴리머(Polymer)가 발생되거나 셀프 얼라인드 비아 형성 방법을 적용한 다층배선 형성 방법은 배선층의 측면쪽으로 알루미늄층이 플라즈마에 노출됨에 따라 세정 공정에서도 제거되지 않는 금속성 폴리머가 발생되어 비아홀 막힘 및 속도 저하 등 배선의 특성을 저하시키는 문제점이 있었다.
본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 배선층 표면상에 질화막을 형성한 후 N2를 포함하는 가스를 사용한 식각공정으로 비아홀을 형성하여 비아홀 형성시 폴리머의 발생을 억제하므로 배선의 특성을 향상시키는 다층배선 형성 방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1d는 종래의 다층배선 형성 방법을 나타낸 공정 단면도
도 2a 내지 도 2d는 셀프 얼라인드 비아 형성 방법에 의한 종래의 다층배선 형성 방법을 나타낸 공정 단면도
도 3a 내지 도 3d는 본 발명의 실시예에 따른 다층배선 형성 방법을 나타낸 공정 단면도
도면의 주요부분에 대한 부호의 설명
31: 반도체 기판 32: TEOS층
33: 티타늄층 34: 제 1 질화티타늄층
35: 알루미늄층 36: 제 2 질화티타늄층
37: 제 1 감광막 38: 제 1 배선층
39: 질화막 40: IMD층
41: 제 2 감광막
본 발명의 다층배선 형성 방법은 기판상에 제 1 절연막, 제 1 베리어층, 도전층과, 제 2 베리어층을 형성하는 단계, 상기 제 2 베리어층, 도전층과, 제 1 베리어층을 선택 식각하여 제 1 배선층을 형성하는 단계, 상기 제 1 절연막상과 상기 제 1 배선층 표면상에 제 2 절연막을 형성하는 단계, 상기 제 2 절연막상에 제 3 절연막을 형성하는 단계, 상기 제 3 절연막을 비아홀이 형성될 부위에만 식각하는 단계, 상기 제 3 절연막을 마스크로 상기 제 2 베리어층에 대한 고선택비를 갖으며 폴리머 발생을 억제시키는 가스에 의해 상기 제 2 절연막을 식각하여 비아홀을 형성하는 단계와, 상기 비아홀을 포함한 제 3 절연막상에 제 2 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 한다.
상기와 같은 본 발명에 따른 다층배선 형성 방법의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.
도 3a 내지 도 3d는 본 발명의 실시예에 따른 다층배선 형성 방법을 나타낸 공정 단면도이다.
본 발명의 실시예에 따른 다층배선 형성 방법은 도 3a에서와 같이, 반도체 기판(31)상에 TEOS층(32)과 제 1 베리어층인 티타늄층(33)과 제 1 질화티타늄층(34) 그리고 알루미늄층(35)과 제 2 베리어층이며 ARC인 제 2 질화티타늄층(36)을 형성한다.
그리고, 도 3b에서와 같이, 상기 제 2 질화티타늄층(36)상에 제 1 감광막(37)을 도포하고, 상기 제 1 감광막(37)을 사진식각 공정으로 제 1 배선층이 형성될 부위에만 남도록 선택적으로 노광 및 현상한다.
이어, 상기 선택적으로 노광 및 현상된 제 1 감광막(37)을 마스크로 상기 제 2 질화티타늄층(36), 알루미늄층(35), 제 1 질화티타늄층(34)과, 티타늄층(33)을 선택 식각하여 제 1 배선층(38)을 형성한다.
도 3c에서와 같이, 상기 제 1 감광막(37)을 제거한 후, 상기 TEOS층(32)상과 상기 제 1 배선층(38)의 표면상에 질화막(39)을 형성한다.
이어, 상기 질화막(39)상에 IMD층(40)과 제 2 감광막(41)을 형성한다.
그리고, 상기 제 2 감광막(41)을 비아홀이 형성될 부위에만 제거되도록 선택 사진식각 한다.
이때, 상기 선택 사진식각된 제 2 감광막(41)과 상기 제 1 배선층(38)은 미스-얼라인된다.
도 3d에서와 같이, 상기 제 1 배선층(38)과 미스-얼라인된 제 2 감광막(41)을 마스크로 이용하여 질화막에 대한 고선택비를 갖는 플라즈마인 C4F8/CH2F2가스에 의해 상기 IMD층(40)을 선택 식각한다.
여기서, 상기 제 1 배선층(38)은 상기 질화막(39)에 의해 보호되므로 상기 IMD층(40)의 선택 식각시 플라즈마의 영향을 받지 않아 금속성 폴리머가 발생되지 않는다.
그리고, 상기 제 1 배선층(38)과 미스-얼라인된 제 2 감광막(41)을 마스크로 질화티타늄에 대한 고선택비를 갖는 플라즈마인 CF4/N2가스에 의해 상기 질화막(39)을 선택 식각하여 상기 제 1 배선층(38)과 미스-얼라인된 비아홀을 형성한다.
여기서, 상기 질화막(39)의 선택 식각시 사용하는 N2는 폴리머 발생을 억제하는 역할을 하므로 상기 N2에 의해 상기 알루미늄층(35)과 제 2 질화티타늄층(36)에 금속성 폴리머가 발생되지 않으며, 플라즈마의 소스(Source)는 ICP(Inductively Coupled Plasma)와 다운-스트림(Down-stream)방식을 사용한다.
그후, 상기 제 2 감광막(41)을 제거한 다음, 그 후공정으로 상기 비아홀을 포함한 IMD층(40)상에 상기 제 1 배선층(38)과 전기적으로 연결되는 제 2 배선층(도시하지 않음)을 형성한다.
본 발명의 다층배선 형성 방법은 배선층 표면상에 질화막을 형성한 후 N2를 포함하는 가스를 사용한 식각공정으로 비아홀을 형성하므로, N2를 포함한 질화막 식각성 플라즈마가 제 2 질화티타늄에 대한 선택비가 높고 또한 N2는 폴리머 발생을 억제하는 역할을 하므로 N2에 의해 배선층의 알루미늄층과 제 2 질화티타늄층에 금속성 폴리머가 발생되지 않아 비아홀이 막히지 않고 속도가 향상되는 등 배선의 특성을 향상시키는 효과가 있다.
Claims (6)
- 기판상에 제 1 절연막, 제 1 베리어층, 도전층과, 제 2 베리어층을 형성하는 단계;상기 제 2 베리어층, 도전층과, 제 1 베리어층을 선택 식각하여 제 1 배선층을 형성하는 단계;상기 제 1 절연막상과 상기 제 1 배선층 표면상에 제 2 절연막을 형성하는 단계;상기 제 2 절연막상에 제 3 절연막을 형성하는 단계;상기 제 3 절연막을 비아홀이 형성될 부위에만 식각하는 단계;상기 제 3 절연막을 마스크로 상기 제 2 베리어층에 대한 고선택비를 갖으며 폴리머 발생을 억제시키는 가스에 의해 상기 제 2 절연막을 식각하여 비아홀을 형성하는 단계;상기 비아홀을 포함한 제 3 절연막상에 제 2 배선층을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 다층배선 형성 방법.
- 상기 제 1 항에 있어서,상기 제 2 베리어층은 질화티타늄층임을 특징으로 하는 다층배선 형성 방법.
- 상기 제 1 항에 있어서,상기 제 2 절연막을 질화막으로 형성함을 특징으로 하는 다층배선 형성 방법.
- 상기 제 1 항에 있어서,상기 제 2 절연막을 CF4/N2로 식각함을 특징으로 하는 다층배선 형성 방법.
- 상기 제 1 항에 있어서,상기 제 3 절연막을 C4F8/CH2F2로 식각함을 특징으로 하는 다층배선 형성 방법.
- 상기 제 4 항 또는 제 5 항에 있어서,상기 CF4/N2와 C4F8/CH2F2의 소스는 ICP와 다운-스트림방식을 사용함을 특징으로 하는 다층배선 형성 방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035674A KR100268864B1 (ko) | 1998-08-31 | 1998-08-31 | 다층배선 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980035674A KR100268864B1 (ko) | 1998-08-31 | 1998-08-31 | 다층배선 형성 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000015639A KR20000015639A (ko) | 2000-03-15 |
| KR100268864B1 true KR100268864B1 (ko) | 2000-10-16 |
Family
ID=19549016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980035674A KR100268864B1 (ko) | 1998-08-31 | 1998-08-31 | 다층배선 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268864B1 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100440871B1 (ko) | 2001-02-19 | 2004-07-19 | 이화다이아몬드공업 주식회사 | 코어 드릴 |
| SG116443A1 (en) * | 2001-03-27 | 2005-11-28 | Semiconductor Energy Lab | Wiring and method of manufacturing the same, and wiring board and method of manufacturing the same. |
-
1998
- 1998-08-31 KR KR1019980035674A patent/KR100268864B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000015639A (ko) | 2000-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6177353B1 (en) | Metallization etching techniques for reducing post-etch corrosion of metal lines | |
| JP2009224816A (ja) | 半導体装置のマスク層および二重ダマシーン相互接続構造 | |
| KR100548515B1 (ko) | 반도체 소자의 금속 배선의 형성 방법 | |
| US6645864B1 (en) | Physical vapor deposition of an amorphous silicon liner to eliminate resist poisoning | |
| KR100268864B1 (ko) | 다층배선 형성 방법 | |
| KR20030077455A (ko) | 이중상감법을 사용한 반도체장치 제조방법 | |
| KR100289655B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR20000073501A (ko) | 반도체 소자의 접촉구 형성 방법 | |
| KR100914450B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR100524634B1 (ko) | 듀얼 대머신 공정의 토폴로지 개선 및 불순물 제거 방법 | |
| JPH05121378A (ja) | 半導体装置の製造方法 | |
| KR100451492B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| KR100344770B1 (ko) | 금속배선 형성 방법 | |
| KR100403349B1 (ko) | 금속 배선과 비아 플러그의 연결 구조 및 그 형성 방법 | |
| KR100421280B1 (ko) | 반도체 소자의 다층 금속 배선 형성 방법 | |
| KR100648858B1 (ko) | 반도체 장치의 제조방법 | |
| KR20030055798A (ko) | 반도체 소자의 비아홀 형성방법 | |
| KR100299380B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
| KR100460803B1 (ko) | 반도체소자제조방법 | |
| KR100467817B1 (ko) | 반도체 소자의 금속배선 부식 방지방법 | |
| KR20050032308A (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR20030045467A (ko) | 반도체 소자의 다층 금속배선 형성 방법 | |
| KR19990004402A (ko) | 반도체 소자의 콘택홀 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20090624 Year of fee payment: 10 |
|
| LAPS | Lapse due to unpaid annual fee |