JPS5933253B2 - 半導体装置の電極形成方法 - Google Patents
半導体装置の電極形成方法Info
- Publication number
- JPS5933253B2 JPS5933253B2 JP498979A JP498979A JPS5933253B2 JP S5933253 B2 JPS5933253 B2 JP S5933253B2 JP 498979 A JP498979 A JP 498979A JP 498979 A JP498979 A JP 498979A JP S5933253 B2 JPS5933253 B2 JP S5933253B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- alloy film
- mask
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】
本発明は、半導体装置へのアルミニウム合金膜電極の形
成をドライエッチングによつてなす電極の形成方法に関
する。
成をドライエッチングによつてなす電極の形成方法に関
する。
半導体装置、たとえばプレーナ型トランジスタの電極あ
るいは半導体集積回路の相互接続配線の形成に際して、
通常アルミニウムあるいはアルミニウム合金の膜を半導
体基体上に蒸着し、これを所定の電極もしくは配線パタ
ーンとする方法が採られている。
るいは半導体集積回路の相互接続配線の形成に際して、
通常アルミニウムあるいはアルミニウム合金の膜を半導
体基体上に蒸着し、これを所定の電極もしくは配線パタ
ーンとする方法が採られている。
ところで、このようにして形成されたアルミニウム電極
層あるいはアルミニウム配線層に温度一直流電流ストレ
スを加えると、これらが劣化して断線する現象が生じる
、、この劣化現象は、金属膜中の空格子の拡散による金
属原子の輸送現象であることが解明され、一般にエレク
トロマイグレーションと称されている。
層あるいはアルミニウム配線層に温度一直流電流ストレ
スを加えると、これらが劣化して断線する現象が生じる
、、この劣化現象は、金属膜中の空格子の拡散による金
属原子の輸送現象であることが解明され、一般にエレク
トロマイグレーションと称されている。
このエレクトロマイグレーションは半導体装置にとつて
致命的な断線事故を招くものであり、これを抑制するこ
とは半導体装置の信頼性を高めるにあたり極めて重要で
ある。このようなエレクトロマイグレーションの抑制の
ため、近年、アルミニウム蒸着膜の中へアルミニウムの
原子半径よりも小さい原子半径をもつ銅あるいはニッケ
ルなどの異種原子をエレクトロマイグレーション防止材
として添加することによつて、アルミニウム中の粒界拡
散を抑制することが広く採用されるにいたつている。一
方、半導体装置の電極あるいは配線層の形成に際して、
蒸着された金属層を所定のパターンとなすためのエッチ
ング処理が不可欠であるが、パターンの微細化、製造プ
ロセス（りドライ化あるい・ は無公害化などの目的か
ら、このエッチング処理の方法は、従来広く用いられて
いる水溶液を使用するウェットエッチング方法からプラ
ズマ反応による所謂ドライエッチング法へと切り換りつ
つあり、上述したアルミニウム蒸着膜に対するエツチフ
シダ処理にもプラズマ反応によるドライエッチングが
一部使われている。
致命的な断線事故を招くものであり、これを抑制するこ
とは半導体装置の信頼性を高めるにあたり極めて重要で
ある。このようなエレクトロマイグレーションの抑制の
ため、近年、アルミニウム蒸着膜の中へアルミニウムの
原子半径よりも小さい原子半径をもつ銅あるいはニッケ
ルなどの異種原子をエレクトロマイグレーション防止材
として添加することによつて、アルミニウム中の粒界拡
散を抑制することが広く採用されるにいたつている。一
方、半導体装置の電極あるいは配線層の形成に際して、
蒸着された金属層を所定のパターンとなすためのエッチ
ング処理が不可欠であるが、パターンの微細化、製造プ
ロセス（りドライ化あるい・ は無公害化などの目的か
ら、このエッチング処理の方法は、従来広く用いられて
いる水溶液を使用するウェットエッチング方法からプラ
ズマ反応による所謂ドライエッチング法へと切り換りつ
つあり、上述したアルミニウム蒸着膜に対するエツチフ
シダ処理にもプラズマ反応によるドライエッチングが
一部使われている。
ところで、純粋なアルミニウムあるいはアルミニウムシ
リコン合金などの被膜に対して、通常の四塩化炭素を用
いたプラズマ反応によるエツチン５ グ処理を施した場
合には容易にエッチングがなされ、微細パターンの形成
が可能であるが、上記のようにエレクトロマイグレーシ
ョンを防止するべく、銅あるいはニツケルなどの添加さ
れたアルミニウム合金膜に対してプラズマ反応によるエ
ツチング処理を施した場合にはエツチングが不完全とな
る。
リコン合金などの被膜に対して、通常の四塩化炭素を用
いたプラズマ反応によるエツチン５ グ処理を施した場
合には容易にエッチングがなされ、微細パターンの形成
が可能であるが、上記のようにエレクトロマイグレーシ
ョンを防止するべく、銅あるいはニツケルなどの添加さ
れたアルミニウム合金膜に対してプラズマ反応によるエ
ツチング処理を施した場合にはエツチングが不完全とな
る。
この理由は詳らかではないが、アルミニウムに添加した
銅あるいはニツケルはプラズマ反応によつて揮発性の化
合物を生成しないためであると考えられる。第１図は通
常のドライエツチングにより、たとえばＡｔ−Ｃｕ合金
膜をエツチングする状態を示す図であり、第１図ａで示
すように、ウエーハ１の上にＡｔ−Ｃｕ合金膜２の形成
された試料に対してフオトレジスト膜よりなるマスクパ
ターン３を形成し〔第１図ｂ〕、こののち四塩化炭素（
ＣＣｔ４）を用いたブラズマ反応でエツチング処理を施
す。
銅あるいはニツケルはプラズマ反応によつて揮発性の化
合物を生成しないためであると考えられる。第１図は通
常のドライエツチングにより、たとえばＡｔ−Ｃｕ合金
膜をエツチングする状態を示す図であり、第１図ａで示
すように、ウエーハ１の上にＡｔ−Ｃｕ合金膜２の形成
された試料に対してフオトレジスト膜よりなるマスクパ
ターン３を形成し〔第１図ｂ〕、こののち四塩化炭素（
ＣＣｔ４）を用いたブラズマ反応でエツチング処理を施
す。
第１図ｃはかかるエツチング処理ののちの状態を示す図
であり、パターン３により覆われることなく露呈してい
たＡｔ−Ｃｕ合金膜部分はエツチング処理により殆んど
除去されるものの、銅成分が残渣４としてウエーハ１上
に残ることは避けられない。このため、通常のドライエ
ツチングによる場合には、さらに、硝酸あるいは塩酸等
を用いたウエツトエツチングを施して残渣４を除去する
ことにより第１図ｄで示すような状態を得なければなら
ず、したがつて、完全なドライエツチングプロセスとは
ならない。本発明は、かかる通常のドライエツチングの
問題を排除し、エレクトロマイグレーシヨンの抑制を考
慮して異種の金属等の防止材が添加されたアルミニウム
合金膜よりなる電極あるいは相互接続配線等の所謂電極
形成を完全なドライエツチングプロセスの下でなすこと
のできる電極形成方法を提案するものであつて、本発明
の特徴はプラズマエツチングが不完全となるアルミニウ
ム合金膜の下に、プラズマエツチングが容易なアルミニ
ウム膜を設け、かかる二層被膜に対してプラズマエツ
こチングを施すことにより下層のアルミニウム膜のエツ
チングと同時に上層のアルミニウム合金膜の銅等の残渣
成分を取り去るところにある。
であり、パターン３により覆われることなく露呈してい
たＡｔ−Ｃｕ合金膜部分はエツチング処理により殆んど
除去されるものの、銅成分が残渣４としてウエーハ１上
に残ることは避けられない。このため、通常のドライエ
ツチングによる場合には、さらに、硝酸あるいは塩酸等
を用いたウエツトエツチングを施して残渣４を除去する
ことにより第１図ｄで示すような状態を得なければなら
ず、したがつて、完全なドライエツチングプロセスとは
ならない。本発明は、かかる通常のドライエツチングの
問題を排除し、エレクトロマイグレーシヨンの抑制を考
慮して異種の金属等の防止材が添加されたアルミニウム
合金膜よりなる電極あるいは相互接続配線等の所謂電極
形成を完全なドライエツチングプロセスの下でなすこと
のできる電極形成方法を提案するものであつて、本発明
の特徴はプラズマエツチングが不完全となるアルミニウ
ム合金膜の下に、プラズマエツチングが容易なアルミニ
ウム膜を設け、かかる二層被膜に対してプラズマエツ
こチングを施すことにより下層のアルミニウム膜のエツ
チングと同時に上層のアルミニウム合金膜の銅等の残渣
成分を取り去るところにある。
以下に第２図を参照して本発明の電極形成方法について
詳しく説明する。
詳しく説明する。
第２図ａはプラズマエツチング処理が施される試料の状
態を示す図であり、ウエーハ１の上に高純度のアルミニ
ウムＡｔ膜５が薄く（５００〜１０００Ａ程度）被着さ
れ、このアルミニウム膜フ上に所定の厚さを有するアル
ミニウム合金膜たとえばＡｔ−Ｃｕ合金膜２が形成され
ている。
態を示す図であり、ウエーハ１の上に高純度のアルミニ
ウムＡｔ膜５が薄く（５００〜１０００Ａ程度）被着さ
れ、このアルミニウム膜フ上に所定の厚さを有するアル
ミニウム合金膜たとえばＡｔ−Ｃｕ合金膜２が形成され
ている。
かかる試料に対して、通常の方法と同様、フオトレジス
ト膜よりなるマスクパターン２を形成し〔第２図ｂ〕、
こののち、四塩化炭素を用いたブラズマ反応でエツチン
グを施す。このエツチング処理により、先ず、最上層の
Ａｔ−Ｃｕ合金膜２がエツチングされる。
ト膜よりなるマスクパターン２を形成し〔第２図ｂ〕、
こののち、四塩化炭素を用いたブラズマ反応でエツチン
グを施す。このエツチング処理により、先ず、最上層の
Ａｔ−Ｃｕ合金膜２がエツチングされる。
このとき、銅成分は残渣としてアルミニウム膜５の上に
残るが、引き続きエツチングの容易なアルミニウム膜５
がエツチングされるためアルミニウム膜５とともに残渣
は除去されるところとなり次いでマスクパターン３を灰
化除去することによつて第２図Ｃで示す状態が得られる
。かくして所定のパターンを有する電極層が形成される
ものの、図示するところからも明らかなように、この電
極層はＡｔ−Ｃｕ合金膜２とＡｔ膜５との２層構造であ
り、このままでは下層のＡｔ膜５のエレクトロマイグレ
ーシヨンを抑制することはできない。
残るが、引き続きエツチングの容易なアルミニウム膜５
がエツチングされるためアルミニウム膜５とともに残渣
は除去されるところとなり次いでマスクパターン３を灰
化除去することによつて第２図Ｃで示す状態が得られる
。かくして所定のパターンを有する電極層が形成される
ものの、図示するところからも明らかなように、この電
極層はＡｔ−Ｃｕ合金膜２とＡｔ膜５との２層構造であ
り、このままでは下層のＡｔ膜５のエレクトロマイグレ
ーシヨンを抑制することはできない。
このため、本発明では上記のエツチング処理ののちに４
５０℃程度の温度でアルミニウムジッタを行う。この熱
処理によりＡｔＣｕ膜２の中の銅が下層のＡｔ膜５の中
へ混入し、第３図ｄで示すようにウエーハ１上にはエレ
クトロマイグレーシヨンを抑制することのできるＡｔ−
Ｃｕ合金電極層６が形成される。かかる本発明の電極形
成方法によれば、電極形成のプロセスは完全にドライエ
ツチングプロセスとなり、微細なパターン形成は勿論の
こと、無公害化をはかることができる。
５０℃程度の温度でアルミニウムジッタを行う。この熱
処理によりＡｔＣｕ膜２の中の銅が下層のＡｔ膜５の中
へ混入し、第３図ｄで示すようにウエーハ１上にはエレ
クトロマイグレーシヨンを抑制することのできるＡｔ−
Ｃｕ合金電極層６が形成される。かかる本発明の電極形
成方法によれば、電極形成のプロセスは完全にドライエ
ツチングプロセスとなり、微細なパターン形成は勿論の
こと、無公害化をはかることができる。
なお、以上の説明は上層にＡｔ−Ｃｕ膜を、下層にＡｔ
膜を形成した場合を例になされたが、上層をアルミニウ
ムーニツケル（Ａｔ−Ｎｉ）膜、アルミニウムーシリコ
ンーニツケル（Ａｔ−Ｓｉ−Ｎｉ）膜あるいはアルミニ
ウム−シリコン一銅（Ａｔ−Ｓｉ−Ｃｕ）膜のいずれか
とし、一方、下層をアルミニウム−シリコン（Ａｔ−Ｓ
ｉ）膜としても同様の効果をうることができる。
膜を形成した場合を例になされたが、上層をアルミニウ
ムーニツケル（Ａｔ−Ｎｉ）膜、アルミニウムーシリコ
ンーニツケル（Ａｔ−Ｓｉ−Ｎｉ）膜あるいはアルミニ
ウム−シリコン一銅（Ａｔ−Ｓｉ−Ｃｕ）膜のいずれか
とし、一方、下層をアルミニウム−シリコン（Ａｔ−Ｓ
ｉ）膜としても同様の効果をうることができる。
さらに、本発明はプレーナ型トランジスタあるいは半導
体集積回路のみならず、他の半導体装置にも広く適用し
うること勿論である。
体集積回路のみならず、他の半導体装置にも広く適用し
うること勿論である。
第１図ａ−ｄは通常のプラズマエツチングによるアルミ
ニウム合金電極層の形成工程を示す図、第２図ａ−ｄは
本発明の一実施例にかかるアルミニウム合金電極層の形
成工程を示す図である。 １・・・・・・ウエーハ ２・・・・・・Ａｔ−Ｃｕ合
金膜、３・・・・・・フオトレジスト膜よりなるマスク
パターン、４・・・・・・残渣、５・・・・・・Ａｔ膜
、６・・・・・・Ａｔ−Ｃｕ合金電極層。
ニウム合金電極層の形成工程を示す図、第２図ａ−ｄは
本発明の一実施例にかかるアルミニウム合金電極層の形
成工程を示す図である。 １・・・・・・ウエーハ ２・・・・・・Ａｔ−Ｃｕ合
金膜、３・・・・・・フオトレジスト膜よりなるマスク
パターン、４・・・・・・残渣、５・・・・・・Ａｔ膜
、６・・・・・・Ａｔ−Ｃｕ合金電極層。
Claims (1)
- １ 半導体基板上にアルミニウム膜もしくはアルミニウ
ムシリコン合金膜を被着したのち、さらにこの上に銅ま
たはニッケルを含むアルミニウム合金膜を被着する金属
膜形成工程、同工程で形成された前記アルミニウム合金
膜上に所定のパターンを有するマスクを形成するマスク
パターン形成工程、同工程で形成されたマスクにより覆
われることなく露呈する前記アルミニウム合金膜部分と
この下部にあるアルミニウム膜もしくはアルミニウムシ
リコン膜を四塩化炭素を用いたドライエッチング処理で
除去するエッチング工程および前記マスクの除去工程を
経て所定のパターンを有する電極金属層が形成された前
記半導体装置に対して、次いで加熱処理を施し、前記電
極金属層のシンターをなすことを特徴とする半導体装置
の電極形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP498979A JPS5933253B2 (ja) | 1979-01-20 | 1979-01-20 | 半導体装置の電極形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP498979A JPS5933253B2 (ja) | 1979-01-20 | 1979-01-20 | 半導体装置の電極形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5598827A JPS5598827A (en) | 1980-07-28 |
| JPS5933253B2 true JPS5933253B2 (ja) | 1984-08-14 |
Family
ID=11599008
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP498979A Expired JPS5933253B2 (ja) | 1979-01-20 | 1979-01-20 | 半導体装置の電極形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933253B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4335506A (en) * | 1980-08-04 | 1982-06-22 | International Business Machines Corporation | Method of forming aluminum/copper alloy conductors |
| US4919750A (en) * | 1987-09-14 | 1990-04-24 | International Business Machines Corporation | Etching metal films with complexing chloride plasma |
| JPH0734449B2 (ja) * | 1987-11-30 | 1995-04-12 | 三菱電機株式会社 | 半導体装置の電極接合部構造 |
-
1979
- 1979-01-20 JP JP498979A patent/JPS5933253B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5598827A (en) | 1980-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003504693A (ja) | フォーミングガスプラズマを用いたフォトレジスト除去プロセス | |
| JPS5944824A (ja) | 自己整合型コンタクトを形成するリフトオフ方法 | |
| US4708904A (en) | Semiconductor device and a method of manufacturing the same | |
| US5246888A (en) | Method of preventing corrosion of aluminum alloys | |
| JP3125745B2 (ja) | 半導体装置の製造方法 | |
| JPS5933253B2 (ja) | 半導体装置の電極形成方法 | |
| US3836446A (en) | Semiconductor devices manufacture | |
| US6174819B1 (en) | Low temperature photoresist removal for rework during metal mask formation | |
| JPH0758706B2 (ja) | 半導体装置の製造方法 | |
| KR100256271B1 (ko) | 반도체 장치의 금속 배선 형성 방법 | |
| JP2781037B2 (ja) | 電極配線の製造方法 | |
| US10381264B2 (en) | Process for producing connections to an electronic chip | |
| KR100790739B1 (ko) | 반도체 소자의 패드 형성 방법 | |
| JPH07111970B2 (ja) | 低い割合のバナジウムを含むアルミニウムの相互接続層を有した半導体装置及び方法 | |
| JP2000183063A (ja) | 半導体装置及びその製造方法 | |
| JPS61141157A (ja) | 半導体素子の製造方法 | |
| JPS58110055A (ja) | 半導体装置 | |
| JPH10154694A (ja) | 半導体集積回路装置およびその製造方法 | |
| JP2000100815A (ja) | アルミニウム配線を有する半導体装置及びその製造方法 | |
| JPH05304148A (ja) | 半導体装置の製造方法 | |
| JPH06275725A (ja) | 半導体装置の製造方法 | |
| JPS63129648A (ja) | 半導体装置の製造方法 | |
| JPH0555385A (ja) | 半導体装置の製造方法 | |
| JPH03169018A (ja) | 半導体集積回路の製造方法 | |
| JPS6297348A (ja) | 半導体装置の製造方法 |