KR960026410A - 집적회로 및 그의 제조방법 - Google Patents

집적회로 및 그의 제조방법 Download PDF

Info

Publication number
KR960026410A
KR960026410A KR1019950060927A KR19950060927A KR960026410A KR 960026410 A KR960026410 A KR 960026410A KR 1019950060927 A KR1019950060927 A KR 1019950060927A KR 19950060927 A KR19950060927 A KR 19950060927A KR 960026410 A KR960026410 A KR 960026410A
Authority
KR
South Korea
Prior art keywords
sublayer
layer
alloy
integrated circuit
sublayers
Prior art date
Application number
KR1019950060927A
Other languages
English (en)
Inventor
앤 볼링거 셰릴
알란 다인 에드워드
만산 머천트 세일레쉬
쿠마르 난다 아런
쿠마르 로이 프래딥
월터 윌킨스 2세 클레터스
Original Assignee
디. 엠. 시그몬드
에이티앤드티 아이피엠 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 디. 엠. 시그몬드, 에이티앤드티 아이피엠 코포레이션 filed Critical 디. 엠. 시그몬드
Publication of KR960026410A publication Critical patent/KR960026410A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4827—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01021—Scandium [Sc]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

상이한 구성의 Al을 기본으로한 물질의 서브층의 조성무로서 증착되는 Al을 기본으로한 층(30)을 Si IC가 포함한다. 일실시예에서 있어서, 제1의 서브층(16)은 제1의 서브층(16)으로의 실질적인 Si 이동을 방지하도록 배치된 Al-Si를 기본으로한 합금을 포함하고, 상기 제1의 서브층(16)위의 제2의 서브층(20)은 침전 유기의 문제점을 경감시키기 위해 Al을 기본으로한 합금이되 실질적으로 Si가 없는 합금을 포함한다.

Description

집적회로 및 그의 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음

Claims (10)

  1. Al을 기본으로 한 층(30)을 포함하는 집적회로의 제조 방법에 있어서, 상이한 구성의 Al을 기본으로한 물질의 서브층(16,20)의 조성물로서 상기 Al을 기본으로한 층(30)을 증착하는 단계를 포함하며, 상기 조성물은 Al 및 Si의 합금을 포함하는 제1의 서브층(16)을 증착하고, Al의 합금을 포함하되 필수적으로 Si를 포함하지 않는 제2의 서브층(20)을 증착시키는 것에 의해 형성되는 집적회로 제조방법.
  2. 제1항에 있어서, 상기 제1의 서브층(16)은 그 내부의 Si량이 Si의 용해한도를 만족시키도록 증착되는 집적회로 제조방법.
  3. 제2항에 있어서, 상기 제1의 서브층(16)은 Al 및 Si 또는 Al, Cu 및 Si를 포함하는 합금으로서 증착되고, 상기 제2의 서브층(20)은 Al 및 Cu를 포함하는 합금으로서 증착되는 집적회로 제조방법.
  4. 제3항에 있어서, 상기 서브층(16,20)은 상기 제2의 서브층(20)이 상기 Al을 기본으로한 층(30)의 두께의 주요부분인 집적회로 제조방법.
  5. 제4항에 있어서, 상기 집적회로는 Si본체(12)를 포함하고, 상기 본체(12)와 상기 제1의 서브층(16) 사이에 제1의 장벽층(14)을 증착시키는 단계. 상기 제1 및 제2의 서브층(16,20) 사이에 제2의 장벽층(18)을 증착시키는 단계를 더 포함하며, 상기 제1 및 제2의 장벽층(14,18)은 내화성 금속, 내화성 금속 질화물 및 내화성 금속 합금들 또는 그의 혼합물로 이루어지는 군에서 선택된 물질로서 증착되는 집적회로 제조방법.
  6. 집적회로에 있어서, 상기 회로의 소자가 형성되는 반도체 본체(12)와 상기 회로내에서 전기적 접속을 형성하는 Al을 기본으로 한 층(30)을 포함하되, 상기 Al을 기본으로한 층(30)은 상이한 구성의 Al을 기본으로 한 물질을 서브층의 조성물을 포함하고, 상기 서브층들은 제1 및 제2의 서브층(16,20)을 포함하며, 상기 제1의 서브층(16)은 Al 및 Si의 합금을 포함하고, 상기 제2의 서브층(20)은 Al을 포함하되, Si를 필수적으로 포함하지 않는 합금을 포함하는 집적회로.
  7. 제6항에 있어서, 상기 제1의 서브층(16)내의 Si량은 Si의 용해한도를 만족시키는 집적회로.
  8. 제7항에 있어서, 상기 제1의 서브층(16)은 Al 및 Si 또는 Al, Cu 및 Si의 합금을 포함하고, 상기 제2의 서브층(20)은 Al 및 Cu의 합금을 포함하는 집적회로.
  9. 제8항에 있어서, 상기 제2의 서브층(20)은 상기 Al을 기본으로한 층(30)의 두께의 주요부분인 집적회로.
  10. 제9항에 있어서, Si본체(12), 상기 본체(12)의 일부분과 상기 제1의 서브층(16) 사이에 배치된 제1의 장벽층(14), 상기 제1 및 제2의 서브층(16,20) 사이에 배치된 제2의 장벽층(18)을 더 포함하되, 상기 제1 및 제2의 장벽층 (14,18)은 내화성 금속, 내화성 금속 질화물 및 내화성 금속 합금들 또는 그의 혼합물로 이루어는 군에서 선택된 물질을 포함하는 집적회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019950060927A 1994-12-29 1995-12-28 집적회로 및 그의 제조방법 KR960026410A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/365,652 US5561083A (en) 1994-12-29 1994-12-29 Method of making multilayered Al-alloy structure for metal conductors
US08/365,652 1994-12-29

Publications (1)

Publication Number Publication Date
KR960026410A true KR960026410A (ko) 1996-07-22

Family

ID=23439761

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950060927A KR960026410A (ko) 1994-12-29 1995-12-28 집적회로 및 그의 제조방법

Country Status (6)

Country Link
US (2) US5561083A (ko)
EP (1) EP0720231A3 (ko)
JP (1) JP3296708B2 (ko)
KR (1) KR960026410A (ko)
SG (1) SG34348A1 (ko)
TW (1) TW298675B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001445U (ko) 2017-12-08 2019-06-18 최재양 삽입식 샤워기 홀더

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
SG55246A1 (en) * 1995-12-29 1998-12-21 Ibm Aluminum alloy for the damascene process for on-chip wiring applications
US5663108A (en) * 1996-06-13 1997-09-02 Taiwan Semiconductor Manufacturing Company, Ltd. Optimized metal pillar via process
JPH1027797A (ja) * 1996-07-10 1998-01-27 Oki Electric Ind Co Ltd Ａｌ／Ｔｉ積層配線およびその形成方法
KR100415095B1 (ko) * 1996-11-27 2004-03-31 주식회사 하이닉스반도체 반도체소자의제조방법
US5943601A (en) * 1997-04-30 1999-08-24 International Business Machines Corporation Process for fabricating a metallization structure
DE19734434C1 (de) 1997-08-08 1998-12-10 Siemens Ag Halbleiterkörper mit Rückseitenmetallisierung und Verfahren zu deren Herstellung
JP3500308B2 (ja) 1997-08-13 2004-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 集積回路
US6255688B1 (en) * 1997-11-21 2001-07-03 Agere Systems Guardian Corp. Capacitor having aluminum alloy bottom plate
US6380627B1 (en) * 1998-06-26 2002-04-30 The Regents Of The University Of California Low resistance barrier layer for isolating, adhering, and passivating copper metal in semiconductor fabrication
US6100195A (en) 1998-12-28 2000-08-08 Chartered Semiconductor Manu. Ltd. Passivation of copper interconnect surfaces with a passivating metal layer
US6320265B1 (en) * 1999-04-12 2001-11-20 Lucent Technologies Inc. Semiconductor device with high-temperature ohmic contact and method of forming the same
US7230316B2 (en) 2002-12-27 2007-06-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having transferred integrated circuit
US7628309B1 (en) * 2005-05-03 2009-12-08 Rosemount Aerospace Inc. Transient liquid phase eutectic bonding
US20070013014A1 (en) * 2005-05-03 2007-01-18 Shuwen Guo High temperature resistant solid state pressure sensor
US7400042B2 (en) * 2005-05-03 2008-07-15 Rosemount Aerospace Inc. Substrate with adhesive bonding metallization with diffusion barrier
US7538401B2 (en) 2005-05-03 2009-05-26 Rosemount Aerospace Inc. Transducer for use in harsh environments
DE102016101801B4 (de) * 2016-02-02 2021-01-14 Infineon Technologies Ag Lastanschluss eines leistungshalbleiterbauelements, leistungshalbleitermodul damit und herstellungsverfahren dafür

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55132056A (en) * 1979-04-03 1980-10-14 Toshiba Corp Semiconductor device
US4373966A (en) * 1981-04-30 1983-02-15 International Business Machines Corporation Forming Schottky barrier diodes by depositing aluminum silicon and copper or binary alloys thereof and alloy-sintering
US4517225A (en) * 1983-05-02 1985-05-14 Signetics Corporation Method for manufacturing an electrical interconnection by selective tungsten deposition
US4673623A (en) * 1985-05-06 1987-06-16 The Board Of Trustees Of The Leland Stanford Junior University Layered and homogeneous films of aluminum and aluminum/silicon with titanium and tungsten for multilevel interconnects
US4910580A (en) * 1987-08-27 1990-03-20 Siemens Aktiengesellschaft Method for manufacturing a low-impedance, planar metallization composed of aluminum or of an aluminum alloy
US4987562A (en) * 1987-08-28 1991-01-22 Fujitsu Limited Semiconductor layer structure having an aluminum-silicon alloy layer
JPH01185948A (ja) * 1988-01-21 1989-07-25 Seiko Epson Corp 半導体装置
KR920005701B1 (ko) * 1989-07-20 1992-07-13 현대전자산업 주식회사 반도체 집적회로 내의 소자 연결용 금속배선층 및 그 제조방법
JPH04363024A (ja) * 1990-11-30 1992-12-15 Toshiba Corp 半導体装置の製造方法
US5345108A (en) * 1991-02-26 1994-09-06 Nec Corporation Semiconductor device having multi-layer electrode wiring
DE4200809C2 (de) * 1991-03-20 1996-12-12 Samsung Electronics Co Ltd Verfahren zur Bildung einer metallischen Verdrahtungsschicht in einem Halbleiterbauelement
KR940004256B1 (en) * 1991-04-09 1994-05-19 Samsung Electronics Co Ltd Making method of semiconductor device
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
FR2678818B1 (fr) * 1991-07-11 1995-07-13 Olivier Ets Georges Dispositif arrache-fils pour semelle de suceur d'aspirateur.
KR960010056B1 (ko) * 1992-12-10 1996-07-25 삼성전자 주식회사 반도체장치 및 그 제조 방법
US5427666A (en) * 1993-09-09 1995-06-27 Applied Materials, Inc. Method for in-situ cleaning a Ti target in a Ti + TiN coating process
US5360995A (en) * 1993-09-14 1994-11-01 Texas Instruments Incorporated Buffered capped interconnect for a semiconductor device
US5444022A (en) * 1993-12-29 1995-08-22 Intel Corporation Method of fabricating an interconnection structure for an integrated circuit
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190001445U (ko) 2017-12-08 2019-06-18 최재양 삽입식 샤워기 홀더

Also Published As

Publication number Publication date
EP0720231A2 (en) 1996-07-03
JP3296708B2 (ja) 2002-07-02
SG34348A1 (en) 1996-12-06
JPH08236707A (ja) 1996-09-13
EP0720231A3 (en) 1996-12-11
US5561083A (en) 1996-10-01
TW298675B (ko) 1997-02-21
US5641994A (en) 1997-06-24

Similar Documents

Publication Publication Date Title
KR960026410A (ko) 집적회로 및 그의 제조방법
JPS6419763A (en) Improved integrated circuit structure and method of forming improved integrated circuit structure
KR900002455A (ko) 반도체 집적 소자 제조방법
KR900017172A (ko) 집적회로의 상호 접속배치 제조방법
KR890007386A (ko) 반도체 장치 및 그 제조방법
KR920020620A (ko) 반도체 집적회로장치의 배선접속구조 및 그 제조방법
KR950025957A (ko) 적층 구조의 배선을 갖고 있는 반도체 디바이스 및 그 제조방법
EP0304728A3 (de) Verfahren zum Herstellen einer aus Aluminium oder einer Aluminium-Legierung bestehenden niederohmigen planen Metallisierung
KR920017184A (ko) 반도체 장치의 제조방법
WO2002054484A3 (en) Metal ion diffusion barrier layers
EP1187191A3 (de) SOI-Substrat sowie darin ausgebildete Halbleiterschaltung und dazugehörige Herstellungsverfahren
US5953628A (en) Method for forming wiring for a semiconductor device
KR910021189A (ko) 전기회로 또는 전자회로의 성형에 사용되는 세라믹기판
JPH0378258A (ja) 半導体デバイス用金属被覆及びその製造方法
KR970053550A (ko) 이층 구조의 Cu 확산방지막 형성방법
JPH0418760A (ja) 半導体装置
JPH09186238A (ja) 導電構造およびその形成
KR910019176A (ko) 감소된 부식 가능성을 갖는 금속화 시스템 및 이에 의한 반도체 집적회로의 제조방법
JPS6445163A (en) Semiconductor device
KR940016636A (ko) 다층 금속 배선의 본딩 패드 제조 방법
KR940007073B1 (ko) 반도체 소자의 배선 구조
JPH0341732A (ja) 半導体装置の製造方法
JPH02267959A (ja) 集積回路装置の多層配線法
JP3585964B2 (ja) セラミックス表面配線基体
KR950021124A (ko) 초고집적회로의 금속선 형성방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid