KR900017172A - 집적회로의 상호 접속배치 제조방법 - Google Patents

집적회로의 상호 접속배치 제조방법 Download PDF

Info

Publication number
KR900017172A
KR900017172A KR1019890005132A KR890005132A KR900017172A KR 900017172 A KR900017172 A KR 900017172A KR 1019890005132 A KR1019890005132 A KR 1019890005132A KR 890005132 A KR890005132 A KR 890005132A KR 900017172 A KR900017172 A KR 900017172A
Authority
KR
South Korea
Prior art keywords
layer
etching
contact opening
insulating layer
separation layer
Prior art date
Application number
KR1019890005132A
Other languages
English (en)
Other versions
KR0138913B1 (ko
Inventor
케빈 그리프 말콤
트리 돈 트렁
요세푸스 빌헬무스 반 호우템 헨드리쿠스
마르티누스 프란시쿠스 게라르두스 반 라아르호벤 요세푸스
Original Assignee
이반 밀러 레르너
엔.브이.필립스 글로아이람펜파브리켄
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이반 밀러 레르너, 엔.브이.필립스 글로아이람펜파브리켄 filed Critical 이반 밀러 레르너
Publication of KR900017172A publication Critical patent/KR900017172A/ko
Application granted granted Critical
Publication of KR0138913B1 publication Critical patent/KR0138913B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

내용 없음

Description

집적회로의 상호 접속배치 제조방법
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1, 2, 3A, 4A 및 5A도는 제1실시예내의 본 발명에 따른 방법의 다른 연속하는 단에서 반도체 장치 부분을 나타내는 개략적 단면도,
제3B, 4B 및 5B도는 제2실시예 변화에 따른 제3A, 4A 및 5A도의 유사도.

Claims (6)

  1. 반도체 장치, 특히 집직회로상에 상호 접속 배열을 제조하는 방법이 a)상기 장치의 소자가 제공되는 기판상의 절연층을 힝성하는 단계와, b)이 절연층으로 좁은 접촉 개구를 에칭하는 단계와, c)상기 접촉 개구의 내부 표면을 포함한, 좋은 보호 범위를 안정케 하는 방법의 수단에 의해 도전 물질의 적어도 하나의 층에 부착하는 단계와, 상기 층의 전체 두께는 접촉 개구의 볼륨을 채우기에 충분하게 되며, d)상기 절연층의 표면을 노출시켜, 그러나 상기 접촉 개구내의 물질을 유지하도록 상기 도전물질의 주요부분을 에칭함으로 제거하는 단계와, e)금속 상호 접속층을 부착하는 단계 및 요구된 배치 형태로 에칭하는 단계를 구비하고, 접촉 개구를 에칭하기 전(전술한 단계이전)에, 절연층이 상기와 같은 종류의 소위 분리층에 의해 덮여지고 그것은 절연층에 대해 선택적으로 에칭될 수 있으며, 접촉 개구에 대응하는 개구는,에서 지시된 방법의 단계가 수행되어 진후분리층에서 에칭되며, 그리고 금속 상호 접촉층이 부착되기 전(단계)에, 분리층이 선택적으로 제거되는 것을 특징으로 하는 집적회로의 상호 접속배치 제조방법.
  2. 제1항에 있어서, 상기 분리층이 선택되어지므로 분리층이 도전채움 물질에 대해 선택적으로 제거될 수 있는 것을 특징으로 하는 집적회로의 상호 접속배치 제조방법.
  3. 제2항에 있어서, 절연층이 실리카 유리로 형성되고, 도전 채움물질은 텅스텐 또는 텅스텐 합금으로 형성되며 그리고 분리층은 실리카 질화물로 부터 형성되는 것을 특징으로 하는 집적회로의 상호 접속배치 제조방법.
  4. 제2항에 있어서. 상기 분리층이 분리층에 대해 선택적으로 에칭될 수 있는 도전 채움 물질과 같은 종류의 것으로 선택되고, 그것은 상기 방법(단계)의 단계에 대응하는 동안 에칭- 정지층처럼 사용되는 것을 특징으로 하는 집적회로의 상호 접속배치 제조방법.
  5. 제4항에 있어서, 접촉개구를 에칭하는 단계 (단계)동안, 분리층이 선택적으로 에칭되고, 절연층을 에칭하기 위한 부가적 마스크처럼 사용되는 것을 특징으로 하는 집적회로의 상호 접속배치 제조방법.
  6. 제5항에 있어서, 도전 채움 뭍질이 텅스텐 또는 텡스텐 합금으로 형성되고, 분리층은 알루미늄 합금 또는 코발트 물질의 하나로 형성되는 것을 특징으로 하는 집적회로의 상호 접속배치 제조방법.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019890005132A 1988-04-22 1989-04-19 집적회로의 상호 접속배치 제조방법 KR0138913B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR8805391 1988-04-22
FR8805391A FR2630588A1 (fr) 1988-04-22 1988-04-22 Procede pour realiser une configuration d'interconnexion sur un dispositif semiconducteur notamment un circuit a densite d'integration elevee

Publications (2)

Publication Number Publication Date
KR900017172A true KR900017172A (ko) 1990-11-15
KR0138913B1 KR0138913B1 (ko) 1998-06-01

Family

ID=9365595

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890005132A KR0138913B1 (ko) 1988-04-22 1989-04-19 집적회로의 상호 접속배치 제조방법

Country Status (6)

Country Link
US (2) US4936950A (ko)
EP (1) EP0343698B1 (ko)
JP (1) JP2604631B2 (ko)
KR (1) KR0138913B1 (ko)
DE (1) DE68916859T2 (ko)
FR (1) FR2630588A1 (ko)

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5103557A (en) * 1988-05-16 1992-04-14 Leedy Glenn J Making and testing an integrated circuit using high density probe points
US6288561B1 (en) * 1988-05-16 2001-09-11 Elm Technology Corporation Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus
US5225771A (en) * 1988-05-16 1993-07-06 Dri Technology Corp. Making and testing an integrated circuit using high density probe points
JPH0242728A (ja) * 1988-08-02 1990-02-13 Sony Corp 半導体装置の製造方法
US5035768A (en) * 1989-11-14 1991-07-30 Intel Corporation Novel etch back process for tungsten contact/via filling
US5167760A (en) * 1989-11-14 1992-12-01 Intel Corporation Etchback process for tungsten contact/via filling
GB9015820D0 (en) * 1990-07-18 1990-09-05 Raychem Ltd Processing microchips
KR930005238B1 (ko) * 1990-10-25 1993-06-16 현대전자산업 주식회사 금속박막의 평탄화 형성방법
JPH04257227A (ja) * 1991-02-08 1992-09-11 Sony Corp 配線形成方法
JPH04298030A (ja) * 1991-03-27 1992-10-21 Sony Corp メタルプラグの形成方法
US5137597A (en) * 1991-04-11 1992-08-11 Microelectronics And Computer Technology Corporation Fabrication of metal pillars in an electronic component using polishing
US5164330A (en) * 1991-04-17 1992-11-17 Intel Corporation Etchback process for tungsten utilizing a NF3/AR chemistry
US5124780A (en) * 1991-06-10 1992-06-23 Micron Technology, Inc. Conductive contact plug and a method of forming a conductive contact plug in an integrated circuit using laser planarization
JPH05206134A (ja) * 1991-11-12 1993-08-13 Nec Corp 半導体装置とその製造方法
US5244534A (en) * 1992-01-24 1993-09-14 Micron Technology, Inc. Two-step chemical mechanical polishing process for producing flush and protruding tungsten plugs
US5252516A (en) * 1992-02-20 1993-10-12 International Business Machines Corporation Method for producing interlevel stud vias
DE69213928T2 (de) * 1992-05-27 1997-03-13 Sgs Thomson Microelectronics Verdrahtung auf Wolfram-Plomben
JP2934353B2 (ja) * 1992-06-24 1999-08-16 三菱電機株式会社 半導体装置およびその製造方法
DE4226429A1 (de) * 1992-08-10 1994-02-17 Bosch Gmbh Robert Halbleiteranordnung
US5387315A (en) * 1992-10-27 1995-02-07 Micron Technology, Inc. Process for deposition and etching of copper in multi-layer structures
US5486234A (en) * 1993-07-16 1996-01-23 The United States Of America As Represented By The United States Department Of Energy Removal of field and embedded metal by spin spray etching
FR2711275B1 (fr) * 1993-10-15 1996-10-31 Intel Corp Procédé automatiquement aligné de contact en fabrication de semi-conducteurs et dispositifs produits.
DE69424388T2 (de) * 1993-12-23 2000-08-31 St Microelectronics Inc Verfahren und Dielektrikumstruktur zur Erleichterung der Metallüberätzung ohne Beschädigung des Zwischendielektrikums
US5405806A (en) * 1994-03-29 1995-04-11 Motorola Inc. Method for forming a metal silicide interconnect in an integrated circuit
JP2797994B2 (ja) * 1995-02-17 1998-09-17 ヤマハ株式会社 半導体装置
US5658829A (en) * 1995-02-21 1997-08-19 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US5580821A (en) * 1995-02-21 1996-12-03 Micron Technology, Inc. Semiconductor processing method of forming an electrically conductive contact plug
US5534462A (en) * 1995-02-24 1996-07-09 Motorola, Inc. Method for forming a plug and semiconductor device having the same
US6406998B1 (en) * 1996-02-05 2002-06-18 Micron Technology, Inc. Formation of silicided contact by ion implantation
JP2812288B2 (ja) * 1996-02-28 1998-10-22 日本電気株式会社 半導体装置の製造方法
US5658830A (en) * 1996-07-12 1997-08-19 Vanguard International Semiconductor Corporation Method for fabricating interconnecting lines and contacts using conformal deposition
US5795831A (en) * 1996-10-16 1998-08-18 Ulvac Technologies, Inc. Cold processes for cleaning and stripping photoresist from surfaces of semiconductor wafers
US5962346A (en) * 1997-12-29 1999-10-05 Taiwan Semiconductor Manufacturing Company, Ltd. Fluorine-doped silicate glass hard mask to improve metal line etching profile
US6221775B1 (en) 1998-09-24 2001-04-24 International Business Machines Corp. Combined chemical mechanical polishing and reactive ion etching process
JP4095731B2 (ja) 1998-11-09 2008-06-04 株式会社ルネサステクノロジ 半導体装置の製造方法及び半導体装置
FR2795236B1 (fr) * 1999-06-15 2002-06-28 Commissariat Energie Atomique Procede de realisation d'interconnexions notamment en cuivre pour dispositifs micro-electroniques
US6503827B1 (en) * 2000-06-28 2003-01-07 International Business Machines Corporation Method of reducing planarization defects
JP2002093811A (ja) * 2000-09-11 2002-03-29 Sony Corp 電極および半導体装置の製造方法
KR100386083B1 (ko) * 2000-09-22 2003-06-02 주식회사 하이닉스반도체 반도체 기판의 표면결함을 줄이는 방법
DE10057463A1 (de) * 2000-11-20 2002-05-29 Promos Technologies Inc Herstellungsverfahren für eine Metallleitung
JP4076131B2 (ja) * 2002-06-07 2008-04-16 富士通株式会社 半導体装置の製造方法
JP2005203476A (ja) 2004-01-14 2005-07-28 Oki Electric Ind Co Ltd 半導体装置の配線構造及びその製造方法
KR100650811B1 (ko) * 2005-05-30 2006-11-27 주식회사 하이닉스반도체 반도체 소자의 콘택 플러그 형성 방법
US7985673B2 (en) 2006-06-21 2011-07-26 Nxp B.V. Semiconductor device for low-power applications and a method of manufacturing thereof
KR100815186B1 (ko) 2006-09-11 2008-03-19 주식회사 하이닉스반도체 돌출형상의 텅스텐플러그를 구비한 반도체소자의 제조 방법
TWI340002B (en) * 2008-04-07 2011-04-01 Unimicron Technology Corp Circuit board and manufacturing method thereof
CN102194993B (zh) * 2010-03-11 2013-06-19 中芯国际集成电路制造(上海)有限公司 相变存储器存储单元的制作方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
JPS55102235A (en) * 1979-01-29 1980-08-05 Nippon Telegr & Teleph Corp <Ntt> Formation of interlayer conductive layer
US4361599A (en) * 1981-03-23 1982-11-30 National Semiconductor Corporation Method of forming plasma etched semiconductor contacts
GB2137808A (en) * 1983-04-06 1984-10-10 Plessey Co Plc Integrated circuit processing method
JPS6017933A (ja) * 1983-07-11 1985-01-29 Toshiba Corp 半導体装置の製造方法
US4484978A (en) * 1983-09-23 1984-11-27 Fairchild Camera & Instrument Corp. Etching method
FR2563048B1 (fr) * 1984-04-13 1986-05-30 Efcis Procede de realisation de contacts d'aluminium a travers une couche isolante epaisse dans un circuit integre
FR2566181B1 (fr) * 1984-06-14 1986-08-22 Commissariat Energie Atomique Procede d'autopositionnement d'une ligne d'interconnexion sur un trou de contact electrique d'un circuit integre
US4640738A (en) * 1984-06-22 1987-02-03 International Business Machines Corporation Semiconductor contact protection
JP2519217B2 (ja) * 1985-09-11 1996-07-31 テキサス インスツルメンツ インコ−ポレイテツド 相互接続導体を形成する方法
GB2186424A (en) * 1986-01-30 1987-08-12 Plessey Co Plc Method for producing integrated circuit interconnects
JPS6334954A (ja) * 1986-07-29 1988-02-15 Nec Corp 半導体装置およびその製造方法
JPS6376457A (ja) * 1986-09-19 1988-04-06 Fujitsu Ltd 半導体装置の製造方法
JPS63283161A (ja) * 1987-05-15 1988-11-21 Toshiba Corp 半導体装置とその製造方法
US4981550A (en) * 1987-09-25 1991-01-01 At&T Bell Laboratories Semiconductor device having tungsten plugs

Also Published As

Publication number Publication date
JPH0212917A (ja) 1990-01-17
KR0138913B1 (ko) 1998-06-01
US4936950A (en) 1990-06-26
DE68916859D1 (de) 1994-08-25
EP0343698A1 (fr) 1989-11-29
USRE34583E (en) 1994-04-12
FR2630588A1 (fr) 1989-10-27
JP2604631B2 (ja) 1997-04-30
DE68916859T2 (de) 1995-02-16
EP0343698B1 (fr) 1994-07-20

Similar Documents

Publication Publication Date Title
KR900017172A (ko) 집적회로의 상호 접속배치 제조방법
US5824595A (en) Method of separating electronic elements
KR900002455A (ko) 반도체 집적 소자 제조방법
KR970017990A (ko) 집적된 표면이 미세하게 가공된 구조를 가진 모노리식 반도체 장치 제조 방법
US5593920A (en) Method for forming contact structures in integrated circuits
KR960026643A (ko) 반도체장치의 배선 제조방법
KR890011038A (ko) 반도체 장치의 금속 상호접속부 상에 도전성 필라를 형성하기 위한 자기-정합 방법 및 이에 의한 제품
US4321284A (en) Manufacturing method for semiconductor device
KR930003260A (ko) 반도체 장치 및 그 제조 방법
KR900005574A (ko) 보호층내에 배선을 매설한 반도체 직접회로의 제조방법
KR870003575A (ko) 반도체장치의 형성방법
US6465339B2 (en) Technique for intralevel capacitive isolation of interconnect paths
EP0740332A3 (en) Improvements in or relating to semiconductor integrated circuit devices
US7408239B2 (en) Capture of residual refractory metal within semiconductor device
KR910003783A (ko) 반도체장치 및 그 제조방법
KR880011892A (ko) 반도체 집적회로 및 제조법
KR950024266A (ko) 반도체장치의 제조방법
KR960015794A (ko) 반도체소자 제조방법
JPS6076143A (ja) 半導体装置の製造方法
KR100220243B1 (ko) 반도체 소자의 본딩 패드 형성방법
KR0134108B1 (ko) 반도체 소자의 제조방법
KR100450240B1 (ko) 콘택홀 형성 방법 및 이 콘택홀을 갖는 반도체 소자
JP2985202B2 (ja) Ｍｏｓ型半導体装置の製造方法
KR100215694B1 (ko) 반도체 소자의 제조방법
KR910003761A (ko) 반도체 소자의 다층금속배선 공정방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040203

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee