CN106158612A - 半导体结构的形成方法 - Google Patents
半导体结构的形成方法 Download PDFInfo
- Publication number
- CN106158612A CN106158612A CN201510176691.5A CN201510176691A CN106158612A CN 106158612 A CN106158612 A CN 106158612A CN 201510176691 A CN201510176691 A CN 201510176691A CN 106158612 A CN106158612 A CN 106158612A
- Authority
- CN
- China
- Prior art keywords
- layer
- aluminum metal
- forming method
- metal layer
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 63
- 239000004065 semiconductor Substances 0.000 title claims abstract description 61
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 149
- 238000009792 diffusion process Methods 0.000 claims abstract description 46
- 239000000758 substrate Substances 0.000 claims abstract description 31
- 229910052751 metal Inorganic materials 0.000 claims abstract description 26
- 239000002184 metal Substances 0.000 claims abstract description 26
- 238000003701 mechanical milling Methods 0.000 claims abstract description 17
- 239000000126 substance Substances 0.000 claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 310
- 239000000463 material Substances 0.000 claims description 61
- 239000002346 layers by function Substances 0.000 claims description 18
- 230000008569 process Effects 0.000 claims description 18
- 230000015572 biosynthetic process Effects 0.000 claims description 17
- 238000010992 reflux Methods 0.000 claims description 12
- 238000004544 sputter deposition Methods 0.000 claims description 11
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical group [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 10
- 230000004888 barrier function Effects 0.000 claims description 8
- -1 aluminium gold Chemical compound 0.000 claims description 7
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 6
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 229910015801 BaSrTiO Inorganic materials 0.000 claims description 3
- 229910002370 SrTiO3 Inorganic materials 0.000 claims description 3
- 229910004490 TaAl Inorganic materials 0.000 claims description 3
- 229910010038 TiAl Inorganic materials 0.000 claims description 3
- 229910010041 TiAlC Inorganic materials 0.000 claims description 3
- 229910008482 TiSiN Inorganic materials 0.000 claims description 3
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 3
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 229910052593 corundum Inorganic materials 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- QRXWMOHMRWLFEY-UHFFFAOYSA-N isoniazide Chemical compound NNC(=O)C1=CC=NC=C1 QRXWMOHMRWLFEY-UHFFFAOYSA-N 0.000 claims description 3
- 229910052715 tantalum Inorganic materials 0.000 claims description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 claims description 3
- 229910001845 yogo sapphire Inorganic materials 0.000 claims description 3
- 241000416536 Euproctis pseudoconspersa Species 0.000 claims 1
- 230000007547 defect Effects 0.000 abstract description 5
- 229910052782 aluminium Inorganic materials 0.000 description 22
- 150000002500 ions Chemical class 0.000 description 21
- 238000005516 engineering process Methods 0.000 description 8
- 239000004411 aluminium Substances 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000003989 dielectric material Substances 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- WGTYBPLFGIVFAS-UHFFFAOYSA-M tetramethylammonium hydroxide Chemical compound [OH-].C[N+](C)(C)C WGTYBPLFGIVFAS-UHFFFAOYSA-M 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 208000012868 Overgrowth Diseases 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 239000011435 rock Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- VHUUQVKOLVNVRT-UHFFFAOYSA-N Ammonium hydroxide Chemical compound [NH4+].[OH-] VHUUQVKOLVNVRT-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- 229910001439 antimony ion Inorganic materials 0.000 description 1
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000003763 carbonization Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- CKHJYUSOUQDYEN-UHFFFAOYSA-N gallium(3+) Chemical compound [Ga+3] CKHJYUSOUQDYEN-UHFFFAOYSA-N 0.000 description 1
- 229910001449 indium ion Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000012876 topography Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
一种半导体结构的形成方法，包括：提供半导体衬底，半导体衬底上形成有伪栅结构；形成覆盖半导体衬底和伪栅结构侧壁的介质层，介质层的表面与伪栅顶部表面齐平；去除所述伪栅结构，形成凹槽；在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质层；在所述高K栅介质层上形成第一铝金属层，所述第一铝金属层填充满凹槽；在第一铝金属层上形成牺牲层，所述牺牲层包括位于第一铝金属层上的第一粘附层、位于第一粘附层上的扩散阻挡层，以及位于扩散阻挡层上的第二粘附层；在所述牺牲层上形成第二铝金属层；采用化学机械研磨工艺去除介质层表面的第二铝金属层、牺牲层和第一铝金属层，在凹槽中形成金属栅电极。本发明的方法防止凹陷缺陷的产生。
Description
技术领域
本发明涉及半导体制作领域，特别涉及一种半导体结构的形成方法。
背景技术
随着集成电路制造技术的不断发展，MOS晶体管的特征尺寸也越来越小，为了降低MOS晶体管栅极的寄生电容，提高器件速度，高K栅介电层与金属栅极的栅极叠层结构被引入到MOS晶体管中。为了避免金属栅极的金属材料对晶体管其他结构的影响，所述金属栅极与高K栅介电层的栅极叠层结构通常采用“后栅(gate last)”工艺制作。
现有技术采用“后栅(gate last)”工艺制作金属栅极过程包括：提供半导体衬底，所述半导体衬底上形成有替代栅结构，所述替代栅结构包括位于半导体衬底上的栅介质层和位于栅介质层上的替代栅，所述替代栅结构两侧的半导体衬底内形成有晶体管的源区和漏区；形成覆盖所述半导体衬底和替代栅结构的第一介质材料层；采用化学机械研磨工艺平坦化所述介质材料层，以伪栅结构的顶部表面为停止层，形成第一介质层，所述第一介质层的表面与替代栅结构的顶部表面齐平；去除所述替代栅结构，形成凹槽；在凹槽的侧壁和底部表面、以及第一介质层的表面形成高K介电材料层；在高K介电材料层表面形成金属层；平坦化去除第一介质层表面上的高K介电材料层和金属层，在凹槽的侧壁和底部表面形成高K栅介质层，在高K栅介质层上形成金属栅电极，所述金属栅电极填充凹槽。
但是现有金属栅极的制作工艺的稳定性和可靠性仍有待提高。
发明内容
本发明解决的问题是怎样在金属栅极的制作工艺中，防止凹陷缺陷的产生。
为解决上述问题，本发明提供一种半导体结构的形成方法，包括：
提供半导体衬底，所述半导体衬底上形成有伪栅结构；
形成覆盖所述半导体衬底和伪栅结构侧壁的介质层，所述介质层的表面与伪栅顶部表面齐平；
去除所述伪栅结构，形成凹槽；
在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质层；
在所述高K栅介质层上形成第一铝金属层，所述第一铝金属层填充满凹槽；
在第一铝金属层上形成牺牲层，所述牺牲层包括位于第一铝金属层上的第一粘附层、位于第一粘附层上的扩散阻挡层，以及位于扩散阻挡层上的第二粘附层；
在所述牺牲层上形成第二铝金属层；
采用化学机械研磨工艺去除介质层表面的第二铝金属层、牺牲层和第一铝金属层，在凹槽中形成金属栅电极。
可选的，所述第一粘附层和第二粘附层的材料为Ti，所述扩散阻挡层的材料为TiN。
可选的，所述第一粘附层和第二粘附层的材料为Ta，所述扩散阻挡层的材料为TaN。
可选的，所述第一粘附层和第二粘附层的材料形成工艺为溅射。
可选的，所述扩散阻挡层的形成工艺为溅射或者化学气相沉积工艺。
可选的，所述第一粘附层和第二粘附层的厚度为40～60埃。
可选的，所述扩散阻挡层的厚度为100～200埃。
可选的，所述第一铝金属层和第二铝金属层的形成工艺为溅射。
可选的，所述第一铝金属层的厚度为500～1500埃，第二铝金属层的厚度为1500～2000埃。
可选的，所述高K栅介质层的材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
可选的，还包括：在高K栅介质层上形成功能层。
可选的，所述半导体器件为NMOS晶体管时，所述功能层的材料为TiAl、TiAlC、TaAl中的一种或几种。
可选的，所述半导体器件为PMOS晶体管时，所述功能层的材料为TiN、TiSiN中的一种或几种。
可选的，还包括：在所述功能层上形成第二扩散阻挡层，在第二扩散阻挡层上形成第三粘附层。
可选的，所述第二扩散阻挡层的材料为TiN或TaN。
可选的，所述第三粘附层的材料为Ti或Ta。
可选的，形成第二铝金属层后，还包括：对所述第一铝金属层和第二铝金属层进行回流工艺。
可选的，所述回流工艺的时间为2～5分钟，温度为300～500摄氏度，使用的气体为Ar或He，腔室压强为10-40mTorr。
与现有技术相比，本发明的技术方案具有以下优点：
本发明的半导体结构的形成方法，在形成第一铝金属层后，在第一铝金属层上形成牺牲层，所述牺牲层包括位于第一铝金属层上的第一粘附层、位于第一粘附层上的扩散阻挡层，以及位于扩散阻挡层上的第二粘附层；在所述牺牲层上形成第二铝金属层；采用化学机械研磨工艺去除介质层表面的第二铝金属层、牺牲层和第一铝金属层，在凹槽中形成金属栅电极。由于第一铝金属层和第二铝金属层之间具有牺牲层，所述牺牲层在形成第二铝金属层的过程中以及在后续进行回流的过程中，防止第一铝金属层中的铝原子和第二铝金属层中的铝原子相互扩散，从而防止第一铝金属层和第二铝金属层中的部分区域的铝晶核尺寸生长过大，提高了第一铝金属层和第二铝金属层中的铝晶核尺寸的均匀性；
所述牺牲层包括位于第一铝金属层上的第一粘附层、位于第一粘附层上的扩散阻挡层，以及位于扩散阻挡层上的第二粘附层，所述扩散阻挡层用于防止后续在第一铝金属层上形成第二铝金属层时以及进行回流工艺时，第二铝金属层中的铝原子与第一铝金属层中铝原子相互扩散，从而防止第二铝金属层和第二铝金属层中产生较大尺寸的铝晶粒，所述第一粘附层用于提高第一铝金属层与扩散阻挡层的粘附性，所述第二粘附层用于提高所述扩散阻挡层与后续形成的第二铝金属层的粘附性，利于后续进行化学机械研磨工艺。
进一步，所述第一粘附层和第二粘附层的厚度为40～60埃，所述扩散阻挡层的厚度为100～200埃，所述第一粘附层和第二粘附层在具有较好的粘附性的同时不会增加化学机械研磨工艺的难度，所述扩散阻挡层的在具有良好的阻挡作用的同时不会增加制作成本以及增加化学机械研磨工艺的难度。
附图说明
图1～图8为本发明实施例半导体结构的形成过程的结构示意图。
具体实施方式
如背景技术所言，现有技术的金属栅极的制作工艺的稳定性和可靠性仍有待提高，比如，在金属栅极的制作过程中，在平坦化金属层时容易产生凹陷缺陷。
研究发现，凹陷缺陷产出的原因为：现有技术在形成金属栅极时，金属层的材料为主要为铝，铝材料相对于其他的金属材料(比如铜、钨等)质地较软，采用化学机械研磨工艺平坦化时具有极大的挑战，因而第一介质层上形成的铝金属层的厚度相对会较厚，另外，通过溅射工艺形成铝金属层后，需要进行回流工艺，以使铝金属层能更好的填充凹槽，在进行回流工艺时，铝晶粒会重新生长，但是由于部分区域(比如大尺寸区域或窄缝区域)的铝厚度较厚以及第一介质层表面形貌等因素的影响，该区域生长的铝晶粒的尺寸会较大，在采用化学机械研磨工艺平坦化铝金属层时，大尺寸的铝晶粒容易被拉出，大尺寸的铝晶粒对应的位置容易产生凹陷缺陷，影响制作工艺的良率。
为此，本发明提供了一种半导体结构的形成方法，在形成铝金属栅极时，由于第一铝金属层和第二铝金属层之间具有牺牲层，所述牺牲层在形成第二铝金属层的过程中以及在后续进行回流的过程中，防止第一铝金属层中的铝原子和第二铝金属层中的铝原子相互扩散，从而防止第一铝金属层和第二铝金属层中的部分区域的铝晶核尺寸生长过大，提高了第一铝金属层和第二铝金属层中的铝晶核尺寸的均匀性。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。在详述本发明实施例时，为便于说明，示意图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本发明的保护范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
图1～图8为本发明实施例半导体结构的形成过程的结构示意图。
参考图1，提供半导体衬底200，所述半导体衬底200上形成有伪栅结构201。
所述半导体衬底200的材料为硅(Si)、锗(Ge)、或硅锗(GeSi)、碳化硅(SiC)；也可以是绝缘体上硅(SOI)，绝缘体上锗(GOI)；或者还可以为其它的材料，例如砷化镓等Ⅲ-Ⅴ族化合物。所述半导体衬底200还可以根据设计需求注入一定的掺杂离子以改变电学参数。
在所述半导体衬底200内还形成有浅沟槽隔离结构，所述浅沟槽隔离结构用于隔离相邻的有源区，防止不同有源区上形成的晶体管之间电学连接。
所述浅沟槽隔离结构可以单层或多层(≥2层)堆叠结构。在一实施例中，所述浅沟槽隔离结构为单层结构时，所述浅沟槽隔离结构的材料可以为氧化硅、氮化硅、氮氧化硅其中的一种或几种。在一实施例中，所述浅沟槽隔离结构为双层堆叠结构，包括衬垫氧化层和位于衬垫氧化层上的填充层。
所述伪栅结构201作为后续形成金属栅结构的牺牲层，伪栅结构201的数量至少为1个，所述伪栅结构201的材料为多晶硅或无定形碳或其他合适的材料，伪栅结构201的形成过程为：在所述半导体衬底200上形成伪栅材料层；在所述伪栅材料层上形成图形化的光刻胶层；以所述图形化的光刻胶层为掩膜刻蚀所述伪栅材料层，在所述半导体衬底200上伪栅结构201。
伪栅结构201和半导体衬底200之间还可以形成氧化硅层。
所述伪栅结构201的两侧侧壁上还形成有侧墙，所述侧墙可以为单层或多层(≥2层)堆叠结构。
在一实施例中，所述侧墙为双层堆叠结构，包括位于伪栅结构201侧壁表面上的偏移侧墙和位于偏移侧墙上的主侧墙。
所述偏移侧墙的材料为氧化硅或替他合适的材料，偏移侧墙的形成工艺为热氧化或沉积工艺，所述主侧墙的材料为氮化硅，形成工艺为沉积和刻蚀工艺。
在形成偏移侧墙后，还包括：以所述伪栅和偏移侧墙为掩膜，对所述半导体衬底进行第一离子注入，在所述伪栅结构201和偏移侧墙两侧的半导体衬底上形成浅掺杂区。
在形成浅掺杂区后，在所述偏移侧墙的表面上形成主侧墙，所述主侧墙的形成过程为：形成覆盖所述伪栅结构201、偏移侧墙和半导体衬底200表面的侧墙材料层；无掩膜刻蚀所述侧墙材料层，在偏移侧墙表面形成主侧墙。所述主侧墙可以为单层或多层堆叠结构。
在形成主侧墙后，还包括：以所述主侧墙和伪栅结构201为掩膜，进行第二离子注入，在伪栅结构201和主侧墙两侧的半导体衬底200内形成深掺杂区，所述深掺杂区和浅掺杂区构成晶体管的源区或漏区。
所述第一离子注入和第二离子注入注入的杂质离子的类型相同，所述杂质离子包括N型杂质离子和P型杂质离子，所述N型杂质离子为磷离子、砷离子或锑离子，所述P型杂质离子为硼离子、镓离子或铟离子。所述第一离子注入和第二离子注入注入杂质离子的类型根据待形成的晶体管的类型进行选择，当待形成的晶体管为N型晶体管时，第一离子注入和第二离子注入的杂质离子为N型的杂质离子，当待形成的晶体管为P型晶体管时，第一离子注入和第二离子注入的杂质离子为P型的杂质离子。
在本发明的其他实施例中，在形成伪栅结构201和侧墙后，还可以以所述伪栅结构201和侧墙为掩膜，刻蚀所述半导体衬底200，在所述伪栅结构201和侧墙两侧的半导体衬底200内形成沟槽；然后在沟槽中填充应力层，形成应力源区和应力漏区。所述应力层的材料为硅锗或碳化硅。
在本发明的其他实施例中，可以先在半导体衬底200上形成高K栅介质层；然后在高K栅介质层上形成伪栅；后续去除伪栅后，在伪栅对应的位置形成金属栅电极。
参考图2，形成覆盖所述半导体衬底200和伪栅结构201侧壁的介质层202，所述介质层202的表面与伪栅结构201顶部表面齐平。
所述介质层202的形成过程为：在半导体衬底200上形成第一介质材料层，第一介质层材料层覆盖所述伪栅结构201；采用化学机械研磨工艺平坦化所述第一介质层材料，以伪栅结构201的表面为停止层，形成第一介质层202。
在一实施例中，所述第一介质层202的材料为氧化硅或其他合适的材料。
参考图3，去除所述伪栅结构201(参考图2)，形成凹槽203。
去除所述伪栅采用湿法刻蚀、干法刻蚀、或者湿法刻蚀和干法刻蚀相结合的工艺。本实施例中，采用湿法刻蚀去除所述伪栅，湿法刻蚀采用的溶液为KOH或TMAH(四甲基氢氧化铵)或NH3.H2O。
参考图4，在所述凹槽203的侧壁和底部以及介质层202的表面形成高K栅介质层204。
所述高K栅介质层204可以为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO，或其他合适的材料。
在一实施例中，在所述高K栅介质层204上还可以形成功能层205。
所述半导体器件为NMOS晶体管时，所述功能层205的材料为TiAl、TiAlC、TaAl中的一种或几种，所述功能层205也可以为其他合适的功函数调节材料。
所述半导体器件为PMOS晶体管时，所述功能层205的材料为TiN、TiSiN中的一种或几种，所述功能层205也可以为其他合适的功函数调节材料。
在另一实施例中，所述功能层205和高K栅介质层204之间还可以形成盖层，所述盖层用于防止功能层205的金属向高K栅介质层204中扩散。所述盖层的材料可以为TiN或其他合适的材料。
参考图5，在所述高K栅介质层204上形成第一铝金属层206，所述第一铝金属层206填充满凹槽203(参考图4)。
所述第一铝金属层206材料为铝，形成工艺为溅射。
所述第一铝金属层206填充满凹槽，后续在第一铝金属层206上形成的牺牲层不会位于凹槽内，因而化学机械研磨工艺平坦化后形成的金属栅电极的材料不会具有牺牲层材料，因而不会改变形成的金属栅电极的电学性能。
所述凹槽的尺寸较小，第一铝金属层206只需填充满凹槽，因而介质层202上的第一铝金属层206的厚度可以较薄，后续在第一铝金属层上的牺牲层上形成的的第二铝金属层作为化学机械研磨时的窗口，在一实施例中，所述第一铝金属层206的厚度为500～1500埃。
在一实施例中，在形成第一铝金属层206之前，还包括在所述功能层205上形成第二扩散阻挡层和第三粘附层，所述第二扩散阻挡层用于防止形成的第一铝金属层中的铝原子向功能层中扩散，所述第三粘附层用于提高形成的第一铝金属层206与扩散阻挡层之间的粘附性。所述第二扩散阻挡层的材料可以为TiN、TaN或其他合适的材料。所述第三粘附层的材料可以为Ti、Ta或其他合适的材料。
参考图6，在第一铝金属层206上形成牺牲层210，所述牺牲层210包括位于第一铝金属层206上的第一粘附层207、位于第一粘附层207上的扩散阻挡层208，以及位于扩散阻挡层208上的第二粘附层209。
所述牺牲层210用于在后续形成第二铝金属层的过程中以及在进行回流的过程中，防止第一铝金属层中的铝原子和第二铝金属层中的铝原子相互扩散，从而防止第一铝金属层和第二铝金属层中的部分区域的铝晶核尺寸生长过大，提高了第一铝金属层和第二铝金属层中的铝晶核尺寸的均匀性。
所述牺牲层210包括位于第一铝金属层206上的第一粘附层207、位于第一粘附层207上的扩散阻挡层208，以及位于扩散阻挡层208上的第二粘附层209，所述扩散阻挡层208用于防止后续在第一铝金属层上形成第二铝金属层时以及进行回流工艺时，第二铝金属层中的铝原子与第一铝金属层中铝原子相互扩散，从而防止第二铝金属层和第二铝金属层中产生较大尺寸的铝晶粒，所述第一粘附层207用于提高第一铝金属层206与扩散阻挡层208的粘附性，所述第二粘附层209用于提高所述扩散阻挡层208与后续形成的第二铝金属层的粘附性，利于后续进行化学机械研磨工艺。
在一实施例中，所述第一粘附层207和第二粘附层209的材料为Ti，所述扩散阻挡层208的材料为TiN。
在另一实施例中，所述第一粘附层207和第二粘附层209的材料为Ta，所述扩散阻挡层208的材料为TaN。
所述第一粘附层207和第二粘附层209的材料形成工艺为溅射，或者其他合适的工艺。
所述扩散阻挡层208的形成工艺为溅射或者化学气相沉积工艺。
研究发现，所述第一粘附层207和第二粘附层209不能太薄，太薄的话容易剥落，粘附性降低，太厚的话，成本增加，所述扩散阻挡层208的厚度不能太薄，太薄的话不能有效的阻挡，所述扩散阻挡层208的厚度也不能太厚，太厚的话增加了制作成本，并且会给后续的化学机械研磨工艺带来难度，所述第一粘附层207和第二粘附层209的厚度为40～60埃，可以为40埃、45埃、50埃、55埃、60埃，所述扩散阻挡层208的厚度为100～200埃，可以为100埃、120埃、140埃、160埃、180埃、200埃。
参考图7，在所述牺牲层210上形成第二铝金属层211。
所述第二铝金属层211的厚度较厚，以提供良好的化学机械研磨工艺的窗口，在一实施例中，第二铝金属层的厚度为1500～2000埃。
所述第二铝金属层211的形成工艺为溅射。
形成第二铝金属层211后，还包括：对所述第一铝金属层206和第二铝金属层211进行回流工艺，进行回流工艺的目的是：使得铝金属更好的填充凹槽。
在一实施例中，所述回流工艺的时间为2～5分钟，温度为300～500摄氏度，使用的气体为Ar或He，腔室压强为10-40mTorr。。
本发明实施例中，由于第一铝金属层206和第二铝金属层211之间具有牺牲层210，所述牺牲层210在形成第二铝金属层211的过程中以及在进行回流的过程中，防止第一铝金属层206中的铝原子和第二铝金属层211中的铝原子相互扩散，从而防止第一铝金属层206和第二铝金属层211中的部分区域的铝晶核尺寸生长过大，提高了第一铝金属层206和第二铝金属层211中的铝晶核尺寸的均匀性。
参考图8，采用化学机械研磨工艺去除介质层202表面的第二铝金属层211(参考图7)、牺牲层210(参考图7)和第一铝金属层206(参考图7)，在凹槽中形成金属栅电极212。
进行化学机械研磨工艺时，同时去除介质层202表面上的高K栅介质层204和功能层205。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。
Claims (18)
1.一种半导体结构的形成方法，其特征在于，包括：
提供半导体衬底，所述半导体衬底上形成有伪栅结构；
形成覆盖所述半导体衬底和伪栅结构侧壁的介质层，所述介质层的表面与伪栅顶部表面齐平；
去除所述伪栅结构，形成凹槽；
在所述凹槽的侧壁和底部以及介质层的表面形成高K栅介质层；
在所述高K栅介质层上形成第一铝金属层，所述第一铝金属层填充满凹槽；
在第一铝金属层上形成牺牲层，所述牺牲层包括位于第一铝金属层上的第一粘附层、位于第一粘附层上的扩散阻挡层，以及位于扩散阻挡层上的第二粘附层；
在所述牺牲层上形成第二铝金属层；
采用化学机械研磨工艺去除介质层表面的第二铝金属层、牺牲层和第一铝金属层，在凹槽中形成金属栅电极。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一粘附层和第二粘附层的材料为Ti，所述扩散阻挡层的材料为TiN。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一粘附层和第二粘附层的材料为Ta，所述扩散阻挡层的材料为TaN。
4.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述第一粘附层和第二粘附层的材料形成工艺为溅射。
5.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述扩散阻挡层的形成工艺为溅射或者化学气相沉积工艺。
6.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述第一粘附层和第二粘附层的厚度为40～60埃。
7.如权利要求2或3所述的半导体结构的形成方法，其特征在于，所述扩散阻挡层的厚度为100～200埃。
8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述第一铝金属层和第二铝金属层的形成工艺为溅射。
9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一铝金属层的厚度为500～1500埃，第二铝金属层的厚度为1500～2000埃。
10.如权利要求1所述的半导体结构的形成方法，其特征在于，所述高K栅介质层的材料为HfO2、TiO2、HfZrO、HfSiNO、Ta2O5、ZrO2、ZrSiO2、Al2O3、SrTiO3或BaSrTiO。
11.如权利要求1所述的半导体结构的形成方法，其特征在于，还包括：在高K栅介质层上形成功能层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述半导体器件为NMOS晶体管时，所述功能层的材料为TiAl、TiAlC、TaAl中的一种或几种。
13.如权利要求11所述的半导体结构的形成方法，其特征在于，所述半导体器件为PMOS晶体管时，所述功能层的材料为TiN、TiSiN中的一种或几种。
14.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：在所述功能层上形成第二扩散阻挡层，在第二扩散阻挡层上形成第三粘附层。
15.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第二扩散阻挡层的材料为TiN或TaN。
16.如权利要求14所述的半导体结构的形成方法，其特征在于，所述第三粘附层的材料为Ti或Ta。
17.如权利要求1所述的半导体结构的形成方法，其特征在于，形成第二铝金属层后，还包括：对所述第一铝金属层和第二铝金属层进行回流工艺。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述回流工艺的时间为2～5分钟，温度为300～500摄氏度，使用的气体为Ar或He，腔室压强为10-40mTorr。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510176691.5A CN106158612B (zh) | 2015-04-14 | 2015-04-14 | 半导体结构的形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510176691.5A CN106158612B (zh) | 2015-04-14 | 2015-04-14 | 半导体结构的形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106158612A true CN106158612A (zh) | 2016-11-23 |
| CN106158612B CN106158612B (zh) | 2019-05-28 |
Family
ID=57336404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510176691.5A Active CN106158612B (zh) | 2015-04-14 | 2015-04-14 | 半导体结构的形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106158612B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701129A (zh) * | 2021-01-07 | 2021-04-23 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| JPH0418760A (ja) * | 1989-02-20 | 1992-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| CN1414623A (zh) * | 2002-09-27 | 2003-04-30 | 上海华虹（集团）有限公司 | 基于a1材料的掺铜金属布线工艺 |
| CN102760652A (zh) * | 2011-04-25 | 2012-10-31 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103515421A (zh) * | 2012-06-27 | 2014-01-15 | 联华电子股份有限公司 | 半导体结构及其制作工艺 |
-
2015
- 2015-04-14 CN CN201510176691.5A patent/CN106158612B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0418760A (ja) * | 1989-02-20 | 1992-01-22 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| US4970176A (en) * | 1989-09-29 | 1990-11-13 | Motorola, Inc. | Multiple step metallization process |
| CN1414623A (zh) * | 2002-09-27 | 2003-04-30 | 上海华虹（集团）有限公司 | 基于a1材料的掺铜金属布线工艺 |
| CN102760652A (zh) * | 2011-04-25 | 2012-10-31 | 中国科学院微电子研究所 | 半导体器件制造方法 |
| CN103515421A (zh) * | 2012-06-27 | 2014-01-15 | 联华电子股份有限公司 | 半导体结构及其制作工艺 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112701129A (zh) * | 2021-01-07 | 2021-04-23 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
| CN112701129B (zh) * | 2021-01-07 | 2023-10-31 | 深圳市华星光电半导体显示技术有限公司 | 显示面板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106158612B (zh) | 2019-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220123144A1 (en) | Gate-all-around field-effect transistor with asymmetric threshold voltage | |
| CN108431953B (zh) | 垂直晶体管制造和器件 | |
| US10269618B2 (en) | FETS and methods of forming FETS | |
| US9917152B1 (en) | Nanosheet transistors on bulk material | |
| US9142649B2 (en) | Semiconductor structure with metal gate and method of fabricating the same | |
| US11721760B2 (en) | Dopant concentration boost in epitaxially formed material | |
| KR101757521B1 (ko) | 반도체 구조물 및 그 제조 방법 | |
| CN106505103B (zh) | 半导体装置及其制造方法 | |
| CN108231588A (zh) | 晶体管及其形成方法 | |
| US9620506B2 (en) | Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region | |
| CN103545371A (zh) | 用于功率mos晶体管的装置和方法 | |
| TW201721726A (zh) | 形成閘極的方法 | |
| TWI825065B (zh) | 半導體元件的製作方法 | |
| CN103383918A (zh) | 具有金属栅极的半导体结构及其制作方法 | |
| US20230369468A1 (en) | Semiconductor device and manufacturing method thereof | |
| CN110649023B (zh) | 集成电路及其制造方法 | |
| CN106298665B (zh) | 半导体器件的制造方法 | |
| WO2023040424A1 (en) | Semiconductor structure having bottom isolation and enhanced carrier mobility | |
| CN102931085A (zh) | 半导体器件及其制造方法 | |
| CN106158612A (zh) | 半导体结构的形成方法 | |
| CN106158649A (zh) | 半导体结构的形成方法 | |
| CN107689329A (zh) | 鳍式场效应晶体管及其制造方法 | |
| TW202101593A (zh) | 半導體裝置用的具有釕金屬插塞的雙重金屬接觸窗 | |
| CN110416297A (zh) | N型鳍式场效应晶体管及其形成方法 | |
| CN116504828A (zh) | 半导体元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |