CN107689329A - 鳍式场效应晶体管及其制造方法 - Google Patents

鳍式场效应晶体管及其制造方法 Download PDF

Info

Publication number
CN107689329A
CN107689329A CN201610630458.4A CN201610630458A CN107689329A CN 107689329 A CN107689329 A CN 107689329A CN 201610630458 A CN201610630458 A CN 201610630458A CN 107689329 A CN107689329 A CN 107689329A
Authority
CN
China
Prior art keywords
low
layer
dielectric layer
fin
dielectric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610630458.4A
Other languages
English (en)
Other versions
CN107689329B (zh
Inventor
谢欣云
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610630458.4A priority Critical patent/CN107689329B/zh
Publication of CN107689329A publication Critical patent/CN107689329A/zh
Application granted granted Critical
Publication of CN107689329B publication Critical patent/CN107689329B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/785Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/6656Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET

Abstract

本发明提供一种鳍式场效应晶体管及其制造方法,通过富氮低K介质层和富氧低K介质层交替堆叠形成复合侧墙,能够在减小栅电极和后续形成的源区和漏区导电插塞之间的寄生电容的同时,通过内层的富氮低K介质层来阻挡氧向后续形成的高K金属栅极中的扩散,从而提高晶体管性能;进一步地,通过外侧的富氮低K介质层来提高嵌入式源区和漏区形成过程中的选择比,从而避免后续形成源极和漏极的电阻以及接触电阻增大,进一步提高器件性能。

Description

鳍式场效应晶体管及其制造方法
技术领域
本发明涉及集成电路制造技术领域,尤其涉及一种鳍式场效应晶体管及其制造方法。
背景技术
随着半导体工艺技术的不断发展,工艺节点逐渐减小,后栅(gate-last)工艺得到了广泛应用,以获得理想的阈值电压,改善器件性能。但是当器件的特征尺寸进一步下降时,即使采用后栅工艺,常规的MOS场效应管的结构也已经无法满足对器件性能的需求,鳍式场效应晶体管(FinFET)作为一种多栅器件得到了广泛的关注,如图1所示,它一般包括:具有凸出于半导体衬底100表面的半导体鳍部101,覆盖部分所述鳍部101的顶部和侧壁的有栅介质层103和栅电极层104构成的栅极结构,位于栅极结构的侧壁的侧墙105,位于所述栅极结构和侧墙105两侧的鳍部101内的源区和漏区102。随着半导体工艺技术的不断发展,工艺节点逐渐减小,例如进入20纳米节点以下,甚至14纳米节点以下,鳍式场效应晶体管(FinFET)的鳍部的厚度极小,如何减小栅电极和后续形成的源区和漏区导电插塞(CT)之间的寄生电容(gate parasitic capacitor),以及如何避免源区和漏区外延过程中的氧向后续形成的高K金属栅极中的扩散,成为本领域技术人员亟待解决的技术问题之一。
因此,需要一种新的鳍式场效应晶体管(FinFET)及其制造方法,一方面要减小所述寄生电容,另一方面要不会影响鳍式场效应晶体管(FinFET)的工作性能。
发明内容
本发明的目的在于提供一种鳍式场效应晶体管及其制造方法,能够减小栅极与源漏区导电插塞之间的寄生电容,避免向后续形成的高K金属栅极中的引入大量的氧,提高器件性能。
为解决上述问题,本发明提出一种鳍式场效应晶体管,包括:半导体衬底;位于所述半导体衬底上的鳍部;覆盖部分所述鳍部表面的栅极结构;位于所述栅极结构的侧壁的复合侧墙,所述复合侧墙由富氮低K介质层和富氧低K介质层沿所述栅极结构的侧壁向外交替堆叠而成,且紧贴所述栅极结构的侧壁的是一层所述富氮低K介质层。
进一步的,所述复合侧墙为沿所述栅极结构的侧壁向外依次堆叠的一层富氮低K介质层和一层富氧低K介质层构成的双层结构。
进一步的,所述复合侧墙为沿所述栅极结构的侧壁向外依次堆叠的内层富氮低K介质层、中间层富氧低K介质层和外层富氮低K介质层构成的三层结构。
进一步的,所述富氮低K介质层和所述富氧低K介质层的介电常数K值均小于3。
进一步的,所述富氮低K介质层采用的低K介质材料基体和所述富氧低K介质层采用的低K介电材料基体相同,但所述富氮低K介质层中的含氮量高于所述富氧低K介质层中的含氮量,含氧量低于所述富氧低K介质层的含氧量。
进一步的,所述低K介质材料为无定型碳氮材料、氟硅玻璃、多晶硼碳材料、掺氟低K介质材料、多孔低K介质材料或纳米低K介质材料。
进一步的,所述复合侧墙的下端还向下延伸至所述鳍部的底部以覆盖所述鳍部的侧壁。
进一步的,所述鳍式场效应晶体管还包括位于所述栅极结构和所述复合侧墙两侧的鳍部中的源区和漏区。
进一步的,所述源区和漏区为位于所述栅极结构和所述复合侧墙两侧的鳍部中的嵌入式源区和漏区。
进一步的,当所述鳍式场效应晶体管为P型鳍式场效应晶体管时,所述源区和漏区为SiGe外延层;当所述鳍式场效应晶体管为N型鳍式场效应晶体管时,所述源区和漏区为SiC外延层或SiP外延层。
进一步的,所述栅极结构包括位于所述鳍部表面的栅介质层以及位于所述栅介质层表面的栅电极层;所述栅介质层的材料是二氧化硅或高K介质材料;所述栅电极层为伪栅或金属层,所述伪栅的材料为聚合物材料、非晶硅、多晶硅或TiN。
本发明还提供一种上所述的鳍式场效应晶体管的制造方法,包括:
提供半导体衬底,所述半导体衬底表面上具有鳍部以及位于鳍部上的栅极结构;
在所述栅极结构的侧壁形成复合侧墙,所述复合侧墙由富氮低K介质层和富氧低K介质层沿所述栅极结构的侧壁向外交替堆叠而成。
进一步的,在所述栅极结构的侧壁上或者所述富氧低K介质层上沉积低K介质材料,并在沉积所述低K介质材料的过程中通入氨气(NH3),以形成所述富氮低K介质层;或者在所述栅极结构的侧壁上或者所述富氧低K介质层上沉积低K介质材料,并对沉积的所述低K介质材料进行氨气等离子体处理,以形成所述富氮低K介质层。
进一步的,形成所述富氮低K介质层的过程中,氨气的流量为1000sccm~5000sccm。
进一步的,在所述富氮低K介质层的表面上沉积低K介质材料,并在沉积所述K介质材料的过程中通入氧气(O2)、一氧化二氮(N2O)中的至少一种,以形成所述富氧低K介质层;或者对沉积的所述低K介质材料进行氧气、一氧化二氮中的至少一种等离子体处理,,以形成所述富氧低K介质层。
进一步的,形成所述富氧低K介质层的过程中,氧气或一氧化二氮的流量为500sccm至2000sccm。
进一步的,在形成所述复合侧墙之后,在所述栅极结构两侧的鳍部中形成源区和漏区。
当所述复合侧墙为沿所述栅极结构的侧壁向外依次堆叠的内层富氮低K介质层、中间层富氧低K介质层和外层富氮低K介质层构成的三层结构时,首先,在所述栅极结构的侧壁形成由一层内层富氮低K介质层和一层中间层富氧低K介质层构成的双层复合侧墙;接着,以所述双层复合侧墙为掩膜,对所述栅极结构两侧的鳍部进行轻掺杂源漏区(LDD)离子注入;然后,在所述双层复合侧墙侧壁形成一层外层富氮低K介质层,以获得三层复合侧墙;之后,在所述栅极结构两侧的鳍部中形成源区和漏区。
进一步的,在所述栅极结构两侧的鳍部中形成源区和漏区的过程包括:
刻蚀所述栅极结构两侧下方的部分鳍部,形成开口;
在所述开口内形成嵌入式源区和漏区。
进一步的,通过选择性外延工艺在在所述开口内形成嵌入式源区和漏区。
与现有技术相比,本发明的鳍式场效应晶体管及其制造方法,通过富氮低K介质层和富氧低K介质层交替堆叠形成复合侧墙,能够在减小栅电极和后续形成的源区和漏区导电插塞之间的寄生电容的同时,通过内层的富氮低K介质层来阻挡氧向后续形成的高K金属栅极中的扩散,从而提高晶体管性能;进一步地,通过外侧的富氮低K介质层来提高嵌入式源区和漏区形成过程中的选择比,从而避免后续形成源极和漏极的电阻以及接触电阻增大,进一步提高器件性能。
附图说明
图1是现有技术中一种典型的鳍式场效应晶体管的剖面结构示意图;
图2是本发明实施例一的鳍式场效应晶体管的制造方法流程图;
图3A至3D是本发明实施例一的制造方法中的器件剖面结构示意图;
图4是本发明实施例二的鳍式场效应晶体管的制造方法流程图;
图5A至5E是本发明实施例二的制造方法中的器件剖面结构示意图。
具体实施方式
请参考图1,目前,现有技术中已采用纯的低K介质材料形成鳍式场效应晶体管的侧墙105,以此来减小栅电极和后续形成的源区和漏区导电插塞之间的寄生电容,但是这种采用纯低K介电常数材料形成的侧墙105会向后续形成的高K金属栅极中的引入大量的氧,而且在一些通过外延生长形成源区和漏区工艺过程中具有较低的选择比,从而影响晶体管性能。而本发明的技术方案通过对栅极结构的侧壁的用于形成侧墙层的低K介质材料进行氮改性和氧改性,来使得低K介电常数材料形成的复合侧墙能够在减小栅电极和后续形成的源区和漏区导电插塞之间的寄生电容的同时,还能够避免像高K金属栅极中引入氧,提高器件性能。
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图对本发明的具体实施方式做详细的说明。在下面的描述中阐述了很多具体细节以便于充分理解本发明,但是本发明还可以采用其他不同于在此描述的其它方式来实施,本领域技术人员可以在不违背本发明内涵的情况下做类似推广,因此本发明不受下面公开的具体实施例的限制。其次,本发明结合示意图进行详细描述,在详述本发明实施例时,为便于说明,表示器件结构的剖面图会不依一般比例作局部放大,而且所述示意图只是示例,其在此不应限制本发明保护的范围。此外,在实际制作中应包含长度、宽度及深度的三维空间尺寸。
实施例一
请参考图2,本实施例提供一种鳍式场效应晶体管的制造方法,包括:
S21,提供半导体衬底,所述半导体衬底表面上具有鳍部以及位于鳍部上的栅极结构;
S22,在所述栅极结构的侧壁形成复合侧墙,所述复合侧墙由一层富氮低K介质层和一层富氧低K介质层沿所述栅极结构的侧壁向外交替堆叠而成;
S23,在所述复合侧墙两侧的鳍部中形成源区和漏区;
S24,在所述半导体衬底以及鳍部表面上形成与所述栅极结构顶面齐平的层间介质层;
S25,去除所述栅极结构并形成栅极沟槽,在所述栅极沟槽内形成金属栅极结构。
请参考图3A,在步骤S21中,提供的半导体衬底300,可以为Si衬底、Ge衬底、SiGe衬底、SOI(绝缘体上硅,SiliconOnInsulator)或GOI(绝缘体上锗,GermaniumOnInsulator)等,还可以为包括其他元素半导体或化合物半导体的衬底,例如GaAs(砷化镓)、InP(磷化铟)或SiC(碳化硅)等,还可以为叠层结构,例如Si/SiGe(硅/锗硅)等,还可以其他外延结构,例如SGOI(绝缘体上锗硅)等。所述半导体衬底300上形成有凸起的多个鳍部301,鳍部301与所述半导体衬底300的连接方式可以是一体的,鳍部之间形成有隔离结构300a,可以通过如下步骤来提供鳍部301及隔离结构300a:
首先,在体硅的半导体衬底300上形成氮化硅的第一硬掩膜;而后,采用刻蚀技术,例如RIE(反应离子刻蚀)的方法,刻蚀半导体衬底300来形成鳍部301,从而形成了半导体衬底300上凸出的鳍部301。
接着,在半导体衬底300上的鳍部301之间填充二氧化硅的隔离材料,并进行平坦化工艺,如进行化学机械平坦化,直至暴露出第一硬掩膜,而后,可以使用湿法腐蚀,如高温磷酸去除氮化硅的第一硬掩膜,并使用氢氟酸腐蚀去除一定厚度的隔离材料,保留部分的隔离材料在鳍部301之间,从而形成了隔离结构300a。隔离结构300a位于所述半导体衬底300表面且覆盖部分所述鳍部301侧壁,将所述半导体衬底200内的不同鳍部隔离,可以为浅沟槽隔离结构(STI)。
形成所述鳍部301之后,可以对所述鳍部301进行离子掺杂,例如阱掺杂,阈值调整掺杂等,以调整形成的鳍式场效应晶体管的电学参数。
在本发明的其他实施例中,鳍部301与所述半导体衬底300的连接方式也可以是分开的,鳍部之间形成有隔离结构300a,具体地,先在半导体衬底300表面外延生长半导体层并刻蚀该半导体层而形成鳍部301,所述外延生长方法可以是MBE(分子束外延法)或其他方法,所述刻蚀方法可以是干法刻蚀或干法/湿法刻蚀;然后,在所述半导体衬底300上沉积隔离材料,所述隔离材料覆盖鳍部301,并且填充满相邻所述鳍部301之间的凹槽;以所述鳍部301顶部作为研磨停止层,采用化学机械研磨工艺对所述隔离材料进行平坦化处理,形成与鳍部301顶部表面齐平的隔离材料层;然后,对所述隔离材料层进行回刻蚀,使所述隔离材料层的表面高度下降,形成表面低于鳍部301顶部表面的隔离结构300a。
请继续参考图3A,在步骤S21中,可以先采用化学汽相淀积的方法在所述隔离结构300a以及鳍部301上淀积栅极结构材料层;接着可以先在所述栅极结构材料层表面形成图形化掩膜层,所述图形化掩膜层覆盖后续形成栅极结构的部分栅极结构材料层;然后,以所述图形化掩膜层为掩膜,刻蚀所述栅极结构材料层,以在鳍部301的部分表面上形成栅极结构302,即栅极结构302围绕在鳍部301的部分区域上,并覆盖该鳍部301区域的顶面以及侧面。栅极结构302为伪栅极,可以是单层的,也可以是多层的,在高介电常数栅介质层和金属栅极(HKMG)的后栅形成工艺中,去除所述栅极结构302后,在所述栅极结构302的位置依次形成鳍式场效应晶体管的高介电常数栅介质层和金属栅极。栅极结构302可以包括栅介质层(未图示)和栅电极层(未图示),所述栅介质层的材料可以是高K介质材料,例如氧化铪、氧化锆、硅氧化铪或氧化铝等,用于后续刻蚀所述栅介质层形成鳍式场效应晶体管的栅介质层,还可以是二氧化硅等介质材料,用于在后栅形成工艺去除而替换为高K介质材料;栅电极层可以包括聚合物材料、非晶硅、多晶硅或TiN。在本发明的其他实施例中,也可以直接采用金属材料作为栅电极层,后续刻蚀栅电极层形成金属栅极作为鳍式场效应晶体管的栅极。
请参考图3B,图3B为在图3A的基础上形成鳍式场效应晶体管的过程中,沿YY’方向的剖面结构示意图,在步骤S22中,首先在包含栅极结构302的器件表面沉积第一低K介质材料,并在沉积第一低K介质材料的过程中通入NH3(氨气)气体或者对沉积好的第一低K介质材料进行氨气等离子体处理,在沉积第一低K介质材料的过程中通入的NH3或者用于生成氨气等离子体的NH3的流量例如为1000sccm~5000sccm,以形成一定厚度富氮低K介质层303a;然后在所述富氮低K介质层303a的表面继续沉积第二低K介质材料,并在沉积第二低K介质材料的过程中通入N2O(一氧化二氮)、O2(氧气)中的至少一种或者对沉积好的第二低K介质材料进行O2、N2O中的至少一种等离子体处理,在沉积第二低K介质材料的过程中通入的O2或N2O或者用于形成O2或N2O等离子体的O2或N2O流量例如为500sccm至2000sccm,进而在所述富氮低K介质层303a的表面形成一定厚度的富氧低K介质层303b,即富氧低K介质层303b中氧含量比富氮低K介质层303a中的氧含量高,而氮含量比富氮低K介质层303a中的氮含量低。需要说明的是,用于形成富氮低K介质层303a的第一低K介质材料和用于形成富氧低K介质层303b的第二低K介质材料可以相同,也可以不同。优选的,所述第一低K介质材料和第二低k介质材料的介电常数K均小于3,例如为无定型碳氮材料、氟硅玻璃、多晶硼碳材料、掺氟低K介质材料、多孔低K介质材料或纳米低K介质材料,其中多孔低K介质材料可以是Si(硅)基多孔低k介质材料、C(碳)基多孔低k介质材料或者有机聚合物多孔低k介质材料中的一种,Si(硅)基多孔低k介质材料可以是二硅三氧烷基多孔介质材料、二氧化硅基多孔介质材料、SiOCH(有机二氧化硅玻璃),C(碳)基多孔低k介质材料可以是多孔α—C:F(多孔掺氟非晶碳)介质材料或多孔金刚石介质材料。接着,对富氧低K介质层303b和富氮低K介质层303a进行刻蚀,去除栅极结构302顶部以及其他区域多余的富氧低K介质层303b和富氮低K介质层303a,从而形成复合侧墙303。由于所述复合侧墙303由具有较低的介电常数的富氧低K介质层303b和富氮低K介质层303a构成,可以减小后续形成的高K金属栅极结构与源区和漏区导电插塞之间的寄生电容。
在本发明的其他实施例中,复合侧墙303可以不仅仅是由富氮低K介质层和富氧低K介质层堆叠而成的双层结构,还可以是由富氮低K介质层和富氧低K介质层交替堆叠而成的三层以上的结构,例如是由内层的富氮低K介质层-中间层的富氧低K介质层-外层的富氮低K介质层堆叠而成的三层结构,或者是由内层的富氮低K介质层-中间层的富氧低K介质层-中间层的富氮低K介质层-外层的富氧低K介质层堆叠而成的四层结构等等,只要各层的厚度及其堆叠总厚度能够满足器件要求即可。
请参考图3C,在步骤S23中,首先可以利用低能量、低剂量的倾斜离子,在所述复合侧墙303两侧的鳍部301中进行LDD(轻掺杂源漏区)离子注入,以形成LDD掺杂区304,从而可以获得理想的FinFET器件开态电阻;然后,利用中等能量或高等能量、低剂量的垂直离子,在LDD掺杂区304下方进行源漏区离子注入,以形成源区和漏区305。对P型FinFET而言,源漏区离子注入的离子为硼或氟化硼或铟或镓等。对N型FinFET而言,源漏区离子注入的离子为磷或砷或锑等。
在本发明的其他实施例中,可以在步骤S22中形成一定厚度富氮低K介质层303a之后,首先对富氮低K介质层303a进行刻蚀,形成复合侧墙303的第一层侧墙;接着,对第一层侧墙两侧的鳍部301中进行LDD(轻掺杂源漏区)离子注入,以形成LDD掺杂区304;然后形成一定厚度富氧低K介质层303b,并刻蚀富氧低K介质层303b而形成复合侧墙303的第二层侧墙;接着,对第二层侧墙两侧的鳍部301中进行源漏区离子注入,以形成源区和漏区305。
请参考图3D,在步骤S24中,首先可以通过CVD、高密度等离子体CVD、旋涂或其他合适的方法形成层间介质层306,层间介质层306的材料可以采用包括SiO2、碳掺杂SiO2、BPSG、PSG、UGS、氮氧化硅、低k材料或其组合;然后进行化学机械平坦化(CMP),直至栅极结构302顶部表面露出,并与层间介质层306顶部表面齐平(本发明中的术语“齐平”指的是两者之间的高度差在工艺误差允许的范围内)。
请继续参考图3D,在步骤S25中,首先,采用湿法刻蚀工艺和/或干法刻蚀工艺去除栅极结构302,以形成栅极沟槽,暴露出栅极结构下方的隔离结构300a和鳍部301表面;然后,在栅极沟槽中形成金属栅极结构307,金属栅极结构307包括高K栅介质层和栅极金属层,高K栅介质层的材料可以为氧化铪、氮氧化铪、氧化锆、氮氧化锆中的至少一种,形成方法可以为金属有机气相沉积、分子束外延沉积、化学气相沉积、物理气相沉积或者原子层沉积;栅极金属层的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。之后,可以根据需要而去除所述层间介质层306,或者直接利用所述层间介质层306进行源漏区的通孔刻蚀以及填充,以形成源区和漏区的导电插塞。复合侧墙303一方面,通过内层的富氮低K介质层303a,可以很好的阻挡外层的富氧低K介质层303b以及隔离结构中的氧向金属栅极结构307中扩散;另一方面可以在后续形成源区和漏区的导电插塞过程中,作为通孔刻蚀的刻蚀阻挡层和保护层,减小刻蚀工艺对金属栅极结构的损伤。
请参考图3C或3D,本实施例还提供一种有上述制造方法制得的鳍式场效应晶体管,包括:半导体衬底300,位于所述半导体衬底300上的鳍部301;覆盖部分所述鳍部301表面的栅极结构302(或307);位于所述栅极结构302(或307)的复合侧墙303,所述复合侧墙303由富氮低K介质层303a和富氧低K介质层303b沿所述栅极结构302(或307)的侧壁向外交替堆叠而成,且紧贴所述栅极结构302侧壁的是一层富氮低K介质层303a;位于所述栅极结构302(或307)和所述复合侧墙303两侧的半导体衬底300上的源区和漏区305。其中,栅极结构302为伪栅结构,包括二氧化硅材料形成的栅介质层和聚合物材料、非晶硅、多晶硅或TiN等材料形成的栅电极层(即伪栅);其中,栅极结构302为伪栅结构,包括二氧化硅材料形成的栅介质层和聚合物材料、非晶硅、多晶硅或TiN等材料形成的栅电极层(即伪栅);栅极结构307为高K金属栅极结构,包括高K栅介质层和栅极金属层(即栅电极层),高K栅介质层的材料可以为氧化铪、氮氧化铪、氧化锆、氮氧化锆中的至少一种高K介质材料,栅极金属层的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。
综上所述,本实施例提供的鳍式场效应晶体管及其制造方法,通过在栅极结构的侧壁的由富氮低K介质层和富氧低K介质层交替堆叠而成的复合侧墙,大大减小了栅极结构与源区和漏区导电插塞之间的寄生电容,同时利用内层的富氮低K介质层来阻挡外层的富氧低K介质层等结构中的氧向后续形成的金属栅极结构中扩散,大大提高了器件性能。
实施例二
请参考图4,本实施例提供一种鳍式场效应晶体管的制造方法,包括:
S41,提供半导体衬底,所述半导体衬底表面上具有鳍部以及位于鳍部上的栅极结构;
S42,在所述栅极结构的侧壁形成复合侧墙,所述复合侧墙由内层富氮低K介质层、中间层富氧低K介质层和外层富氮低K介质层堆叠而成;
S43,在所述复合侧墙两侧的鳍部中形成嵌入式源区和漏区;
S44,在所述嵌入式源区和漏区以及鳍部表面上形成与所述栅极结构顶面齐平的层间介质层;
S45,去除所述栅极结构并形成栅极沟槽,在所述栅极沟槽内形成金属栅极结构。
请参考图5A,在步骤S41中,首先提供半导体衬底300,然后在所述半导体衬底300上形成凸起的多个鳍部301,鳍部301与所述半导体衬底300的连接方式可以是一体的,具体地,可以直接采用干法刻蚀工艺刻蚀所述半导体衬底300,在所述半导体衬底300表面形成凸起的且一体连接的鳍部301。鳍部301与所述半导体衬底300的连接方式可以是分开的,具体地,可以在所述半导体衬底300表面形成半导体外延层之后,再刻蚀所述半导体外延层形成所述鳍部301。在所述半导体衬底300内可以形成有P阱或N阱,还可以对所述半导体衬底300进行阈值调整注入,以调节后续形成的鳍式场效应晶体管的阈值电压。并且对所述半导体衬底300进行退火,以激活所述半导体衬底300内的掺杂离子。半导体衬底300上的鳍部301之间还可以形成有隔离结构,具体的,在形成多个鳍部301之后,在所述半导体衬底300上沉积隔离材料,所述隔离材料覆盖鳍部301,并且填充满相邻所述鳍部301之间的凹槽;以所述鳍部301顶部作为研磨停止层,采用化学机械研磨工艺对所述隔离材料进行平坦化处理,形成与鳍部301顶部表面齐平的隔离材料层;然后,对所述隔离材料层进行回刻蚀,使所述隔离材料层的表面高度下降,形成表面低于鳍部301顶部表面的隔离结构。
请继续参考图5A,在步骤S41中,可以先采用化学汽相淀积的方法在所述隔离结构以及鳍部301上淀积栅极结构材料层;接着可以先在所述栅极结构材料层表面形成图形化掩膜层,所述图形化掩膜层覆盖后续形成栅极结构的部分栅极结构材料层;然后,以所述图形化掩膜层为掩膜,刻蚀所述栅极结构材料层,以在鳍部301的部分表面上形成栅极结构302,即栅极结构302围绕在鳍部301的部分区域上,并覆盖该鳍部301区域的顶面以及侧面。栅极结构302为伪栅极,可以是单层的,也可以是多层的,在高介电常数栅介质层和金属栅极(HKMG)的后栅形成工艺中,去除所述栅极结构302后,在所述栅极结构302的位置依次形成鳍式场效应晶体管的高介电常数栅介质层和金属栅极。栅极结构302可以包括栅介质层(未图示)和栅电极层(未图示),所述栅介质层的材料可以是高K介质材料,例如氧化铪、氧化锆、硅氧化铪或氧化铝等,用于后续刻蚀所述栅介质层形成鳍式场效应晶体管的栅介质层,还可以是二氧化硅等介质材料,用于在后栅形成工艺去除而替换为高K介质材料;栅电极层可以包括聚合物材料、非晶硅、多晶硅或TiN。在本发明的其他实施例中,也可以直接采用金属材料作为栅电极层,后续刻蚀栅电极层形成金属栅极作为鳍式场效应晶体管的栅极。
请继续参考图5A,在步骤S41中,在形成栅极结构302之后,对栅极结构302两侧的鳍部301进行刻蚀,以在栅极结构302两侧的鳍部301内形成开口301a,或者缩减栅极结构302两侧的鳍部301的宽度,以使得鳍部301与隔离结构之间形成开口301a,开口301a用于后续形成鳍式场效应晶体管的嵌入式源区和漏区。
请参考图5B和5C,在步骤S42中,首先,在包含栅极结构302的器件表面沉积一定厚度的第一低K介质材料,并对沉积的第一低K介质材料进行NH3等离子体处理,以形成一定厚度的内层富氮低K介质层303a,优选的,在等离子化NH3时,等离子体反应腔内的NH3的流量2000sccm~4000sccm,反应腔内的压力范围为5Torr~20Torr;然后,在所述内层富氮低K介质层303a的表面继续沉积一定厚度的第二低K介质材料,并对沉积的第二低K介质材料进行N2O和/或O2等离子处理,在等离子化O2或N2O时,O2或N2O的流量例如为800sccm至1500sccm,反应腔内的压力范围为5Torr~20Torr,进而在所述内层富氮低K介质层303a的表面形成一定厚度的中间层富氧低K介质层303b;接着,对中间层富氧低K介质层303b和内层富氮低K介质层303a进行刻蚀,去除栅极结构302顶部以及其他区域多余的中间层富氧低K介质层303b和内层富氮低K介质层303a,从而形成复合侧墙303的内层结构;然后以复合侧墙303的内层结构为掩膜,利用低能量、低剂量的倾斜离子,在所述复合侧墙303两侧的鳍部301中进行LDD(轻掺杂源漏区)离子注入,以形成LDD掺杂区304,从而可以获得理想的FinFET器件开态电阻;之后,在包含所述复合侧墙303的内层结构的器件表面继续沉积一定厚度的第三低K介质材料,并对沉积的第三低K介质材料进行NH3等离子体处理,以形成一定厚度的外层富氮低K介质层303c,优选的,在等离子化NH3时,等离子体反应腔内的NH3的流量2000sccm~4000sccm,反应腔内的压力范围为5Torr~20Torr;接着,对外层富氮低K介质层303c进行刻蚀,去除栅极结构302顶部以及其他区域多余的外层富氮低K介质层303c,从而形成三层复合侧墙303的完整结构。由于所述复合侧墙303由具有较低的介电常数的外层富氮低K介质层303c、中间层富氧低K介质层303b和内层富氮低K介质层303a构成,介电常数较低,可以减小后续形成的高K金属栅极结构与源区和漏区导电插塞之间的寄生电容,同时内层富氮低K介质层303a可以阻挡中间层富氧低K介质层303b等结构中的氧向后续形成的金属栅极中扩散。
本实施例中,中间层富氧低K介质层303b中氧含量比内层富氮低K介质层303a和外层富氮低K介质层303c中的氧含量均高,而氮含量比内层富氮低K介质层303a和外层富氮低K介质层303c中的氮含量均低。需要说明的是,用于形成内层富氮低K介质层303a的第一低K介质材料、用于形成中间层富氧低K介质层303b的第二低K介质材料以及用于形成外层富氮低K介质层303c的第三低K介质材料、可以相同,也可以不同,内层富氮低K介质层303a和外层富氮低K介质层303c可以完全相同。优选的,所述第一低K介质材料、第二低k介质材料、第三低k介质材料的介电常数K均小于2,例如为Si基多孔低k介质材料、C基多孔低k介质材料或者有机聚合物多孔低k介质材料中的一种。
在本实施例中,在步骤S42中,在栅极结构302两侧形成复合侧墙303的过程中,鳍部301的两侧也会形成复合侧墙,因此,请参考图5D,在步骤S43中,可以以所述复合侧墙303为掩膜,采用选择性外延生长工艺在鳍部301的开口301a中形成嵌入式源区和漏区305,所述的选择性外延工艺可以为化学气相沉积或者分子束外延,复合侧墙303的外层富氮低K介质层303c相对于鳍部301之间的隔离结构以及鳍部301本身具有较高的选择比,因此,一方面,可以大大提高对嵌入式源区和漏区305的外延程度的控制力,使得嵌入式源区和漏区305的最终形貌良好;另一方面,可以作为杂质扩散阻挡层,阻挡嵌入式源区和漏区305中的掺杂杂质向栅极结构302下方的作为沟道区的鳍部301中扩散,影响沟道区的掺杂浓度,进而减小短沟道效应,有利于提高晶体管的性能。此外,嵌入式源区和漏区305一方面可以形成抬高的源区和漏区,扩大位于栅极结构302区域之外的鳍部301的面积,进而降低源/漏极的电阻,且有利于后续源区和漏区上导电插塞的形成,防止由于鳍部301体积过小而导致导电插塞与源区和漏区的接触不良,减小接触电阻;另一方面,还可以对栅极结构302下方的作为沟道区域的鳍部301产生应力作用,从而提高沟道区域内的载流子迁移率,提高鳍式场效应管的性能。在本实施例中,所述嵌入式源区和漏区305的材料为SiP(磷硅)或者SiC(碳硅),用于N型FinFET,所述的SiP或者SiC中掺杂有磷、砷或锑等N型杂质。所述嵌入式源区和漏区305的材料为SiGe(锗硅)或者SiGeB(锗硼硅),用于P型FinFET,所述的SiGe或者SiGeB硅中掺杂有硼、铟或镓等P型杂质。
请参考图5E,在步骤S44中,首先可以通过CVD、高密度等离子体CVD、旋涂或其他合适的方法在包含嵌入式源区和漏区305的器件表面形成层间介质层306,层间介质层306的材料可以采用包括SiO2、碳掺杂SiO2、BPSG、PSG、UGS、氮氧化硅、低k材料或其组合;然后对层间介质层306进行化学机械平坦化(CMP),直至栅极结构302顶部表面露出,并与层间介质层306顶部表面齐平。
请继续参考图5E,在步骤S55中,首先,采用湿法刻蚀工艺和/或干法刻蚀工艺去除栅极结构302,以形成栅极沟槽,暴露出栅极结构302下方的隔离结构和鳍部301表面;然后,在栅极沟槽中形成金属栅极结构307,金属栅极结构307包括高K栅介质层和栅极金属层,高K栅介质层的材料可以为氧化铪、氮氧化铪、氧化锆、氮氧化锆中的至少一种,形成方法可以为金属有机气相沉积、分子束外延沉积、化学气相沉积、物理气相沉积或者原子层沉积;栅极金属层的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。之后,可以根据需要而去除所述层间介质层306,或者直接利用所述层间介质层306进行源漏区的通孔刻蚀以及填充,以形成源区和漏区的导电插塞。
请参考图5D或5E,本实施例还提供一种有上述制造方法制得的鳍式场效应晶体管,包括:半导体衬底300,位于所述半导体衬底300上的鳍部301;覆盖部分所述鳍部301表面的栅极结构302(或307);位于所述栅极结构302(或307)的复合侧墙303,所述复合侧墙303由内层富氮低K介质层303a、中间层富氧低K介质层303b和外层富氮低K介质层303c沿所述栅极结构302(或307)的侧壁向外交替堆叠而成,且紧贴所述栅极结构302侧壁的是一层内层富氮低K介质层303a;位于所述栅极结构302(或307)和所述复合侧墙303两侧的鳍部301内的嵌入式源区和漏区305。其中,栅极结构302为伪栅结构,包括二氧化硅材料形成的栅介质层和聚合物材料、非晶硅、多晶硅或TiN等材料形成的栅电极层(即伪栅);其中,栅极结构302为伪栅结构,包括二氧化硅材料形成的栅介质层和聚合物材料、非晶硅、多晶硅或TiN等材料形成的栅电极层(即伪栅);栅极结构307为高K金属栅极结构,包括高K栅介质层和栅极金属层(即栅电极层),高K栅介质层的材料可以为氧化铪、氮氧化铪、氧化锆、氮氧化锆中的至少一种高K介质材料,栅极金属层的材料可以为Al、Cu、Ag、Au、Pt、Ni、Ti、TiN、TaN、Ta、TaC、TaSiN、W、WN、WSi中的一种或多种组合。
综上所述,本实施例提供的鳍式场效应晶体管及其制造方法,通过在栅极结构的侧壁的由内层富氮低K介质层、中间层富氧低K介质层和外层富氮低K介质层堆叠而成的复合侧墙,利用复合侧墙的三层低K介质层的较低的介电常数,来降低栅极结构与嵌入式源区和漏区的导电插塞之间的寄生电容,同时通过内层富氮低K介质层,可以很好地阻挡中间层富氧低K介质层以及隔离结构等中的氧向金属栅极结构中扩散,并通过外层富氮低K介质层的高选择比来控制嵌入式源区和漏区的外延效果;此外,在形成源区和漏区的导电插塞过程中,将复合侧墙作为通孔刻蚀的刻蚀阻挡层和保护层,减小刻蚀工艺对金属栅极结构的损伤,由此大大提高了器件性能。
显然,本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样,倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内,则本发明也意图包含这些改动和变型在内。

Claims (20)

1.一种鳍式场效应晶体管,其特征在于,包括:半导体衬底;位于所述半导体衬底上的鳍部;覆盖部分所述鳍部表面的栅极结构;位于所述栅极结构的侧壁的复合侧墙,所述复合侧墙由富氮低K介质层和富氧低K介质层沿所述栅极结构的侧壁向外交替堆叠而成,且紧贴所述栅极结构的侧壁的是一层所述富氮低K介质层。
2.如权利要求1所述的鳍式场效应晶体管,其特征在于,所述复合侧墙为沿所述栅极结构的侧壁向外依次堆叠的一层富氮低K介质层和一层富氧低K介质层构成的双层结构。
3.如权利要求1所述的鳍式场效应晶体管,其特征在于,所述复合侧墙为沿所述栅极结构的侧壁向外依次堆叠的内层富氮低K介质层、中间层富氧低K介质层和外层富氮低K介质层构成的三层结构。
4.如权利要求1所述的鳍式场效应晶体管,其特征在于,所述富氮低K介质层和所述富氧低K介质层的介电常数K值均小于3。
5.如权利要求1或4所述的鳍式场效应晶体管,其特征在于,所述富氮低K介质层采用的低K介质材料基体和所述富氧低K介质层采用的低K介电材料基体相同,但所述富氮低K介质层中的含氮量高于所述富氧低K介质层中的含氮量,含氧量低于所述富氧低K介质层的含氧量。
6.如权利要求5所述的鳍式场效应晶体管,其特征在于,所述低K介质材料为无定型碳氮材料、氟硅玻璃、多晶硼碳材料、掺氟低K介质材料、多孔低K介质材料或纳米低K介质材料。
7.如权利要求1所述的鳍式场效应晶体管,其特征在于,所述复合侧墙的下端还向下延伸至所述鳍部的底部以覆盖所述鳍部的侧壁。
8.如权利要求1所述的鳍式场效应晶体管,其特征在于,所述鳍式场效应晶体管还包括位于所述栅极结构和所述复合侧墙两侧的鳍部中的源区和漏区。
9.如权利要求8所述的鳍式场效应晶体管,其特征在于,所述源区和漏区为位于所述栅极结构和所述复合侧墙两侧的鳍部中的嵌入式源区和漏区。
10.如权利要求8或9所述的鳍式场效应晶体管,其特征在于,当所述鳍式场效应晶体管为P型鳍式场效应晶体管时,所述源区和漏区为SiGe外延层;当所述鳍式场效应晶体管为N型鳍式场效应晶体管时,所述源区和漏区为SiC外延层或SiP外延层。
11.如权利要求1所述的鳍式场效应晶体管,其特征在于,所述栅极结构包括位于所述鳍部表面的栅介质层以及位于所述栅介质层表面的栅电极层;所述栅介质层的材料是二氧化硅或高K介质材料;所述栅电极层为伪栅或金属层,所述伪栅的材料为聚合物材料、非晶硅、多晶硅或TiN。
12.一种权利要求1至11中任一项所述的鳍式场效应晶体管的制造方法,其特征在于,包括:
提供半导体衬底,所述半导体衬底表面上具有鳍部以及位于鳍部上的栅极结构;
在所述栅极结构的侧壁形成复合侧墙,所述复合侧墙由富氮低K介质层和富氧低K介质层沿所述栅极结构的侧壁向外交替堆叠而成。
13.如权利要求12所述的制造方法,其特征在于,在所述栅极结构的侧壁上或者所述富氧低K介质层上沉积低K介质材料,并在沉积所述低K介质材料的过程中通入氨气,以形成所述富氮低K介质层;或者在所述栅极结构的侧壁上或者所述富氧低K介质层上沉积低K介质材料,并对沉积的所述低K介质材料进行氨气等离子体处理,以形成所述富氮低K介质层。
14.如权利要求13所述的制造方法,其特征在于,形成所述富氮低K介质层的过程中,氨气的流量为1000sccm~5000sccm。
15.如权利要求12所述的鳍式场效应晶体管,其特征在于,在所述富氮低K介质层的表面上沉积低K介质材料,并在沉积所述K介质材料的过程中通入氧气、一氧化二氮中的至少一种,以形成所述富氧低K介质层;或者对沉积的所述低K介质材料进行氧气、一氧化二氮中的至少一种等离子体处理,,以形成所述富氧低K介质层。
16.如权利要求15所述的鳍式场效应晶体管,其特征在于,形成所述富氧低K介质层的过程中,氧气或一氧化二氮的流量为500sccm至2000sccm。
17.如权利要求12所述的制造方法,其特征在于,在形成所述复合侧墙之后,在所述栅极结构两侧的鳍部中形成源区和漏区。
18.如权利要求12所述的制造方法,其特征在于,当所述复合侧墙为沿所述栅极结构的侧壁向外依次堆叠的内层富氮低K介质层、中间层富氧低K介质层和外层富氮低K介质层构成的三层结构时,首先,在所述栅极结构的侧壁形成由一层内层富氮低K介质层和一层中间层富氧低K介质层构成的双层复合侧墙;接着,以所述双层复合侧墙为掩膜,对所述栅极结构两侧的鳍部进行轻掺杂源漏区离子注入;然后,在所述双层复合侧墙侧壁形成一层外层富氮低K介质层,以获得三层复合侧墙;之后,在所述栅极结构两侧的鳍部中形成源区和漏区。
19.如权利要求17或18所述的制造方法,其特征在于,在所述栅极结构两侧的鳍部中形成源区和漏区的过程包括:
刻蚀所述栅极结构两侧下方的部分鳍部,形成开口;
在所述开口内形成嵌入式源区和漏区。
20.如权利要求19所述的制造方法,其特征在于,通过选择性外延工艺在在所述开口内形成嵌入式源区和漏区。
CN201610630458.4A 2016-08-03 2016-08-03 鳍式场效应晶体管及其制造方法 Active CN107689329B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610630458.4A CN107689329B (zh) 2016-08-03 2016-08-03 鳍式场效应晶体管及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610630458.4A CN107689329B (zh) 2016-08-03 2016-08-03 鳍式场效应晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107689329A true CN107689329A (zh) 2018-02-13
CN107689329B CN107689329B (zh) 2020-03-13

Family

ID=61151500

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610630458.4A Active CN107689329B (zh) 2016-08-03 2016-08-03 鳍式场效应晶体管及其制造方法

Country Status (1)

Country Link
CN (1) CN107689329B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534569A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113299646A (zh) * 2020-04-29 2021-08-24 台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2362029A (en) * 1999-10-27 2001-11-07 Lucent Technologies Inc Multi-layer structure for MOSFET Spacers
US20020030234A1 (en) * 1998-10-08 2002-03-14 Kazuya Ohuchi Semiconductor device having gate electrode of stacked structure including polysilicon layer and metal layer and method of manufacturing the same
US6613637B1 (en) * 2002-05-31 2003-09-02 Lsi Logic Corporation Composite spacer scheme with low overlapped parasitic capacitance
CN1173389C (zh) * 1998-06-30 2004-10-27 兰姆研究公司 一种金属氧化物半导体器件及其制造方法
US20050260819A1 (en) * 2004-05-20 2005-11-24 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
CN103794507A (zh) * 2012-11-05 2014-05-14 中国科学院微电子研究所 后栅工艺中器件隔离方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1173389C (zh) * 1998-06-30 2004-10-27 兰姆研究公司 一种金属氧化物半导体器件及其制造方法
US20020030234A1 (en) * 1998-10-08 2002-03-14 Kazuya Ohuchi Semiconductor device having gate electrode of stacked structure including polysilicon layer and metal layer and method of manufacturing the same
GB2362029A (en) * 1999-10-27 2001-11-07 Lucent Technologies Inc Multi-layer structure for MOSFET Spacers
US6613637B1 (en) * 2002-05-31 2003-09-02 Lsi Logic Corporation Composite spacer scheme with low overlapped parasitic capacitance
US20050260819A1 (en) * 2004-05-20 2005-11-24 International Business Machines Corporation Reduced dielectric constant spacer materials integration for high speed logic gates
CN103794507A (zh) * 2012-11-05 2014-05-14 中国科学院微电子研究所 后栅工艺中器件隔离方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534569A (zh) * 2018-05-25 2019-12-03 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN110534569B (zh) * 2018-05-25 2023-09-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN113299646A (zh) * 2020-04-29 2021-08-24 台湾积体电路制造股份有限公司 集成电路结构及其形成方法

Also Published As

Publication number Publication date
CN107689329B (zh) 2020-03-13

Similar Documents

Publication Publication Date Title
CN103137624B (zh) 高栅极密度器件和方法
KR101735209B1 (ko) 핀형 전계효과 트랜지스터 소자 및 그 형성 방법
CN108231588A (zh) 晶体管及其形成方法
TWI392030B (zh) 半導體裝置的製造方法
KR102341589B1 (ko) 반도체 디바이스 및 방법
KR102429611B1 (ko) 반도체 장치 제조 방법
TWI731468B (zh) 半導體裝置及其製造方法
KR20160129689A (ko) Fet 및 fet를 형성하는 방법
CN106158860A (zh) 半导体结构及其制造方法
CN104112667B (zh) 半导体器件及其制造方法
TW202029340A (zh) 半導體裝置及其形成方法
CN103531455B (zh) 半导体器件及其制造方法
CN104167357B (zh) 半导体器件及其制造方法
TW202217974A (zh) 半導體裝置及其形成方法
CN106549054A (zh) Fet及其制作方法
CN103839818B (zh) 半导体器件制造方法
US20230261051A1 (en) Transistor Gate Structures and Methods of Forming the Same
TW202201503A (zh) 閘極電極的形成方法,電晶體及元件
CN107689329A (zh) 鳍式场效应晶体管及其制造方法
CN104103506B (zh) 半导体器件制造方法
CN106298665A (zh) 半导体器件的制造方法
US20230155002A1 (en) Metal gate fin electrode structure and method
CN104167358A (zh) 半导体器件制造方法
TWI835541B (zh) 半導體裝置及其製造方法
US11855185B2 (en) Multilayer masking layer and method of forming same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant