CN103794507A - 后栅工艺中器件隔离方法 - Google Patents

后栅工艺中器件隔离方法 Download PDF

Info

Publication number
CN103794507A
CN103794507A CN201210435741.3A CN201210435741A CN103794507A CN 103794507 A CN103794507 A CN 103794507A CN 201210435741 A CN201210435741 A CN 201210435741A CN 103794507 A CN103794507 A CN 103794507A
Authority
CN
China
Prior art keywords
gate
dielectric layer
interlayer dielectric
layer
gate stack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210435741.3A
Other languages
English (en)
Inventor
李春龙
闫江
李俊峰
赵超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN201210435741.3A priority Critical patent/CN103794507A/zh
Publication of CN103794507A publication Critical patent/CN103794507A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28079—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a single metal, e.g. Ta, W, Mo, Al
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28088—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being a composite, e.g. TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics

Abstract

本发明公开了一种后栅工艺中器件隔离方法，包括：在栅极沟槽中以及层间介质层上形成栅极堆叠层;在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案;以掩模图案为掩模，刻蚀栅极堆叠层直至暴露层间介质层的上表面，形成栅极堆叠结构;在层间介质层以及栅极堆叠结构上形成第二层间介质层，刻蚀第二层间介质层形成多个接触孔，暴露栅极堆叠结构。依照本发明的后栅工艺中器件隔离方法，利用掩模保护金属栅极然后刻蚀去除多余部分，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。

Description

后栅工艺中器件隔离方法
技术领域
本发明涉及一种半导体器件制造方法，特别是涉及一种后栅工艺中器件隔离方法。
背景技术
随高K/金属栅工程在45纳米技术节点上的成功应用，使其成为亚30纳米以下技术节点不可缺少的关键模块化工程。目前只有坚持高K/后金属栅(HK/MG gate last)路线的英特尔公司在45纳米和32纳米量产上取得了成功。近年来紧随IBM产业联盟的三星、台积电、英飞凌等业界巨头也将之前开发的重点由高K/先金属栅(gate first)转向gate last工程。
通常HK/MG Gate Last工艺中，栅极堆叠(Gate Stack)电极采用的是Al材料。但是最近，W作为另外一种Gate Stack电极材料，成为国际半导体界研究的热点。
以W作为Gate Stack电极材料的HMMG Gate Last基本流程如下：
1.假多晶硅栅极(Dummy Poly Gate)去除后，依次生长衬垫层(IL，材质例如为SiO2);淀积High K材料，如HfO2;淀积Metal Gate，如TiN、TiAl;最后淀积W。
2.采用CMP方式将W、TiAl、HfO2磨平，停在Si3N4上。
但是，由于W在TiN和TaN等盖层(Cap Layer)上的粘附性不好，造成在CMP的过程中，Gate Stack内的W经常被带出来，造成Gate Stack上的W部分或者全部被去除，这是我们不愿意看到的问题。
发明内容
由上所述，本发明的目的在于克服上述技术困难，提出一种新的后栅工艺中器件隔离方法，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
为此，本发明提供了一种后栅工艺中器件隔离方法，包括：在栅极沟槽中以及层间介质层上形成栅极堆叠层;在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案;以掩模图案为掩模，刻蚀栅极堆叠层直至暴露层间介质层的上表面，形成栅极堆叠结构;在层间介质层以及栅极堆叠结构上形成第二层间介质层，刻蚀第二层间介质层形成多个接触孔，暴露栅极堆叠结构。
其中，栅极堆叠层包括栅极介质层、栅极功函数调节层、以及栅极电阻调节层。
其中，栅极介质层为高k材料，栅极功函数调节层包括TiN、TaN、TiAl，栅极电阻调节层包括W、Ti、Ta、Mo、Cu、Al及其组合。
其中，形成栅极堆叠层之前还包括在栅极沟槽中形成垫氧化层。
其中，掩模图案由光刻胶和/或硬掩模层构成。
其中，硬掩模层材质与层间介质层材质相同。
其中，形成栅极堆叠层之前还包括在栅极沟槽两侧衬底中形成源漏区，刻蚀形成的接触孔也暴露源漏区。
其中，第二层间介质层与层间介质层材质不同。
其中，掩模图案的宽度大于栅极沟槽的宽度。
依照本发明的后栅工艺中器件隔离方法，利用掩模保护金属栅极然后刻蚀去除多余部分，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
附图说明
以下参照附图来详细说明本发明的技术方案，其中：
图1至图4为依照本发明的后栅工艺中器件隔离方法各步骤的剖视图;以及
图5为依照本发明的后栅工艺中器件隔离方法的示意流程图。
具体实施方式
以下参照附图并结合示意性的实施例来详细说明本发明技术方案的特征及其技术效果，公开了避免了金属栅极在平坦化过程中发生的剥离问题的后栅工艺中器件隔离方法。需要指出的是，类似的附图标记表示类似的结构，本申请中所用的术语‘第一”、“第二”、“上”、“下”等等可用于修饰各种器件结构或制造工序。这些修饰除非特别说明并非暗示所修饰器件结构或制造工序的空间、次序或层级关系。
参照图5以及图1，采用后栅工艺，在栅极沟槽中以及层间介质层上形成栅极堆叠层。首先在体Si材质的衬底1上采用热氧化方式生长栅氧化层2，随后在栅氧化层2上沉积非晶硅材质的假栅极(未示出)并且光刻/刻蚀形成假栅极堆叠。以假栅极堆叠为掩模进行源漏掺杂而在衬底中形成源漏区3，在假栅极堆叠结构周围形成栅极侧墙4。其中栅极侧墙4可以是多层结构，包括氮化硅的垂直侧墙4A、氧化硅的“L”形侧墙4B、以及氮化硅或者类金刚石无定形碳(DLC)材质的应力侧墙4C。在栅极侧墙4周围的衬底1上沉积层间介质层(ILD)5，其材质可以是氧化硅、氮化硅或者其他低k材料，低k材料包括但不限于有机低k材料(例如含芳基或者多元环的有机聚合物)、无机低k材料(例如无定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、BPSG)、多孔低k材料(例如二硅三氧烷(SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、掺C二氧化硅、掺F多孔无定形碳、多孔金刚石、多孔有机聚合物)。采用碳氟基等离子体干法刻蚀或者TMAH湿法刻蚀去除非晶硅材质的假栅极，在ILD 5中留下栅极沟槽(未示出)。通过LPCVD、PECVD、HDPCVD、MBE、ALD、蒸发、溅射等常规工艺，在栅极沟槽中以及ILD5上依次沉积高k材料的栅极介质层6、栅极功函数调节层7、以及栅极电阻调节层8，构成栅极堆叠层6/7/8。其中高k材料包括但不限于氮化物(例如SiN、AlN、TiN)、金属氧化物(主要为副族和镧系金属元素氧化物，例如Al2O3、Ta2O5、TiO2、ZnO、ZrO2、HfO2、CeO2、Y2O3、La2O3)、钙钛矿相氧化物(例如PbZrxTi1-xO3(PZT)、BaxSr1-xTiO3(BST))。栅极功函数调节层7包括TiN、TaN、TiAl。栅极电阻调节层8包括W、Ti、Ta、Mo、Cu、Al及其组合，优选地为W。
参照图5以及图2，在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案9。例如在整个器件上旋涂光刻胶，然后曝光/显影，仅在对应于栅极沟槽处的栅极堆叠层上方留下光刻胶构成的掩模图案9。此外，也可以沉积与ILD 5材质相同的硬掩模层并且图案化。值得注意的是，掩模图案9的线宽要大于等于栅极沟槽的线宽，例如大于等于栅极侧墙4B之间的间距，以便完全保护栅极电阻调节层8在后续CMP工艺过程中不被剥离。
参照图5以及图3，以掩模图案9为掩模，刻蚀栅极堆叠层直至暴露ILD 5并且停留在ILD 5的上表面上。优选地，采用各向异性的干法刻蚀工艺，例如等离子体干法刻蚀来刻蚀栅极堆叠层6/7/8，形成栅极堆叠结构。干法刻蚀的刻蚀气体例如是BCl3、Cl2等等，还可以进一步包括Ar、N2等惰性气体以调节刻蚀速率。
参照图5以及图4，沉积第二层间介质层ILD 10，刻蚀形成接触孔10H，暴露源漏区3以及栅极堆叠结构。ILD 10材质可以与ILD 5材质相同，也可以不同，例如分别为氧化硅和氮化硅。刻蚀方法优选为各向异性的干法刻蚀。此后，可以进一步在接触孔10H中沉积金属//金属氮化物，形成接触塞(未示出)。
依照本发明的后栅工艺中器件隔离方法，利用掩模保护金属栅极然后刻蚀去除多余部分，成功进行器件之间隔离之外还同时避免了金属栅极在平坦化过程中发生的剥离问题。
尽管已参照一个或多个示例性实施例说明本发明，本领域技术人员可以知晓无需脱离本发明范围而对器件结构做出各种合适的改变和等价方式。此外，由所公开的教导可做出许多可能适于特定情形或材料的修改而不脱离本发明范围。因此，本发明的目的不在于限定在作为用于实现本发明的最佳实施方式而公开的特定实施例，而所公开的器件结构及其制造方法将包括落入本发明范围内的所有实施例。

Claims (9)

1.一种后栅工艺中器件隔离方法，包括：
在栅极沟槽中以及层间介质层上形成栅极堆叠层;
在对应于栅极沟槽处的栅极堆叠层上方形成掩模图案;
以掩模图案为掩模，刻蚀栅极堆叠层直至暴露层间介质层的上表面，形成栅极堆叠结构;
在层间介质层以及栅极堆叠结构上形成第二层间介质层，刻蚀第二层间介质层形成多个接触孔，暴露栅极堆叠结构。
2.如权利要求1的方法，其中，栅极堆叠层包括栅极介质层、栅极功函数调节层、以及栅极电阻调节层。
3.如权利要求2的方法，其中，栅极介质层为高k材料，栅极功函数调节层包括TiN、TaN、TiAl，栅极电阻调节层包括W、Ti、Ta、Mo、Cu、Al及其组合。
4.如权利要求2的方法，其中，形成栅极堆叠层之前还包括在栅极沟槽中形成垫氧化层。
5.如权利要求1的方法，其中，掩模图案由光刻胶和/或硬掩模层构成。
6.如权利要求5的方法，其中，硬掩模层材质与层间介质层材质相同。
7.如权利要求1的方法，其中，形成栅极堆叠层之前还包括在栅极沟槽两侧衬底中形成源漏区，刻蚀形成的接触孔也暴露源漏区。
8.如权利要求1的方法，其中，第二层间介质层与层间介质层材质不同。
9.如权利要求1的方法，其中，掩模图案的宽度大于栅极沟槽的宽度。
CN201210435741.3A 2012-11-05 2012-11-05 后栅工艺中器件隔离方法 Pending CN103794507A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210435741.3A CN103794507A (zh) 2012-11-05 2012-11-05 后栅工艺中器件隔离方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210435741.3A CN103794507A (zh) 2012-11-05 2012-11-05 后栅工艺中器件隔离方法

Publications (1)

Publication Number Publication Date
CN103794507A true CN103794507A (zh) 2014-05-14

Family

ID=50670054

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210435741.3A Pending CN103794507A (zh) 2012-11-05 2012-11-05 后栅工艺中器件隔离方法

Country Status (1)

Country Link
CN (1) CN103794507A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504983A (zh) * 2015-09-06 2017-03-15 中国科学院微电子研究所 半导体器件制造方法
CN107689329A (zh) * 2016-08-03 2018-02-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211783A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 半导体器件中形成金属图案和形成栅极电极的方法
CN101527316A (zh) * 2008-03-07 2009-09-09 索尼株式会社 半导体装置及其制造方法
US20090258482A1 (en) * 2008-04-11 2009-10-15 Chien-Ting Lin Method for fabricating a metal gate structure
CN101996874A (zh) * 2009-08-20 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN102386085A (zh) * 2010-09-06 2012-03-21 中国科学院微电子研究所 一种用于后栅工艺的平坦化方法及其器件结构

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101211783A (zh) * 2006-12-27 2008-07-02 海力士半导体有限公司 半导体器件中形成金属图案和形成栅极电极的方法
CN101527316A (zh) * 2008-03-07 2009-09-09 索尼株式会社 半导体装置及其制造方法
US20090258482A1 (en) * 2008-04-11 2009-10-15 Chien-Ting Lin Method for fabricating a metal gate structure
CN101996874A (zh) * 2009-08-20 2011-03-30 索尼公司 半导体器件及半导体器件制造方法
CN102386085A (zh) * 2010-09-06 2012-03-21 中国科学院微电子研究所 一种用于后栅工艺的平坦化方法及其器件结构

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
TAN K M, ZHU M, FANG W W, ET AL: "《A High-Stress Liner Comprising Diamond-Like Carbon (DLC) for Strained p-Channel MOSFET》", 《IEEE ELECTRON DEVICE LETTERS》 *
张通和，吴瑜光: "《离子束表面工程技术与应用》", 31 October 2005 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106504983A (zh) * 2015-09-06 2017-03-15 中国科学院微电子研究所 半导体器件制造方法
CN106504983B (zh) * 2015-09-06 2020-12-22 中国科学院微电子研究所 半导体器件制造方法
CN107689329A (zh) * 2016-08-03 2018-02-13 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其制造方法

Similar Documents

Publication Publication Date Title
TW564515B (en) Method for forming a storage node of a capacitor
CN108807152A (zh) 半导体装置的形成方法
CN105529297A (zh) 用于改进的fin器件性能的气隙间隔件集成
WO2022193462A1 (zh) 电容阵列及其制造方法和存储器
CN110634801B (zh) 一种接触孔制备方法
TWI713147B (zh) 半導體裝置的形成方法
CN103390556B (zh) 半导体器件制造方法
US11856788B2 (en) Semiconductor device and method of fabricating the same
TWI479568B (zh) 用以使半導體裝置之導線絕緣的方法
CN107623005A (zh) 半导体器件及其制造方法
US10600687B2 (en) Process integration techniques using a carbon layer to form self-aligned structures
US7575997B2 (en) Method for forming contact hole of semiconductor device
CN103794507A (zh) 后栅工艺中器件隔离方法
US7166507B2 (en) Semiconductor device and method for forming same using multi-layered hard mask
US10312150B1 (en) Protected trench isolation for fin-type field-effect transistors
US7632736B2 (en) Self-aligned contact formation utilizing sacrificial polysilicon
KR101045092B1 (ko) 반도체 소자 제조 방법
JP2006148052A (ja) 半導体素子の格納電極形成方法
CN105632921B (zh) 自对准接触制造方法
KR101614029B1 (ko) 캐패시터 및 그 제조 방법
CN103794551B (zh) 采用电子束工艺定义连接孔的方法
US20110306206A1 (en) Methods Of Forming Contact Openings And Methods Of Increasing Contact Area In Only One Of X and Y Axes In The Fabrication Of Integrated Circuitry
CN105632906B (zh) 自对准接触制造方法
US20230154753A1 (en) Patterned Semiconductor Device and Method
KR100709578B1 (ko) 티타늄나이트라이드 하부전극을 구비한 반도체 메모리소자의 실린더형 캐패시터 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20140514