JPH06260504A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPH06260504A JPH06260504A JP4767193A JP4767193A JPH06260504A JP H06260504 A JPH06260504 A JP H06260504A JP 4767193 A JP4767193 A JP 4767193A JP 4767193 A JP4767193 A JP 4767193A JP H06260504 A JPH06260504 A JP H06260504A
- Authority
- JP
- Japan
- Prior art keywords
- electrode wiring
- film
- thin film
- film transistor
- solvent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】下層にパターニングした端面段差部の形状を制
御することにより、上層に堆積する膜の段差による薄膜
化や膜歪を低減し、薄膜トランジスタの特性劣化を防止
すること。 【構成】電極配線パターン上に、溶剤に分散した導電材
料または絶縁材料をスピンコート法によりパターン端面
段差部に塗布することにより、塗布する分散剤の粘度お
よび固形化物含有率を調整し、電極配線パターン端部の
形状を制御する。 【効果】下層に位置する膜の膜厚が厚く、上層に積層さ
れる膜が薄くとも段差による薄膜化や膜歪等によりＴＦ
Ｔの性能を劣化することなく、性能のよいＴＦＴを実現
することが出来る。
御することにより、上層に堆積する膜の段差による薄膜
化や膜歪を低減し、薄膜トランジスタの特性劣化を防止
すること。 【構成】電極配線パターン上に、溶剤に分散した導電材
料または絶縁材料をスピンコート法によりパターン端面
段差部に塗布することにより、塗布する分散剤の粘度お
よび固形化物含有率を調整し、電極配線パターン端部の
形状を制御する。 【効果】下層に位置する膜の膜厚が厚く、上層に積層さ
れる膜が薄くとも段差による薄膜化や膜歪等によりＴＦ
Ｔの性能を劣化することなく、性能のよいＴＦＴを実現
することが出来る。
Description
【０００１】
【産業上の利用分野】本発明は薄膜トランジスタの製造
方法に係わり、特にシリコン系の材料を用いて、ガラス
あるいは石英基板上に薄膜トランジスタの半導体装置を
製造する方法に関する。
方法に係わり、特にシリコン系の材料を用いて、ガラス
あるいは石英基板上に薄膜トランジスタの半導体装置を
製造する方法に関する。
【０００２】
【従来の技術】近年、液晶を利用してマトリクス表示を
行う表示装置の開発が各方面で活発に行われている。特
に液晶による薄型テレビを実現する場合、画像の駆動を
制御するものとして薄膜トランジスタ(Thin Film Trans
istor：以下単にＴＦＴという)が重要視されている。従
来技術を図５および図６により説明する。ＴＦＴをガラ
スあるいは石英等の透明基板１上に形成する場合、当然
ながら、一様に施された薄膜層を所望の部分だけ残し、
不必要な部分をエッチング除去する工程がある。この
際、下地膜が導電性の電極配線材料２ａ，２ｂで上層に
積層する電極配線材料８とを絶縁膜層７にて絶縁する
際、下地膜の電極配線材料２ａ，２ｂの端面が急峻な場
合絶縁膜層７の下地配線材料２ａ，２ｂへのカバーレッ
ジが悪い等、下地膜の電極配線材料２ａ，２ｂの急峻端
面の絶縁膜層７の膜厚が薄くなる等の原因にて下地膜２
ａ，２ｂおよび上層電極配線材料８間にてリーク電流が
流れTFTのゲートとドレイン間のショートまたはゲート
とソース間のショートとなりTFT素子として欠陥とな
る。特に正スタガ構造ＴＦＴを作製する際、下層にソー
スおよびドレイン電極配線２ａ，２ｂが位置し、この上
層に半導体膜６を積層すると半導体膜６がソースまたは
ドレイン電極パターン端面段差部にて膜が薄くなる、ま
た、膜に大きな歪が加わり、ＴＦＴの特性を劣化させる
等の問題があった。これら導電性材料のパターニングに
はウエットエッチング法やドライエッチング法が用いら
れてきた。しかし、エッチング端面形状、特にテーパ角
を制御するにはこれらのエッチング方法では非常に難し
い技術であった。なお、この種のＴＦＴ素子として関連
するものには例えば特開昭61−78166 号公報，特開昭61
−183622号公報，特開平4−26084号公報等が挙げられ
る。
行う表示装置の開発が各方面で活発に行われている。特
に液晶による薄型テレビを実現する場合、画像の駆動を
制御するものとして薄膜トランジスタ(Thin Film Trans
istor：以下単にＴＦＴという)が重要視されている。従
来技術を図５および図６により説明する。ＴＦＴをガラ
スあるいは石英等の透明基板１上に形成する場合、当然
ながら、一様に施された薄膜層を所望の部分だけ残し、
不必要な部分をエッチング除去する工程がある。この
際、下地膜が導電性の電極配線材料２ａ，２ｂで上層に
積層する電極配線材料８とを絶縁膜層７にて絶縁する
際、下地膜の電極配線材料２ａ，２ｂの端面が急峻な場
合絶縁膜層７の下地配線材料２ａ，２ｂへのカバーレッ
ジが悪い等、下地膜の電極配線材料２ａ，２ｂの急峻端
面の絶縁膜層７の膜厚が薄くなる等の原因にて下地膜２
ａ，２ｂおよび上層電極配線材料８間にてリーク電流が
流れTFTのゲートとドレイン間のショートまたはゲート
とソース間のショートとなりTFT素子として欠陥とな
る。特に正スタガ構造ＴＦＴを作製する際、下層にソー
スおよびドレイン電極配線２ａ，２ｂが位置し、この上
層に半導体膜６を積層すると半導体膜６がソースまたは
ドレイン電極パターン端面段差部にて膜が薄くなる、ま
た、膜に大きな歪が加わり、ＴＦＴの特性を劣化させる
等の問題があった。これら導電性材料のパターニングに
はウエットエッチング法やドライエッチング法が用いら
れてきた。しかし、エッチング端面形状、特にテーパ角
を制御するにはこれらのエッチング方法では非常に難し
い技術であった。なお、この種のＴＦＴ素子として関連
するものには例えば特開昭61−78166 号公報，特開昭61
−183622号公報，特開平4−26084号公報等が挙げられ
る。
【０００３】
【発明が解決しようとする課題】上記従来技術におい
て、正スタガ構造ＴＦＴにおいてはソースおよびドレイ
ン電極配線膜下層に位置する。この上層に積層する半導
体膜は光リーク等の影響を小さくするため、下層にソー
スおよびドレイン電極配線膜の膜厚に比べ数倍から数十
倍薄くする必要がある。そのため、上層に積層する半導
体膜はソースおよびドレイン電極配線膜のエッチング端
面段差部において膜厚は薄くなる。また、エッチング端
面段差により膜歪が大きい等のため半導体膜段差部に抵
抗成分を持ち、ＴＦＴのオン電流が小さくなる等ＴＦＴ
特性を劣化する問題があった。
て、正スタガ構造ＴＦＴにおいてはソースおよびドレイ
ン電極配線膜下層に位置する。この上層に積層する半導
体膜は光リーク等の影響を小さくするため、下層にソー
スおよびドレイン電極配線膜の膜厚に比べ数倍から数十
倍薄くする必要がある。そのため、上層に積層する半導
体膜はソースおよびドレイン電極配線膜のエッチング端
面段差部において膜厚は薄くなる。また、エッチング端
面段差により膜歪が大きい等のため半導体膜段差部に抵
抗成分を持ち、ＴＦＴのオン電流が小さくなる等ＴＦＴ
特性を劣化する問題があった。
【０００４】
【課題を解決するための手段】本発明は上記のような欠
点の生じない薄膜トランジスタの製造方法および構造で
あって、具体的には、ガラスあるいは石英等の透明基板
上に形成する第一の電極配線膜のパターン側壁段差部に
溶剤に分散した導電性材料または絶縁性材料をスピンコ
ートし、第一の電極配線膜のパターン側壁に導電性材料
または絶縁性材料を埋め込み、その後熱処理する事によ
り溶剤のみを気化させ導電性材料または絶縁性材料固形
物のみを配線膜のパターン側壁に残し、電極配線パター
ン端面の段差部の傾斜角を制御する方法を提供するもの
である。
点の生じない薄膜トランジスタの製造方法および構造で
あって、具体的には、ガラスあるいは石英等の透明基板
上に形成する第一の電極配線膜のパターン側壁段差部に
溶剤に分散した導電性材料または絶縁性材料をスピンコ
ートし、第一の電極配線膜のパターン側壁に導電性材料
または絶縁性材料を埋め込み、その後熱処理する事によ
り溶剤のみを気化させ導電性材料または絶縁性材料固形
物のみを配線膜のパターン側壁に残し、電極配線パター
ン端面の段差部の傾斜角を制御する方法を提供するもの
である。
【０００５】
【作用】溶剤に分散した導電性材料または絶縁性材料
は、第一の電極配線パターン上に、スピンコートするこ
とにより配線端面段差部に表面張力により段差部に埋め
込まれる。この際、電極配線パターン端面段差部の端面
形状はスピンコートする導電性材料または絶縁性材料を
分散した溶剤の粘度と溶剤中の導電性材料または絶縁性
材料の固形化物含有率および段差部形状により制御さ
れ、そのため、上層に積層する半導体膜は第一の電極配
線膜のエッチング端面段差部において膜厚は薄くなる事
はない。また、エッチング端面段さによる膜歪は小さ
く、ＴＦＴの特性を劣化することがない。
は、第一の電極配線パターン上に、スピンコートするこ
とにより配線端面段差部に表面張力により段差部に埋め
込まれる。この際、電極配線パターン端面段差部の端面
形状はスピンコートする導電性材料または絶縁性材料を
分散した溶剤の粘度と溶剤中の導電性材料または絶縁性
材料の固形化物含有率および段差部形状により制御さ
れ、そのため、上層に積層する半導体膜は第一の電極配
線膜のエッチング端面段差部において膜厚は薄くなる事
はない。また、エッチング端面段さによる膜歪は小さ
く、ＴＦＴの特性を劣化することがない。
【０００６】
【実施例】以下本発明の実施例を図１により説明する。
ＴＦＴはガラス等の絶縁基板１上に形成され、第１にソ
ースおよびドレイン電極がパターンニングされ、その上
層に半導体膜６，ゲート絶縁膜７およびゲート電極８が
順次積層され、その後同一レジストパターンにてパター
ニングする。この時ゲート電極配線８はレジストを除去
する前にオーバーエッチングする、いわゆる、レジスト
パターン形状よりも小さくパターンニングする。この正
スタガＴＦＴを製造する際、ソースおよびドレイン電極
配線２ａ，２ｂ上に前記電極配線膜２ａ，２ｂよりも膜
厚の薄い半導体膜６を堆積するためには半導体膜６が乗
り上げるソースおよびドレイン電極配線膜２ａ，２ｂの
膜端面形状を図１に示すように前記電極配線２ａ，２ｂ
上に無理なく乗り上げるようになだらかな形状，構造と
する。
ＴＦＴはガラス等の絶縁基板１上に形成され、第１にソ
ースおよびドレイン電極がパターンニングされ、その上
層に半導体膜６，ゲート絶縁膜７およびゲート電極８が
順次積層され、その後同一レジストパターンにてパター
ニングする。この時ゲート電極配線８はレジストを除去
する前にオーバーエッチングする、いわゆる、レジスト
パターン形状よりも小さくパターンニングする。この正
スタガＴＦＴを製造する際、ソースおよびドレイン電極
配線２ａ，２ｂ上に前記電極配線膜２ａ，２ｂよりも膜
厚の薄い半導体膜６を堆積するためには半導体膜６が乗
り上げるソースおよびドレイン電極配線膜２ａ，２ｂの
膜端面形状を図１に示すように前記電極配線２ａ，２ｂ
上に無理なく乗り上げるようになだらかな形状，構造と
する。
【０００７】図３は電極配線端面をなだらかにする方法
として、電極配線膜の端面形状を導電性材料により制御
する方法および構造を示す。絶縁性基板１上にスッパタ
法，蒸着法，スプレー法，ＣＶＤ法等により電極配線膜
２を堆積し、前記電極配線膜２上に電極配線用パターニ
ングレジスト９を形成する（図３−ａ）。次に、電極配
線用パターニングレジスト９をマスクとし、ウエットエ
ッチング法，ドライエッチング法等により、前記電極配
線膜２をパターンエッチングする(図３−ｂ)。その後、
パターニングレジスト９をレジスト剥離液等を用いて除
去する（図３−ｃ）。次に、前記電極配線膜２上よりス
ピンコート法等を用い、溶剤に導電性材料粉末を分散し
た導電性分散剤４を塗布する。この時導電性分散剤４の
粘度，固形化物含有率等を調整すると下地膜段差におけ
る導電性分散剤の形状が変化する（図３−ｄ）。その
後、前記導電性分散剤４を塗布した基板を熱処理するこ
とにより導電性分散剤中の溶剤を気化させ膜中より抜
き、場合によっては電極配線間に平坦部に薄く残ってい
る導電性分散剤を絶縁性基板１までエッチングして電極
配線膜の端面形状を導電性材料により制御する（図３−
ｅ）。ＴＦＴの製造方法は図１のＴＦＴの製造方法とほ
ぼ同様である。
として、電極配線膜の端面形状を導電性材料により制御
する方法および構造を示す。絶縁性基板１上にスッパタ
法，蒸着法，スプレー法，ＣＶＤ法等により電極配線膜
２を堆積し、前記電極配線膜２上に電極配線用パターニ
ングレジスト９を形成する（図３−ａ）。次に、電極配
線用パターニングレジスト９をマスクとし、ウエットエ
ッチング法，ドライエッチング法等により、前記電極配
線膜２をパターンエッチングする(図３−ｂ)。その後、
パターニングレジスト９をレジスト剥離液等を用いて除
去する（図３−ｃ）。次に、前記電極配線膜２上よりス
ピンコート法等を用い、溶剤に導電性材料粉末を分散し
た導電性分散剤４を塗布する。この時導電性分散剤４の
粘度，固形化物含有率等を調整すると下地膜段差におけ
る導電性分散剤の形状が変化する（図３−ｄ）。その
後、前記導電性分散剤４を塗布した基板を熱処理するこ
とにより導電性分散剤中の溶剤を気化させ膜中より抜
き、場合によっては電極配線間に平坦部に薄く残ってい
る導電性分散剤を絶縁性基板１までエッチングして電極
配線膜の端面形状を導電性材料により制御する（図３−
ｅ）。ＴＦＴの製造方法は図１のＴＦＴの製造方法とほ
ぼ同様である。
【０００８】図４は電極配線端面をなだらかにする方法
として、電極配線膜の端面形状を絶縁性材料により制御
する方法および構造を示す。絶縁性基板１上の電極配線
膜２をパターンエッチングする（図４−ａ）。次に、前
記電極配線膜２上よりスピンコート法等を用い、溶剤に
絶縁性材料粉末を分散した絶縁性分散剤５を塗布する。
この時絶縁性分散剤５の粘度，固形化物含有率等を調整
すると下地膜段差における絶縁性分散剤の形状が変化す
る（図４−ｂ）。その後、前記絶縁性分散剤５を塗布し
た基板を熱処理することにより絶縁性分散剤中の溶剤を
気化させ膜中より抜き、場合によっては電極配線上に平
坦部に薄く残っている絶縁性分散剤を電極配線２までエ
ッチングして電極配線膜の端面形状を絶縁性材料により
制御する（図４−ｃ）。ＴＦＴの製造方法は図１のＴＦ
Ｔの製造方法とほぼ同様であり、図２（ａ）はソースお
よびドレイン電極配線２上に直接半導体膜６を積層した
断面構造であり、図２（ｂ）はソースおよびドレイン電
極配線２上に不純物を含む半導体３をコンタクト層とし
て入れた場合のＴＦＴの断面構造図であり、製造方法は
電極配線２上に不純物を含む半導体３を順次積層後、同
一ソースおよびドレイン電極配線パターンにてパターン
エッチング後、スピンコート法等を用い、溶剤に絶縁性
材料粉末を分散した絶縁性分散剤５を塗布すると、他は
図２（ａ），図４と同様な方法で製造出来る。
として、電極配線膜の端面形状を絶縁性材料により制御
する方法および構造を示す。絶縁性基板１上の電極配線
膜２をパターンエッチングする（図４−ａ）。次に、前
記電極配線膜２上よりスピンコート法等を用い、溶剤に
絶縁性材料粉末を分散した絶縁性分散剤５を塗布する。
この時絶縁性分散剤５の粘度，固形化物含有率等を調整
すると下地膜段差における絶縁性分散剤の形状が変化す
る（図４−ｂ）。その後、前記絶縁性分散剤５を塗布し
た基板を熱処理することにより絶縁性分散剤中の溶剤を
気化させ膜中より抜き、場合によっては電極配線上に平
坦部に薄く残っている絶縁性分散剤を電極配線２までエ
ッチングして電極配線膜の端面形状を絶縁性材料により
制御する（図４−ｃ）。ＴＦＴの製造方法は図１のＴＦ
Ｔの製造方法とほぼ同様であり、図２（ａ）はソースお
よびドレイン電極配線２上に直接半導体膜６を積層した
断面構造であり、図２（ｂ）はソースおよびドレイン電
極配線２上に不純物を含む半導体３をコンタクト層とし
て入れた場合のＴＦＴの断面構造図であり、製造方法は
電極配線２上に不純物を含む半導体３を順次積層後、同
一ソースおよびドレイン電極配線パターンにてパターン
エッチング後、スピンコート法等を用い、溶剤に絶縁性
材料粉末を分散した絶縁性分散剤５を塗布すると、他は
図２（ａ），図４と同様な方法で製造出来る。
【０００９】
【発明の効果】このように電極配線パターン上に、溶剤
に分散した導電材料または絶縁材料をスピンコート法に
よりパターン端面段差部に塗布することにより、塗布す
る分散剤の粘度および固形化物含有率を調整し、容易に
電極配線パターン端部の形状を制御出来るため、下層に
位置する膜の膜厚が厚く、上層に積層される膜が薄くと
も段差による薄膜化や膜歪等の問題によりＴＦＴの性能
を劣化することなく、明るい環境下でも、ＴＦＴのリー
ク電流を十分小さい値に保持して、かつ十分なオン電流
を保持し、性能のよいＴＦＴを実現することが出来る。
に分散した導電材料または絶縁材料をスピンコート法に
よりパターン端面段差部に塗布することにより、塗布す
る分散剤の粘度および固形化物含有率を調整し、容易に
電極配線パターン端部の形状を制御出来るため、下層に
位置する膜の膜厚が厚く、上層に積層される膜が薄くと
も段差による薄膜化や膜歪等の問題によりＴＦＴの性能
を劣化することなく、明るい環境下でも、ＴＦＴのリー
ク電流を十分小さい値に保持して、かつ十分なオン電流
を保持し、性能のよいＴＦＴを実現することが出来る。
【図１】本発明の薄膜トランジスタの断面図である。
【図２】本発明の薄膜トランジスタの断面図である。
【図３】本発明における製造方法の工程断面図である。
【図４】本発明における製造方法の工程断面図である。
【図５】従来例の薄膜トランジスタの断面図である。
【図６】従来例の薄膜トランジスタの断面図である。
１…透明絶縁性基板、２…ソースおよびドレイン電極配
線、３…不純物を含む半導体膜、４…導電性分散剤、５
…絶縁性分散剤、６…半導体膜、７…ゲート絶縁膜、８
…ゲート電極配線、９…パターニングレジスト。
線、３…不純物を含む半導体膜、４…導電性分散剤、５
…絶縁性分散剤、６…半導体膜、７…ゲート絶縁膜、８
…ゲート電極配線、９…パターニングレジスト。
Claims (6)
- 【請求項１】ガラスもしくは石英等の透明基板上に、ソ
ースおよびドレイン電極配線となる第一の電極配線パタ
ーン上に半導体膜，ゲート絶縁膜およびゲート電極配線
膜が順次積層された正スタガ構造薄膜トランジスタを形
成する際、前記ガラスもしくは石英等の透明基板上に第
一の電極配線を形成し、しかるのち前記第一の電極配線
上に溶剤に分散した第二の導電性材料を基板表面上に塗
布し、熱処理により溶剤を除去する工程を含むことを特
徴とする薄膜トランジスタの製造方法。 - 【請求項２】ガラスもしくは石英等の透明基板上に、ソ
ースおよびドレイン電極配線となる第一の電極配線パタ
ーン上に半導体膜，ゲート絶縁膜およびゲート電極配線
膜が順次積層された正スタガ薄膜トランジスタを形成す
る際、前記ガラスもしくは石英等の透明基板上に第一の
電極配線を形成し、しかるのち前記第一の電極配線上に
溶剤に分散した絶縁性材料を基板表面上に塗布し、熱処
理により溶剤を除去する工程を含むことを特徴とする薄
膜トランジスタの製造方法。 - 【請求項３】請求項１において、溶剤に分散した第二の
導電性材料を基板表面上より塗布後、前記第二の導電性
材料の平坦部をエッチング除去する工程を経て薄膜トラ
ンジスタを形成することを特徴とする薄膜トランジスタ
の製造方法。 - 【請求項４】請求項２において、溶剤に分散した絶縁性
材料を基板表面上より塗布後、第一の電極配線上の絶縁
性材料をエッチング除去する工程を経て薄膜トランジス
タを形成することを特徴とする薄膜トランジスタの製造
方法。 - 【請求項５】請求項１ないし４のいずれか１項におい
て、第一の電極配線材料はインジュウム，すずを含む酸
化物の透明導電性材料であることを特徴とする薄膜トラ
ンジスタの製造方法。 - 【請求項６】請求項１ないし４のいずれか１項におい
て、第一の電極配線材料は金属導電性材料であることを
特徴とする薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4767193A JPH06260504A (ja) | 1993-03-09 | 1993-03-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4767193A JPH06260504A (ja) | 1993-03-09 | 1993-03-09 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06260504A true JPH06260504A (ja) | 1994-09-16 |
Family
ID=12781734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4767193A Pending JPH06260504A (ja) | 1993-03-09 | 1993-03-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06260504A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018014373A (ja) * | 2016-07-19 | 2018-01-25 | 株式会社リコー | 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム |
-
1993
- 1993-03-09 JP JP4767193A patent/JPH06260504A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2018014373A (ja) * | 2016-07-19 | 2018-01-25 | 株式会社リコー | 電界効果型トランジスタ及びその製造方法、表示素子、表示装置、システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8749069B2 (en) | Semiconductor device and method of fabricating the same | |
| US20180212062A1 (en) | Coplanar double gate electrode oxide thin film transistor and manufacture method thereof | |
| US7118937B2 (en) | Fabrication method of thin-film transistor array with self-organized organic semiconductor | |
| US20190252417A1 (en) | Preparation method for array substrate, array substrate and display device | |
| JP3975014B2 (ja) | 液晶表示装置の製造方法 | |
| JPS5871665A (ja) | 薄膜トランジスタ形成方法 | |
| JP3309509B2 (ja) | 薄膜トランジスタを用いたアクティブマトリックス表示装置およびその製造方法 | |
| KR0169356B1 (ko) | 박막트랜지스터 액정 디스플레이 소자 및 그 제조방법 | |
| KR100202231B1 (ko) | 액정표시장치의 제조방법 및 액정표시장치의 구조 | |
| JPH1041518A (ja) | 半導体装置の製造方法及び液晶表示装置の製造方法 | |
| JPS63104026A (ja) | 液晶表示装置の製造方法 | |
| JPH0445974B2 (ja) | ||
| JPH0824185B2 (ja) | 薄膜トランジスタ装置とその製造方法 | |
| JP2822430B2 (ja) | 層間絶縁膜の形成方法 | |
| JPH06260504A (ja) | 薄膜トランジスタの製造方法 | |
| JPS63177472A (ja) | 薄膜トランジスタ | |
| JPS6042868A (ja) | 非晶質シリコン薄膜電界効果トランジスタの製造方法 | |
| JP3221240B2 (ja) | 表示用基板の製造方法 | |
| KR100289650B1 (ko) | 박막 트랜지스터 액정표시소자의 제조방법 | |
| JPH06338489A (ja) | 金属膜の製造方法 | |
| JP2913737B2 (ja) | 薄膜トランジスタの製造方法 | |
| JP2004200304A (ja) | 有機半導体装置およびその製造方法 | |
| US20200328364A1 (en) | Organic semiconductor transistors | |
| JPH03201540A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321202A (ja) | 多層配線の形成方法 |