JPH051985B2 - - Google Patents

Info

Publication number
JPH051985B2
JPH051985B2 JP62022475A JP2247587A JPH051985B2 JP H051985 B2 JPH051985 B2 JP H051985B2 JP 62022475 A JP62022475 A JP 62022475A JP 2247587 A JP2247587 A JP 2247587A JP H051985 B2 JPH051985 B2 JP H051985B2
Authority
JP
Japan
Prior art keywords
insulator
superconducting line
etching
auxiliary layer
coating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP62022475A
Other languages
English (en)
Other versions
JPS63192283A (ja
Inventor
Hisanao Tsuge
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP62022475A priority Critical patent/JPS63192283A/ja
Publication of JPS63192283A publication Critical patent/JPS63192283A/ja
Publication of JPH051985B2 publication Critical patent/JPH051985B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49888Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N60/00Superconducting devices
    • H10N60/01Manufacture or treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は超伝導線路の形成方法に関し、さらに
詳しくはジヨセフソン集積回路に有用な平坦化を
施した超伝導線路の形成方法に関するものであ
る。
(従来の技術) 集積回路を作製する場合には、段差上部での配
線の断線や、絶縁体を介した上下配線間のシヨー
トといつた問題を防ぐために配線の平坦化が不可
欠である。特にジヨセフソン集積回路では、こう
した目的に加えて、超伝導線路とグランドプレー
ン間のスペーサの膜厚を精度よく制御できる平坦
化技術が必要である。記憶や論理などの各機能が
超伝導線路のインダクタンスを直接利用している
場合が多いため、この値の変動は各機能部の動作
マージン低下の大きな要因となる。
従来の平坦化技術の代表例として、エー・シ
ー・アダムズ(A.C.Adams)等によつて1981年
に発表されたジヤーナル・オブ・エレクトロケミ
カル・ソサイエテイ(Journal of
Electrochemical Society)の第128巻、第2号
423〜429頁の方法がある。この方法を超伝導線路
の形成に適用した場合について、第2図a〜dを
用いて工程順に説明する。まず、絶縁体が表面に
形成された基板21の表面に配置された第1の超
伝導線路22上に絶縁体23を被着する(第2図
a)。この絶縁体23上に粘性を有する有機物を
塗布し、引き続き熱処理でリフローして有機塗布
膜24を形成する(第2図b)。次に、プラズマ
エツチング法により絶縁体23と有機塗布膜24
のエツチング速度が等しくなる条件で有機塗布膜
24を完全に除去して、エツチング前の有機塗布
膜24の平坦な表面形状を絶縁体23に転写する
(第2図c)。こうして平坦化された絶縁体23上
に第2の超伝導線路25を形成する(第2図d)。
この平坦化法はプロセスが比較的容易であるこ
とから半導体素子の分野ではよく用いられてい
る。しかしながら、第2図bに示したように、有
機塗布膜24の膜厚が下層の第1の超伝導線路2
2の幅や形状に依存し、その有機塗布膜24の形
状が絶縁体23に転写されて第2図cに示すよう
に完全には平坦にはならない。そのため、ジヨセ
フソン集積回路に用いる超伝導線路のようにその
インダクタンスが回路の動作に重要な役割をもつ
素子に適用するには問題が多い。また、高速動作
を図るためには第2の超伝導線路25のインダク
タンスを減らす目的で絶縁膜23ができるだけ薄
いことが好ましいが、絶縁体23の膜厚は第1の
超伝導線路22の影響によりその制約を受ける。
これらの問題を改善する方法として、エス・コ
サカ(S.Kosaka)等によつて1985年3月に発表
されたアイ・イー・イー・イー・トランズアクシ
ヨンズ・オン・マグネテイツクス(IEEE
Transactions on Magnetics)の第MAG−21巻
第2号102〜109頁で示された提案などがある。こ
の方法の主要工程を第3図a〜fを用いて説明す
る。まず、絶縁体が表面に形成された基板31上
に被着した超伝導体をエツチングマスク32を用
いて反応性スパツタエツチング法でパターニング
し、第1の超伝導線路33を形成する(第3図
a)。次に、エツチングマスク32を残したまま
一酸化ケイ素(SiO)からなる第1の絶縁体34
を第1の超伝導線路33と同一の高さまで蒸着し
(第3図b)、引き続きリフトオフすると第3図c
のように平坦化された第1の超伝導線路32が得
られる。この表面にSOG(SiO2系被膜形成用塗布
液)を塗布した後、熱処理でリフローしてSOG
膜35を形成する(第3図d)。このSOG膜35
を反応性スパツタエツチング法で第1の超伝導線
路33表面までエツチング除去すると、第1の超
伝導線路33と第1の絶縁体34との間の溝が
SOG膜35で埋め込まれた平坦化構造が得られ
る(第3図e)。次に、第2の絶縁体36を被着
し、その上に第2の超伝導線路37を形成する
(第3図f)。
(発明が解決しようとする問題点) この方法では、第1の絶縁体34としてここで
用いられたSiOや一般的によく用いられるSiO2
SOGとほとんど同一の組織からなる化合物であ
るため、エツチングの終点検出法として最も精度
の高い発光スペクトル分析技術を駆使しても、
SOG膜35をジヤストエツチングするのは難か
しい。SOGの第1の絶縁体34に対するエツチ
ング選択性も小さく、多少のオーバーエツチング
により第1の絶縁体34もかなりエツチングされ
る。その結果、第2の超伝導線路37のインダク
タンスが設計値からはずれ、各機能部の動作マー
ジンの低下を引き起こす。また、第1の超伝導線
路33と第1の絶縁体34の境界部で段差を生じ
るため第2の絶縁体36をある程度厚く被着しな
ければならない。これは、第2の超伝導線路37
のインダクタンスを増加させることから素子の高
速動作には好ましくない。
本発明の目的は、このような従来の欠点を取り
除いた、超伝導線路の形成方法を提供することに
ある。
(問題点を解決するための手段) 本発明は、絶縁体基板あるいは表面に絶縁体が
形成された基板上に被着した超伝導体をエツチン
グマスクを用いて第1の超伝導線路に加工し、前
記エツチングマスクを残したまま第1の絶縁体を
前記第1の超伝導線路と同じ膜厚だけ被着し、こ
れをリフトオフする工程と、前記第1の超伝導線
路と前記第1の絶縁体上全面に順次第2の絶縁
体、この第2の絶縁体とは組成が異なり発光スペ
クトル分析法によるエツチング終点検出を可能に
する薄い補助層を被着した後、この補助層上に塗
布膜を形成する工程と、前記塗布膜と前記補助層
を等エツチング速度条件でしかも発光スペクトル
分析を行いながら第2の絶縁体表面までエツチン
グする工程と、この第2の絶縁体の上方に第2の
超伝導線路を形成する工程とを含むことを特徴と
する超伝導線路の形成方法である。
(作用) 本発明では、完全に平坦化すべき第1の超伝導
線路とこの第1の超伝導線路を埋め込んだ第1の
絶縁体の表面が、エツチバツクされる補助層とは
異なる組成の第2の絶縁体で被覆されている。そ
のため、補助層のエツチング終点を発光スペクト
ル分析法で容易に検出することができ、第1の絶
縁体および第2の絶縁体の膜厚を精度よく制御す
ることができる。その結果、第2の超伝導線路の
インダクタンスは設計値に近い値となり、インダ
クタンスの変動による各機能部の動作マージンの
低下の問題がない。しかも、本発明では、第1の
超伝導線路と第1の絶縁体との境界部で段差を生
じないため、第3の絶縁体を充分薄くでき高速動
作に適した超伝導線路を形成できる。
(実施例) 次に本発明の一実施例を第1図a〜gを用いて
説明する。
まず、シリコンウエーハ上に配したニオブ
(Nb)などでなるグランドプレーンを二酸化ケイ
素(SiO2)などの絶縁体で被覆した基板11上
に、蒸着法やスパツタ法によりNbなどからなる
超伝導体を厚さ200nm被着し、この超伝導体を通
常のフオトレジスト工程で形成したAZ1350J(シ
ツプレー社製ポジ型フオトレジストの商品名)
1μmからなるエツチングマスク12を用いて、
フロン14(CF4)をエツチングガスとする反応
性スパツタエツチング法により異方性エツチング
して第1の超伝導線路13を形成する(第1図
a)。エツチングマスク12を残したままSiO2
どからなる第1の絶縁体14を第1の超伝導線路
13の膜厚と同じ200nmだけ蒸着などの指向性の
よい成膜法で被着し(第1図b)、エツチングマ
スク12をアセトン中の超音波処理でリフトオフ
すると第1図cに示すような第1の超伝導線路1
3が第1の絶縁体で埋め込まれた構造が得られ
る。第1の超伝導線路13と第1の絶縁体14上
全面に、順次、アルミナ(Al2O3)からなる第2
の絶縁体15,SiO2からなる補助層16をそれ
ぞれ10nm,250nmの厚さだけCVD法などで被着
する(第1図d)。次に、この補助層16上に
AZ1350Jなどの有機物を500nmスピン塗布し、窒
素雰囲気中で熱処理して、表面を平坦にした有機
塗布膜17を形成する(第1図e)。引き続き、
CF4とO2との混合ガスを用いた反応性スパツタエ
ツチング法により、有機塗布膜17と補助層16
を両者のエツチング速度が等しくなる条件で第2
の絶縁体15表面までエツチングすると、第1図
fのように第1の超伝導線路13周辺の溝まで埋
め込まれた完全な平坦化構造となる。この全面上
にSiO2などからなる第3の絶縁体18を150nm
だけスパツタ法などで被着した後、第1の超伝導
線路13と同様にNbなどからなる第2の超伝導
線路19を形成する。3層以上の多層配線を行な
う場合には、第1図aからgの各工程をくり返え
せばよい。
本実施例では、第2の絶縁体15および補助層
16にそれぞれAl2O3,SiO2という異なる組成の
物質を用いているため、第1図eからfへのエツ
チングバツクの工程で、補助層16のSiO2とエ
ツチングガスCF4との反応生成物であるSiF4の発
光スペクトルの強度変化をモノクロメータを用い
てモニタすることにより的確に補助層16のエツ
チング終点を検出することができる。従つて、第
2の絶縁体15や第1の絶縁体14までオーバー
エツチングすることなく、エツチバツクの工程を
通しても初期の膜厚をそのまま保持できる。しか
も、本実施例で第2の絶縁体15および補助層1
6として用いたAl2O3,SiO2の組み合わせでは、
Al2O3のエツチング速度がSiO2の値の1/20程度と
小さくエツチングのストツパーの役目を果たすた
め、その効果は著しい。以上の結果から明らかな
ように、この方法では第2の超伝導線路19のイ
ンダクタンスの変動の最大要因である第2の超伝
導線路19とグランド・プレーン間の距離の変動
を最小限に維持できるため、このインダクタンス
に起因する各機能部の動作マージンの低下の問題
がない。また、第1の超伝導線路13と第1の絶
縁体14との境界部で段差を生じないため、電気
絶縁体を保つ範囲内で第3の絶縁体18を充分薄
くでき、高速動作に適した超伝導線路の形成が可
能である。
本実施例では、第2の絶縁体15および補助層
16にそれぞれAl2O3,SiO2を用いたが、両者の
物質を構成する組成が異なれば他の多くの組み合
わせを用いることができる。例えばAl2O3とSi3
N4,Al2O3とSi,MgOとSiO2,MgOとSi3N4
どである。その場合には、エツチバツクの際にお
けるエツチングガスの種類などエツチング条件を
必要に応じて変えることは言うまでもない。ま
た、本実施例では、第2の絶縁体15として
10nmという薄い膜を用いたが、第1の超伝導線
路14と第2の超伝導線路19との電気絶縁が保
持できる程度に厚くすれば、第3の絶縁層18は
必ずしも必要ない。さらに、本発明の基本的な工
程は接合領域をエツチングで規定するタイプのジ
ヨセフソン接合素子の平坦化にもそのまま適用で
きる。
また前記実施例では第2の絶縁体と補助層を形
成する際にCVD法を用いたが、スパツタ法を用
いてもよい。またCVD法もプラズマCVD法、光
CVD法など種々の方法を用いることができる。
また前記実施例では塗布膜として有機塗布膜17
(第1図)を用いたが、前記のSOGなどの無機塗
布膜を用いてもよい。
(発明の効果) 本発明によれば、第1の超伝導線路を完全に平
坦化でき、しかも第1の超伝導線路を埋め込んだ
第1の絶縁体の膜厚を平坦化プロセスを通して一
定に保持できるため、第2の超伝導線路のインダ
クタンスを高精度に制御可能である。従つて、こ
のインダクタンスの変動に起因する各機能部の動
作マージンの低下の問題がない。また、完全平坦
化が可能なため、第3の絶縁体を充分薄くでき、
高速動作に適した超伝導線路が形成できる。
【図面の簡単な説明】
第1図a〜gは本発明の超伝導線路の形成方法
を工程順に示す断面図、第2図a〜dは従来の超
伝導線路の形成方法を示す断面図、第3図a〜f
は従来の改善された超伝導線路の形成方法を示す
断面図である。 図において、11,21,31は基板、12,
32はエツチングマスク、13,22,33は第
1の超伝導線路、14,23,34は第1の絶縁
体または絶縁体、15,36は第2の絶縁体、1
6は補助層、17,24は有機塗布膜、18は第
3の絶縁体、19,25,37は第2の超伝導線
路、35はSOG膜である。

Claims (1)

    【特許請求の範囲】
  1. 1 絶縁基板あるいは表面に絶縁体が形成された
    基板上に被着した超伝導体をエツチングマスクを
    用いて第1の超伝導線路に加工し、前記エツチン
    グマスクを残したまま第1の絶縁体を前記第1の
    超伝導線路と同じ膜厚だけ被着し、これをリフト
    オフする工程と、前記第1の超伝導線路と前記第
    1の絶縁体上全面に順次第2の絶縁体、この第2
    の絶縁体とは組成が異なり発光スペクトル分析法
    によるエツチング終点検出を可能にする薄い補助
    層を被着した後、この補助層上に塗布膜を形成す
    る工程と、塗布膜と前記補助層を等エツチング速
    度条件でしかも発光スペクトル分析を行ないなが
    ら第2の絶縁体表面までエツチングする工程と、
    この第2の絶縁体の上方に第2の超伝導線路を形
    成する工程とを含むことを特徴とする超伝導線路
    の形成方法。
JP62022475A 1987-02-04 1987-02-04 超伝導線路の形成方法 Granted JPS63192283A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62022475A JPS63192283A (ja) 1987-02-04 1987-02-04 超伝導線路の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62022475A JPS63192283A (ja) 1987-02-04 1987-02-04 超伝導線路の形成方法

Publications (2)

Publication Number Publication Date
JPS63192283A JPS63192283A (ja) 1988-08-09
JPH051985B2 true JPH051985B2 (ja) 1993-01-11

Family

ID=12083745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62022475A Granted JPS63192283A (ja) 1987-02-04 1987-02-04 超伝導線路の形成方法

Country Status (1)

Country Link
JP (1) JPS63192283A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6045011B1 (ja) 2016-04-30 2016-12-14 洪 瑟芬 バッグインボックス

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146081A (ja) * 1984-08-10 1986-03-06 Nec Corp ジヨセフソン接合素子の製造方法
JPS61244078A (ja) * 1985-04-22 1986-10-30 Agency Of Ind Science & Technol 超伝導線路の作製方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146081A (ja) * 1984-08-10 1986-03-06 Nec Corp ジヨセフソン接合素子の製造方法
JPS61244078A (ja) * 1985-04-22 1986-10-30 Agency Of Ind Science & Technol 超伝導線路の作製方法

Also Published As

Publication number Publication date
JPS63192283A (ja) 1988-08-09

Similar Documents

Publication Publication Date Title
US4634496A (en) Method for planarizing the surface of an interlayer insulating film in a semiconductor device
EP0496614A1 (en) Method for forming contact hole in process of manufacturing semiconductor device
US6110392A (en) Process for reducing surface roughness of superconductor integrated circuit having a ground plane of niobium nitride of improved smoothness
JPH0775235B2 (ja) シリコンウエハ内に貫通導体を形成する為の平担化方法
US5578531A (en) Method for manufacturing semiconductor device
US5631184A (en) Method of producing a semiconductor device having a fin type capacitor
JPH0563940B2 (ja)
JPS5893255A (ja) 半導体装置の製造方法
US4764483A (en) Method for burying a step in a semiconductor substrate
US5554884A (en) Multilevel metallization process for use in fabricating microelectronic devices
JPH051985B2 (ja)
JPS607737A (ja) 半導体装置の製造方法
JP2563180B2 (ja) 半導体装置の製造方法
JP3070564B2 (ja) 半導体装置の製造方法
JPS63192282A (ja) 超伝導線路の作製方法
JP3099381B2 (ja) 半導体装置及びその製造方法
JPH0265256A (ja) 半導体装置の製造方法
JPS63258043A (ja) 半導体装置の製造方法
JPH0254659B2 (ja)
JPH0273652A (ja) 半導体装置の製造方法
JP2993044B2 (ja) 半導体装置の製造方法
JPS60115234A (ja) 半導体装置の製造方法
JPS62224937A (ja) 凹部埋め込み方法
JPH0220141B2 (ja)
JPH088249A (ja) 層間絶縁膜の形成方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term