JPS63192282A - 超伝導線路の作製方法 - Google Patents
超伝導線路の作製方法Info
- Publication number
- JPS63192282A JPS63192282A JP62022474A JP2247487A JPS63192282A JP S63192282 A JPS63192282 A JP S63192282A JP 62022474 A JP62022474 A JP 62022474A JP 2247487 A JP2247487 A JP 2247487A JP S63192282 A JPS63192282 A JP S63192282A
- Authority
- JP
- Japan
- Prior art keywords
- superconducting line
- superconducting
- superconducting lines
- insulator
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 10
- 238000005530 etching Methods 0.000 claims abstract description 33
- 238000000034 method Methods 0.000 claims abstract description 29
- 239000011248 coating agent Substances 0.000 claims abstract description 17
- 238000000576 coating method Methods 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000012212 insulator Substances 0.000 claims description 36
- 238000000151 deposition Methods 0.000 claims description 3
- 238000007688 edging Methods 0.000 claims description 2
- 238000012545 processing Methods 0.000 claims description 2
- 239000004020 conductor Substances 0.000 claims 1
- 239000002470 thermal conductor Substances 0.000 claims 1
- 239000002887 superconductor Substances 0.000 abstract description 17
- 238000009413 insulation Methods 0.000 abstract 3
- 230000015556 catabolic process Effects 0.000 abstract 2
- 238000006731 degradation reaction Methods 0.000 abstract 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- 238000000992 sputter etching Methods 0.000 description 4
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 4
- 238000000295 emission spectrum Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000005291 magnetic effect Effects 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- LZZYPRNAOMGNLH-UHFFFAOYSA-M Cetrimonium bromide Chemical compound [Br-].CCCCCCCCCCCCCCCC[N+](C)(C)C LZZYPRNAOMGNLH-UHFFFAOYSA-M 0.000 description 1
- 101100130497 Drosophila melanogaster Mical gene Proteins 0.000 description 1
- 101100345589 Mus musculus Mical1 gene Proteins 0.000 description 1
- 229910004014 SiF4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 235000014121 butter Nutrition 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000007598 dipping method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 229910052758 niobium Inorganic materials 0.000 description 1
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- ABTOQLMXBSRXSM-UHFFFAOYSA-N silicon tetrafluoride Chemical compound F[Si](F)(F)F ABTOQLMXBSRXSM-UHFFFAOYSA-N 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
- H01L23/49888—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing superconducting material
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(産業上の利用分野)
本発明は超伝導線路の作製方法に関し、さらに詳しくは
ジョセフソン集積回路に有用な平坦化を施した超伝導線
路の作製方法に関するものである。
ジョセフソン集積回路に有用な平坦化を施した超伝導線
路の作製方法に関するものである。
(従来の技術)
集積回路を作製する場合には、段差上部での配線の断線
や、絶縁体を介した上下配線間のショートといった問題
を防ぐために配線の平坦化が不可欠である。特にジョセ
フソン集積回路では、こうした目的に加えて、超伝導線
路とグランドブレーン間のスペーサの膜厚を精度よく制
御できる平坦化技術が必要である。記憶や論理などの各
機能が超伝導線路のインダクタンスを直接利用している
場合が多いため、この値の変動は各機能の動作マージン
低下の大きな原因となる。
や、絶縁体を介した上下配線間のショートといった問題
を防ぐために配線の平坦化が不可欠である。特にジョセ
フソン集積回路では、こうした目的に加えて、超伝導線
路とグランドブレーン間のスペーサの膜厚を精度よく制
御できる平坦化技術が必要である。記憶や論理などの各
機能が超伝導線路のインダクタンスを直接利用している
場合が多いため、この値の変動は各機能の動作マージン
低下の大きな原因となる。
従来の平坦化技術の代表例として、ニー・シー・アダム
ズ(A、C,Adams)等によって1981年に発表
されたジャーナル・オプ・エレクトロケミカル・ソサイ
エティ(Jounal of Electoroche
mical 5ociety)の第128巻、第2号4
23〜429頁の方法がある。この方法を超伝導線路の
形成に適用した場合について、第2図(a)〜(d)を
用いて工程順に説明する。まず、表面に絶縁体が形成さ
れた基板21表面に配置された第1の超伝導線路22上
に絶縁体23を被着する(第2図(a))。この絶縁体
23上に粘性を有する有機物を塗布し、引き続き熱処理
でリフローして有機塗布膜24を形成する(第2図(b
))。次に、プラズマエツチング法により絶縁体23と
有機塗布膜24のエツチング速度が等しくなる条件で有
機塗布膜24を完全に除去して、エツチング前の有機塗
布膜24の平坦な表面形状を絶縁体23に転写する(第
2図(C))。こうして平坦化された絶縁体23上に第
2の熱伝導線路25を形成する(第2図(d))。
ズ(A、C,Adams)等によって1981年に発表
されたジャーナル・オプ・エレクトロケミカル・ソサイ
エティ(Jounal of Electoroche
mical 5ociety)の第128巻、第2号4
23〜429頁の方法がある。この方法を超伝導線路の
形成に適用した場合について、第2図(a)〜(d)を
用いて工程順に説明する。まず、表面に絶縁体が形成さ
れた基板21表面に配置された第1の超伝導線路22上
に絶縁体23を被着する(第2図(a))。この絶縁体
23上に粘性を有する有機物を塗布し、引き続き熱処理
でリフローして有機塗布膜24を形成する(第2図(b
))。次に、プラズマエツチング法により絶縁体23と
有機塗布膜24のエツチング速度が等しくなる条件で有
機塗布膜24を完全に除去して、エツチング前の有機塗
布膜24の平坦な表面形状を絶縁体23に転写する(第
2図(C))。こうして平坦化された絶縁体23上に第
2の熱伝導線路25を形成する(第2図(d))。
この平坦化法はプロセスが比較的容易であることから半
導体素子の分野ではよく用いられている。しかしながら
、第2図(b)に示したように、有機塗布膜24の膜厚
が下層の第1の超伝導線路22の幅や′形状に依存し、
その有機塗布膜24の形状が絶縁体23に転写されて第
2図(c)に示すように完全に平坦に、二1よならない
。そのため、ジョセフソン集積回路に用いる超伝導線路
のようにそのインダクタンスが回路の動作に重要な役割
をもつ素子に適用するには問題がある。また、高速動作
を図るためには第1の超伝導線路のインダクタンスを減
らす目的で絶縁膜23ができるだけ薄いことが好ましい
が、絶縁体23の膜厚は第1の超伝導線路22の影響に
よりその制約を受ける。
導体素子の分野ではよく用いられている。しかしながら
、第2図(b)に示したように、有機塗布膜24の膜厚
が下層の第1の超伝導線路22の幅や′形状に依存し、
その有機塗布膜24の形状が絶縁体23に転写されて第
2図(c)に示すように完全に平坦に、二1よならない
。そのため、ジョセフソン集積回路に用いる超伝導線路
のようにそのインダクタンスが回路の動作に重要な役割
をもつ素子に適用するには問題がある。また、高速動作
を図るためには第1の超伝導線路のインダクタンスを減
らす目的で絶縁膜23ができるだけ薄いことが好ましい
が、絶縁体23の膜厚は第1の超伝導線路22の影響に
よりその制約を受ける。
これらの問題を改善する方法として、ニス・コサ力(S
、Kosaka)等によって1985年3月に発表され
たアイ・イー・イー・イー・トランズアクションズ・オ
ン・マグネティックス(IEEE Transacti
ons on Magnetics)の第MAG−21
巻第2号102〜109頁で示された提案などがある。
、Kosaka)等によって1985年3月に発表され
たアイ・イー・イー・イー・トランズアクションズ・オ
ン・マグネティックス(IEEE Transacti
ons on Magnetics)の第MAG−21
巻第2号102〜109頁で示された提案などがある。
この方法の主要工程を第3図(a)〜(Oを用いて説明
する。まず、表面に絶縁体が形成された基板31上に被
着した超伝導体をエツチングマスク32を用いて反応性
スパッタエツチング法でバター二゛ングし、第1の超伝
導線路33を形成する(第3図(a))。次に、エツチ
ングマスク32を残したまま酸化ケイ素(Sin)でな
る第1の絶縁体34を第1の超伝導線路33と同一の高
さまで蒸着しく第3図(b))、引き続きリフト35を
反応性スパッタエツチング法で第1の超伝導線路33表
面までエツチング除去すると、第1の超伝導線路33と
第1の絶縁体34との間の溝がSOG膜35で埋め込ま
れた平坦化構造が得られる(第3図(e))。次に、第
2の絶縁体36を被着し、その上に第2の超伝導線路3
7を形成する(第3図(f))。
する。まず、表面に絶縁体が形成された基板31上に被
着した超伝導体をエツチングマスク32を用いて反応性
スパッタエツチング法でバター二゛ングし、第1の超伝
導線路33を形成する(第3図(a))。次に、エツチ
ングマスク32を残したまま酸化ケイ素(Sin)でな
る第1の絶縁体34を第1の超伝導線路33と同一の高
さまで蒸着しく第3図(b))、引き続きリフト35を
反応性スパッタエツチング法で第1の超伝導線路33表
面までエツチング除去すると、第1の超伝導線路33と
第1の絶縁体34との間の溝がSOG膜35で埋め込ま
れた平坦化構造が得られる(第3図(e))。次に、第
2の絶縁体36を被着し、その上に第2の超伝導線路3
7を形成する(第3図(f))。
(発明が解決しようとする問題点)
この方法では、第1の絶縁体34としてここで用いられ
たSiOや一般的によく用いられる5i02がSOGと
ほとんど同一の組成からなる化合物であるため、エツチ
ングの終点検出法として最も精度の高い発光スペクトル
分析技術を駆使しても、SOG膜35をジャストエツチ
ングするのは難しい。SOGの第1の絶縁体34に対す
るエツチング選択性も小さく、多少のオーバーエツチン
グにより第1の絶縁体34もかなりエツチングされる。
たSiOや一般的によく用いられる5i02がSOGと
ほとんど同一の組成からなる化合物であるため、エツチ
ングの終点検出法として最も精度の高い発光スペクトル
分析技術を駆使しても、SOG膜35をジャストエツチ
ングするのは難しい。SOGの第1の絶縁体34に対す
るエツチング選択性も小さく、多少のオーバーエツチン
グにより第1の絶縁体34もかなりエツチングされる。
その結果、第2の超伝導線路37のインダクタンスが設
計値からずれ、各機能部の動作マージンの低下を引き起
こす。また、第1の超伝導線路33と第1の絶縁体34
の境界部で段差を生じるため第2の絶縁体36をある程
度厚く被着しなければならない。これは、第2の超伝導
体線路37のインダクタンスを増加させることから素子
の高速動作には好ましくない。さらに、この方法はリフ
トオフ法を用いるため、第3図(c)の工程で第1の超
伝導線路33の側壁に第1の絶縁体による突起を生じる
という問題もある。
計値からずれ、各機能部の動作マージンの低下を引き起
こす。また、第1の超伝導線路33と第1の絶縁体34
の境界部で段差を生じるため第2の絶縁体36をある程
度厚く被着しなければならない。これは、第2の超伝導
体線路37のインダクタンスを増加させることから素子
の高速動作には好ましくない。さらに、この方法はリフ
トオフ法を用いるため、第3図(c)の工程で第1の超
伝導線路33の側壁に第1の絶縁体による突起を生じる
という問題もある。
本発明の目的は、このような従来の欠点を取り除いた、
超伝導線路の作製方法を提供することにある。
超伝導線路の作製方法を提供することにある。
(問題点を解決するための手段)
本発明は、絶縁基板上に被着された超伝導体上に超伝導
線路を細い溝で縁どるための開口部を有するエツチング
マスクを形成し、このエツチングマスクを通して前記超
伝導体を加工して第1の超伝導線路およびこの第1の超
伝導線路間のダミーパターンを形成する工程と、前記エ
ツチングマスクを除去した後、全面に順次第1の超伝導
線路以上の膜厚を有する第1の絶縁体、塗布膜を形成す
る工程と、この塗布膜と第1の絶縁体を等エツチング速
度条件で第1の超伝導線路表面までエツチングする工程
と、全面に第2の絶縁体を被着した後、第2の超伝導線
路を形成する工程とから成ることを特徴とする超伝導線
路の作製方法である。
線路を細い溝で縁どるための開口部を有するエツチング
マスクを形成し、このエツチングマスクを通して前記超
伝導体を加工して第1の超伝導線路およびこの第1の超
伝導線路間のダミーパターンを形成する工程と、前記エ
ツチングマスクを除去した後、全面に順次第1の超伝導
線路以上の膜厚を有する第1の絶縁体、塗布膜を形成す
る工程と、この塗布膜と第1の絶縁体を等エツチング速
度条件で第1の超伝導線路表面までエツチングする工程
と、全面に第2の絶縁体を被着した後、第2の超伝導線
路を形成する工程とから成ることを特徴とする超伝導線
路の作製方法である。
(作用)
(埋め込まれている。従って基板表面の大部分が超−゛
伝導体で覆われていることになり、エツチングの際、第
1の絶縁体のエツチング終点を発光スペクトル分析法で
検出するときにスペクトルの強度が大きくなるため、検
出を容易に行うことができ、第1の超伝導線路を埋め込
んだ超伝導体の膜厚を一定に保持できる。その結果、第
2の超伝導体のインダクタンスは設計値に近い値となり
、インダクタンス変動による各機能部の動作マージンの
低下の問題がない。また、本発明では、第1の超伝導線
路はこの形状を縁どる溝をエツチング法により埋め込む
ことによって平坦化されるため、従来のエッチバック法
に見られた第2の超伝導線路とグランドプレーンとの距
離が第1の超伝導線路の幅や形状に依存するという問題
がなく、しかもリフトオフ法を用いた場合に生じる第1
の超伝導体線路側壁の突起の問題もない。
1の絶縁体のエツチング終点を発光スペクトル分析法で
検出するときにスペクトルの強度が大きくなるため、検
出を容易に行うことができ、第1の超伝導線路を埋め込
んだ超伝導体の膜厚を一定に保持できる。その結果、第
2の超伝導体のインダクタンスは設計値に近い値となり
、インダクタンス変動による各機能部の動作マージンの
低下の問題がない。また、本発明では、第1の超伝導線
路はこの形状を縁どる溝をエツチング法により埋め込む
ことによって平坦化されるため、従来のエッチバック法
に見られた第2の超伝導線路とグランドプレーンとの距
離が第1の超伝導線路の幅や形状に依存するという問題
がなく、しかもリフトオフ法を用いた場合に生じる第1
の超伝導体線路側壁の突起の問題もない。
(実施例)
次に本発明の一実施例を示す。
まず、シリコンウェーハ上に配したニオブ(Nb)など
でなるグランドプレーンを二酸化ケイ素(Si02)な
どの絶縁体で被覆した基板11に、盤着法やスパッタ法
によりNbなどからなる超伝導体を200nm被着し、
この超伝導をAZ1350J(シラプレー社製ポジ型フ
ォトレジストの商品名)lpmなどからなるエツチング
マスク12を用いて、フロン14(CF4)をエツチン
グガスとする反応性スパッタエツチング法により異方性
エツチングして第1の超伝導線路13およびダミーパタ
ーン14を形成する(第1図(a))。
でなるグランドプレーンを二酸化ケイ素(Si02)な
どの絶縁体で被覆した基板11に、盤着法やスパッタ法
によりNbなどからなる超伝導体を200nm被着し、
この超伝導をAZ1350J(シラプレー社製ポジ型フ
ォトレジストの商品名)lpmなどからなるエツチング
マスク12を用いて、フロン14(CF4)をエツチン
グガスとする反応性スパッタエツチング法により異方性
エツチングして第1の超伝導線路13およびダミーパタ
ーン14を形成する(第1図(a))。
エツチングマスク12を除去した後、全面に5i02な
どからなる第1の絶縁体15を250nmの厚さだけプ
ラズマCVD法などで被着し、引き続きこの第1の絶縁
体15上にAZ1350Jなどの有機物を400nmス
ピン塗布し窒素雰囲気中で熱処理して、表面を平坦にし
た有機塗布膜16を形成する(第1図(b))。CF4
と05との混合ガスを用いた反応性スパッタエツチング
法により、有機塗布膜16と第1の絶縁体15を両者の
エツチング速度が等しくなる条件で第1の超伝導線路1
3およびダミーパターン14表面までエツチングすると
、第1図(c)のような第1の超伝導線路13周辺の溝
まで埋め込まれた完全な平坦化構造が得られる。この全
面上に5i02などからなる第2の絶縁体17を150
nmだけプラズマCVD法などで被着した後、第1の超
伝導線路13と同様にNbなどからなる第2の超伝導線
路18を形成する。3層以上の多層配線を行う場合には
、第1図(a)から(d)の各工程を繰り返せばよい。
どからなる第1の絶縁体15を250nmの厚さだけプ
ラズマCVD法などで被着し、引き続きこの第1の絶縁
体15上にAZ1350Jなどの有機物を400nmス
ピン塗布し窒素雰囲気中で熱処理して、表面を平坦にし
た有機塗布膜16を形成する(第1図(b))。CF4
と05との混合ガスを用いた反応性スパッタエツチング
法により、有機塗布膜16と第1の絶縁体15を両者の
エツチング速度が等しくなる条件で第1の超伝導線路1
3およびダミーパターン14表面までエツチングすると
、第1図(c)のような第1の超伝導線路13周辺の溝
まで埋め込まれた完全な平坦化構造が得られる。この全
面上に5i02などからなる第2の絶縁体17を150
nmだけプラズマCVD法などで被着した後、第1の超
伝導線路13と同様にNbなどからなる第2の超伝導線
路18を形成する。3層以上の多層配線を行う場合には
、第1図(a)から(d)の各工程を繰り返せばよい。
本実施例では、第1の超伝導線路13間が第1の超伝導
線路13と同一の超伝導体で埋め込まれているため、第
1図(b)から(C)へのエツチングの工程で、第1の
絶縁体15の5i02とエツチングガスCF4との反応
生成物であるSiF4の発光スペクトルの強度変化をモ
ノクロメータを用いてモニタすることにより的確に第1
の絶縁体15のエツチング終点を検出することができる
。従って、第1の超伝導線路13やこの第1の超伝導線
路13間の超伝導体までオーバーエツチングすることな
く、エッチバックの工程を通しても初期の膜厚をそのま
ま保持できる。この方法では、第2の超伝導線路18の
インダクタンスの変動の最大要因である第2の超伝導線
路18とグランドブレーン間の距離の変動がほとんどな
いため、このインダクタンスに起因する各機能部の動作
マージンが低下するという問題がない。また、第1の超
伝導線路13周囲の溝の近傍でも段差を生じないため、
電気絶縁性を保つ範囲内で第2の絶縁体17を充分薄く
でき、高速動作に適した超伝導線路の形成が可能である
。さらに、虎来のエツチング法に見られるように、エッ
チバック後第1の超伝導線路13の幅や形状に依存した
第1の絶縁体15の残りを生じるという問題や、リフト
オフ法で生じる第1の超伝導線路13側壁の突起の問題
がない。また前記実また前記実施例では塗布膜として有
機塗布膜16(第1図)を用いたが、前記80G等の無
機塗布膜を用いてもよい。
線路13と同一の超伝導体で埋め込まれているため、第
1図(b)から(C)へのエツチングの工程で、第1の
絶縁体15の5i02とエツチングガスCF4との反応
生成物であるSiF4の発光スペクトルの強度変化をモ
ノクロメータを用いてモニタすることにより的確に第1
の絶縁体15のエツチング終点を検出することができる
。従って、第1の超伝導線路13やこの第1の超伝導線
路13間の超伝導体までオーバーエツチングすることな
く、エッチバックの工程を通しても初期の膜厚をそのま
ま保持できる。この方法では、第2の超伝導線路18の
インダクタンスの変動の最大要因である第2の超伝導線
路18とグランドブレーン間の距離の変動がほとんどな
いため、このインダクタンスに起因する各機能部の動作
マージンが低下するという問題がない。また、第1の超
伝導線路13周囲の溝の近傍でも段差を生じないため、
電気絶縁性を保つ範囲内で第2の絶縁体17を充分薄く
でき、高速動作に適した超伝導線路の形成が可能である
。さらに、虎来のエツチング法に見られるように、エッ
チバック後第1の超伝導線路13の幅や形状に依存した
第1の絶縁体15の残りを生じるという問題や、リフト
オフ法で生じる第1の超伝導線路13側壁の突起の問題
がない。また前記実また前記実施例では塗布膜として有
機塗布膜16(第1図)を用いたが、前記80G等の無
機塗布膜を用いてもよい。
(発明の効果)
本発明によれば、第1の超伝導線路を完全に平坦化でき
、しかも第1の超伝導線路やこの第1の超伝導線路を埋
め込んだ超伝導体の膜厚を平坦化プロセスを通して一定
に保持できるため、第2の超伝導線路インダクタンスを
高精度に制御可能である。
、しかも第1の超伝導線路やこの第1の超伝導線路を埋
め込んだ超伝導体の膜厚を平坦化プロセスを通して一定
に保持できるため、第2の超伝導線路インダクタンスを
高精度に制御可能である。
従って、このインダクタンスの変動に起因する各機能部
の動作マージンの低下の問題がない。また、完全平坦化
が可能なため、第2の絶縁体を充分薄くでき、高速動作
に適した超伝導線路が形成できる。
の動作マージンの低下の問題がない。また、完全平坦化
が可能なため、第2の絶縁体を充分薄くでき、高速動作
に適した超伝導線路が形成できる。
第1図(a)〜(d)は本発明の超伝導線路の作製方法
を工程順に示す断面図、第2図(a)〜(d)は従来の
超伝導線路の作製方法を示す断面図、第3図(a)〜(
Oは従来の改善された超伝導線路の作製方法を示す断面
図である。 一体、16.24は有機塗布膜、17.36は第2の絶
縁体、18、25.37は第2の超伝導線路である。
を工程順に示す断面図、第2図(a)〜(d)は従来の
超伝導線路の作製方法を示す断面図、第3図(a)〜(
Oは従来の改善された超伝導線路の作製方法を示す断面
図である。 一体、16.24は有機塗布膜、17.36は第2の絶
縁体、18、25.37は第2の超伝導線路である。
Claims (1)
- 絶縁基板あるいは表面に絶縁体が形成された基板上に被
着された熱伝導体上に超伝導線路を細い溝で縁どるため
の開口部を有するエッチングマスクを形成し、このエッ
チングマスクを通して前記超伝導体を加工して第1の超
伝導線路およびこの第1の超伝導線路間のダミーパター
ンを形成する工程と、前記エッチングマスクを除去した
後、全面に順次第1の超伝導線路以上の膜厚を有する第
1の絶縁体、塗布膜を形成する工程と、この塗布膜と第
1の絶縁体を等エッチングマスク速度条件で第1の超伝
導線路表面までエッチングする工程と、全面に第2の絶
縁体を被着した後、第2の超伝導線路を形成する工程と
から成ることを特徴とする超伝導線路の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62022474A JPS63192282A (ja) | 1987-02-04 | 1987-02-04 | 超伝導線路の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62022474A JPS63192282A (ja) | 1987-02-04 | 1987-02-04 | 超伝導線路の作製方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS63192282A true JPS63192282A (ja) | 1988-08-09 |
Family
ID=12083714
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62022474A Pending JPS63192282A (ja) | 1987-02-04 | 1987-02-04 | 超伝導線路の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS63192282A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146081A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | ジヨセフソン接合素子の製造方法 |
JPS61244078A (ja) * | 1985-04-22 | 1986-10-30 | Agency Of Ind Science & Technol | 超伝導線路の作製方法 |
-
1987
- 1987-02-04 JP JP62022474A patent/JPS63192282A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6146081A (ja) * | 1984-08-10 | 1986-03-06 | Nec Corp | ジヨセフソン接合素子の製造方法 |
JPS61244078A (ja) * | 1985-04-22 | 1986-10-30 | Agency Of Ind Science & Technol | 超伝導線路の作製方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4634496A (en) | Method for planarizing the surface of an interlayer insulating film in a semiconductor device | |
US4654113A (en) | Process for fabricating a semiconductor device | |
US5461010A (en) | Two step etch back spin-on-glass process for semiconductor planarization | |
KR100328749B1 (ko) | 듀얼다마신구조를갖는반도체장치제조방법 | |
JPH01290236A (ja) | 幅の広いトレンチを平坦化する方法 | |
JPS58182833A (ja) | 集積回路の平面化方法 | |
JPH04253322A (ja) | 3つのレジスト層を利用した平坦化方法 | |
US4666553A (en) | Method for planarizing multilayer semiconductor devices | |
US5554560A (en) | Method for forming a planar field oxide (fox) on substrates for integrated circuit | |
JPH0775235B2 (ja) | シリコンウエハ内に貫通導体を形成する為の平担化方法 | |
JP4810074B2 (ja) | 超電導デバイス用多層配線の製造方法 | |
US5578531A (en) | Method for manufacturing semiconductor device | |
US6218266B1 (en) | Method of fabricating electronic devices of the type including smoothing process using polishing | |
US4749663A (en) | Process of fabricating a semiconductor IC involving simultaneous sputter etching and deposition | |
JPH10335459A (ja) | 半導体装置およびその製造方法 | |
JPS63192282A (ja) | 超伝導線路の作製方法 | |
US5554884A (en) | Multilevel metallization process for use in fabricating microelectronic devices | |
JPS607737A (ja) | 半導体装置の製造方法 | |
JPS63192283A (ja) | 超伝導線路の形成方法 | |
US6689697B1 (en) | Method of forming uniformly planarized structure in a semiconductor wafer | |
JPS62224937A (ja) | 凹部埋め込み方法 | |
JPS6233445A (ja) | 多層配線とその製造方法 | |
JPH0653189A (ja) | 成膜層の平坦化方法 | |
JPH03149826A (ja) | 半導体装置の製造方法 | |
JPS63131537A (ja) | 半導体装置の製造方法 |