JPS62224937A - 凹部埋め込み方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はマイクロエレクトロニクス装置例えば個体電子
装置、半導体装置、起伝導装置を構成する凹部の埋め込
み方法に関する。

（従来の技術） 凹部を埋め込み層で埋め込み、エッチバック法で平坦化
を図った後埋め込み層」二に接して被覆層を形成する場
合、従来技術では例えば応用物理第５４巻第７号（１９
８５）ｐ６８２にある如く表面の平坦化を実現する事は
困難であった。

従来技術の例を第３図（ａ）−（ｅ）の断面図で示し説
明する。下地層３１の上に四部３２を有する第１層３３
が形成されている（第３図（ａ））。試料全面に四部３
２の段差と同じ厚さの埋め込み層３４を形成した後（第
３図（ｂ））、流動性を有する平坦層３５を用いて試料
表面を「り１を行う。このエツチング終点は原理的に第
１層３３の表面が露出した時点であるが実際は第１層３
３表面露出の瞬間を正確に検出する事は現在の技術では
困難である。一方第１層３３上に埋め込み層３４が残留
する事は避ける必要がある。その結果実際的には上記エ
ツチングは余裕をもって理想状態よりも長目３２をおお
う第２層３５を設けた後も第２層表面に前記段差が反映
した凹凸が生じた（第３図（ｅ））。又第４図（ａ）−
（ｅ）の断面図に示す方法も考えられる。第４図（ａ）
に示す如く下地層３１の上に四部４２を有する第１層４
３が形成される。試料全面に凹部４２の段差と同じ厚さ
の埋め込み層４４を形成する（第４図（ｂ）。次に流動
性を有する平坦化層４５を用いて試料表面を平坦化する
（第４図（Ｃ））。平坦化層４５と埋め込み層４４が同
じエツチング速度である条件でエツチングを行う。平坦
化層４５を全て除去し、埋め込み層４４を第１層４３」
二に指定厚だけ残した状態でエツチングを終了させた後
（第４図（ｄ））、四部４２をおおうように埋め込み層
４４をパターニングする（第４図（ｅ））。しかしこの
方法では、凹部４２をおおう層の膜厚を指定通り実現す
るためには埋め込み層４４のエツチング条件を精密に制
御しなければならず事実」二四部４２をおおう層の膜厚
の高精度化は不可能であった。

（発明が解決しようとする問題点） 以上の結果、第２層３５上に設けられる配線又は回路素
子等の断線率及び故障率の増加を招き、装置制御性の余
裕度が大なるエッチバック法により凹、部埋め込み層上
の平坦化を達成できる四部埋め込゛み方法を提供する事
にある。

（問題点を解決するための手段） 本発明の凹部埋め込み方法は、該凹部の段差より厚い厚
さの埋め込み層を試料表面に形成する第１の工程と、第
１の工程後流動性を有する平坦化膜を用いて試料表面を
平坦化する第２の工程と第２の工程後該埋め込み層と同
じエツチング速度で該平坦化膜及び該埋め込み層をエツ
チングし該平坦化膜のエツチングが全て終了し且っ該凹
部を除いた領域の該埋め込み層の一部を残す第３の工程
と該第３の工程後に該埋め込み層上に接して被覆層を設
けて該被覆層と該埋め込み層を連続的に同一工程でパタ
ーニングする工程とを含む事を特徴とする。

（作用） 第１図（ａ）〜（ｅ）の断面図を用いて本発明の詳細な
説明する。下地層１の上に、四部２を有する第１層３が
用意される（第１図（ａ））。凹部２の段差より厚い埋
め込み層４を試料全体に形成する（第１図（ｂ））。次
に、埋めく。平坦化層５のエツチングが終了しくＡ点）
、まだ第１層３が露出しない段階（Ｂ点）でエツチング
を終了し、試料表面に埋め込み層４の平坦化層を形成す
る（第１図（ｄ））。エツチングの終点はＡ点とＢ点の
間とする。次に第１層３上に残っている埋め込み層４の
厚さｔを測定する。次に第２層６（膜厚ｔ。−ｔ）を試
料全面に形成する。但しｔ。は凹部４２をおおう層の指
定された膜厚である。埋め込み層４を連続的に同一工程
でパターニングする（第１図（ｅ））。すでに試料表面
に平坦化されて形成されている。埋め込み層４上に第２
層６を重ねて形成して連続パターニングをほどこすため
に、第２層６表面は良好な平坦性を有する。又凹部４２
をおおう層の膜厚ｔ。は精度良く実現できる。

（実施例） 第２図（ａ）〜（ｅ）の断面図は本発明の方法を明示す
るための超伝導回路装置の電極コンタクト製造フローの
断面図である。

例えばＮｂを用いたグランドプレーン、シリコン基部等
を含む基部層２１上に例えばＳｉＯで絶縁層２２が形成
され、該絶縁層２２」二に例えばＮｂで厚さいて１１０
０ｎの厚さに形成される（第２図（ａ））。次に例えば
Ｎｂスパッタ膜を用いた埋め込み層２７を、１５０ｎｍ
の厚さに設ける（第２図（ｂ））。次に試料表面に例え
ばフォトレジストをｌｐｍ厚に塗布し、例えば４００°
Ｃ以上で１時間焼きしめて試料表面上にフォトレジスト
を流動させ試料表面を平坦化する。その後、例えばガス
圧３ｐａのＣＦ４ガスを用いて０゜１６Ｗ１ｃｍ２のパ
ワーで反応性イオンエツチングする。

このエツチング条件ではフォトレジストの平坦化層と埋
め込み層２７はどちらも４０ｎｍ／ｍの速度でエツチン
グされる。全平坦化層のエツチングが終了してから層間
絶縁層２５が露出するまでの間にエツチングを終了する
（第２図（Ｃ））。その結果試料表面に埋め込み層２７
の平坦化層が形成される。この膜厚ｔを測定し、次に第
２層配線２８を例えばＮｂスパッタ堆積法でｔ。−ｔの
厚さに形成する（第２図（ｄ））。但しｔ。は層間絶縁
層２５上に設けられる配線層の膜厚としてあらかじめ指
定された量であり例えば２００ｎｍである。

第２層配線２８表面も、下地の平坦性を反映して良い工
程で第２層配線２８のバターニングを行い例えばＣＦ４
ガス５ｐａのガス圧放電電力０．１６Ｗ／ｃｍ２の条件
で層の″膜厚の第２層配線２８が形成される。又図には
示されていないが第２層配線を埋め込む事、及び上述の
工程につけ加えて、例えばジョセフソン接合素子、抵抗
素子、超伝導配線、容量素子及びインダクタンス素子等
を形成する事もできる。又２本発明は超伝導装置に限ら
ず、絶縁体、半導体金属等のあらゆる材料によって構成
される装置の形成方法にも適用できる。

（発明の効果） 以上述べた如く本発明により従来の困難を解消し、試料
下地の凹部を埋め込んだ埋め込み層上の形成層の平坦化
が実現でき、更に膜厚が高精度に規定でき又、プロセス
余裕度の大きなエツチング法を用いる事ができる。その
結果、配線又は回路素子の断線率又は故障率が低減し、
信頼性の高い超伝導回路装置を高歩留まりで製造する事
ができる。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の製造工程を明示するた
めの四部埋め込み方法の工程断面図である。第２図（ａ
）−ある。第４図（ａ）〜（ｅ）は従来の別の四部埋め
込み方法の工程断面図である。 図において、 １、３１．４１は下地層、２．２６．３２．４２は凹部
、３．３３゜′４′旧よ第１層、４．２７．３４．４４
は埋め込み層、５．３５．４５は平坦化層、６は第２層
、２１は基部層、２２は絶縁層、２３は第１層配線、２
４は埋め込み絶縁層、２５は層間絶縁層、２８は第２層
配線をそれぞれ示す。 １渠技術院長 第　１１！Ｉ ＄　２　図 稟　３　図

Claims (1)

【特許請求の範囲】
1. 試料表面の凹部を埋め込み層で埋め込んだ後該凹部をお
   おうように該埋め込み層上に接して設けられる被覆層の
   パターニングを行う工程において、該凹部の段差より厚
   い厚さの埋め込み層を試料表面に形成する第１の工程と
   第１の工程後、流動性を有する平坦化膜を用いて試料表
   面を平坦化する第２の工程と第２工程後該埋め込み層と
   同じエッチング速度で該平坦化膜及び該埋め込み層をエ
   ッチングし、該平坦化膜のエッチングが全て終了し且つ
   該凹部を除いた領域の該埋め込み層の一部を残す第３の
   工程と、該第３の工程後に該埋め込み層上に接して被覆
   層を設けて該被覆層と該埋め込み層を連続的に同一工程
   でパターニングする工程とを含む事を特徴とする凹部埋
   め込み方法。