JPWO2004047175A1 - 半導体装置および半導体装置の製造方法 - Google Patents
半導体装置および半導体装置の製造方法 Download PDFInfo
- Publication number
- JPWO2004047175A1 JPWO2004047175A1 JP2004553193A JP2004553193A JPWO2004047175A1 JP WO2004047175 A1 JPWO2004047175 A1 JP WO2004047175A1 JP 2004553193 A JP2004553193 A JP 2004553193A JP 2004553193 A JP2004553193 A JP 2004553193A JP WO2004047175 A1 JPWO2004047175 A1 JP WO2004047175A1
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor device
- ferroelectric
- lower electrode
- ferroelectric film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
- H01L28/57—Capacitors with a dielectric comprising a perovskite structure material comprising a barrier layer to prevent diffusion of hydrogen or oxygen
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B53/00—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors
- H10B53/30—Ferroelectric RAM [FeRAM] devices comprising ferroelectric memory capacitors characterised by the memory core region
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
図1は、本件特許出願と同一の出願人による特願2002−249448で提案されている1T1Cスタック型強誘電体メモリの一例である。この例でも、下部電極膜111、強誘電体膜112、上部電極膜113を成膜した後に、これらの3層を一括してエッチングして、MOSトランジスタTrの上方にスタック型の強誘電体キャパシタ101を形成している。なお、MOSトランジスタTrの一方の不純物拡散領域116は、導電性プラグ105aを介して強誘電体キャパシタ101の下部電極111に電気的に接続され、他方の不純物拡散領域116は、導電性プラグ105b、106、108と導電性パッド107を介して、ビット線109に電気的に接続される。MOSトランジスタTrのゲート118はそのままワード線の配線となっている。
下部電極膜111、強誘電体膜112、上部電極膜113を一括してキャパシタ形状に加工する際に、面積効率を上げるため、垂直に近い角度でエッチングを行なう必要がある。このようなテーパーの少ないキャパシタ形状を得るには、ウエーハを400℃程度の高温に維持し、化学反応などを利用する高温エッチング技術が必要になる。
また、テーパー角を垂直に近い状態にするとともに、側壁付着物を介して上部電極と下部電極が電気的に接触するのを防止する必要があり、このためにも、高温エッチング等の高度のエッチング技術が要求される。しかし、このような高温エッチング技術を用いても、上部電極と下部電極のリークのないキャパシタを安定して形成するのは困難である。
さらに、下部電極膜111、強誘電体膜112、上部電極膜113を一括してエッチングするので、各キャパシタセルにおいて強誘電体膜112の側壁が露出することになる。加工したキャパシタの表面および基板表面をキャパシタ保護膜104で被覆するが、キャパシタ保護膜104を設けても、その後の成膜、熱処理など還元雰囲気になる工程で、強誘電体膜112の側壁から保護膜104を通して水分が浸入するのを完全に防止することはできない。侵入した水素分子の還元作用でキャパシタの特性が劣化しやすくなるという問題も生じる。強誘電体材料にPZT系強誘電体材料を用いた場合は、酸素が離脱しやすいPbを含むため鉛抜けが生じ、特に劣化が激しい。
このようなキャパシタの劣化があると、垂直に近い角度での一括エッチングにより面積効率の向上を図ったにもかかわらず、最終的な有効キャパシタ領域が減少してしまう。
一括エッチングにより強誘電体キャパシタ101を形成した後は、孤立する上部電極113同士を接続するために、プレート線103を構成する配線層が必要になる。
特許文献1 特開平11−97535号公報
特許文献2 特開平10−308515号公報
本発明のより具体的な目的は、面積効率が高く、キャパシタ劣化およびリークを防止した信頼性の高い強誘電体キャパシタを備えた半導体装置を提供することである。
本発明の他の具体的な目的は、高度な高温エッチングを要せずに、キャパシタの劣化を低減した半導体装置の製造方法を提供することを目的とする。
このような目的を達成するために、本発明の第1の側面では、半導体装置は、半導体基板上に形成されたトランジスタの一方の不純物拡散領域に電気的に接続される複数の下部電極と、前記複数の下部電極の表面及び側壁面を被覆する強誘電体膜と、前記強誘電体膜上に下部電極と対向するように配置される上部電極とを備えて構成される。
本発明によれば、下部電極の表面および側壁面が強誘電体膜に覆われているので、上部電極を形成する際に生じる導電性の残渣等により下部電極と上部電極とが短絡されてリークすることを防止することができる。また、下部電極/強誘電体膜/上部電極の積層体により形成される強誘電体キャパシタの基板面内方向の間隔を狭めることができるので面積効率を向上することができる。
このような半導体装置において、前記強誘電体膜は、所定の領域を除いて前記複数の下部電極を連続的に被覆する構成としてもよい。強誘電体膜側壁面の露出を抑制することができ、強誘電体膜側壁からのキャパシタ劣化を効果的に防止して、安定した強誘電体キャパシタセルを形成することができる。
また、このような半導体装置において、前記複数の下部電極は所定の間隔で配置され、下部電極間の間隔をW、強誘電体膜の膜厚をTFERとすると、下部電極は所定の領域を除いて、
W<TFER×2
を満たして配置される。
この配置関係を満たす領域では、下部電極を連続的に被覆する強誘電体膜の表面は、隣接する下部電極間において平坦面となり、所定の領域においてのみ側壁が露出する。露出する側壁領域を最小にすることにより、後工程での工程劣化の影響に起因するキャパシタ劣化を防止することができる。
また、連続して強誘電体膜を被覆する強誘電体膜の表面を平坦面とすることにより、上部電極の加工残を十分に低減することができる。
このような半導体装置において、前記トランジスタの他方の不純物拡散領域に接触する他の導電性プラグと、前記下部電極と同じ層に位置し、前記他の導電性プラグの表面およびその周辺を被覆する電極パッドとをさらに備え、前記電極パッドと前記下部電極との間隔をWa、強誘電体膜の膜厚をTFERとしたときに、電極パッドは、
Wa<TFER×2
を満たして配置される。
この関係を満たすことにより、電極パッドおよび電極パッドに隣接する下部電極を覆う強誘電体膜の表面は平坦面となり、強誘電体膜の側壁の露出を一層抑制することができる。
このような半導体装置において、上部電極は、プレート線の形状を有し、上部電極とプレート線とを兼用する。これにより、孤立する上部電極を共通に接続するプレート線を設ける必要がない。
半導体装置はさらに、下部電極と前記一方の不純物拡散領域とを接続する導電性プラグと、導電性プラグと下部電極との間に挿入され導電性プラグの表面およびその周辺を被覆するプラグ酸化防止膜と、プラグ酸化防止膜と同じ層に位置し前記導電性プラグの表面およびその周辺以外の領域を被覆する絶縁膜と、絶縁膜と前記強誘電体膜との間に挿入される密着膜を備える。このとき、プラグ酸化防止膜の膜厚をt1、絶縁膜の膜厚をt2、密着膜の膜厚をt3とすると、
t1≧t2+t3
の関係を満たす。
このような膜厚関係を満たす密着膜の存在により、強誘電体膜が密着性よく安定して保持され、膜剥がれを防止することができる。
密着膜は、たとえば、アルミ酸化膜、チタン酸化膜、PZT膜などを用いることができる。
本発明の第2の側面では、半導体装置の製造方法は、以下の工程を含む。
(a)半導体基板上に形成されたトランジスタの一方の不純物拡散領域に接続される導電性プラグを形成する、
(b)前記導電性プラグに電気的に接続される下部電極を、所定の配置間隔で形成する、
(c)前記下部電極を連続して被覆する強誘電体膜を全面に形成する、
(d)前記強誘電体膜上に上部電極を所定の形状で形成する、
(e)前記強誘電体膜を所定の領域においてのみ除去する、そして
(f)前記所定の領域に、前記トランジスタの他方の不純物拡散領域と電気的に接続されるコンタクトを形成する。
この製造方法では、上部電極、強誘電体膜、下部電極を一括してエッチングする必要がなく、また、強誘電体膜の加工を最小限にすることができる。したがって、強誘電体膜の側壁露出を最小限に抑制することにより、強誘電体側壁からのキャパシタ劣化を防止することができる。また、一括エッチングにおける上下電極間のリークの懸念を排除することができる。
上記下部電極の形成工程において、下部電極の配置間隔をW、前記強誘電体膜の膜厚をTFERとすると、前記所定の領域を除いて、
W<TFER×2
を満たすように下部電極を形成する。
このような関係を満たすように下部電極を配置することによって、前記所定の領域を除いて、隣接する下部電極間で連続する強誘電体膜の表面が平坦面として形成される。したがって、上部電極膜も平坦面上に形成されることになり、上部電極加工時のエッチング残渣などの影響を低減することができる。
好ましくは、上部電極の形成工程は、上部電極をプレート線の形状に加工する工程を含む。これにより、孤立する上部電極を接続するプレート線を別途形成する工程が不要になり、工程を簡略化できる。
本発明のその他の特徴、効果は、以下で図面を参照して述べる詳細な説明によりいっそう明確になる。
図2は本発明の第1実施形態に係る半導体装置の上面図である。
図3は図2に示す半導体装置のA−A’断面図である。
図4Aは第1実施形態に係る半導体装置の製造工程(その1)を示す上面図であり、図4Bは図4AのA−A’断面図である。
図5は第1実施形態に係る半導体装置の製造工程(その2)を示す断面図である。
図6Aは第1実施形態に係る半導体装置の製造工程(その3)を示す上面図であり、図6Bは図6AのA−A’断面図である。
図7Aは第1実施形態に係る半導体装置の製造工程(その4)を示す上面図であり、図7Bは図7AのA−A’断面図である。
図8は第1実施形態に係る半導体装置の製造工程(その5)を示す断面図である。
図9は第1実施形態に係る半導体装置の第1変形例を示す断面図である。
図10は第1実施形態の第1変形例の製造工程(その1)を示す断面図である。
図11は第1実施形態の第1変形例の製造工程(その2)を示す断面図である。
図12は第1実施形態の第1変形例の製造工程(その3)を示す断面図である。
図13は第1実施形態の第1変形例の製造工程(その4)を示す断面図である。
図14は第1実施形態に係る半導体装置の第2変形例を示す断面図である。
図15は第1実施形態の第2変形例の製造工程(その1)を示す断面図である。
図16は第1実施形態の第2変形例の製造工程(その2)を示す断面図である。
図17は第1実施形態の第2変形例の製造工程(その3)を示す断面図である。
図18は本発明の第2実施形態に係る半導体装置の上面図である。
図19は図18に示す半導体装置のA−A’断面図である。
図20は第2実施形態に係る半導体装置の変形例の上面図である。
図21は、図20に示す半導体装置のA−A’断面図である。
図22は本発明の第3実施形態に係る半導体装置の上面図である。
図23は図22に示す半導体装置のA−A’断面図である。
図24は第3実施形態に係る半導体装置の製造工程(その1)を示す断面図である。
図25Aは第3実施形態に係る半導体装置の製造工程(その2)を示す上面図であり、図25Bは図25AのA−A’断面図である。
図26は第3実施形態に係る半導体装置の第1変形例を示す断面図である。
図27は第3実施形態の第1変形例の製造工程(その1)を示す断面図である。
図28は第3実施形態の第1変形例の製造工程(その2)を示す断面図である。
図29は第3実施形態に係る半導体装置の第2変形例を示す断面図である。
符号の説明:11…半導体基板、 12a、12b…導電性プラグ、 13、67…ビット線コンタクト、 14、40…プラグ酸化防止膜、 16…不純物拡散領域、 17…ゲート絶縁膜、 18…ゲート(ワード線)、 19…ビット線、 20、50…強誘電体キャパシタ、 21…下部電極、 22…強誘電体膜、 23…上部電極(プレート線兼用)、 24…キャパシタ保護膜、 41…第1の絶縁膜、 42…密着膜、 43…第2の絶縁膜、 53…上部電極、 63、73…プレート線、 Tr…トランジスタ
発明を実施するための最良の態様
以下、図面を参照して、本発明の実施の形態を説明する。
図2は、本発明の第1実施形態に係る半導体装置の上面図であり、図3は、図2のA−A’ラインに沿った断面図である。第1実施形態に係る半導体装置は、図2および図3に示すように、半導体基板11に形成されたトランジスタTrと、それぞれ対応するトランジスタTrの一方の拡散領域16に電気的に接続される複数の下部電極21と、所定の領域を除いて複数の下部電極21を連続的に覆う強誘電体膜22と、強誘電体膜22上に下部電極21と対向するように位置する上部電極23とを備え、連続する強誘電体膜22は、互いに隣接する下部電極21の間隔Wが一定の条件を満たす領域において、平坦な表面を有する。下部電極21と、下部電極21に対応する領域の強誘電体膜22と、下部電極に対向する上部電極23とで、強誘電体キャパシタ20を構成する。
強誘電体キャパシタ20の下部電極21は、導電性プラグ12aを介して、トランジスタTrの一方の不純物拡散領域16に電気的に接続され、トランジスタTrの他方の不純物拡散領域16は、導電性プラグ12bおよびビット線コンタクト13を介してビット線19に電気的に接続される。
強誘電体膜22は、ビット線コンタクト13を挟んで位置する一対の強誘電体キャパシタ20の間では連続しないが、それ以外の領域では、隣接する下部電極21の間を連続して被覆する。
隣接する下部電極21間の間隔をW(nm)、強誘電体膜22の膜厚をTFERとすると、
W<TFER×2 (1)
を満たす領域で、強誘電体膜22の表面は平坦面となる。したがって、ビット線コンタクト13を形成する領域を除いて、隣接する下部電極21間の間隔が条件式(1)を満たすように配置することにより、下部電極21を連続して被覆する強誘電体膜22は平坦な表面を有する。結果として、強誘電体膜22上に下部電極21と対向して形成される上部電極23の表面も平坦面となる。なお、ここでは、強誘電体膜22はパターニングされた下部電極21の上面と側面とにほぼ同じ膜厚で成膜される条件を選択するものとする。
第1実施形態では、上部電極23は孤立せず、プレート線の形状を有する。上部電極23がそのままプレート線としても機能するので、追加の接続配線を必要としない。
このように第1実施形態の半導体装置では、強誘電体キャパシタ20の強誘電体膜22は、ビット線コンタクト13を取り巻く領域を除いて、連続して下部電極21を覆うので、強誘電体膜22の側壁露出が最小限に抑えられる。したがって、還元雰囲気中での種々の処理を経た後でも、鉛抜けなどの工程劣化に起因する強誘電体膜の劣化が少なく、動作の信頼性が向上する。
また、ビット線コンタクト13を挟む領域を除いて、隣接する下部電極21間の間隔と強誘電体膜22の膜厚を、条件式(1)を満たすように設定することによって、連続して下部電極21を覆う強誘電体膜22の表面を段差のない平坦面にすることができる。この構成により、上部電極(あるいはプレート線)23形成時のエッチング残渣を最小にすることができ、ショート等のおそれを低減することができる。
図4A〜図8は、図2および3に示した第1実施形態に係る半導体装置の製造工程を示す図である。
まず、図4Aおよび図4Bに示すように、半導体基板11に形成されたトランジスタTrの上方に、所定のパターンの下部電極21を形成する。図4Aは、下部電極形成工程における上面図であり、図4Bは図4AのA−A’ラインに沿った断面図である。
下部電極21の形成に先立ち、半導体基板11上に、ゲート絶縁膜17を介してワード線の一部となるゲート18を形成し、不純物拡散領域16を形成してトランジスタTrを作製するが、このようなトランジスタの作製は任意であるので、ここでは、説明を省略する。また、トランジスタの一方の不純物拡散領域16に接続される導電性プラグ12aと、後工程でビット線に接続されることになる導電性プラグ12bの形成についても、任意の工程を採用できるので、ここでは説明を省略する。図4A及び図4Bの例では、導電性プラグ12aおよび12bは、たとえばTi/TiN薄膜を介したタングステン(W)プラグとする。
導電性プラグ12a、12bを形成後、導電性プラグ12aの露出面に導電性のプラグ酸化防止膜14を形成する。プラグ酸化防止膜14は、たとえばIr膜、あるいはIr酸化膜を全面にスパッタリングした後、フォトリソグラフィとエッチングにより形成する。その後、絶縁膜15を堆積してプラグ酸化防止膜14の表面が露出するまで表面研磨する。絶縁膜15として、SiON膜、アルミナ膜、あるいはチタニア膜を用いることができる。絶縁膜15にSiON膜、アルミナ膜、あるいはチタニア膜を用いることにより、導電性プラグ12bについても、後工程での熱処理に伴う酸化から保護することができる。その後、下部電極材料を全面に形成し、所定の形状にパターニングして下部電極21を形成する。下部電極21は、Pt、Ir、Ir酸化膜、あるいはこれらの積層により、100nm程度の膜厚とする。
下部電極21は、後工程でビット線コンタクトが形成される領域においては、隣接する下部電極間の間隔が比較的広く設定される。それ以外の領域では、隣接する下部電極21間の間隔Wが、次工程で形成する強誘電体膜の膜厚TFERとの関係において、上述した条件式
W<TFFR×2 (1)
の関係を満たすように設定される。
次に、図5に示すように、下部電極21および基板全面を覆って、強誘電体膜22および上部電極膜23aを形成する。強誘電体膜22は、たとえばPZT(Pb(Zr,Ti)O3)系強誘電体材料、SBT(SrBi2Ta2O9)系強誘電体材料、あるいはその他の金属酸化物強誘電体材料を用いる。強誘電体膜を200nmの膜厚で形成し、酸素含有雰囲気中でアニールして結晶化する。
この強誘電体膜22の形成において、下部電極21間の距離が広く、後にビット線コンタクトが形成されることになる領域では段差ができるが、下部電極21間の間隔Wが条件式(1)を満たして隣接する領域では、強誘電体膜22の表面は平坦面となる。強誘電体膜22として、たとえばPZT膜をスパッタリングにより形成した場合、図5に示すように、下部電極21の間に間隙27が生じるが、これはキャパシタの電気特性に特に影響しない。強誘電体膜22の形成にMO−CVD、SOL−GEL法などを用いた場合は、間隙27は生じない。
次に、図6Aの上面図および図6BのA−A’断面図に示すように、上部電極膜23aを、所定の形状にパターニングして、上部電極23を形成する。上部電極膜23aは、下部電極21と同一の材料であっても、異なる材料であってもよい。第1実施形態では、上部電極23はプレート線を兼用する。上述したように、条件式(1)を満たすように下部電極21が配置される領域では、強誘電体膜22の表面は段差のない平坦面となっている。このような平坦面上に形成された上部電極膜23aをエッチングによりパターニングしても、上部電極膜23aのエッチング残渣は発生しない。
一方、条件式(1)式を満たしていない部分、すなわち、後工程でビット線コンタクトが形成されることになる領域では、強誘電体膜22に段差が生じており、段差の側壁部で上部電極膜23aが若干残留する。しかし、この残留膜は電気的に他の上部電極(プレート線パターン)23とは接触しないので、問題にはならない。
次に、図7Aの上面図および図7BのA−A’断面図に示すように、ビット線コンタクトを形成する領域の強誘電体膜22を除去して、ビットコンタクト開口28を形成し、上部電極21、強誘電体膜22、絶縁膜15全体を覆うキャパシタ保護膜24を形成する。強誘電体は一般にエッチングしにくいが、絶縁膜15上に単層で位置するこの段階で除去することによって、後のビット線コンタクトホール形成時に支障がでないようにする。強誘電体膜22の除去は、たとえばレジストマスクあるいはハードマスクを用いて、Ar含有雰囲気中でのRIEによって行う。RIEの後に、強誘電体膜22のダメージ回復のためのアニールを行う。その後、全面を覆うキャパシタ保護膜24を形成する。キャパシタ保護膜24には、アルミ酸化膜、PZT膜、チタン酸化膜等が用いられる。
強誘電体膜22のエッチング、回復アニール、キャパシタ保護膜の形成を通して、導電性プラグ12bの直上の絶縁膜15の材料、あるいはキャパシタ保護膜24の材料を最適化することによって、後工程でビット線コンタクトと接続されることになる導電性プラグ12bの酸化を抑制することができる。上述したように、絶縁膜15として、SiONあるいはアルミナ膜を用いており、キャパシタ保護膜24とともに導電性プラグ12bの酸化を防止して、良好な電気接続を保証する。
次に、図8に示すように、全面に層間絶縁膜29をCVD等で堆積し、表面平坦化した後、導電性プラグ12bに達するコンタクトホールを形成する。コンタクトホール内壁にTiN膜を形成した後、コンタクト内部をたとえばタングステン(W)で埋め込んで、ビット線コンタクト13を形成する。その後、ビット線コンタクト13に接続する多層金属配線19をビット線19として形成する。
第1実施形態の製造方法によれば、製造工程を通してキャパシタの強誘電体側壁の露出を最小限にするので、還元雰囲気中での処理を経た後でも、強誘電体膜22の劣化を抑制することができる。
また、上部電極23がプレート線を兼用するため、別途プレート線を形成する工程を省略することができる。
また、上部電極、強誘電体膜、下部電極を一括エッチングする際のキャパシタリークの懸念を排除することができる。
図9は、第1実施形態の半導体装置の第1変形例を示す図である。この第1変形例は、キャパシタの下地膜と強誘電体膜との密着性を考慮したものである。下地膜にTEOS膜などを使用した場合など、強誘電体膜との密着性が悪く、最悪の場合は強誘電体膜に剥がれが生じる。このため、下地膜と強誘電体膜との密着性の高い構造が必要となる。そこで、強誘電体キャパシタ20の下地層となる第1層間絶縁膜41と、強誘電体膜22との間に、絶縁性の密着膜42および第2層間絶縁膜43を挿入する。
図10〜図13は、図9に示す半導体装置の製造工程を示す。
まず、図10に示すように、トランジスタTrの一方の不純物拡散領域16に接続される導電性プラグ12aの表面に、厚さt1の導電性のプラグ酸化防止膜40を形成する。プラグ酸化防止膜40は、まず、表面平坦化した基板全面に、Ir膜、あるいはIr酸化膜を膜厚t1になるまで堆積し、レジストマスクあるいはハードマスクを用いて、導電性プラグ12aの露出面とその周辺を覆う孤立パターンにエッチングする。エッチングにより、トランジスタTrの他方の不純物拡散領域16に接続される導電性プラグ12bの表面は露出する。
次に、図11に示すように、プラグ酸化防止膜40と基板全面を覆って、第1層間絶縁膜41、密着膜42、第2層間絶縁膜43を順次形成する。第1層間絶縁膜としては、たとえばSiON膜やSiN膜を用い、絶縁性の密着膜42は、たとえばアルミ酸化膜、PZT膜、チタン酸化膜等を用いる。第2層間絶縁膜は、たとえばSiON膜やSiN膜とする。
このとき、第1層間絶縁膜41と密着膜42の膜厚の合計が、プラグ酸化防止膜40の膜厚を超えないように設定する。すなわち、プラグ酸化防止膜40の膜厚をt1、第1層間絶縁膜41の膜厚をt2、密着膜42の膜厚をt3とすると、
t1≧t2+t3 (2)
を満たすように、第1層間絶縁膜41および密着膜42を形成する。
次に、図12に示すように、第2層間絶縁膜43を、プラグ酸化防止膜40の表面が露出するまで、CMP法により表面研磨して平坦化する。この平坦化の工程で、第1層間絶縁膜41と密着膜42が、条件式(2)を満たすように設定されているので、密着膜42は消失することなく、プラグ酸化防止膜40以外の領域に安定して残る。
次に、図13に示すように、プラグ酸化防止膜40上に、キャパシタの下部電極21を形成する。上述したように、下部電極21間の間隔Wは、ビット線コンタクトが形成されることになる領域を除いて、条件式(1)を満たすように設定される。この第1変形例では、下部電極21の加工時に、オーバーエッチにより第2層間絶縁膜43を除去して、密着膜42の表面を露出する。
次に、図示はしないが、露出した密着膜42および下部電極21上に、たとえばPZT強誘電体膜22と、上部電極膜23aを順次形成して、図5に示す状態となる。図5と異なる点は、強誘電体膜22が密着膜42上に形成されるので、剥がれが生じることなく安定して保持される点である。その後の工程については、図6A〜8に示す工程と同様であるので、説明を省略する。
このように、第1実施形態の第1変形例によれば、強誘電体膜側壁からのキャパシタ劣化を効果的に防止することに加え、強誘電体膜と下地膜との密着性を高めて、より安定した強誘電体キャパシタセルを構成することができる。
図14は、第1実施形態の半導体装置の第2変形例を示す図である。この第2変形例は、ビット線コンタクトが形成される領域の強誘電体膜に生じる段差の低減を考慮したものである。さらに、この第2変形例は、導電性プラグの酸化防止構造の簡易化を考慮したものである。なお、図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図3に示す第1実施形態では、ビット線コンタクト13の領域では上記条件式(1)を満たさないので、強誘電体膜22に段差が生じる。そこで、図14に示すように、ビット線コンタクト13と導電性プラグ12bとの間の、下部電極21と同じ層に電極パッド21Aを設ける。
また、第1実施形態の導電性プラグの酸化防止構造を簡易化して、絶縁膜15にSiON膜、アルミナ膜、あるいはチタニア膜を用いることにより、下部電極21及び電極パッド21Aと共に、導電性プラグ12a、12bについて後工程での熱処理に伴う酸化から保護することができる。
図15〜図17は、図14に示す半導体装置の製造工程を示す。
まず、図15に示すように、トランジスタTrを覆う層間絶縁膜44と絶縁膜15を順次堆積し、層間絶縁膜44及び絶縁膜15を貫通し、トランジスタTrの不純物拡散領域16を露出させる開口部45を形成する。次いで、導電性プラグ12aおよび12bを、例えばTi/TiN薄膜を介して、タングステンにより充填する。なお、絶縁膜15は第1実施形態と同様に、SiON膜、アルミナ膜、あるいはチタニア膜を用いることができる。かかる絶縁膜15により、導電性プラグ12aおよび12bを後工程での熱処理に伴う酸化から保護することができる。
導電性プラグ12a、12bを形成後、導電性プラグ12aの露出面に第1実施形態と同様にして上記条件式(1)を満たすように下部電極21を形成する。下部電極21の形成と同時に、導電性プラグ12bの露出面に電極パッド21Aを形成する。電極パッド21Aは下部電極21と同一の導電膜からパターニングにより形成される。したがって、電極パッド21Aは下部電極21と同じ層に同じ材料でほぼ同じ厚さに形成される。
ここで、電極パッド21Aと下部電極21との間隔Waは、次工程で形成する強誘電体膜の膜厚TFERとの関係において、下記条件式(3)を満たすように設定される。
Wa<TFER×2 (3)
次に、図16に示すように、第1実施形態の図5に説明した工程と同様にして、下部電極21、電極パッド21A、および基板全面を覆って、強誘電体膜22および上部電極膜23aを形成する。下部電極21間の間隔Wが条件式(1)を満たして隣接する領域に加えて、電極パッド21Aと下部電極21との間隔Waが条件式(3)を満たしビット線コンタクトが形成される領域においても、強誘電体膜22の表面は平坦面となる。
次に、図17に示すように、上部電極膜23aを、所定の形状にパターニングして上部電極23を形成し、さらに、上述したRIEにより強誘電体膜22を除去して、電極パッド21Aの表面の一部を露出させる。上述したようにビット線コンタクトが形成される領域において強誘電体膜22の表面は平坦面であるので、電極パッド21A上に形成された強誘電体膜22の側壁面22−1は、第1実施形態と比較してその面積を大幅に低減することができる。したがって、側壁面を通じて起こる、強誘電体膜22を還元する水分の侵入や強誘電体膜22からのPbの脱離を抑制することができる。また、第1実施形態で強誘電体膜22の側壁に付着する上部電極膜23aの残渣も本変形例では発生しない。その後の工程は図7Aの強誘電体膜22のアニール処理〜図8に示す工程と同様であるので説明を省略する。
このように、第1実施形態の第2変形例によれば、強誘電体膜側壁の面積を大幅に低減し、強誘電体膜側壁からのキャパシタ劣化を効果的に防止して、より安定した強誘電体キャパシタセルを構成することができる。また、第1実施形態のプラグ酸化防止膜を省略して工程数を低減することができる。
なお、第2変形例において、第1実施形態の導電性プラグの酸化防止構造を採用してもよい。
次に、本発明の第2の実施形態について述べる。
図18および図19は、本発明の第2実施形態に係る半導体装置を示す図である。図18は第2実施形態の半導体装置の上面図であり、図19は図18のA−A’ラインに沿った断面図である。
第1実施形態では、上部電極23をプレート線の形状にパターニングすることによって、上部電極23とプレート線を共用していたが、第2実施形態では、上部電極53を下部電極21と対応する形状とし、別途プレート線63を設ける。したがって、強誘電体キャパシタ50は、下部電極21と、下部電極21を連続的に覆う強誘電体膜22のうち下部電極21に対応する領域と、強誘電体膜22を挟んで下部電極21に対向する孤立した上部電極43とで構成される。
強誘電体キャパシタの場合、上部電極は、強誘電体材料の結晶化や特性改善のための高温処理に耐え得るとともに、強誘電体膜との結晶整合性のよい材料を選択する必要があり、一般に貴金属材料が用いられている。しかし、このような上部電極材料は比較的電気抵抗の高いものが多く、デバイス速度の高速化への対応が難しくなるケースが考えられる。そこで、第2実施形態では、上部電極は上部電極としてのみ機能させ、別の配線層によりプレート線63を形成して動作速度の高速化を図る。
図18および図19に示す半導体装置の製造工程は、図9におけるビット線コンタクト13の製造工程までは、上部電極53のパターニング形状が異なることを除いて第1実施形態の第1変形例と同様である。その後の工程については、特に図示はしないが、ビット線コンタクト13を形成した後、ビット線プラグ13の酸化を防止するために、層間絶縁膜29上に防止酸化膜(不図示)を形成してから、キャパシタ50の上部電極53に達するホール61を形成する。そして、層間絶縁膜29上の酸化防止膜を除去し、ホール61内部および層間絶縁膜29上の全面に多層金属層を形成する。多層金属層は、たとえば、Ti、Al、TiN等による多層構造である。この多層金属層を所定の形状にパターニングすることによって、上部電極52に接続されるプレート線63と、ビット線コンタクト13に接続される導電性パッド51が形成される。
その後、さらに層間絶縁膜69を堆積し、導電性パッド51に到達するコンタクトホール67を形成し、コンタクトホール67の内壁にTiN膜を形成した後、タングステン(W)で埋め込んで、第2のビット線コンタクト52を形成する。さらにその上層に、第2のビット線コンタクト52に接続する多層配線のビット線19を形成して、図19に示す半導体装置(強誘電体メモリ)が完成する。
第2実施形態においても、強誘電体膜22は、所定の領域を除いて下部電極21を連続して被覆し、条件式(1)を満たして隣接する下部電極間において、平坦な表面を有することを基本とする。もちろん、密着膜42を用いた密着膜構造を省略して、キャパシタの下地膜を第1実施形態のように構成してもよい。
第2実施形態においては、強誘電体側壁からのキャパシタの劣化や、上下電極間のリークを防止するとともに、別途設けたプレート線により、動作の高速化に対応することができる。
図20および図21は、第2実施形態に係る半導体装置の変形例を示す図である。この変形例においては、第1実施形態と同様に上部電極23をプレート線の形状にパターニングするとともに、低抵抗の第2のプレート線73を設けて、上部電極23と平行に走らせる。これにより、トータルで共通電極の抵抗を低減して、動作速度を向上させる。
すなわち、変形例に係る半導体装置(強誘電体メモリ)は、トランジスタTrの一方の不純物拡散領域16に電気的に接続され、所定の孤立パターンを有する複数の下部電極21と、所定の領域を除いて下部電極21を連続して被覆する強誘電体膜22と、強誘電体膜22上で下部電極21に対向するとともに、所定のライン形状にパターニングされた上部電極23と、この上部電極に接続されるプレート線73とを含む。強誘電体膜22は、上述した例と同じく、下部電極21間の間隔Wが条件式(1)を満たす領域において、平坦な表面を有している。この構成により、高度な一括エッチングの工程を用いることなく、強誘電体膜側壁からのキャパシタ劣化を防止する。同時に、プレートライン形状の上部電極23と併せて設けられた低抵抗の第2のプレート線73により、動作速度の向上と安定を図る。
図21の例では、すべてのキャパシタセル20においてプレート状上部電極21と低抵抗プレート線73とのコンタクトをとっているが、この例に限定されず、メモリセルの端部でのみ、プレート状の上部電極23と低抵抗プレート線73とのコンタクトをとる構成としてもよい。
次に、本発明の第3の実施形態について述べる。
図22および図23は、本発明の第3実施形態に係る半導体装置を示す図である。図22は第3実施形態の半導体装置の上面図であり、図23は図22のA−A’ラインに沿った断面図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図22および図23に示すように、第3実施形態に係る半導体装置は、半導体基板11に形成されたトランジスタTrと、それぞれ対応するトランジスタTrの一方の拡散領域16に電気的に接続される複数の下部電極21と、所定の領域を除いて複数の下部電極21の表面21−1及び側壁面21−2を連続的に覆う強誘電体膜82と、強誘電体膜22上に下部電極21と対向するように位置する上部電極23とを備え、下部電極21と、下部電極21に対応する領域の強誘電体膜82と、下部電極に対向する上部電極23とで、強誘電体キャパシタ81が構成される。
第3実施形態に係る半導体装置は、強誘電体膜82が下部電極21の表面21−1及び側壁面21−3を被覆すると共に下部電極21の形状を反映して段差部82−1を有する以外は、第1実施形態の半導体装置と同様である。
図24および図25は、図22および図23に示す半導体装置の製造工程を示す。
まず、図24に示すように、第1実施形態の図4A及び図4Bと同様にして下部電極21までを形成する。ここで、下部電極21は、ビット線コンタクトが形成される領域以外では、下部電極間の間隔W1が、例えば次の工程で形成される強誘電体膜の膜厚TFERとの関係において第1実施形態における条件式(1)を満たす間隔Wより比較的広くなるように形成する。
次に、図25Aの上面図および図25BのA−A’断面図に示すように、第1実施形態の図5〜図6Bの工程と同様にして、強誘電体膜82を形成し、さらに強誘電体膜82を覆う上部電極膜(不図示)を形成し、RIEによりパターニングして上部電極23を形成する。ここで、上部電極23が兼ねるプレート線が延在する方向において、上部電極23は連続して形成する。強誘電体膜82は下部電極21の表面21−1及び側壁面21−2、絶縁膜15の表面を覆うように形成される。強誘電体膜82の表面は下部電極表面21−1及び側壁面21−2の形状を反映して段差部82−1が形成され、上部電極膜がRIEにより除去された段差部82−1の側壁面を囲むように上部電極膜の残渣83が付着する。残渣83は、強誘電体膜82が下部電極21の側壁面21−2を覆っているので、上部電極23と下部電極21とを電気的に短絡することはない。また、下部電極21間の距離W1及び強誘電体膜82の横方向の厚さTa等を適宜選択することにより、隣接する上部電極23同士が残渣83により短絡することを防止することができる。
その後の工程は図7A〜図8に示す工程と同様であるので説明を省略する。
このように第3実施形態の半導体装置では、強誘電体膜82の表面に段差部82−1が形成される場合であっても、段差部の側壁面に付着した残渣83により上部電極23−下部電極21間や隣接する上部電極23間の短絡を防止することができ、キャパシタリークの懸念を排除した信頼性の高い半導体装置を実現することができる。
なお、第3実施形態の半導体装置では、プレート線が延在する方向において、段差部82−1が形成される場合を例として説明したが、この方向に隣接する下部電極間を狭めて強誘電体膜82の表面に段差部が形成されないようにしてもよく、この場合は第1実施形態のように強誘電体膜82の平坦面上にプレート線を兼ねる上部電極23が形成される。また、図18および図19に示す第2実施形態の半導体装置と同様に、孤立した上部電極53と、上部電極53を接続するプレート線63を設けてもよい。
図26は、第3実施形態の半導体装置の第1変形例を示す図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図26に示すように、第1変形例の半導体装置は、強誘電体膜82の表面を覆い、その段差部を充填する第2強誘電体膜86が形成されている。すなわち、強誘電体キャパシタ85は、下部電極21/強誘電体膜82/第2強誘電体膜86/上部電極23の積層体により構成されている。第2強誘電体膜86の表面には急峻な段差部は形成されないので、図23に示す第3実施形態の強誘電体膜82の段差部82−1の側壁面に生じる上部電極膜の残渣83の発生を防止することができる。
上述したように、第3実施形態では、隣接する上部電極同士が残渣により短絡しないように下部電極間の距離を広げる必要があり、面積効率がやや悪化する。また、第1実施形態よりも強誘電体膜の側壁面の露出が多いため後工程での劣化要因の影響も受け易くなる。そこで、第3実施形態の第1変形例では、強誘電体膜82上に第2強誘電体膜86を設けることにより、面積効率の低下抑制および誘電体膜側壁面の面積低減を図ることができる。
図27および図28は、図26に示す半導体装置の製造工程を示す。
まず、図27に示すように、第3実施形態の図24および図25の強誘電体膜82の形成までの工程を同様に行う。次に、強誘電体膜82の表面に例えば厚さ約100nmの第2強誘電体膜86を形成する。第2強誘電体膜86は、例えばスピンコート法によりPZT前駆体溶液を用いてPZT前駆体膜を形成する。PZT前駆体溶液としては、たとえば市販のPZT薄膜形成剤(PZT113/45/55、濃度15質量%)を強誘電体膜上に約0.3cm3滴下し、3000rpm、20秒間回転させた。ここでPZT113/45/55は、Pb、Zr及びTiのモル濃度比がそれぞれ113:45:55であることを示す。次に、基板を約350℃に加熱してPZT薄膜形成剤の溶剤を揮発させ、次いで室温まで冷却する。次にハロゲンランプアニール装置によりPZT膜を結晶化させる。具体的には、例えばハロゲンランプアニール装置に基板を配置して、酸素ガスを流しながら、約650℃、10分間加熱する。
このようにPZT前駆体溶液を用いてスピンコート法により第2強誘電体膜86を形成することにより、段差部82−1が充填されて第2強誘電体膜86の側壁面露出を抑制することができる。なお、第2強誘電体膜86を形成する方法はスピンコート法に限られず、ステップカバレージの良好な、例えばMO−CVD法を用いてもよい。また、第2強誘電体膜86はPZT膜に限られず、PLZT膜やSBT膜等のペロブスカイト結晶構造を有する強誘電体であればよく、強誘電体膜と結晶整合性の良好な強誘電体が好ましい。
次に、図28に示すように、第3実施形態の図25と同様にして第2強誘電体膜86上に上部電極23を所定の形状に形成する。ここでは第2強誘電体膜86の表面はほぼ平坦面が形成されているので、上部電極膜の残渣の発生を防止することができる。その結果、下部電極21間の間隔を低減することができ面積効率を向上することができる。
その後の工程は、第2強誘電体膜86を貫通するビット線コンタクトを形成する点以外は図7A〜図8に示す工程と同様であるので説明を省略する。
このように第3実施形態の第1変形例では、強誘電体膜82の段差を軽減して第2強誘電体膜86の側壁面露出を低減することができる。また、残渣の発生を防止し面積効率を向上することができる。
図29は、第3実施形態の半導体装置の第2変形例を示す図である。図中、先に説明した部分に対応する部分には同一の参照符号を付し、説明を省略する。
図29に示すように、第3実施形態の第2変形例の半導体装置は、下部電極88が下方に向かって広がるテーパー形状を有し、強誘電体膜82が下部電極88の表面88−1および側壁面88−2を覆い、下部電極88の表面形状を反映したテーパー状の表面82−1を有している点以外は、第3実施形態と同様である。
かかるテーパー形状の下部電極88は、工程図を省略するが、例えば下部電極88の下面の大きさのテイップ・マスクを下部電極膜(下部電極をエッチングにより形成する前の連続膜)上に形成し、等方性エッチングあるいは、面内方向のエッチング性を有し厚さ方向が支配的な異方性エッチングを用いて、下部電極88をパターニングする。このようなパターニング方法によりテイップ・マスクに接触する下部電極表面88−1は、下部電極88の底面よりも面内方向がより多くエッチングされるので、側壁面88−2がテーパー状に形成される。
次に、強誘電体膜82および上部電極層23は第3実施形態と同様にして形成する。下部電極88の形状を反映して、強誘電体膜82は、側壁面82−1がテーパー状を形成するので、この部分を覆う上部電極膜を除去しやすくなる。その結果、上部電極膜の残渣の発生を防止することができる。また、強誘電体膜82が下部電極88の側壁面88−1をより完全に被覆することができるので、上部電極−下部電極間の短絡を一層防止することができる。
このように第3実施形態の第2変形例では、下部電極88をテーパー状に形成することにより、上部電極23−下部電極88間や隣接する上部電極23間の短絡を防止することができ、キャパシタリークの懸念を排除した信頼性の高い半導体装置を実現することができる。
以上本発明の好ましい実施の形態について詳述したが、本発明は係る特定の実施の形態に限定されるものではなく、特許請求の範囲に記載された本発明の範囲内において、種々の変形・変更が可能である。
また、キャパシタの強誘電体側壁の露出を低減して、強誘電体膜の劣化が少ない半導体装置が提供される。
また、高度な高温エッチング工程を用いず、製造工程を通して強誘電体膜への悪影響の少ない半導体装置の製造方法が提供される。
また、上部電極、強誘電体膜、下部電極の一括エッチングで懸念されるキャパシタリークの問題が排除される。
【請求項1】
半導体基板上に形成されたトランジスタの一方の不純物拡散領域に電気的に接続される複数の下部電極と、
前記複数の下部電極の表面及び側壁面を被覆する強誘電体膜と、
前記強誘電体膜上に下部電極と対向するように配置される上部電極とを備える半導体装置。
【請求項2】
前記強誘電体膜は、所定の領域を除いて前記複数の下部電極を連続的に被覆することを特徴とする請求項1記載の半導体装置。
【請求項3】
前記複数の下部電極は所定の間隔で配置され、
下部電極間の間隔をW、強誘電体膜の膜厚をTFERとしたときに、下部電極は前記所定の領域を除いて、
W<TFER×2
を満たして配置されることを特徴とする請求項2記載の半導体装置。
【請求項4】
前記トランジスタの他方の不純物拡散領域に接触する他の導電性プラグと、
前記下部電極と同じ層に位置し、前記他の導電性プラグの表面およびその周辺を被覆する電極パッドとをさらに備え、
前記電極パッドと前記下部電極との間隔をWa、強誘電体膜の膜厚をTFERとしたときに、電極パッドは、
Wa<TFER×2
を満たして配置されることを特徴とする請求項3に記載の半導体装置。
【請求項5】
前記下部電極と前記一方の不純物拡散領域とを接続する導電性プラグと、
前記導電性プラグと前記下部電極との間に挿入され、前記導電性プラグの表面およびその周辺を被覆するプラグ酸化防止膜と、
前記プラグ酸化防止膜と同じ層に位置し、前記導電性プラグの表面およびその周辺以外の領域を被覆する絶縁膜と、
前記絶縁膜と前記強誘電体膜との間に挿入される強誘電体との密着性の高い密着膜とをさらに備え、
プラグ酸化防止膜の膜厚をt1、絶縁膜の膜厚をt2、密着膜の膜厚をt3とすると、
t1≧t2+t3
であることを特徴とする請求項1に記載の半導体装置。
【請求項6】
半導体基板上に形成されたトランジスタの一方の不純物拡散領域に接続される導電性プラグを形成する工程と、
前記導電性プラグに電気的に接続される下部電極を形成する工程と、
前記下部電極の表面及び側壁面を被覆する強誘電体膜を全面に形成する工程と、
前記強誘電体膜上に上部電極を所定の形状で形成する工程と、
前記強誘電体膜を所定の領域においてのみ除去する工程と、
前記所定の領域に、前記トランジスタの他方の不純物拡散領域に電気的に接続されるコンタクトを形成する工程とを含む半導体装置の製造方法。
【請求項7】
前記下部電極の形成工程は、下部電極を所定の間隔で配置すると共に、
前記下部電極の配置間隔をW、前記強誘電体膜の膜厚をTFER とすると、前記所定の領域を除いて、
W<TFER ×2
を満たすように下部電極を形成することを特徴とする請求項6に記載の半導体装置の製造方法。
【請求項8】
前記下部電極の形成工程において、
前記トランジスタの他方の不純物拡散領域に接続される他の導電性プラグに電気的に接続される電極パッドを前記下部電極と同時に形成し、
前記電極パッドと前記下部電極との間隔をWa、強誘電体膜の膜厚をTFERとすると、
Wa<TFER×2
を満たすように電極パッドを形成することを特徴とする請求項7に記載の半導体装置の製造方法。
【請求項9】
前記導電性部プラグの形成工程の後に、
前記導電性プラグの表面およびその周辺に、当該導電性プラグを覆うプラグ酸化防止膜を形成する工程と、
前記プラグ酸化防止膜および基板全面に、第1層間絶縁膜と、強誘電体との密着性の高い密着膜とを、該第1層間絶縁膜の膜厚と該密着膜の膜厚を合わせた厚さが前記プラグ酸化防止膜の厚さを超えないように順次堆積する工程と、
前記密着膜上に第2層間絶縁膜を堆積する工程と、
前記第2層間絶縁膜を、前記プラグ酸化防止膜の表面が露出するまで平坦化する工程とをさらに含み、
前記下部電極は、前記プラグ酸化防止膜上に形成されることを特徴とする請求項6に記載の半導体装置の製造方法。
Claims (20)
- 半導体基板上に形成されたトランジスタの一方の不純物拡散領域に電気的に接続される複数の下部電極と、
前記複数の下部電極の表面及び側壁面を被覆する強誘電体膜と、
前記強誘電体膜上に下部電極と対向するように配置される上部電極とを備える半導体装置。 - 前記強誘電体膜は、所定の領域を除いて前記複数の下部電極を連続的に被覆することを特徴とする請求項1記載の半導体装置。
- 前記複数の下部電極は所定の間隔で配置され、
下部電極間の間隔をW、強誘電体膜の膜厚をTFERとしたときに、下部電極は前記所定の領域を除いて、
W<TFER×2
を満たして配置されることを特徴とする請求項2記載の半導体装置。 - 前記トランジスタの他方の不純物拡散領域に接触する他の導電性プラグと、
前記下部電極と同じ層に位置し、前記他の導電性プラグの表面およびその周辺を被覆する電極パッドとをさらに備え、
前記電極パッドと前記下部電極との間隔をWa、強誘電体膜の膜厚をTFERとしたときに、電極パッドは、
Wa<TFER×2
を満たして配置されることを特徴とする請求項3に記載の半導体装置。 - 前記下部電極と前記一方の不純物拡散領域とを接続する導電性プラグと
前記導電性プラグと前記下部電極との間に挿入され、前記導電性プラグの表面およびその周辺を被覆するプラグ酸化防止膜と、
前記プラグ酸化防止膜と同じ層に位置し、前記導電性プラグの表面およびその周辺以外の領域を被覆する絶縁膜と、
前記絶縁膜と前記強誘電体膜との間に挿入される強誘電体との密着性の高い密着膜とをさらに備え、
プラグ酸化防止膜の膜厚をt1、絶縁膜の膜厚をt2、密着膜の膜厚をt3とすると、
t1≧t2+t3
であることを特徴とする請求項1に記載の半導体装置。 - 前記密着膜は、アルミ酸化膜、チタン酸化膜、PZT膜から選択されることを特徴とする請求項5に記載の半導体装置。
- 前記プラグ酸化防止膜はIr膜またはIr酸化膜であることを特徴とする請求項5に記載の半導体装置。
- 前記絶縁膜は、SiON膜またはアルミナ膜であることを特徴とする請求項5に記載の半導体装置。
- 前記上部電極は、プレート線の形状を有し、上部電極とプレート線とを兼用することを特徴とする請求項1に記載の半導体装置。
- 前記上部電極および強誘電体膜を覆うキャパシタ保護膜をさらに備えることを特徴とする請求項1に記載の半導体装置。
- 前記強誘電体膜は、その表面が、前記下部電極の表面および側壁面の形状を反映した段差部を有することを特徴とする請求項1に記載の半導体装置。
- 前記強誘電体膜の表面を覆う他の強誘電体膜をさらに備え、
前記他の強誘電体膜が段差部を充填することを特徴とする請求項11に記載の半導体装置。 - 前記下部電極の側壁面が下方に向かって広がるテーパー形状を有することを特徴とする請求項1に記載の半導体装置。
- 半導体基板上に形成されたトランジスタの一方の不純物拡散領域に接続される導電性プラグを形成する工程と、
前記導電性プラグに電気的に接続される下部電極を形成する工程と、
前記下部電極の表面及び側壁面を被覆する強誘電体膜を全面に形成する工程と、
前記強誘電体膜上に上部電極を所定の形状で形成する工程と、
前記強誘電体膜を所定の領域においてのみ除去する工程と、
前記所定の領域に、前記トランジスタの他方の不純物拡散領域に電気的に接続されるコンタクトを形成する工程とを含む半導体装置の製造方法。 - 前記下部電極の形成工程は、下部電極を所定の間隔で配置すると共に、
前記下部電極の配置間隔をW、前記強誘電体膜の膜厚をTFERとすると、前記所定の領域を除いて、
W<TFER×2
を満たすように下部電極を形成することを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記下部電極の形成工程において、
前記トランジスタの他方の不純物拡散領域に接続される他の導電性プラグに電気的に接続される電極パッドを前記下部電極と同時に形成し、
前記電極パッドと前記下部電極との間隔をWa、強誘電体膜の膜厚をTFERとすると、
Wa<TFER×2
を満たすように電極パッドを形成することを特徴とする請求項15に記載の半導体装置の製造方法。 - 前記導電性部プラグの形成工程の後に、
前記導電性プラグの表面およびその周辺に、当該導電性プラグを覆うプラグ酸化防止膜を形成する工程と、
前記プラグ酸化防止膜および基板全面に、第1層間絶縁膜と、強誘電体との密着性の高い密着膜とを、該第1層間絶縁膜の膜厚と該密着膜の膜厚を合わせた厚さが前記プラグ酸化防止膜の厚さを超えないように順次堆積する工程と、
前記密着膜上に第2層間絶縁膜を堆積する工程と、
前記第2層間絶縁膜を、前記プラグ酸化防止膜の表面が露出するまで平坦化する工程とをさらに含み、
前記下部電極は、前記プラグ酸化防止膜上に形成されることを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記上部電極の形成工程は、上部電極をプレート線の形状に加工する工程を含むことを特徴とする請求項14に記載の半導体装置の製造方法。
- 前記強誘電体膜を形成する工程の後に、
前記強誘電体膜の表面を被覆すると共に、該表面に形成された段差を充填する他の強誘電体膜を形成する工程をさらに備えたことを特徴とする請求項14に記載の半導体装置の製造方法。 - 前記他の強誘電体膜の形成工程は、スピンコート法により強誘電体前駆体溶液を前記強誘電体膜の表面に塗布し、加熱処理することを特徴とする請求項19に記載の半導体装置の製造方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002333500 | 2002-11-18 | ||
JP2002333500 | 2002-11-18 | ||
PCT/JP2003/014656 WO2004047175A1 (ja) | 2002-11-18 | 2003-11-18 | 半導体装置および半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2004047175A1 true JPWO2004047175A1 (ja) | 2006-03-23 |
JP4332119B2 JP4332119B2 (ja) | 2009-09-16 |
Family
ID=32321698
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004553193A Expired - Fee Related JP4332119B2 (ja) | 2002-11-18 | 2003-11-18 | 半導体装置および半導体装置の製造方法 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4332119B2 (ja) |
CN (1) | CN100428477C (ja) |
WO (1) | WO2004047175A1 (ja) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08162619A (ja) * | 1994-12-09 | 1996-06-21 | Hitachi Ltd | 半導体装置及びその製造方法 |
JPH118355A (ja) * | 1997-06-16 | 1999-01-12 | Nec Corp | 強誘電体メモリ |
JPH11214653A (ja) * | 1998-01-28 | 1999-08-06 | Toshiba Corp | 半導体装置およびその製造方法 |
JP3279272B2 (ja) * | 1998-11-18 | 2002-04-30 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR20020035620A (ko) * | 1999-09-28 | 2002-05-11 | 시메트릭스 코포레이션 | 배리어층을 갖는 집적회로와 그 제조방법 |
-
2003
- 2003-11-18 JP JP2004553193A patent/JP4332119B2/ja not_active Expired - Fee Related
- 2003-11-18 CN CNB2003801006414A patent/CN100428477C/zh not_active Expired - Fee Related
- 2003-11-18 WO PCT/JP2003/014656 patent/WO2004047175A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP4332119B2 (ja) | 2009-09-16 |
CN100428477C (zh) | 2008-10-22 |
WO2004047175A1 (ja) | 2004-06-03 |
CN1692497A (zh) | 2005-11-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4874456B2 (ja) | 三重金属配線一つのトランジスター/一つのキャパシタ及びその製造方法 | |
US6909134B2 (en) | Ferroelectric memory device using via etch-stop layer and method for manufacturing the same | |
JP2009253033A (ja) | 半導体記憶装置及びその製造方法 | |
JP2003347517A (ja) | 半導体装置及びその製造方法 | |
TW200306663A (en) | Semiconductor device and method of manufacturing the same | |
JP4422644B2 (ja) | 半導体装置の製造方法 | |
JP3269528B2 (ja) | 容量素子を有する半導体装置及びその製造方法 | |
US7550799B2 (en) | Semiconductor device and fabrication method of a semiconductor device | |
JP2006352016A (ja) | 強誘電体素子の製造方法 | |
JP3496576B2 (ja) | 半導体装置 | |
JP4578471B2 (ja) | 半導体装置及びその製造方法 | |
JP4703937B2 (ja) | 半導体装置の製造方法 | |
JP5190198B2 (ja) | 半導体装置及びその製造方法 | |
JP2004193430A (ja) | 半導体装置及びその製造方法 | |
JP4332119B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP3972128B2 (ja) | 半導体装置およびその製造方法 | |
JP4445445B2 (ja) | 半導体装置およびその製造方法 | |
JP2000228499A (ja) | 半導体記憶装置およびその製造方法 | |
JPH1197647A (ja) | 容量及びその製造方法 | |
US6982455B2 (en) | Semiconductor device and method of manufacturing the same | |
JP4920855B2 (ja) | 半導体装置及びその製造方法 | |
JP2004153293A (ja) | 容量素子、半導体記憶装置及びその製造方法 | |
KR100326265B1 (ko) | 반도체소자의메모리셀및그제조방법 | |
JP4787152B2 (ja) | 半導体装置及びその製造方法 | |
JP2005026332A (ja) | メモリ装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080728 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090416 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090616 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090619 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4332119 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120626 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130626 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140626 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |