CN114883271A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN114883271A CN114883271A CN202110163948.9A CN202110163948A CN114883271A CN 114883271 A CN114883271 A CN 114883271A CN 202110163948 A CN202110163948 A CN 202110163948A CN 114883271 A CN114883271 A CN 114883271A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode layer
- lower electrode
- upper electrode
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明实施例提供一种半导体结构及其形成方法,半导体结构的形成方法,包括:提供层叠设置的基底以及绝缘层,基底内具有多个相互间隔的存储节点接触结构;在绝缘层表面形成网格状的上电极层,上电极层内具有多个贯穿上电极层的网孔,每一网孔在绝缘层上的正投影与一存储节点接触结构在绝缘层上的正投影具有重叠区域;在网孔的侧壁形成介质层;去除网孔露出的绝缘层,以暴露出存储节点接触结构;在网孔内形成下电极层,下电极层位于介质层远离上电极层一侧,且还与暴露出的存储节点接触结构相接触,不同网孔内的下电极层相互电绝缘。本发明实施例提供的半导体结构的形成方法,有利于提高半导体结构电容电极板的面积。
Description
技术领域
本发明实施例涉及半导体领域,特别涉及一种半导体结构及其形成方法。
背景技术
动态随机存储器(Dynamic Random Access Memory,DRAM)是计算机中常用的半导体存储器件,由许多重复的存储单元组成。每个存储单元包括一个电容器和一个晶体管,足够大的电容是保证DRAM正常工作和足够的存储保持时间的基本要求,在DRAM制程中,DRAM均采用堆栈式的电容构造,目前DRAM单元的电容器采用的是六边形蜂巢布局,电容为具有极大深宽比的筒状或柱状结构。
发明内容
本发明实施例提供一种半导体结构及其形成方法,解决半导体结构电容电极板面积不足的问题。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,包括:提供层叠设置的基底以及绝缘层,所述基底内具有多个相互间隔的存储节点接触结构;在所述绝缘层表面形成网格状的上电极层,所述上电极层内具有多个贯穿所述上电极层的网孔,每一所述网孔在所述绝缘层上的正投影与一所述存储节点接触结构在所述绝缘层上的正投影具有重叠区域;在所述网孔的侧壁形成介质层;去除所述网孔露出的所述绝缘层,以暴露出所述存储节点接触结构;在所述网孔内形成下电极层,所述下电极层位于所述介质层远离所述上电极层一侧,且还与暴露出的所述存储节点接触结构相接触,不同所述网孔内的所述下电极层相互电绝缘。
另外,形成所述下电极层的步骤包括:形成下电极膜,所述下电极膜位于所述网孔内、所述介质层远离所述上电极层的一侧以及暴露出的所述存储节点接触结构的表面,且还位于所述介质层上表面和所述上电极层上表面;去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜,剩余的所述下电极膜为所述下电极层。
另外,所述下电极膜填充满所述网孔;采用平坦化工艺,去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜,且所述下电极层填充满所述网孔。
另外,位于每一所述网孔内的所述下电极膜围成通孔;去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜的工艺步骤包括:对所述下电极膜进行干法刻蚀,刻蚀去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜,且还刻蚀去除位于所述通孔底部的部分所述下电极膜。
另外,位于每一所述网孔内的所述下电极膜围成通孔;去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜的工艺步骤包括:形成填充满所述通孔的牺牲层;在形成所述牺牲层之后,采用平坦化工艺,去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜;在所述平坦化工艺之后,去除所述牺牲层。
另外,在形成所述下电极层之后,还包括:在每一所述网格内形成导电填充层,且所述导电填充层填充满所述通孔。
另外,采用干法刻蚀工艺,刻蚀去除所述网孔露出的所述绝缘层;在进行所述干法刻蚀工艺之前,还包括:在所述网孔内形成保护层,所述保护层覆盖所述介质层侧壁;形成的所述下电极层还位于所述保护层的侧壁。
另外,形成所述介质层以及所述保护层的工艺步骤包括:形成保形覆盖的介质膜,所述介质膜位于所述网孔底部和侧壁,且还位于所述上电极层上表面;形成保形覆盖的保护膜,所述保护膜位于所述介质膜表面;刻蚀所述保护膜以及所述介质膜,直至露出所述上电极层的上表面以及所述网孔底部的所述绝缘层,剩余所述保护膜作为所述保护层,剩余所述介质膜作为所述介质层;其中,位于所述绝缘层与所述保护层之间的所述介质层侧壁表面被露出,且形成的所述下电极层还位于暴露出的所述介质层侧壁表面。
另外,所述保护层的材料为导电材料。
另外,形成所述上电极层的工艺步骤包括:在所述绝缘层表面形成模型层,所述模型层内具有多个贯穿所述模型层的开口;形成所述上电极层,所述上电极层填充满所述开口;去除所述模型层。
另外,采用湿法刻蚀工艺,去除所述模型层。
另外,所述半导体结构包括电容区以及周边区,所述网孔位于所述电容区,且所述上电极层还位于所述周边区;所述形成方法还包括:形成第二绝缘层,所述第二绝缘层位于所述上电极层上表面、所述介质层上表面以及所述下电极层上表面,且露出所述周边区的至少部分所述上电极层表面;形成上电极层填充层,所述上电极层填充层覆盖露出的所述周边区的至少部分所述上电极层表面,且还位于所述第二绝缘层表面。
本发明实施例还提供一种半导体结构,包括:层叠设置的基底以及绝缘层,所述基底内具有多个相互间隔的存储节点接触结构,所述绝缘层暴露出所述存储节点接触结构;网格状的上电极层,所述上电极层位于所述绝缘层表面,所述上电极层内具有多个贯穿所述上电极层的网孔,每一所述网孔暴露出所述存储节点接触结构;介质层,所述介质层位于所述网孔的侧壁;下电极层,所述下电极层位于所述网孔内,所述下电极层位于所述介质层远离所述上电极层一侧,且还与暴露出的所述存储节点接触结构相接触,不同所述网孔内的所述下电极层相互电绝缘。
另外,每一所述网孔内的下电极层填充满所述网格。
另外,每一所述网孔内的所述下电极层围成通孔,所述通孔暴露出所述存储节点接触结构的部分表面。
另外,每一所述网孔内的所述下电极层围成通孔,所述下电极层位于所述介质层远离所述上电极层一侧且还位于所述存储节点接触结构的表面。
另外,还包括:导电填充层,所述导电填充层填充满所述通孔。
另外,所述半导体结构包括电容区以及周边区,所述网孔位于所述电容区,且所述上电极层还位于所述周边区;还包括:第二绝缘层,所述第二绝缘层位于所述上电极层上表面、所述介质层上表面和所述下电极层上表面,且露出所述周边区的至少部分所述上电极层表面。
另外,还包括:上电极层填充层,所述上电极层填充层覆盖露出的所述周边区的至少部分所述上电极层表面,且还位于所述第二绝缘层表面。
另外,还包括:保护层,所述保护层覆盖所述介质层的侧壁。
与现有技术相比,本发明实施例提供的技术方案具有以下优点:
本发明实施例提供的半导体结构的形成方法,先形成网格状的上电极层,上电极层内的多个贯穿上电极层的网孔与每一存储节点接触结构正对,因为与存储节点接触结构正对的网格状的上电极层实现天然密排,所以字线和位线的节距比无须固定,有利于减少半导体结构在结构设计和材料需求等方面的局限和困难;同时上电极层天然密排使得在既定的字位线节距比下,电容的电极板面积达到最大化;由于上电极层是网格状的,表明上电极层之间是相连的,是稳固的整体,所以有效避免电容结构坍塌的问题,提高半导体结构的性能。
另外,在去除网孔露出的绝缘层之前,在网孔内形成覆盖介质层侧壁的保护层,这样在去除网孔露出的绝缘层时,保护层可以保护介质层不受去除工艺的影响;同时由于后续需要在保护层形成的通孔中形成下电极层,且下电极层的材料与保护层的材料相同,即使在去除绝缘层时也去除了部分保护层,相同材料的下电极层也可以弥补去除绝缘层时对保护层的损伤。
附图说明
一个或多个实施例通过与之对应的附图中的图片进行示例性说明,这些示例性说明并不构成对实施例的限定,除非有特别申明,附图中的图不构成比例限制。
图1~图20为本发明第一实施例提供的一种半导体结构的形成方法的各步骤对应的结构示意图;
图21~图30为本发明第二实施例提供的一种半导体结构的形成方法的各步骤对应的结构示意图;
图31为本发明第三实施例提供的一种半导体结构的结构示意图;
图32为本发明第三实施例提供的另一种半导体结构的结构示意图;
图33为本发明第三实施例提供的又一种半导体结构的结构示意图;
图34为本发明第三实施例提供的再一种半导体结构的结构示意图。
具体实施方式
由背景技术可知,现有技术的半导体结构电容的电极板的面积较小。
半导体结构的电容采用六边形蜂巢布局,电容为具有极大深宽比的筒状或柱状结构。六边形蜂巢布局导致半导体结构的字线和位线的节距比被固定在左右,固定的字位线节距比限制了半导体结构制程的多样性;在形成具有极大深宽比的柱状或筒状的电容时,为防止电容由于深宽比过大造成坍塌,需要先形成支撑层,在形成电容后,后续需要再去除支撑层,这样的形成方法工艺繁琐,同时浪费材料,工艺成本较高;由于电容的六边形蜂巢布局不能完全覆盖矩形的字位线结构,所以在既定的字位线节距比下,电容的电极板面积没有达到最大化。
为解决上述问题,本发明实施例提供一种半导体结构的形成方法,形成的上电极层为互连的网格状结构,结构稳固,可以有效避免电容结构坍塌的问题;由于天然密排的网格状的上电极层完全覆盖矩形的字位线结构,所以在既定的字位线节距比下,形成的电容电极板面积达到最大化,提高半导体结构的性能。
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施例进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施例中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施例的种种变化和修改,也可以实现本申请所要求保护的技术方案。
图1~图20为本发明第一实施例提供的一种半导体结构的形成方法的各步骤对应的结构示意图。
参考图1,半导体结构包括电容区A和位于电容区A周边的周边区B;提供层叠设置的基底100以及绝缘层102,基底100和绝缘层102位于电容区A和周边区B。
其中,基底100的材料为半导体材料。本实施例中,基底100的材料为硅。在其他实施例中,基底也可以为锗基底、锗硅基底、碳化硅基底或者绝缘体上的硅基底。
基底100内具有多个相互间隔的存储节点接触结构101,存储节点接触结构101位于电容区A,存储节点接触结构101在半导体结构中用于连接晶体管和电容器。
存储节点接触结构101的材料为金属。本实施例中,存储节点接触结构101的材料可以为钨金属。在其他实施例中,存储节点接触结构的材料也可以为铜金属、铝金属、金金属或者银金属等。
绝缘层102起到绝缘保护的作用,本实施例中,绝缘层102的材料为氧化硅,在其他实施例中,绝缘层的材料也可以为高K材料。
后续需要在绝缘层102表面形成网格状的上电极层,以下将结合附图对形成网格状的上电极层的步骤进行详细说明。
参考图1,采用化学气相沉积工艺在绝缘层102表面形成模型层110,模型层110完全覆盖绝缘层102。
参考图2,采用化学气相沉积工艺在模型层110表面形成掩膜层111。
参考图3,采用双层图形化工艺使得掩膜层111具有多个贯穿掩膜层111的开口,开口在绝缘层102上的正投影与存储节点接触结构101在绝缘层102上的正投影不重叠,在其他实施例中,也可以采用四次图形化工艺或极紫外线光刻工艺形成开口。
参考图4,采用双层图形化工艺使得模型层110的形状与图形化的掩膜层111(参考图3)的形状完全相同,模型层110内具有多个贯穿模型层110的开口,开口在绝缘层102上的正投影与存储节点接触结构101在绝缘层102上的正投影不重叠,并去除掩膜层111。
参考图5,采用原子层沉积工艺形成填充满开口的初始上电极层a103,且初始上电极层a103的顶面高于模型层110的顶面。
参考图6,采用化学机械研磨工艺去除部分初始上电极层a103(参考图5),使得剩余的初始上电极层a103的顶面与模型层110(参考图5)的顶面齐平,剩余的初始上电极层a103作为上电极层103;采用湿法刻蚀工艺去除模型层110。
这样,在绝缘层102表面形成了网格状的上电极层103,上电极层103内具有多个贯穿上电极层103的网孔,每一网孔在绝缘层102上的正投影与一存储节点接触结构101在绝缘层102上的正投影具有重叠区域,网孔位于电容区A,上电极层103不仅位于电容区A,而且位于周边区B。
由于半导体结构的字线和位线呈有规律的纵横排布,多个存储节点接触结构101呈规则的四方排布,所以与存储节点接触结构101正对的网格状的上电极层103为矩形网格。
上电极层103可以为一种导电材料或者由多种导电材料构成,例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等,在本实施例中,上电极层103采用钨材料。
形成网格状的上电极层103,上电极层103内的多个贯穿上电极层103的网孔与每一存储节点接触结构101正对,因为与存储节点接触结构101正对的网格状的上电极层103实现天然密排,所以字线和位线的节距比无须固定,有利于减少半导体结构在结构设计和材料需求等方面的局限和困难;同时上电极层103天然密排使得在既定的字位线节距比下,电容的电极板面积达到最大化;由于上电极层103是网格状的,表明上电极层103之间是相连的,是稳固的整体,所以有效避免电容结构坍塌的问题。
参考图7,形成介质膜a104,介质膜a104位于网孔的侧壁、上电极层103的顶面和网孔暴露出的绝缘层102的表面。
介质膜a104的材料为为高介电常数材料,例如Hf、La、Ti和Zr等高介电常数的元素或其氧化物,也可以采用Si和N的掺杂剂。后续在介质膜a104的基础上形成介质层。
本实施例中,采用原子层沉积工艺形成介质膜a104,采用原子层沉积工艺形成的介质膜a104具有良好的覆盖性;在其他实施例中,还可以采用化学气相沉积工艺形成介质膜。
参考图8,采用干法刻蚀工艺去除位于上电极层103顶面和网孔暴露出的绝缘层102表面的介质膜a104(参考图7),使得剩余的介质膜a104只位于网孔两侧,剩余的介质膜a104作为介质层104。
采用干法刻蚀工艺去除网孔露出的绝缘层102,以暴露出存储节点接触结构101。后续需要在暴露出的存储节点接触结构101表面形成下电极层。
参考图9,本实施例中,形成下电极膜a105,下电极膜a105位于网孔内、介质层104远离上电极层103的一侧以及暴露出的存储节点接触结构101的表面,且还位于介质层104上表面和上电极层103上表面。
本实施例中,采用化学气相沉积工艺形成下电极膜a105,形成下电极膜a105采用化学气相沉积工艺,加快形成速率,有利于提高半导体结构的形成效率。在其他实施例中,也可以采用原子层沉积工艺形成下电极膜。
下电极膜a105可以为一种导电材料或者由多种导电材料构成,例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等,在本实施例中,下电极膜a105采用氮化钛材料。后续在下电极膜a105的基础上形成下电极层105。
参考图10,采用平坦化工艺,去除位于介质层104上表面和上电极层103上表面的下电极膜a105(参考图9),剩余的下电极膜a105为下电极层105,且下电极层105填充满网孔,形成的下电极层105位于介质层104远离上电极层103一侧,且还与暴露出的存储节点接触结构101相接触,不同网孔内的下电极层105相互电绝缘。
采用的平坦化工艺为化学机械研磨工艺,化学机械研磨工艺不仅去除了位于介质层104上表面和上电极层103上表面的下电极膜a105,使得不同网孔内的下电极层105相互电绝缘,而且使得下电极层105的上表面更平坦。
参考图11,在其他实施例中,形成下电极膜a105,下电极膜a105位于网孔内、介质层104远离上电极层103的一侧以及暴露出的存储节点接触结构101的表面,且还位于介质层104上表面和上电极层103上表面,同时位于每一网孔内的下电极膜a105围成通孔。
参考图12,采用干法刻蚀工艺,刻蚀去除位于介质层104上表面和上电极层103上表面的下电极膜a105(参考图11),且还刻蚀去除位于通孔底部的部分下电极膜a105,剩余的下电极膜a105作为下电极层。
参考图13,在形成下电极层105之后,在每一网格内形成导电填充层106,且导电填充层106填充满通孔,导电填充层106与通孔暴露出的存储节点接触结构101接触。
本实施例中,采用化学气相沉积工艺形成导电填充层106,形成导电填充层106采用化学气相沉积工艺,加快形成速率,有利于提高半导体结构的形成效率。在其他实施例中,也可以采用原子层沉积工艺形成导电填充层。
导电填充层106的材料包括掺杂多晶硅、多晶硅等半导体导电材料,在本实施例中,导电填充层106的材料为掺杂多晶硅。
在其他实施例中,参考图14,位于每一网孔内的下电极膜a105围成通孔;采用化学气相沉积工艺形成填充满通孔的牺牲层107。
牺牲层107用于在后续去除位于介质层104上表面和上电极层103上表面的下电极膜a105时,防止去除工艺对其余的下电极膜a105产生影响;牺牲层107的材料为掺杂硼和磷的二氧化硅(BPSG)或者含氧材料。
参考图15,在形成牺牲层107之后,采用平坦化工艺,去除位于介质层104上表面和上电极层103上表面的下电极膜a105(参考图14),剩余的下电极膜a105为下电极层105。形成的下电极层105位于介质层104远离上电极层103一侧,且还位于暴露出的存储节点接触结构101表面,不同网孔内的下电极层105相互电绝缘。
采用的平坦化工艺为化学机械研磨工艺,化学机械研磨工艺不仅去除了位于介质层104上表面和上电极层103上表面的下电极膜a105,使得不同网孔内的下电极层105相互电绝缘,而且使得下电极层105的上表面更平坦。
参考图16,在平坦化工艺之后,采用湿法刻蚀工艺进行针对性刻蚀的方式去除牺牲层107(参考图15)。由于湿法刻蚀工艺的具有针对性,在除去牺牲层107的过程中并不会对下电极层105产生影响。
参考图17,在形成下电极层105之后,在每一网格内形成导电填充层106,且导电填充层106填充满通孔,导电填充层106位于下电极层105的表面上。
本实施例中,采用化学气相沉积工艺形成导电填充层106,形成导电填充层106采用化学气相沉积工艺,加快形成速率,有利于提高半导体结构的形成效率。在其他实施例中,也可以采用原子层沉积工艺形成导电填充层。
导电填充层106的材料包括掺杂多晶硅、多晶硅等半导体导电材料,在本实施例中,导电填充层106的材料为掺杂多晶硅。
参考图18,本实施例中,在形成下电极层105后,形成初始第二绝缘层a108,初始第二绝缘层a108位于上电极层103上表面、介质层104上表面以及下电极层105上表面。
本实施例中,采用原子层沉积工艺形成初始第二绝缘层a108,本实施例中,初始第二绝缘层a108的材料为氧化硅,在其他实施例中,初始第二绝缘层的材料也可以为高K材料。初始第二绝缘层a108作为后续形成第二绝缘层108的基础。
参考图19,采用干法刻蚀工艺去除位于周边区B的部分初始第二绝缘层a108(参考图18),剩余的初始第二绝缘层a108作为第二绝缘层108,第二绝缘层108暴露出周边区B的至少部分上电极层103表面,用于方便上电极层103与后续形成的上电极层填充层电连接。
参考图20,采用原子层沉积工艺形成上电极层填充层109,上电极层填充层109覆盖露出的周边区B的至少部分上电极层103表面,且还位于第二绝缘层108表面。
上电极层填充层109的材料包括掺杂多晶硅、多晶硅等半导体导电材料,在本实施例中,上电极层填充层109的材料为掺杂多晶硅。
本实施例的方法形成的半导体结构与六边形蜂巢布局的半导体结构相比,在半导体结构的位线节距为20纳米~40纳米,字位线节距比为且形成的介质层104的厚度都为5.5纳米时,本实施例的上电极层103的厚度为4纳米,六边形蜂巢布局的半导体结构的上电极层的厚度为2.5纳米;本实施例形成的半导体结构与六边形蜂巢布局的半导体结构的电容比为1.2:1,本实施例形成的半导体结构的单元电容值提高20%。
本实施例提供的半导体结构的形成方法,先形成网格状的上电极层103,上电极层103内的多个贯穿上电极层103的网孔与每一存储节点接触结构101正对;因为与存储节点接触结构101正对的网格状的上电极层103实现天然密排,所以字线和位线的节距比无须固定,有利于减少半导体结构在结构设计和材料需求等方面的局限和困难;同时上电极层103天然密排使得在既定的字位线节距比下,电容的电极板面积达到最大化;由于上电极层103是网格状的,表明上电极层103之间是相连的,是稳固的整体,所以有效避免电容结构坍塌的问题,提高半导体结构的性能。
本发明第二实施例提供一种半导体结构的形成方法,与本发明第一实施例大致相同,主要区别在于本实施例刻蚀去除网孔露出的绝缘层之前,在网孔内形成保护层,以下将结合附图对本发明第二实施例提供的半导体结构的形成方法进行详细说明,与前一实施例相同或者相应的部分,可参考前述实施例的说明,以下将不做赘述。
图21~图30为本发明第二实施例提供的一种半导体结构的形成方法的各步骤对应的结构示意图。
参考图21,本实施例中,形成的半导体结构包括:电容区A和位于电容区A周边的周边区B;提供层叠设置的基底200以及绝缘层202,基底200和绝缘层202位于电容区A和周边区B;基底200内具有多个相互间隔的存储节点接触结构201,存储节点接触结构201位于电容区A;在绝缘层202表面形成网格状的上电极层203,上电极层203内具有多个贯穿上电极层203的网孔;在上电极层203侧壁形成介质层204。
参考图22,采用原子层沉积工艺在网孔内形成保护膜a220,保护膜a220位于介质层204侧壁、网孔暴露出的绝缘层202的表面、上电极层203顶面和介质层204的顶面。
保护膜a220的材料为导电材料。本实施例中,保护膜a220的材料与后续形成的下电极层材料相同,具体可以为氮化钛材料;在其他实施例中,保护膜的材料可以为掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等。后续在保护膜a220的基础上形成保护层。
参考图23,采用干法刻蚀工艺去除位于网孔暴露出的绝缘层202表面、上电极层203顶面和介质层204的顶面的保护膜a220(参考图22),剩余的保护膜a220作为保护层220,保护层220覆盖介质层204侧壁。
这样在去除网孔露出的绝缘层202时,保护层220可以保护介质层204不受去除工艺的影响;即使在去除绝缘层202时也去除了部分保护层220,由于后续需要在保护层220形成的通孔中形成下电极层,且下电极层的材料与保护层220的材料相同,也可以弥补去除绝缘层202时对保护层220的损伤。
参考图24,去除通孔暴露出的绝缘层202。
参考图25,形成填满保护层220形成的通孔的下电极层205,形成的下电极层205位于保护层220的侧壁。
参考图26,在其他实施例中,形成保形覆盖的介质膜a204,介质膜a204位于网孔底部和侧壁,且还位于上电极层203上表面。
参考图27,形成保形覆盖的保护膜a220,保护膜a220位于介质膜a204表面。
参考图28,刻蚀保护膜a220(参考图27)以及介质膜a204(参考图27),直至露出上电极层203的上表面以及网孔底部的绝缘层202,再刻蚀去除网孔底部的绝缘层202;剩余保护膜a220作为保护层220,剩余介质膜a204作为介质层204;其中,位于绝缘层202与保护层220之间的介质层204侧壁表面被露出。
参考图29,在网孔中形成下电极层205,形成的下电极层205还位于暴露出的介质层204侧壁表面。
本实施例中,在形成下电极层105后,形成第二绝缘层208和上电极层填充层209,第二绝缘层208和上电极层填充层209的具体情况与第一实施例相同,这里不再赘述。
本实施例在去除网孔露出的绝缘层202之前,在网孔内形成覆盖介质层204侧壁的保护层220,这样在去除网孔露出的绝缘层202时,保护层220可以保护介质层204不受去除工艺的影响;同时由于后续需要在保护层220形成的通孔中形成下电极层205,且下电极层205的材料与保护层220的材料相同,即使在去除绝缘层202时也去除了部分保护层220,相同材料的下电极层205也可以弥补去除绝缘层202时对保护层220的损伤。
本发明第三实施例提供一种半导体结构,该半导体结构可采用第一实施例或者第二实施例提供的形成方法形成。以下将结合附图对本发明第三实施例提供的半导体结构进行详细说明。
图31为本发明第三实施例提供的一种半导体结构的结构示意图。
参考图31,本实施例中,半导体结构包括:层叠设置的基底300以及绝缘层302,基底300内具有多个相互间隔的存储节点接触结构301,绝缘层302暴露出存储节点接触结构301;网格状的上电极层303,上电极层303位于绝缘层302表面,上电极层303内具有多个贯穿上电极层303的网孔,每一网孔暴露出存储节点接触结构301;介质层304,介质层304位于网孔的侧壁;下电极层305,下电极层305位于网孔内,下电极层305位于介质层304远离上电极层303一侧,且还与暴露出的存储节点接触结构301相接触,不同网孔内的下电极层305相互电绝缘。
本实施例中,半导体结构包括电容区A和位于电容区A周边的周边区B,基底300和绝缘层302位于电容区A和周边区B;基底300的材料为半导体材料。本实施例中,基底300的材料为硅。在其他实施例中,基底也可以为锗基底、锗硅基底、碳化硅基底或者绝缘体上的硅基底。
本实施例中,存储节点接触结构301位于电容区A,存储节点接触结构301在半导体结构中用于连接晶体管和电容器。存储节点接触结构301的材料为金属。本实施例中,存储节点接触结构301的材料可以为钨金属。在其他实施例中,存储节点接触结构的材料也可以为铜金属、铝金属、金金属或者银金属等。
绝缘层302起到绝缘保护的作用,本实施例中,绝缘层302的材料为氧化硅,在其他实施例中,绝缘层的材料也可以为高K材料。
上电极层303内具有多个贯穿上电极层303的网孔,每一网孔暴露出一存储节点接触结构301,网孔位于电容区A,上电极层303不仅位于电容区A,而且位于周边区B。
由于半导体结构的字线和位线呈有规律的纵横排布,多个存储节点接触结构301呈规则的四方排布,所以与存储节点接触结构301正对的网格状的上电极层303为矩形网格。
上电极层303可以为一种导电材料或者由多种导电材料构成,例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等,在本实施例中,上电极层303采用钨材料。
因为与存储节点接触结构301正对的网格状的上电极层303实现天然密排,所以字线和位线的节距比无须固定,有利于减少半导体结构在结构设计和材料需求等方面的局限和困难;同时上电极层303天然密排使得在既定的字位线节距比下,电容的电极板面积达到最大化;由于上电极层303是网格状的,表明上电极层303之间是相连的,是稳固的整体,所以有效避免电容结构坍塌的问题。
介质层304的材料为为高介电常数材料,例如Hf、La、Ti和Zr等高介电常数的元素或其氧化物,也可以采用Si和N的掺杂剂。
本实施例中,每一网孔内的下电极层305填充满网格。
下电极层305可以为一种导电材料或者由多种导电材料构成,例如掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等,在本实施例中,下电极层305采用氮化钛材料。
本实施例中,半导体结构还包括第二绝缘层308,第二绝缘层308位于上电极层上303表面、介质层304上表面和下电极层305上表面,且露出周边区B的至少部分上电极层303表面,用于方便上电极层303与后续形成的上电极层填充层电连接。
第二绝缘层308的材料为氧化硅,在其他实施例中,第二绝缘层的材料也可以为高K材料。
本实施例还包括:上电极层填充层309,上电极层填充层309覆盖露出的周边区B的至少部分上电极层303表面,且还位于第二绝缘层308表面。
上电极层填充层309的材料包括掺杂多晶硅、多晶硅等半导体导电材料,在本实施例中,上电极层填充层309的材料为掺杂多晶硅。
图32为本发明第三实施例提供的另一种半导体结构的结构示意图。
参考图32,在其他实施例中,每一网孔内的下电极层305围成通孔,通孔暴露出存储节点接触结构301的部分表面;半导体结构还包括导电填充层306,导电填充层306填充满所述通孔。
导电填充层306的材料包括掺杂多晶硅、多晶硅等半导体导电材料,在本实施例中,导电填充层306的材料为掺杂多晶硅。
图33为本发明第三实施例提供的又一种半导体结构的结构示意图。
参考图33,在其他实施例中,每一网孔内的下电极层305围成通孔,下电极层305位于介质层304远离上电极层303一侧且还位于存储节点接触结构301的表面;半导体结构还包括导电填充层306,导电填充层306填充满所述通孔。
导电填充层306的材料包括掺杂多晶硅、多晶硅等半导体导电材料,在本实施例中,导电填充层306的材料为掺杂多晶硅。
图34为本发明第三实施例提供的再一种半导体结构的结构示意图。
参考图34,在其他实施例中,半导体结构还包括:保护层320,保护层320覆盖介质层304的侧壁。
保护层320的材料为导电材料。保护层320的材料与下电极层305材料相同,具体可以为氮化钛材料、掺杂多晶硅、钛、氮化钛、钨以及钨的复合物等。
在去除网孔露出的绝缘层302时,保护层320可以保护介质层304不受去除工艺的影响;同时由于后续需要在保护层320形成的通孔中形成下电极层305,且下电极层305的材料与保护层320的材料相同,即使在去除绝缘层302时也去除了部分保护层320,相同材料的下电极层305也可以弥补去除绝缘层302时对保护层320的损伤。
本实施例提供的半导体结构,具有网格状的上电极层303,上电极层303内的多个贯穿上电极层303的网孔与每一存储节点接触结构301正对,因为与存储节点接触结构301正对的网格状的上电极层303实现天然密排,所以字线和位线的节距比无须固定,有利于减少半导体结构在结构设计和材料需求等方面的局限和困难;同时上电极层303天然密排使得在既定的字位线节距比下,电容的电极板面积达到最大化;由于上电极层303是网格状的,表明上电极层303之间是相连的,是稳固的整体,所以有效避免电容结构坍塌的问题。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各自更动与修改,因此本发明的保护范围应当以权利要求限定的范围为准。
Claims (20)
1.一种半导体结构的形成方法,其特征在于,包括:
提供层叠设置的基底以及绝缘层,所述基底内具有多个相互间隔的存储节点接触结构;
在所述绝缘层表面形成网格状的上电极层,所述上电极层内具有多个贯穿所述上电极层的网孔,每一所述网孔在所述绝缘层上的正投影与一所述存储节点接触结构在所述绝缘层上的正投影具有重叠区域;
在所述网孔的侧壁形成介质层;
去除所述网孔露出的所述绝缘层,以暴露出所述存储节点接触结构;
在所述网孔内形成下电极层,所述下电极层位于所述介质层远离所述上电极层一侧,且还与暴露出的所述存储节点接触结构相接触,不同所述网孔内的所述下电极层相互电绝缘。
2.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成所述下电极层的步骤包括:形成下电极膜,所述下电极膜位于所述网孔内、所述介质层远离所述上电极层的一侧以及暴露出的所述存储节点接触结构的表面,且还位于所述介质层上表面和所述上电极层上表面;
去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜,剩余的所述下电极膜为所述下电极层。
3.根据权利要求2所述的半导体结构的形成方法,其特征在于,所述下电极膜填充满所述网孔;采用平坦化工艺,去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜,且所述下电极层填充满所述网孔。
4.根据权利要求2所述的半导体结构的形成方法,其特征在于,位于每一所述网孔内的所述下电极膜围成通孔;去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜的工艺步骤包括:
对所述下电极膜进行干法刻蚀,刻蚀去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜,且还刻蚀去除位于所述通孔底部的部分所述下电极膜。
5.根据权利要求2所述的半导体结构的形成方法,其特征在于,位于每一所述网孔内的所述下电极膜围成通孔;去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜的工艺步骤包括:
形成填充满所述通孔的牺牲层;
在形成所述牺牲层之后,采用平坦化工艺,去除位于所述介质层上表面和所述上电极层上表面的所述下电极膜;
在所述平坦化工艺之后,去除所述牺牲层。
6.根据权利要求4或5所述的半导体结构的形成方法,其特征在于,在形成所述下电极层之后,还包括:在每一所述网格内形成导电填充层,且所述导电填充层填充满所述通孔。
7.根据权利要求1所述的半导体结构的形成方法,其特征在于,采用干法刻蚀工艺,刻蚀去除所述网孔露出的所述绝缘层;在进行所述干法刻蚀工艺之前,还包括:在所述网孔内形成保护层,所述保护层覆盖所述介质层侧壁;形成的所述下电极层还位于所述保护层的侧壁。
8.根据权利要求7所述的半导体结构的形成方法,其特征在于,形成所述介质层以及所述保护层的工艺步骤包括:
形成保形覆盖的介质膜,所述介质膜位于所述网孔底部和侧壁,且还位于所述上电极层上表面;
形成保形覆盖的保护膜,所述保护膜位于所述介质膜表面;
刻蚀所述保护膜以及所述介质膜,直至露出所述上电极层的上表面以及所述网孔底部的所述绝缘层,剩余所述保护膜作为所述保护层,剩余所述介质膜作为所述介质层;
其中,位于所述绝缘层与所述保护层之间的所述介质层侧壁表面被露出,且形成的所述下电极层还位于暴露出的所述介质层侧壁表面。
9.根据权利要求7所述的半导体结构的形成方法,其特征在于,所述保护层的材料为导电材料。
10.根据权利要求1所述的半导体结构的形成方法,其特征在于,形成所述上电极层的工艺步骤包括:
在所述绝缘层表面形成模型层,所述模型层内具有多个贯穿所述模型层的开口;
形成所述上电极层,所述上电极层填充满所述开口;
去除所述模型层。
11.根据权利要求10所述的半导体结构的形成方法,其特征在于,采用湿法刻蚀工艺,去除所述模型层。
12.根据权利要求1所述的半导体结构的形成方法,其特征在于,所述半导体结构包括电容区以及周边区,所述网孔位于所述电容区,且所述上电极层还位于所述周边区;所述形成方法还包括:
形成第二绝缘层,所述第二绝缘层位于所述上电极层上表面、所述介质层上表面以及所述下电极层上表面,且露出所述周边区的至少部分所述上电极层表面;
形成上电极层填充层,所述上电极层填充层覆盖露出的所述周边区的至少部分所述上电极层表面,且还位于所述第二绝缘层表面。
13.一种半导体结构,其特征在于,包括:
层叠设置的基底以及绝缘层,所述基底内具有多个相互间隔的存储节点接触结构,所述绝缘层暴露出所述存储节点接触结构;
网格状的上电极层,所述上电极层位于所述绝缘层表面,所述上电极层内具有多个贯穿所述上电极层的网孔,每一所述网孔暴露出所述存储节点接触结构;
介质层,所述介质层位于所述网孔的侧壁;
下电极层,所述下电极层位于所述网孔内,所述下电极层位于所述介质层远离所述上电极层一侧,且还与暴露出的所述存储节点接触结构相接触,不同所述网孔内的所述下电极层相互电绝缘。
14.根据权利要求13所述的半导体结构,其特征在于,每一所述网孔内的下电极层填充满所述网格。
15.根据权利要求13所述的半导体结构,其特征在于,每一所述网孔内的所述下电极层围成通孔,所述通孔暴露出所述存储节点接触结构的部分表面。
16.根据权利要求13所述的半导体结构,其特征在于,每一所述网孔内的所述下电极层围成通孔,所述下电极层位于所述介质层远离所述上电极层一侧且还位于所述存储节点接触结构的表面。
17.根据权利要求15或16所述的半导体结构,其特征在于,还包括:导电填充层,所述导电填充层填充满所述通孔。
18.根据权利要求13所述的半导体结构,其特征在于,所述半导体结构包括电容区以及周边区,所述网孔位于所述电容区,且所述上电极层还位于所述周边区;
还包括:第二绝缘层,所述第二绝缘层位于所述上电极层上表面、所述介质层上表面和所述下电极层上表面,且露出所述周边区的至少部分所述上电极层表面。
19.根据权利要求18所述的半导体结构,其特征在于,还包括:上电极层填充层,所述上电极层填充层覆盖露出的所述周边区的至少部分所述上电极层表面,且还位于所述第二绝缘层表面。
20.根据权利要求13所述的半导体结构,其特征在于,还包括:保护层,所述保护层覆盖所述介质层的侧壁。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110163948.9A CN114883271A (zh) | 2021-02-05 | 2021-02-05 | 半导体结构及其形成方法 |
PCT/CN2021/120205 WO2022166216A1 (zh) | 2021-02-05 | 2021-09-24 | 半导体结构及其形成方法 |
US17/648,666 US20220254874A1 (en) | 2021-02-05 | 2022-01-21 | Semiconductor structure and method for forming same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110163948.9A CN114883271A (zh) | 2021-02-05 | 2021-02-05 | 半导体结构及其形成方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN114883271A true CN114883271A (zh) | 2022-08-09 |
Family
ID=82667149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110163948.9A Pending CN114883271A (zh) | 2021-02-05 | 2021-02-05 | 半导体结构及其形成方法 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN114883271A (zh) |
WO (1) | WO2022166216A1 (zh) |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4056588B2 (ja) * | 1996-11-06 | 2008-03-05 | 富士通株式会社 | 半導体装置及びその製造方法 |
JP3805603B2 (ja) * | 2000-05-29 | 2006-08-02 | 富士通株式会社 | 半導体装置及びその製造方法 |
CN101685801B (zh) * | 2008-09-22 | 2011-04-27 | 南亚科技股份有限公司 | 堆叠电容的存储电极的制作方法 |
CN108447864B (zh) * | 2018-03-14 | 2023-09-29 | 长鑫存储技术有限公司 | 半导体存储器件结构及其制作方法 |
CN111106095A (zh) * | 2018-10-29 | 2020-05-05 | 长鑫存储技术有限公司 | 沟槽及其形成方法、电容器的制备方法及电容器 |
-
2021
- 2021-02-05 CN CN202110163948.9A patent/CN114883271A/zh active Pending
- 2021-09-24 WO PCT/CN2021/120205 patent/WO2022166216A1/zh active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2022166216A1 (zh) | 2022-08-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110061001B (zh) | 半导体元件及其制作方法 | |
CN111755381A (zh) | 双面电容结构及其形成方法、dram存储器 | |
US11152368B2 (en) | Semiconductor device including storage node electrode having filler and method for manufacturing the same | |
CN109427786B (zh) | 半导体存储装置及其制作工艺 | |
CN115458483A (zh) | 半导体结构的制作方法及其结构 | |
TWI591767B (zh) | 形成記憶胞接觸結構的方法 | |
CN114530419A (zh) | 存储器的形成方法及存储器 | |
CN115241372A (zh) | 存储器件、半导体结构及其形成方法 | |
US6844229B2 (en) | Method of manufacturing semiconductor device having storage electrode of capacitor | |
CN116075151A (zh) | 存储器 | |
CN113707611A (zh) | 存储器的形成方法及存储器 | |
CN214797421U (zh) | 半导体器件 | |
CN215299254U (zh) | 半导体器件 | |
CN117222220A (zh) | 存储器、半导体结构及其形成方法 | |
CN114883271A (zh) | 半导体结构及其形成方法 | |
CN114373756A (zh) | 电容结构及其制作方法 | |
CN110246841B (zh) | 半导体元件及其制作方法 | |
CN114068538A (zh) | 一种半导体电容器结构及其制造方法、存储器、电子设备 | |
US20220254874A1 (en) | Semiconductor structure and method for forming same | |
CN113707659B (zh) | 半导体器件中孔、半导体器件的制备方法及半导体器件 | |
CN113130495B (zh) | 半导体器件及其形成方法 | |
CN113517273B (zh) | 电容器阵列结构及其制备方法和半导体存储器件 | |
CN113594098B (zh) | 半导体器件及其制备方法 | |
EP4239667A1 (en) | Manufacturing method for semiconductor structure, and semiconductor structure | |
EP3958293A1 (en) | Semiconductor device holes, semiconductor device preparation method, and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |