CN110690346A - 电容介质层表面处理方法及电容器 - Google Patents
电容介质层表面处理方法及电容器 Download PDFInfo
- Publication number
- CN110690346A CN110690346A CN201810735994.XA CN201810735994A CN110690346A CN 110690346 A CN110690346 A CN 110690346A CN 201810735994 A CN201810735994 A CN 201810735994A CN 110690346 A CN110690346 A CN 110690346A
- Authority
- CN
- China
- Prior art keywords
- layer
- capacitor
- upper electrode
- dielectric layer
- dielectric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 title claims abstract description 173
- 238000000034 method Methods 0.000 title claims abstract description 45
- 238000004381 surface treatment Methods 0.000 title claims abstract description 24
- 239000010410 layer Substances 0.000 claims abstract description 355
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 59
- 238000000137 annealing Methods 0.000 claims abstract description 55
- 239000000945 filler Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 30
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 26
- 239000002344 surface layer Substances 0.000 claims abstract description 10
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 32
- 239000000463 material Substances 0.000 claims description 26
- 230000008439 repair process Effects 0.000 claims description 22
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 claims description 12
- 229910052726 zirconium Inorganic materials 0.000 claims description 12
- RKTYLMNFRDHKIL-UHFFFAOYSA-N copper;5,10,15,20-tetraphenylporphyrin-22,24-diide Chemical compound [Cu+2].C1=CC(C(=C2C=CC([N-]2)=C(C=2C=CC=CC=2)C=2C=CC(N=2)=C(C=2C=CC=CC=2)C2=CC=C3[N-]2)C=2C=CC=CC=2)=NC1=C3C1=CC=CC=C1 RKTYLMNFRDHKIL-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 9
- 229910052710 silicon Inorganic materials 0.000 claims description 9
- 239000010703 silicon Substances 0.000 claims description 9
- 230000008569 process Effects 0.000 claims description 8
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 7
- 229910052796 boron Inorganic materials 0.000 claims description 7
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 6
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 5
- 238000000151 deposition Methods 0.000 claims description 5
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 4
- 230000002829 reductive effect Effects 0.000 abstract description 15
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 7
- 239000013078 crystal Substances 0.000 description 7
- 239000000203 mixture Substances 0.000 description 6
- 238000003860 storage Methods 0.000 description 6
- 238000012545 processing Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 4
- 238000003917 TEM image Methods 0.000 description 3
- 238000002441 X-ray diffraction Methods 0.000 description 3
- 238000004458 analytical method Methods 0.000 description 3
- 238000000089 atomic force micrograph Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000000670 limiting effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- 229910001928 zirconium oxide Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000036962 time dependent Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 150000002500 ions Chemical group 0.000 description 1
- 238000001819 mass spectrum Methods 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000002035 prolonged effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种电容介质层表面处理方法和电容器，所述方法包括：提供一形成于基底上的电极支撑结构，电极支撑结构具有多个电容成型孔，电容成型孔的侧壁以及底面由下电极层构成；在下电极层的表面形成电容介质层，且电容介质层还覆盖电极支撑结构；对电容介质层进行氨气退火处理，以形成介质表面修复层在电容介质层的表面层，介质表面修复层的表面具有纳米微晶结构；在介质表面修复层的表面形成上电极层，且上电极层还覆盖在电极支撑结构上的介质表面修复层；上电极填充物填充在电容成型孔中，并且上电极填充物覆盖在电极支撑结构上的上电极层。改善电容介质层表面性质，降低电容器的漏电流，减少上电极板的阻值，改善电容器可靠性寿命。
Description
技术领域
本发明涉及半导体集成电路制造技术领域，具体涉及一种电容介质层表面处理方法，还涉及一种电容器。
背景技术
随着半导体集成电路制造技术的发展，DRAM组件尺寸逐渐微缩，高介电常数材料取代传统的二氧化硅介质层的栅绝缘层工艺，可以在保持相同等效氧化层厚度(equivalent oxide thickness,EOT)的情况下增加介质层的实际物理厚度，减小栅绝缘层中的电场和缺陷密度，可以维持足够的驱动电流，有效抑制量子隧穿效应，降低漏电流。
然而，随着制程工艺的复杂度以及困难度的提升，大大的影响了电容介质层的整体电性以及表面性质，进而导致漏电流较大，影响电容器的寿命。
发明内容
本发明提供一种电容介质层表面处理方法以及一种电容器，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。
作为本发明的一个方面，提供了一种电容介质层表面处理方法，包括：
提供一形成于基底上的电极支撑结构，所述电极支撑结构具有多个电容成型孔，所述电容成型孔的侧壁以及底面由下电极层构成；
在所述下电极层的表面形成电容介质层，且所述电容介质层还覆盖所述电极支撑结构；
对所述电容介质层表面进行氨气(NH3)退火处理，以形成介质表面修复层在所述电容介质层的表面层，其中，所述介质表面修复层的表面具有纳米微晶结构；
在所述介质表面修复层的表面形成上电极层，且所述上电极层还覆盖在所述电极支撑结构上的所述介质表面修复层；以及
上电极填充物填充在所述电容成型孔中，并且所述上电极填充物覆盖在所述电极支撑结构上的所述上电极层。
优选的，在上述电容介质层表面处理方法中，所述电容介质层的材料包括氧化锆。
优选的，在上述电容介质层表面处理方法中，在所述氨气退火处理中，所述电容介质层形成多晶结构。
优选的，在上述电容介质层表面处理方法中，所述电容介质层的多晶结构包括四方晶相、立方晶相以及正交晶相的其中一种。
优选的，在上述电容介质层表面处理方法中，所述纳米微晶结构的材料包括氮氧化锆。
优选的，在上述电容介质层表面处理方法中，所述氮氧化锆的晶粒尺寸范围介于2.5nm～3.0nm之间。
优选的，在上述电容介质层表面处理方法中，利用所述氨气退火处理的方法实施于低压化学气相沉积(LPCVD)、顺序流沉积(SFD)、先进顺序流沉积(ASFD)以及原子层沉积(ALD)所构成群组的其中之一制程。
优选的，在上述电容介质层表面处理方法中，所述氨气退火处理的退火温度范围介于330～550℃之间。
优选的，在上述电容介质层表面处理方法中，所述氨气退火处理的退火时间范围介于30s～100s之间。
优选的，在上述电容介质层表面处理方法中，所述电容介质层的厚度与所述介质表面修复层的厚度的比值范围介于10～20之间。
优选的，在上述电容介质层表面处理方法中，形成所述上电极填充物的步骤包括：
材料包含硼掺杂锗化硅的第一多晶层形成于所述上电极层的表面，所述第一多晶层填充所述电容成型孔并覆盖所述电极支撑结构；
材料包含硼掺杂硅的第二多晶层形成于所述第一多晶层的表面。
优选的，在上述电容介质层表面处理方法中，所述上电极填充物填充所述电容成型孔之后的步骤，还包括：
在所述上电极填充物的表面形成金属导电层；
在所述金属导电层表面形成氧化物绝缘层。
另一方面，还包括一种电容器，包括：
基底；
电极支撑结构，形成于所述基底上，所述电极支撑结构具有多个电容成型孔；
下电极层，构成于所述电容成型孔的侧壁以及底面；
电容介质层，形成于所述下电极层的表面；
介质表面修复层，位于所述电容介质层的表面层，其中，所述介质表面修复层的表面具有纳米微晶结构；以及
上电极，包括上电极层和上电极填充物，所述上电极层形成于在所述下电极层上的所述介质表面修复层的表面，所述上电极填充物填充所述电容成型孔，且所述上电极层和所述上电极填充物均覆盖所述电极支撑结构。
优选的，在上述电容器中，所述电容介质层包括氧化锆层。
优选的，在上述电容器中，所述电容介质层包括在所述氨气退火处理中形成的多晶结构。
优选的，在上述电容器中，所述电容介质层的多晶结构还包括四方晶相、立方晶相以及正交晶相的其中一种。
优选的，在上述电容器中，所述纳米微晶结构包括氮氧化锆层。
优选的，在上述电容器中，所述介质表面修复层的晶粒尺寸范围介于2.5nm～3.0nm之间。
优选的，在上述电容器中，所述电容介质层的表面进行所述氨气退火处理的退火温度范围介于330～550℃之间。
优选的，在上述电容器中，所述电容介质层的表面进行所述氨气退火处理的退火时间范围包括介于30s～100s之间。
优选的，在上述电容器中，所述电容介质层的厚度与所述介质表面修复层的厚度的比值范围包括介于10～20之间。
优选的，在上述电容器中，所述上电极填充物包括第一多晶层及第二多晶层，所述第一多晶层形成于所述上电极层的表面，所述第一多晶层填充所述电容成型孔并覆盖所述电极支撑结构，所述第二多晶层形成于所述第一多晶层的表面。
优选的，在上述电容器中，所述第一多晶层包括硼掺杂锗化硅层，所述第二多晶层包括硼掺杂硅层。
优选的，在上述电容器中，还包括：
形成于所述上电极填充物表面的金属导电层以及形成于所述金属导电层表面的氧化物绝缘层。
本发明采用上述技术方案，具有如下优点：在电容介质层表面进行氨气退火处理，形成具有纳米微晶结构的介质表面修复层在电容介质层的表面层，使得电容介质层表面的晶粒尺寸减小，进而改善电容介质层表面性质，降低电容器的漏电流，并可减少上电极板的阻值，大幅改善电容器的可靠性寿命。
上述概述仅仅是为了说明书的目的，并不意图以任何方式进行限制。除上述描述的示意性的方面、实施方式和特征之外，通过参考附图和以下的详细描述，本发明进一步的方面、实施方式和特征将会是容易明白的。
附图说明
在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素。这些附图不一定是按照比例绘制的。应该理解，这些附图仅描绘了根据本发明公开的一些实施方式，而不应将其视为是对本发明范围的限制。
图1绘示本发明实施例提供的电容介质层表面处理方法流程图。
图2绘示本发明实施例提供的电容成型孔中形成有下电极层的电极支撑结构的侧视图。
图3绘示本发明实施例提供的电容成型孔中形成有下电极层的电极支撑结构的俯视图。
图4绘示本发明实施例提供的下电极层的内表面及外表面形成电容介质层的电极支撑结构侧视图。
图5绘示本发明实施例提供的下电极层的内表面及外表面形成电容介质层的电极支撑结构俯视图。
图6绘示本发明实施例提供的电容介质层表面形成有混合物介质层的电极支撑结构侧视图。
图7绘示本发明实施例提供的电容介质层表面形成有混合物介质层的电极支撑结构俯视图。
图8绘示本发明实施例提供的在混合物介质层的表面形成有上电极层的电极支撑结构侧视图。
图9绘示本发明实施例提供的在混合物介质层的表面形成有上电极层的电极支撑结构俯视图。
图10绘示本发明实施例提供的电容器结构示意图。
图11(a)绘示现有技术提供的未做任何处理的电容介质层表面的透射电子显微镜TEM图。
图11(b)绘示本发明实施例提供的混合物介质层表面的透射电子显微镜TEM图。
图12(a)绘示现有技术提供的未做任何处理的电容介质层表面的原子力显微镜AFM图。
图12(b)绘示本发明实施例提供的混合物介质层表面的原子力显微镜AFM图。
图13绘示本发明实施例提供的不同基底下Ar和NH3退火处理的X射线衍射XRD图。
图14绘示本发明实施例提供的不同TiN上电极层的二次离子质谱SIMS图。
图15绘示本发明实施例提供的相同厚度的电容介质层，不同NH3退火时间下的漏电流图。
图16绘示本发明实施例提供的相同厚度的电容介质层，不同NH3退火时间下的时间依赖性介质击穿TDDB电性分析图。
附图说明：
电极支撑结构：100； 顶部支撑层：101；
中间支撑层：102； 底部支撑层：103；
基底：200； 衬底：210；
绝缘层：220； 存储节点接触塞：230；
下电极层：201； 电容介质层：202；
介质表面修复层：203； 上电极层：204；
第一多晶层：301； 第二多晶层：302；
金属导电层：303； 氧化物绝缘层：304；
电容成型孔：400。
具体实施方式
在下文中，仅简单地描述了某些示例性实施例。正如本领域技术人员可认识到的那样，在不脱离本发明的精神或范围的情况下，可通过各种不同方式修改所描述的实施例。因此，附图和描述被认为本质上是示例性的而非限制性的。
在本发明的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”、“轴向”、“径向”、“周向”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本发明中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接，还可以是通信；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本发明中的具体含义。
在本发明中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本发明的不同结构。为了简化本发明的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本发明。此外，本发明可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本发明提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例一
在一种具体的实施方式中，如图1所示，提供了一种电容介质层表面处理方法，包括：
步骤S1：提供一形成于基底上的电极支撑结构100，电极支撑结构100具有多个电容成型孔400，电容成型孔400的侧壁以及底面由下电极层201构成。
如图2所示，基底200包括衬底210和绝缘层220，绝缘层220中设置有多个间隔布置的存储节点接触塞230。其中，衬底210可采用现有技术中电容器的常用衬底结构，在本实施例中不做限定，可根据需要适应性选择衬底。
电极支撑结构100形成于基底上，电极支撑结构100具有多个电容成型孔400，用来确保电容成型孔400不会倒塌。电容成型孔400的侧壁以及底面由下电极层201构成，且下电极层201结合与存储节点接触塞230。如图3所示，沿AA’方向切割形成的侧面就是图2中所示出的形状。
步骤S2：如图4和图5所示，在下电极层201的表面形成电容介质层202，且电容介质层202还覆盖电极支撑结构100。
步骤S3：如图6和图7所示，对电容介质层202表面进行氨气(NH3)退火处理，以形成介质表面修复层203在电容介质层202的表面层，其中，介质表面修复层203的表面具有纳米微晶结构。
氨气(NH3)退火处理后形成的介质表面修复层203，具有纳米微晶结构，纳米微晶结构的晶粒尺寸小于未经过退火处理的电容介质层202表面的晶粒尺寸，可以有效减少漏电流的产生，可有效增加寿命，提升其电容介质层202的可靠性。
步骤S4：如图8和图9所示，在介质表面修复层203的表面形成上电极层204，上电极层204还覆盖在电极支撑结构100上的介质表面修复层203。
由于介质表面修复层203表面的晶粒较小的纳米微晶结构可以阻止后续成长上电极氮化钛时的杂质渗透，所以有效降低上电极层204的阻值。
步骤S5：上电极填充物填充在电容成型孔400中，并且上电极填充物覆盖在电极支撑结构100上的上电极层204。
如图10所示，上电极填充物起到粘合上电极层204和后续形成的金属导电层303的作用。
本实施例通过在电容介质层202表面进行氨气退火处理，形成具有纳米微晶结构的介质表面修复层203在电容介质层202的表面层，使得电容介质层202表面的晶粒尺寸减小，进而改善电容介质层202表面性质，降低电容器的漏电流，并可减少上电极板的阻值，大幅改善电容器的可靠性寿命。
在上述电容介质层表面处理方法的基础上，电容介质层202的材料包括氧化锆。其中，氧化锆的晶相结构包括四方晶相。当然，电容介质层的材料还可以包括其它类型材料，根据实际情况做适应性调整，均在保护范围内。
在上述电容介质层表面处理方法的基础上，在氨气退火处理中，电容介质层202形成多晶结构。
在上述电容介质层表面处理方法的基础上，电容介质层202的多晶结构包括四方晶相、立方晶相以及正交晶相的其中一种。
在退火过程中，由于温度的增加以及电容介质层202厚度的改变，电容介质层202中的部分四方晶相的氧化锆结构发生变化，变成立方晶相的氧化锆，以及正交晶相的氧化锆。正交晶相的氧化锆能够成核析出至电容介质层202的表面。经过退火处理后的电容介质层202虽然晶粒结构发生了变化，依然能够保证介电常数不发生变化，甚至大于未退火处理之前的介电常数，保证了电容器的电容能力不受退火影响。
在上述电容介质层表面处理方法的基础上，纳米微晶结构的材料包括氮氧化锆。
本实施例中，纳米微晶结构的氮氧化锆从材料是氧化锆的电容介质层202的表面析出，构成了介质表面修复层203。需要指出的是，纳米微晶结构的材料包括但不限于上述材料，由于不同的电容介质层202的材料在发生氨气退火之后析出的纳米微晶结构的材料也相应的不同，均在本实施例的保护范围内。
在一种实施方式中，介质表面修复层203的晶粒尺寸范围介于2.5nm～3.0nm之间。
本实施方式中，纳米微晶结构的晶粒尺寸相比未处理的电容介质层202的晶粒尺寸减小了5nm～9.5nm。在一种测试结果下，纳米微晶结构的晶粒尺寸的均方根值为0.64nm，相比未处理的电容介质层202的晶粒尺寸减小了1.37nm。
在一种实施方式中，利用氨气退火处理的方法实施于低压化学气相沉积LPCVD、顺序流沉积SFD、先进顺序流沉积ASFD以及原子层沉积ALD所构成群组的其中之一制程。
当然，除了上述任意一种沉积方法，还可以包括其它方式，均在本实施例的保护范围内。
在一种实施方式中，电容介质层202表面进行氨气退火处理的退火温度范围介于330～550℃之间。
在此退火温度范围内，电容介质层202的介电常数保持不变，甚至结合电容介质层202的厚度和温度，电容介质层202的介电常数还会增加，提高电容器的电容量能力。
在一种实施方式中，电容介质层202表面进行氨气退火处理的退火时间范围介于30s～100s之间。
在一种可能的测试结果中，在相同厚度电容介质层202条件下，随着NH3退火时间的增加，可有效增加寿命，提升电容介质层202的可靠性。需要指出的是，包括但不限于上述范围的退火时间，根据实际情况进行适应性调整，均在保护范围内。
在一种实施方式中，电容介质层202的厚度与介质表面修复层203的厚度的比值范围介于10～20之间。
由不同的退火时间以及温度导致形成不同厚度的介质表面修复层203，因此，包括但不限于上述范围，可根据不同的试验条件进行调整，均在本实施例的保护范围内。
在一种实施方式中，如图10所示，形成上电极填充物的步骤包括：
材料包含硼掺杂锗化硅的第一多晶层301形成于上电极层204的表面，第一多晶层301填充电容成型孔400并覆盖电极支撑结构100；
材料包含硼掺杂硅的第二多晶层302形成于第一多晶层301的表面。
其中，电极填充物起到粘合上电极层204和之后形成的金属导电层303的作用。
在一种实施方式中，如图10所示，上电极填充物填充电容成型孔400之后的步骤，还包括：
在上电极填充物的表面形成金属导电层303，在金属导电层303表面形成氧化物绝缘层304。
其中，金属导电层303的构成材料包括金属钨，用于将电容器的导线引出，氧化物绝缘层304的构成材料包括二氧化硅，作为整个电容器的保护层。
当然，金属导电层203和氧化物绝缘层304的构成材料包括但不限于上述构成材料，可根据实际情况进行适应性调整，均在本实施例的保护范围内。
实施例二
另一方面，本发明还提供了一种电容器，如图8和图9所示，包括基底200、电极支撑结构100、下电极层201、电容介质层202、介质表面修复层203以及上电极。
基底200包括衬底210以及设置于衬底210上的绝缘层220，绝缘层220中设置有多个存储节点接触塞230。
下电极层201和用于支撑下电极层201的电极支撑结构100构成下电极。电极支撑结构100形成于基底200上，电极支撑结构100包括由下至上依次间隔设置的底部支撑层103、中间支撑层102以及顶部支撑层101，底部支撑层103设置于基板的绝缘层表面，底部支撑层103与中间支撑层102之间的距离大于中间支撑层102与顶部支撑层101之间的距离。需要指出的是，中间支撑层102不仅仅可包括其中一个，还可以设置为多个中间支撑层102，根据电容器的高度进行数量的调整，保证电容器不会倒塌。电极支撑结构100具有多个电容成型孔400，电容成型孔400的侧壁以及底面由下电极层201构成，下电极层201构成于电容成型孔400的侧壁以及底面，下电极层201结合于存储节点接触塞230。
电容介质层202形成于下电极层201的表面，由于下电极层201构成了电容成型孔400的侧壁和底面，因此，下电极层201构成电容成型孔400的侧壁的内表面和外表面均形成电容介质层202，下电极层201构成电容成型孔400的底面的上表面形成电容介质层202，下表面结合于存储节点接触塞230。
通过氨气NH3退火处理电容介质层202表面形成介质表面修复层203，介质表面修复层203位于电容介质层202的表面层，其中，介质表面修复层203的表面包括具有纳米微晶结构。例如纳米微晶结构的氮氧化锆。
上电极包括上电极层204和上电极填充物，上电极层204形成于介质表面修复层203表面，上电极填充物填充电容成型孔400，且上电极层204和上电极填充物均覆盖电极支撑结构100。
在一种实施例中，电容介质层202包括氧化锆层。其中，氧化锆层的晶相结构包括四方晶相。当然，电容介质层202的材料还可以包括其它类型，根据实际情况做适应性调整，均在保护范围内。
在一种实施例中，电容介质层202包括在氨气退火处理中形成的多晶结构。
在一种实施例中，电容介质层202的多晶结构还包括四方晶相、立方晶相以及正交晶相的其中一种。例如，四方晶相的氧化锆、立方晶相的氧化锆以及正交晶相的氧化锆。
在一种实施例中，纳米微晶结构包括氮氧化锆层。
本实施例中，纳米微晶结构的氮氧化锆层是从材料是氧化锆的电容介质层的表面析出，构成了介质表面修复层203。需要指出的是，纳米微晶结构包括但不限于氮氧化锆层，由于不同的电容介质层的材料在发生氨气退火之后析出的纳米微晶结构的材料也相应的不同，均在本实施例的保护范围内。
在一种实施例中，介质表面修复层203的晶粒尺寸范围介于2.5nm～3.0nm之间。
在一种实施例中，电容介质层202的表面进行氨气退火处理的退火温度范围介于330～550℃之间。
在一种实施例中，电容介质层202的表面进行氨气退火处理的退火时间范围介于30s～100s之间。
在一种实施例中，电容介质层202的厚度与介质表面修复层203的厚度的比值范围介于10～20之间。
在一种实施例中，如图10所示，上电极填充物包括第一多晶层301及第二多晶层302，第一多晶层301形成于上电极层204的表面，第一多晶层301填充电容成型孔400并覆盖电极支撑结构100，第二多晶层302形成于第一多晶层301的表面。其中，第一多晶层301包括硼掺杂锗化硅层，所述第二多晶层包括硼掺杂硅层。
在一种实施例中，如图10所示，电容器还包括：
形成于上电极填充物表面的金属导电层303以及形成于金属导电层303表面的氧化物绝缘层304。
分别对未处理之前的电容介质层202表面和经过退火处理在电容介质层202的表层形成的介质表面修复层203进行测试。参见图11(a)和图11(b)，示出了未处理的电容介质层202表面和100s的NH3处理后介质表面修复层203表面的TEM图，从图中可以发现，图11(b)中晶粒尺寸明显比图11(a)中晶粒尺寸小。同样的，参见图12(a)和图12(b)，示出了未处理的电容介质层202表面和100s的NH3处理后介质表面修复层203表面的AFM图，从两幅图发现经过NH3处理得到的介质表面修复层203表面的晶粒尺寸明显减小。
随着NH3表面处理时间增加，电容介质层202中的主要构成材料氧化锆的主要结构会由四方晶相变成立方晶相，且由氮化引起的局部的正交晶相氧化锆与氮氧化锆的纳米微晶成核析出，有效细化晶粒尺寸。
参见图13，在不同基底下进行不同气体的退火条件下，对基底表面的材料进行分析，图中(a):作为参考的未做任何处理的基底的XRD曲线；(b):在硅基底上氩气(Ar)退火处理100s得到的XRD曲线；(c):在硅基底上氨气(NH3)退火处理30s；(d):在硅基底上NH3退火100s；(e):在氮化钛(TiN)基底上Ar退火处理100s；(f):在TiN基底上NH3退火处理100s。XRD图中发现，最后一条曲线在主峰旁边有次峰，尤其在TiN基底上NH3退火处理100s的情况下，表明退火时间在100s时，有一部分晶粒尺寸发生变化，形成纳米微晶结构析出。
参见图14，从SIMS二次离子质谱成分结果得知，由NH3退火处理后的电容介质层202表面形成的介质表面修复层可以阻止后续生长TiN上电极时的杂质渗透，有效降低TiN电极层的阻值。
参见图15，从漏电流电性分析结果得知，在相同厚度介质层条件下，随着NH3退火时间的增加，可以有效减少漏电流的产生。
参见图16，从TDDB(Time-Depended Dielectric Breakdown，时间依赖性介质击穿)电性分析结果得知，在相同厚度电容介质层条件下，随着NH3退火时间的增加，可有效增加寿命，提升其电容介质层的可靠性。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到其各种变化或替换，这些都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。
Claims (24)
1.一种电容介质层表面处理方法，其特征在于，包括：
提供一形成于基底上的电极支撑结构，所述电极支撑结构具有多个电容成型孔，所述电容成型孔的侧壁以及底面由下电极层构成；
在所述下电极层的表面形成电容介质层，且所述电容介质层还覆盖所述电极支撑结构；
对所述电容介质层进行氨气(NH3)退火处理，以形成介质表面修复层在所述电容介质层的表面层，其中，所述介质表面修复层的表面具有纳米微晶结构；
在所述介质表面修复层的表面形成上电极层，且所述上电极层还覆盖在所述电极支撑结构上的所述介质表面修复层；以及
上电极填充物填充在所述电容成型孔中，并且所述上电极填充物覆盖在所述电极支撑结构上的所述上电极层。
2.如权利要求1所述的电容介质层表面处理方法，其特征在于，所述电容介质层的材料包括氧化锆。
3.如权利要求1所述的电容介质层表面处理方法，其特征在于，在所述氨气退火处理中，所述电容介质层形成多晶结构。
4.如权利要求3所述的电容介质层表面处理方法，其特征在于，所述电容介质层的多晶结构包括四方晶相、立方晶相以及正交晶相的其中一种。
5.如权利要求1所述的电容介质层表面处理方法，其特征在于，所述纳米微晶结构的材料包括氮氧化锆。
6.如权利要求1所述的电容介质层表面处理方法，其特征在于，所述介质表面修复层的晶粒尺寸范围介于2.5nm～3.0nm之间。
7.如权利要求1所述的电容介质层表面处理方法，其特征在于，利用所述氨气退火处理的方法实施于低压化学气相沉积(LPCVD)、顺序流沉积(SFD)、先进顺序流沉积(ASFD)以及原子层沉积(ALD)所构成群组的其中之一制程。
8.如权利要求1所述的电容介质层表面处理方法，其特征在于，所述氨气退火处理的退火温度范围介于330～550℃之间。
9.如权利要求8所述的电容介质层表面处理方法，其特征在于，所述氨气退火处理的退火时间范围介于30s～100s之间。
10.如权利要求1所述的电容介质层表面处理方法，其特征在于，所述电容介质层的厚度与所述介质表面修复层的厚度的比值范围介于10～20之间。
11.如权利要求1所述的电容介质层表面处理方法，其特征在于，形成所述上电极填充物的步骤包括：
材料包含硼掺杂锗化硅的第一多晶层形成于所述上电极层的表面，所述第一多晶层填充所述电容成型孔并覆盖所述电极支撑结构；
材料包含硼掺杂硅的第二多晶层形成于所述第一多晶层的表面。
12.如权利要求1-11任一所述的电容介质层表面处理方法，其特征在于，所述上电极填充物填充所述电容成型孔之后的步骤，还包括：
在所述上电极填充物的表面形成金属导电层；
在所述金属导电层表面形成氧化物绝缘层。
13.一种电容器，其特征在于，包括：
基底；
电极支撑结构，形成于所述基底上，所述电极支撑结构具有多个电容成型孔；
下电极层，构成于所述电容成型孔的侧壁以及底面；
电容介质层，形成于所述下电极层的表面；
介质表面修复层，位于所述电容介质层的表面层，其中，所述介质表面修复层的表面具有纳米微晶结构；以及
上电极，包括上电极层和上电极填充物，所述上电极层形成于在所述下电极层上的所述介质表面修复层的表面，所述上电极填充物填充所述电容成型孔，且所述上电极层和所述上电极填充物均覆盖所述电极支撑结构。
14.如权利要求13所述的电容器，其特征在于，所述电容介质层包括氧化锆层。
15.如权利要求13所述的电容器，其特征在于，所述电容介质层包括在所述氨气退火处理中形成的多晶结构。
16.如权利要求15所述的电容器，其特征在于，所述电容介质层的多晶结构还包括四方晶相、立方晶相以及正交晶相的其中一种。
17.如权利要求13所述的电容器，其特征在于，所述纳米微晶结构包括氮氧化锆层。
18.如权利要求13所述的电容器，其特征在于，所述介质表面修复层的晶粒尺寸范围介于2.5nm～3.0nm之间。
19.如权利要求13所述的电容器，其特征在于，所述电容介质层的表面进行所述氨气退火处理的退火温度范围介于330～550℃之间。
20.如权利要求19所述的电容器，其特征在于，所述电容介质层的表面进行所述氨气退火处理的退火时间范围介于30s～100s之间。
21.如权利要求13所述的电容器，其特征在于，所述电容介质层的厚度与所述介质表面修复层的厚度的比值范围介于10～20之间。
22.如权利要求13所述的电容器，其特征在于，所述上电极填充物包括第一多晶层及第二多晶层，所述第一多晶层形成于所述上电极层的表面，所述第一多晶层填充所述电容成型孔并覆盖所述电极支撑结构，所述第二多晶层形成于所述第一多晶层的表面。
23.如权利要求22所述的电容器，其特征在于，所述第一多晶层包括硼掺杂锗化硅层，所述第二多晶层包括硼掺杂硅层。
24.如权利要求13-23任一所述的电容器，其特征在于，还包括：
形成于所述上电极填充物表面的金属导电层以及形成于所述金属导电层表面的氧化物绝缘层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810735994.XA CN110690346A (zh) | 2018-07-06 | 2018-07-06 | 电容介质层表面处理方法及电容器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810735994.XA CN110690346A (zh) | 2018-07-06 | 2018-07-06 | 电容介质层表面处理方法及电容器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN110690346A true CN110690346A (zh) | 2020-01-14 |
Family
ID=69107177
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810735994.XA Pending CN110690346A (zh) | 2018-07-06 | 2018-07-06 | 电容介质层表面处理方法及电容器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN110690346A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517273A (zh) * | 2020-04-09 | 2021-10-19 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
| WO2022068324A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法、半导体结构及存储器 |
| WO2022160565A1 (zh) * | 2021-01-27 | 2022-08-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US11869931B2 (en) | 2021-01-27 | 2024-01-09 | Changxin Memory Technologies, Inc. | Semiconductor structure and method of forming the same |
-
2018
- 2018-07-06 CN CN201810735994.XA patent/CN110690346A/zh active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113517273A (zh) * | 2020-04-09 | 2021-10-19 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
| CN113517273B (zh) * | 2020-04-09 | 2023-09-22 | 长鑫存储技术有限公司 | 电容器阵列结构及其制备方法和半导体存储器件 |
| WO2022068324A1 (zh) * | 2020-09-29 | 2022-04-07 | 长鑫存储技术有限公司 | 半导体结构的制造方法、半导体结构及存储器 |
| WO2022160565A1 (zh) * | 2021-01-27 | 2022-08-04 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US11869931B2 (en) | 2021-01-27 | 2024-01-09 | Changxin Memory Technologies, Inc. | Semiconductor structure and method of forming the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN110690346A (zh) | 电容介质层表面处理方法及电容器 | |
| JP5647792B2 (ja) | キャパシタ用容量絶縁膜の製造方法 | |
| US7723770B2 (en) | Integrated circuit capacitors having composite dielectric layers therein containing crystallization inhibiting regions | |
| WO2014188927A1 (ja) | 半導体装置及びその製造方法 | |
| EP2259305A1 (en) | Capacitor, semiconductor device comprising the same, method for manufacturing the capacitor, and method for manufacturing the semiconductor device | |
| US6218256B1 (en) | Electrode and capacitor structure for a semiconductor device and associated methods of manufacture | |
| US9178006B2 (en) | Methods to improve electrical performance of ZrO2 based high-K dielectric materials for DRAM applications | |
| JP2008028249A (ja) | 半導体装置及び半導体装置の製造方法 | |
| US20160133691A1 (en) | DRAM MIMCAP Stack with MoO2 Electrode | |
| US7713831B2 (en) | Method for fabricating capacitor in semiconductor device | |
| KR100618869B1 (ko) | 커패시터를 포함하는 반도체 소자 및 그 제조방법 | |
| JP2004320022A (ja) | 半導体素子のキャパシタ及びその製造方法 | |
| US11751397B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| JP5608317B2 (ja) | キャパシタ用電極及びその製造方法、半導体装置 | |
| US20070155115A1 (en) | Semiconductor device having capacitor large in capacitance and high in reliability and method of manufacturing the same | |
| JP2004088050A (ja) | 半導体素子のコンデンサ | |
| KR100780953B1 (ko) | 하부 전극의 제조방법 및 이를 포함하는 캐패시터의제조방법 | |
| JP2006060170A (ja) | キャパシタおよび半導体装置の製造方法 | |
| US20040161890A1 (en) | Method for manufacturing a capacitor of a semiconductor device | |
| CN1627499A (zh) | 在半导体装置中制造电容器的方法 | |
| CN208352341U (zh) | 一种电容器 | |
| US20150170837A1 (en) | Dielectric K Value Tuning of HAH Stack for Improved TDDB Performance of Logic Decoupling Capacitor or Embedded DRAM | |
| US20030022415A1 (en) | Method for manufacturing a semiconductor device haveing a metal-insulator-metal capacitor | |
| CN108389848A (zh) | 下电极的制作方法 | |
| CN115763426A (zh) | 半导体装置及半导体存储装置与半导体装置的制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |