TW201939669A - 線圖案化期間具自對準之先裁切方法 - Google Patents

線圖案化期間具自對準之先裁切方法 Download PDF

Info

Publication number
TW201939669A
TW201939669A TW107142967A TW107142967A TW201939669A TW 201939669 A TW201939669 A TW 201939669A TW 107142967 A TW107142967 A TW 107142967A TW 107142967 A TW107142967 A TW 107142967A TW 201939669 A TW201939669 A TW 201939669A
Authority
TW
Taiwan
Prior art keywords
layer
hard
mask
cover layer
hard cover
Prior art date
Application number
TW107142967A
Other languages
English (en)
Other versions
TWI697075B (zh
Inventor
吉翁 布奇
Original Assignee
美商格芯（美國）集成電路科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商格芯（美國）集成電路科技有限公司 filed Critical 美商格芯（美國）集成電路科技有限公司
Publication of TW201939669A publication Critical patent/TW201939669A/zh
Application granted granted Critical
Publication of TWI697075B publication Critical patent/TWI697075B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

將結構圖案化之方法。在第二硬罩層上沉積第一硬罩層。形成穿透第一硬罩層及第二硬罩層之切口。在切口中形成阻隔遮罩。將第一硬罩層圖案化以形成穿透第一硬罩層至第二硬罩層之第一線件，其中，該等第一線件其中至少一者係疊置在阻隔遮罩上。在將第一硬罩層圖案化之後，將第二硬罩層圖案化以使第一線件從第一硬罩層轉移至第二硬罩層，以形成穿透第二硬罩層之第二線件。用等向性蝕刻程序將第二硬罩層蝕刻，該等向性蝕刻程序移除對第一硬罩層具有選擇性之第二硬罩層，使得第二線件相對於第一線件加寬。

Description

線圖案化期間具自對準之先裁切方法
本發明係關於積體電路及半導體裝置製作，並且更具體來說，係關於將結構圖案化之方法。
後段(BEOL)互連結構可用於將前段(FEOL)處理期間在基材上所製作之諸裝置結構彼此連接、以及與晶片外部環境連接。用於形成BEOL互連結構之自對準圖案化程序涉及心軸，其當作建立特徵間距的犧牲特徵。具有比目前供光學微影用之接地規則所允許之尺寸更小之厚度的間隔物係形成於與該等心軸之垂直側壁相鄰處。在選擇性移除心軸之後，將間隔物當作蝕刻遮罩用於蝕刻下層硬罩，以界定位在心軸遭受移除之區域上方之心軸線、及介於該等間隔物之間的區域上方之非心軸線。將心軸線與非心軸線之圖案從硬罩轉移至層間介電層作為溝槽，在該等溝槽中形成BEOL互連結構之電線。
可用切割遮罩及蝕刻在心軸中形成切口，以便先將心軸分段再形成間隔物，並且在切割之心軸中界定間隙。非心軸切口亦可形成在硬罩本身中，並且界定形 成間隔物時藉由介電材料填充之間隙。隨後可將該間隙用於在圖案化之層間介電層中產生電線，該等電線係以尖部對尖部間隔於其尖部處隔開。
需要將諸如BEOL互連結構之結構圖案化之改良型方法。
在本發明之一具體實施例中，一種方法包括在第二硬罩層上沉積第一硬罩層、形成穿透該第一硬罩層及該第二硬罩層之切口、以及在該切口中形成阻隔遮罩。該方法更包括將該第一硬罩層圖案化，以形成穿透該第一硬罩層至該第二硬罩層之複數條第一線件，其中該等第一線件的至少一者係疊置在該阻隔遮罩上。在將該第一硬罩層圖案化之後，將該第二硬罩層圖案化以使該等第一線件從該第一硬罩層轉移至該第二硬罩層，以形成穿透該第二硬罩層之複數條第二線件。該方法更包括用等向性蝕刻程序將該第二硬罩層蝕刻，該等向性蝕刻程序移除對該第一硬罩層具有選擇性之該第二硬罩層，使得該等第二線件相對於該等第一線件加寬。
10‧‧‧層間介電層
12、14、16‧‧‧硬罩層
18‧‧‧切割遮罩
19、26‧‧‧開口
20‧‧‧切口
22‧‧‧阻隔遮罩
24‧‧‧蝕刻遮罩
28、30、32‧‧‧線件
29、42‧‧‧空間
34‧‧‧溝槽
36‧‧‧互連件
38‧‧‧間隙
40‧‧‧BEOL互連結構
附圖係合併於本說明書之一部分並構成該部分，繪示本發明之各項具體實施例，並且連同上述對本發明之一般性說明、及下文對具體實施例提供之詳細說明，目的是為了闡釋本發明之具體實施例。
第1至10圖根據本發明之具體實施例，為 一種結構在處理方法之接續階段時的截面圖。
第2A圖為俯視圖，其中第2圖大體上係沿著線條2-2取看。
第5A圖為俯視圖，其中第5圖大體上係沿著線條5-5取看。
第10A圖為俯視圖，其中第10圖大體上係沿著線條10-10取看。
請參閱第1圖，並且根據本發明之具體實施例，層間介電層10可由電氣絕緣介電材料所構成，諸如富含氫之碳氧化矽(SiCOH)或另一類型之低k介電材料。層間介電層10可位於基材(圖未示)上，該基材包括藉由前段(FEOL)處理所製作用以形成積體電路之裝置結構。
位於層間介電層10之頂端表面上之層堆疊中形成硬罩層12、14、16。硬罩層14由可對硬罩層12與16之材料具有蝕刻選擇性的材料所組成，並且硬罩層12與16之材料各由可對硬罩層14之材料具有蝕刻選擇性的材料所組成。在一具體實施例中，硬罩層12及硬罩層16可由金屬所構成，諸如氮化鈦(TiN)，其可藉由物理氣相沉積(PVD)來沉積。在一具體實施例中，硬罩層14可由介電材料所組成，諸如二氧化矽(SiO2)，其可以藉由化學氣相沉積(CVD)來沉積。「選擇性」一詞參照材料移除程序(例如：蝕刻)於本文中使用時，表示靶材料的材料移除率(即蝕刻率)高於經受材料移除程序之至少另一材料的材料移 除率(即蝕刻率)。
切割遮罩18係形成在硬罩層16之頂端表面上。切割遮罩18可包括微影堆疊，將該微影堆疊圖案化以形成位於隨後要在硬罩層16中形成切口之意欲位置處之形狀或開口19。切割遮罩18之微影堆疊可包括一或多個材料層，諸如旋塗硬罩、抗反射塗料、及光阻，並且根據需要還有附加層。
請參閱第2、2A圖，圖中相同的參考元件符號係指第1圖中相似的特徵，而在處理方法之後續製造階段，形成延展穿過硬罩層16及硬罩層14之切口20。切口20可在硬罩層16中利用蝕刻程序來形成，諸如反應性離子蝕刻(RIE)，其移除對硬罩層14之材料具有選擇性之硬罩層16之材料。切口20可在硬罩層14中利用蝕刻程序來形成，諸如反應性離子蝕刻(RIE)，其移除對硬罩層12及硬罩層16之材料具有選擇性之硬罩層14之材料。
切割遮罩18中開口19之位置處形成之切口20完全穿過硬罩層16及硬罩層14而延展至硬罩層12之頂端表面。切口20使硬罩層12之頂端表面上之相應區域曝露，硬罩層14、16之材料係藉由蝕刻程序而從該相應區域移除。形成切口20之後將切割遮罩18剥除。切口20可具有不同尺寸，並且各切口20之特徵可在於坐標系中之尺寸，諸如xy坐標系中給定方向(例如，x方向)上之長度、及另一給定方向(例如，橫切於x方向之y方向)上之寬度。切口20之寬度可確定隨後在層間介電層10中形成之諸電 線之間的尖部對尖部距離，並且各切口20之長度可確定受切割之線件數目。
請參閱第3圖，圖中相同的參考元件符號係指第2圖中相似的特徵，而在處理方法之後續製作階段，切口20係填充有一層間隙填充材料之相應區段，以形成阻隔遮罩22。間隙填充材料可由一層介電材料所組成，諸如氮化矽(Si3N4)，其係藉由可流動化學氣相沉積(FCVD)所沉積，並且係藉由化學機械研磨(CMP)予以平坦化、或受到回蝕而與硬罩層16之頂端表面共面。切口20係藉由與其尺寸無關之間隙填充材料來完全填充及填塞，可在切口20進行圖案化期間選擇該間隙填充材料而促使填充完整。在一替代具體實施例中，阻隔遮罩22可藉由從硬罩層12之頂端表面上之曝露區選擇性生長其成分材料來形成。
請參閱第4圖，其中相同的參考元件符號係指第3圖中相似的特徵，而在處理方法之後續製造階段，硬罩層16及阻隔遮罩22之平坦化頂端表面上形成蝕刻遮罩24。蝕刻遮罩24可包括微影堆疊，將該微影堆疊圖案化以形成位於隨後要在硬罩層16中形成線件之意欲位置處之開口26。蝕刻遮罩24之微影堆疊可包括一或多個材料層，諸如旋塗硬罩、抗反射塗料、及光阻，並且根據需要還有附加層。可將蝕刻遮罩24中之開口26建構為一組平行線件。
請參閱第5、5A圖，圖中相同的參考元件符號係指第4圖中相似的特徵，而在處理方法之後續製造 階段，線件28係在硬罩層16中用蝕刻程序來形成，諸如反應性離子蝕刻(RIE)，其移除對硬罩層14及阻隔遮罩22之材料具有選擇性之硬罩層16之材料。蝕刻遮罩24中開口26之位置處形成之線件28完全穿過硬罩層16延展至硬罩層14之頂端表面。線件28使硬罩層14之頂端表面上之相應區域曝露，硬罩層16在該相應區域上方之材料係藉由蝕刻程序來移除。形成線件28之後將蝕刻遮罩24剥除。或者，線件28可藉由多重圖案化技巧來形成，諸如自對準雙圖案化(SADP)、自對準雙圖案化(SAQP)、SADP+LE(微影蝕刻)圖案化、LELELE三重圖案化、EUV圖案化等。
諸線件28在間隙填充材料之阻隔遮罩22上套疊並疊置，使得各阻隔遮罩22中斷一條或多條線件28在y方向上之連續性。線件28與阻隔遮罩22自對準，阻隔遮罩22界定線件28中之切口。諸線件28為線性特徵，其在y方向上彼此平行對準，並且可在x方向上具有均勻之寬度及間隔(即間距)。線件28之寬度w1係經選擇成小於互補線件之意欲寬度，互補線件係在重新調整尺寸操作之後接著在層間介電層10中形成者。在一具體實施例中，線件28之寬度可等於隨後在層間介電層10形成之互補線件之意欲寬度之25%。線件28係藉由比隨後在層間介電層10中形成之互補線件之空間更寬之空間29來分開。
請參閱第6圖，圖中相同的參考元件符號係指第5圖中相似的特徵，而在處理方法之後續製造階段，線件30係在硬罩層14中用非等向性蝕刻程序來圖案化， 諸如反應性離子蝕刻(RIE)，其具有定向性，並且憑靠圖案化之硬罩層16及阻隔遮罩22作為蝕刻遮罩。該蝕刻程序移除對硬罩層12、硬罩層16及阻隔遮罩22之材料具有選擇性之硬罩層14之材料。硬罩層16中線件28之位置處形成之線件30完全穿過硬罩層14延展至硬罩層12之頂端表面。線件30使硬罩層12之頂端表面上之相應區域曝露，硬罩層14在該相應區域上方之材料係藉由蝕刻程序來移除。線件30在x方向上具有與線件28相同之寬度w1，並且諸線件30係在x方向上藉由與空間29等尺寸之空間來分開。諸線件30中有一些係藉由阻隔遮罩22之部分在y方向上沿長度方向中斷。
若相鄰線件28之間的空間29(以及從而硬罩層14中相鄰線件30之間的空間)較大，則在線件28及30狹窄之情況下且在加寬之前，進行線件30中因阻隔遮罩22引起之切口之圖案化。諸線件28之間的增強寬度空間29使邊緣置放誤差降低，否則該邊緣置放誤差可能造成阻隔遮罩22非刻意地在相鄰線件30中使切口部分形成。
請參閱第7圖，圖中相同的參考元件符號係指第6圖中相似的特徵，而在處理方法之後續製造階段，使用等向性蝕刻程序使線件30之寬度從原始寬度增加到更大寬度w2，該等向性蝕刻程序移除對硬罩層12、硬罩層14、及阻隔遮罩22之材料具有選擇性之硬罩層14之材料。該等向性蝕刻程序除了垂直蝕刻組分以外，還包括水平蝕刻組分，其移除硬罩層14之材料，使得加寬之線件 30底切位於線件28之側緣處之硬罩層16。該等向性蝕刻程序可以是濕化學蝕刻、乾蝕刻程序(例如，反應性離子蝕刻(RIE)、或能夠憑藉蝕刻選擇性使硬罩層14側向凹陷之另一類型之蝕刻程序。由於阻隔遮罩22之材料相對於硬罩層14之材料具有蝕刻選擇性，線件30中在阻隔遮罩22之位置處、及平行於線件30之y方向上尖部對尖部或端對端切口之長度得以保留(即不變)，理由在於阻隔遮罩22之長度尺寸未改變。線件30經修整或重新調整尺寸而使寬度等於設計規格中隨後要在層間介電層10中形成之互連件(即電線)之寬度。
線件28比線件30更細，並且空間29比介於諸線件30之間的空間更大。隨後在層間介電層10中以所欲寬度印刷之線件及空間之圖案中反映出寬度尺寸之變化。以與隨後使用轉移至層間介電層10之加寬線件30在層間介電層10中印刷之諸互連件相同之間距形成諸線件28。
請參閱第8圖，圖中相同的參考元件符號係指第7圖中相似的特徵，而在處理方法之後續製造階段，硬罩層16係用非等向性蝕刻程序來蝕刻，諸如反應性離子蝕刻(RIE)，其移除對硬罩層14及阻隔遮罩22(其共同作用為蝕刻遮罩)之材料具有選擇性之硬罩層16之材料。硬罩層12係用非等向性蝕刻程序來蝕刻，諸如反應性離子蝕刻(RIE)，其移除對硬罩層14及阻隔遮罩22之材料具有選擇性之硬罩層12之材料。加寬之線件30係從硬罩層14轉移 至硬罩層12作為線件32，線件32之寬度等於線件30之寬度。相對於阻隔遮罩22之蝕刻選擇性維持線件32中位於阻隔遮罩22之位置處之端對端切口之長度尺寸。
請參閱第9圖，圖中相同的參考元件符號係指第8圖中相似的特徵，並且在處理方法之後續製造階段，層間介電層10係使用圖案化之硬罩層12、14及阻隔遮罩22作為蝕刻遮罩來蝕刻，以將層間介電層10圖案化，並且從而形成層間介電層10中位於線件32之位置處之溝槽34。溝槽34所具之寬度等於線件32之寬度。在層間介電層10之蝕刻期間，可以或可不將硬罩層14及阻隔遮罩22蝕刻掉。
請參閱第10、10A圖，其中相同的參考元件符號係指第9圖中相似的特徵，並且在處理方法之後續製造階段，在蝕刻層間介電層10之後，硬罩層12、硬罩層14之殘留物、及阻隔遮罩22可藉由對層間介電層10之材料具有選擇性之一或多個蝕刻或清潔程序來移除。藉由用導體填充層間介電層10中之溝槽34(第9圖)來形成後段(BEOL)互連結構40，以形成電線或互連件36，作為嵌埋在層間介電層10中之特徵。可先將鈦(Ti)、氮化鈦(TiN)、鉭(Ta)、氮化鉭(TaN)、鈷(Co)、釕(Ru)、銅(Cu)、或這些材料之分層組合(例如雙層TaN/Ta)所構成之襯墊(圖未示)塗敷至溝槽34，再用原初導電體(primary electrical conductor)來填充。該原初導體可由使用沉積程序所形成之低電阻率金屬所構成，諸如藉由電鍍或無電沉積所形成 之銅(Cu)、釕(Ru)、或鈷(Co)。互連件36之形狀與幾何形態反映為了藉由圖案化之硬罩層12、14及阻隔遮罩22在層間介電層10中形成溝槽而曝露之區域。
尖部對尖部切口或間隙38(即端對端切口或間隙)係配置在阻隔遮罩22之舊位置處線性對準之諸互連件36之間。尖部對尖部切口或間隙38在y方向上具有端對端距離，y方向係平行於介於分開之互連件36之端面之間的互連件36之長度，其等於阻隔遮罩22之相應長度。互連件36所具之寬度與硬罩層14中線件32之寬度等尺寸，並且諸互連件36在x方向上係藉由與諸線件32之間的空間等尺寸之空間42來分開。互連件36比初始在硬罩層14及16中印刷之線件28更寬，但所具間距相同，並且空間42比與線件28相關聯之空間29更窄。硬罩層14中圖案化之狹窄線件30及寬大空間29、以及線件30(第7圖)之重新調整尺寸相配合以使邊緣置放誤差降低，否則該邊緣置放誤差可能因增大套疊允差而在互連件36中非刻意地造成部分切口。
本程序流程儘管是在將BEOL互連結構40圖案化之內容中作說明，但仍可在積體電路及半導體裝置製作期間用於將其它類型之結構圖案化。舉例來說，本處理流程可用於在FEOL處理期間將結構圖案化、在中段(MOL)處理期間將結構圖案化等。
本方法如以上所述，係用於製作積體電路晶片。產生之積體電路晶片可由製作商以空白晶圓形式(例 如：作為具有多個未封裝晶片的單一晶圓)、當作裸晶粒、或以封裝形式來配送。該晶片可與其它晶片、離散電路元件、及/或其它信號處理裝置整合，作為中間產品或最終產品某部分。該最終產品可以是包括積體電路晶片之任何產品，諸如具有中央處理器或智慧型手機之電腦產品。
本文中對「垂直」、「水平」等用語之參照屬於舉例，並非限制，乃用來建立參考架構。諸如「水平」與「側向」等用語係指平面中與半導體基材之頂端表面平行之方向，與其實際三維空間方位無關。諸如「垂直」與「正交」等用語係指與「水平」或「側向」方向垂直的方向。諸如「上面」及「下面」等用語指出元件或結構彼此的相對位置，及/或與半導體基材之頂端表面相對的位置，與相對高度截然不同。
「連接」或「耦接」至另一元件、或與該另一元件「連接」或「耦接」之特徵可直接連接或耦接至其它元件，或者，轉而可出現一或多個中介元件。如無中介元件，一特徵可「直接連接」或「直接耦接」至另一元件。如有至少一個中介元件，一特徵可「間接連接」或「間接耦接」至另一元件。
本發明之各項具體實施例的描述已為了說明目的而介紹，但用意不在於窮舉或受限於所揭示的具體實施例。許多修改及變例對所屬技術領域中具有通常知識者將會顯而易見，但不會脫離所述具體實施例的範疇及精神。本文中使用的術語是為了最佳闡釋具體實施例之原理、 對市場出現之技術所作的實務應用或技術改良、或讓所屬技術領域中具有通常知識者能夠理解本文中所揭示之具體實施例而選擇。

Claims (20)

  1. 一種方法，包含：在第二硬罩層上沉積第一硬罩層；形成穿透該第一硬罩層及該第二硬罩層之切口；在該切口中形成阻隔遮罩；將該第一硬罩層圖案化，以形成穿透該第一硬罩層至該第二硬罩層之複數條第一線件，其中，該等第一線件的至少一者係疊置在該阻隔遮罩上；在將該第一硬罩層圖案化之後，將該第二硬罩層圖案化，使該等第一線件從該第一硬罩層轉移至該第二硬罩層，以形成穿透該第二硬罩層之複數條第二線件；以及用等向性蝕刻程序將該第二硬罩層蝕刻，該等向性蝕刻程序移除對該第一硬罩層具有選擇性之該第二硬罩層，使得該等第二線件相對於該等第一線件加寬。
  2. 如申請專利範圍第1項所述之方法，其中，該第二硬罩層係配置在第三硬罩層上，該方法更包含：在將該第二硬罩層蝕刻之後，將該第三硬罩層圖案化，使該等第二線件從該第二硬罩層轉移至該第三硬罩層，作為位在該第三硬罩層中之複數條第三線件，其中，該第三硬罩層之一區段係在該第三硬罩層之該圖案化期間受該阻隔遮罩掩蔽，並且該第三硬罩層之該區段使該等第三線件之至少一者中斷作為切口。
  3. 如申請專利範圍第2項所述之方法，更包含： 在將該第三硬罩層圖案化之前，移除對該第二硬罩層及該阻隔遮罩具有選擇性之該第一硬罩層。
  4. 如申請專利範圍第2項所述之方法，其中，該第三硬罩層係配置在層間介電層上，該方法更包含：在將該第三硬罩層圖案化之後，將該層間介電層圖案化，使該等第三線件從該第三硬罩層轉移至該層間介電層，作為位在該層間介電層中之複數個溝槽，其中，該層間介電層之一區段受該阻隔遮罩及該第三硬罩層之該區段掩蔽，並且該層間介電層之該區段在線性對準之一對該等溝槽之間界定切口。
  5. 如申請專利範圍第1項所述之方法，其中，用於將該第二硬罩層圖案化之該等向性蝕刻程序移除對該阻隔遮罩具有選擇性之該第二硬罩層。
  6. 如申請專利範圍第5項所述之方法，其中，第三硬罩層上形成該第二硬罩層，並且用於將該第二硬罩層蝕刻之該等向性蝕刻程序移除對該第三硬罩層具有選擇性之該第二硬罩層。
  7. 如申請專利範圍第1項所述之方法，其中，該第一硬罩層由金屬所組成，該第二硬罩層由第一介電材料所組成，並且該阻隔遮罩由第二介電材料所組成。
  8. 如申請專利範圍第7項所述之方法，其中，該金屬為氮化鈦，該第一介電材料為二氧化矽，該第二介電材料為氮化矽。
  9. 如申請專利範圍第1項所述之方法，其中，該第一硬罩 層包括分別配置在相鄰成對之該等第一線件之間的空間中之複數個區段，並且該第一硬罩層之該等區段具有在該第二硬罩層受該等向性蝕刻程序蝕刻時不變之尺寸。
  10. 如申請專利範圍第9項所述之方法，其中，該阻隔遮罩具有在該第二硬罩層受該等向性蝕刻程序蝕刻時不變之尺寸。
  11. 如申請專利範圍第1項所述之方法，其中，該阻隔遮罩具有在該第二硬罩層受該等向性蝕刻程序蝕刻時不變之尺寸。
  12. 如申請專利範圍第1項所述之方法，其中，該阻隔遮罩係疊置在該等第一線件其中超過一者上。
  13. 如申請專利範圍第1項所述之方法，其中，在該切口中形成該阻隔遮罩包含：沉積一層間隙填充材料，該層間隙填充材料具有填充該切口之區段；以及將該間隙填充材料從該第一硬罩層之頂端表面移除。
  14. 如申請專利範圍第1項所述之方法，其中，該第二硬罩層係形成在第三硬罩層上，該切口穿透該第一硬罩層及該第二硬罩層使該第三硬罩層之區域曝露，並且在該切口中形成該阻隔遮罩包含：從該第三硬罩層之該區域選擇性生長材料之區段以填充該切口。
  15. 如申請專利範圍第1項所述之方法，其中，該第二硬罩 層係配置在層間介電層上方，該方法更包含：在蝕刻該第二硬罩層之後，將該層間介電層圖案化，使該等第二線件轉移至該層間介電層，作為位在該層間介電層中之複數個溝槽，其中，該層間介電層之一區段受該阻隔遮罩掩蔽，並且在線性對準之一對該等溝槽之間界定切口。
  16. 如申請專利範圍第15項所述之方法，其中，該等向性蝕刻程序受到控制而為該等第二線件建立寬度，並且以該寬度將該層間介電層中之該等溝槽圖案化。
  17. 如申請專利範圍第1項所述之方法，其中，該第一硬罩層係藉由第一非等向性蝕刻程序來圖案化，該第一非等向性蝕刻程序移除對該阻隔遮罩及該第二硬罩層具有選擇性之該第一硬罩層。
  18. 如申請專利範圍第17項所述之方法，其中，該第二硬罩層係藉由第二非等向性蝕刻程序來圖案化，當該第二硬罩層中形成該等第二線件時，該第二非等向性蝕刻程序移除對該第一硬罩層具有選擇性之該第二硬罩層。
  19. 如申請專利範圍第1項所述之方法，其中，該第二硬罩層係藉由非等向性蝕刻程序來圖案化，當該第二硬罩層中形成該等第二線件時，該非等向性蝕刻程序移除對該第一硬罩層具有選擇性之該第二硬罩層。
  20. 如申請專利範圍第19項所述之方法，其中，用於將該第二硬罩層圖案化之該等向性蝕刻程序移除對該阻隔遮罩具有選擇性之該第二硬罩層。
TW107142967A 2018-01-02 2018-11-30 線圖案化期間具自對準之先裁切方法 TWI697075B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/860,231 US10229850B1 (en) 2018-01-02 2018-01-02 Cut-first approach with self-alignment during line patterning
US15/860,231 2018-01-02

Publications (2)

Publication Number Publication Date
TW201939669A true TW201939669A (zh) 2019-10-01
TWI697075B TWI697075B (zh) 2020-06-21

Family

ID=65633160

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107142967A TWI697075B (zh) 2018-01-02 2018-11-30 線圖案化期間具自對準之先裁切方法

Country Status (3)

Country Link
US (1) US10229850B1 (zh)
DE (1) DE102018222234B4 (zh)
TW (1) TWI697075B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI833084B (zh) * 2021-05-21 2024-02-21 南亞科技股份有限公司 圖案化結構及其製造方法
US11798842B2 (en) 2021-09-23 2023-10-24 International Business Machines Corporation Line formation with cut-first tip definition

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100744068B1 (ko) * 2005-04-29 2007-07-30 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
US9406511B2 (en) * 2014-07-10 2016-08-02 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned double patterning
US9911611B2 (en) * 2016-03-17 2018-03-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method of forming openings in a material layer
US9818623B2 (en) 2016-03-22 2017-11-14 Globalfoundries Inc. Method of forming a pattern for interconnection lines and associated continuity blocks in an integrated circuit
CN107464745A (zh) 2016-06-06 2017-12-12 北大方正集团有限公司 一种掩膜结构及掩膜结构的制作方法

Also Published As

Publication number Publication date
DE102018222234A1 (de) 2019-07-04
US10229850B1 (en) 2019-03-12
DE102018222234B4 (de) 2022-11-24
TWI697075B (zh) 2020-06-21

Similar Documents

Publication Publication Date Title
US9865500B2 (en) Method of fine line space resolution lithography for integrated circuit features using double patterning technology
TWI684244B (zh) 圖案化可變寬度金屬化線之方法
TWI708354B (zh) 多向自對準多圖案化
US10192780B1 (en) Self-aligned multiple patterning processes using bi-layer mandrels and cuts formed with block masks
TWI658537B (zh) 非芯軸切口形成
TWI734970B (zh) 使用阻擋遮罩所形成之具有心軸切口的多重圖案化
TWI660424B (zh) 在積體電路中形成ａｎａ區域之方法
TWI727302B (zh) 具有藉由區塊圖案化形成之可變空間心軸切口的互連
TWI742350B (zh) 具有層心軸之自對準多重圖案化製程
TWI684243B (zh) 預間隔物自對準切口形成
TWI697075B (zh) 線圖案化期間具自對準之先裁切方法
CN108091551B (zh) 自对准光刻图案化
TWI679742B (zh) 金屬化層級及其製造方法
US9953834B1 (en) Method of making self-aligned continuity cuts in mandrel and non-mandrel metal lines
TWI706511B (zh) 圖案化用於敷金屬之介電層之方法及相關結構
US10319626B1 (en) Interconnects with cuts formed by block patterning
CN108630651A (zh) 具有浮岛的片上电容器
KR20230098237A (ko) 자기-정렬된 상단 비아
US9754819B2 (en) Interlevel airgap dielectric
US20240170404A1 (en) Subtractive skip via
US8692379B2 (en) Integrated circuit connector access region
CN102347273A (zh) 半导体器件制作方法