TWI833084B - 圖案化結構及其製造方法 - Google Patents
圖案化結構及其製造方法 Download PDFInfo
- Publication number
- TWI833084B TWI833084B TW110118557A TW110118557A TWI833084B TW I833084 B TWI833084 B TW I833084B TW 110118557 A TW110118557 A TW 110118557A TW 110118557 A TW110118557 A TW 110118557A TW I833084 B TWI833084 B TW I833084B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- hard mask
- mask layer
- photoresist layer
- photoresist
- Prior art date
Links
- 238000000059 patterning Methods 0.000 title claims abstract description 15
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 13
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 133
- 238000000034 method Methods 0.000 claims abstract description 73
- 238000005530 etching Methods 0.000 claims abstract description 46
- 239000000463 material Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 18
- -1 free radical compound Chemical class 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 239
- 238000009966 trimming Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000007935 neutral effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- 238000011017 operating method Methods 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Inorganic Chemistry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
Abstract
一種製造圖案化結構的方法包括以下流程。於第一方向上依序堆疊形成硬遮罩層與光阻層。光阻層形成於硬遮罩層上。於垂直第一方向的第二方向上對硬遮罩層與光阻層執行等向性蝕刻製程，使得硬遮罩層在第二方向上的寬度小於光阻層在第二方向上的寬度。
Description
本揭露有關於圖案化結構以及製造圖案化結構的方法。
對於半導體結構或半導體元件的製程來說，通過遮罩(mask)來實現圖案化，是相當重要且受重視的步驟。尤其對於形成的半導體結構或半導體元件來說，遮罩的尺寸，與半導體結構或半導體元件上的關鍵尺寸(critical dimension, CD)有相當的關聯性。
如何在確保遮罩尺寸能夠縮小的前提下，確保遮罩上通過光阻(photoresist)形成的圖案不受損，為本領域技術人員所欲解決的問題之一。
本揭露之一態樣有關於製造圖案化結構的方法。
根據本揭露之一實施方式，一種製造圖案化結構的方法包括以下流程。於第一方向上依序堆疊形成硬遮罩層與光阻層。光阻層形成於硬遮罩層上。於垂直第一方向的第二方向上對硬遮罩層與光阻層執行等向性蝕刻製程，使得硬遮罩層在第二方向上的寬度小於光阻層在第二方向上的寬度。
根據本揭露之一實施方式，在於向上依序堆疊形成硬遮罩層與光阻層的步驟中，硬遮罩層與光阻層依序堆疊形成於底層上。光阻層的材料相同於底層的材料。
根據本揭露之一實施方式，方法進一步包括通過該光阻層圖案化硬遮罩。
在一些實施方式中，在於第一方向上依序堆疊形成硬遮罩層與光阻層的步驟中，硬遮罩層與光阻層依序堆疊形成於底層上，底層為半導體材料層，在執行等向性蝕刻製程後，通過被圖案化之硬遮罩層的圖案來圖案化半導體材料層。
根據本揭露之一實施方式，在執行等向性蝕刻製程前，於第一方向直接蝕刻光阻層與硬遮罩層，以同時減少光阻層在第二方向上的寬度以及硬遮罩層在第二方向上的寬度。
根據本揭露之一實施方式，等向性蝕刻製程使用自由基化合物。
根據本揭露之一實施方式，在執行等向性蝕刻製程後，光阻層在第一方向上完全覆蓋硬遮罩層。
根據本揭露之一實施方式，其中在執行等向性蝕刻製程後，光阻層在第一方向上具有均等的厚度。
本揭露之一態樣有關於一種圖案化結構。光阻層在第一方向上具有均等的厚度。
根據本揭露之一實施方式，一種圖案化結構包括硬遮罩層以及光阻層。光阻層於第一方向上堆疊於硬遮罩層上。硬遮罩層在第二方向的寬度小於光阻層在第二方向上的寬度，第二方向垂直於第一方向。光阻層在第一方向上完全覆蓋硬遮罩層。
在本揭露一或多個實施方式中，光阻層在第一方向上具有均等的厚度。
綜上所述，通過於堆疊之硬遮罩層與光阻層的側面執行高蝕刻選擇比的等向性蝕刻，即可確保在不破壞光阻層厚度與形狀的基礎下，縮短硬遮罩層的尺寸，從而有利於減少後續形成之結構或元件的關鍵尺寸。
以上所述僅係用以闡述本揭露所欲解決的問題、解決問題的技術手段、及其產生的功效等等，本揭露之具體細節將在下文的實施方式及相關圖式中詳細介紹。
下文係舉實施例配合所附圖式進行詳細說明，但所提供之實施例並非用以限制本揭露所涵蓋的範圍，而結構運作之描述非用以限制其執行之順序，任何由元件重新組合之結構，所產生具有均等功效的裝置，皆為本揭露所涵蓋的範圍。另外，圖式僅以說明為目的，並未依照原尺寸作圖。為便於理解，下述說明中相同元件或相似元件將以相同之符號標示來說明。
另外，在全篇說明書與申請專利範圍所使用之用詞(terms)，除有特別註明外，通常具有每個用詞使用在此領域中、在此揭露之內容中與特殊內容中的平常意義。某些用以描述本揭露之用詞，將於下或在此說明書的別處討論，以提供本領域技術人員在有關本揭露之描述上額外的引導。
在本文中，「第一」、「第二」等等用語僅是用於區隔具有相同技術術語的元件或操作方法，而非旨在表示順序或限制本揭露。
此外，「包含」、「包括」、「提供」等相似的用語，在本文中都是開放式的限制，意指包含但不限於。
進一步地，在本文中，除非內文中對於冠詞有所特別限定，否則「一」與「該』可泛指單一個或多個。將進一步理解的是，本文中所使用之「包含」、「包括」、「具有」及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
請參照第1圖至第3圖。第1圖至第3圖根據本揭露之一實施方式繪示製造用於圖案化之結構的方法中不同流程的剖面示意圖。
如第1圖所示，在本揭露之一實施方式中，圖案化之結構包括堆疊的硬遮罩(hard mask, HD)層140與光阻(photoresist, PR)層160。在垂直的第一方向D1上，硬遮罩層140與光阻層160依序堆疊於底層(under layer, UL)120上。
在一些實施方式中，底層120例如是半導體材料的層，例如包括矽基板的層。硬遮罩層140形成於底層120之上，隨後光阻層160形成於硬遮罩層140上。如此，可以通過光阻層160於硬遮罩層140上形成圖案，再通過硬遮罩層140上的圖案來圖案化半導體材料的底層120。
在一些實施方式中，底層120的材料相同於光阻層160，或是其它光阻材料。硬遮罩層140形成於底層120之上，隨後光阻層160形成於硬遮罩層140上。如此，可以通過光阻層160於硬遮罩層140上形成圖案，光阻材料的底層120則作為光阻層160的延伸層，通過硬遮罩層140來形成進一步的光阻圖案。
為了簡單說明的目的，相同或相似的尺寸、長度、寬度或厚度使用相同或相似的標號來表示。在第1圖至第3圖中，硬遮罩層140在第一方向D1具有厚度T1，並在第二方向D2上具有寬度W1，其中第二方向D2垂直於第一方向D1。相似地，光阻層160在第一方向D1具有厚度T2，並在第二方向D2上具有寬度W2。在本揭露中，第一方向D1係指堆疊的垂直方向，第二方向D2係指水平延伸的方向，第二方向D2垂直第一方向D1。
第2圖接續第1圖。為了減少硬遮罩層140的尺寸，先移除部分的光阻層160，使部分的硬遮罩層140裸露而不為光阻層160所覆蓋。不為光阻層160覆蓋的硬遮罩層140將能夠被移除。
如第2圖所示，部分的光阻層160被移除，使得光阻層160的寬度W2減少。這樣的製造可以被稱作是光阻層160的修剪(trim)製程。在一些實施方式中，使光阻層160寬度W2減少的修剪製程，可以通過電漿(plasma)來實現。由於是通過電漿來實現修剪製程，伴隨寬度W2的減少，光阻層160的厚度T2也會隨之減少。這使得光阻層160的厚度T2可能會偏離設計的數值。
第3圖接續第2圖。基於修剪後寬度W2減少的光阻層160，裸露部分的硬遮罩層140能夠通過蝕刻(etch)製程而被移除。在本實施方式中，硬遮罩層140未被光阻層160覆蓋的部分被移除，硬遮罩層140的寬度W1減少，形成圖案化結構100。圖案化結構100能夠用於圖案化底層120。
在一些實施方式中，硬遮罩層140的蝕刻，也會與光阻層160作用。因此，伴隨硬遮罩層140的蝕刻，光阻層160也會被侵蝕(erosion)。由於硬遮罩層140是由外向內來蝕刻，光阻層160的侵蝕亦是由外向內。如此，光阻層160將不再均勻，而形成一個凸出的山丘形狀，在第3圖中以虛線表示。這對應到，針對第二方向D2上的不同位置，光阻層160之有效光阻區域165的厚度將有所不同。這將使得後續通過光阻層160對硬遮罩層140做進一步製程時，於硬遮罩層140上的圖案可能偏離設計，導致硬遮罩層140上圖案所對應的關鍵尺寸(CD)/IMB不穩定。當要再根據硬遮罩層140執行圖案化來形成半導體結構/元件時，也將可能偏離預先設計的圖案與關鍵尺寸。
請參照第4圖，並根據第4圖繪示的不同流程分別參照第5圖至第7圖。第4圖根據本揭露之一實施方式繪示一製造圖案化結構300的方法200的一流程圖。在本實施方式中，方法200包括流程210至流程230。第5圖至第7圖根據本揭露之一實施方式繪示製造圖案化結構300的方法200中不同流程的剖面示意圖。
請同時參照第4圖與第5圖。在流程210，在垂直的第一方向D1上形成依序堆疊的硬遮罩層340以及光阻層360。在本實施方式中，硬遮罩層340以及光阻層360依序形成於底層320之上。
在一些實施方式中，底層320例如是半導體材料的層，例如包括矽基板的層。硬遮罩層340形成於底層320之上，隨後光阻層360形成於硬遮罩層340上。如此，可以通過光阻層360於硬遮罩層340上形成圖案，再通過硬遮罩層340上的圖案來圖案化半導體材料的底層320。而在一些實施方式中，底層320的材料是光阻材料，例如相同於光阻層360，使得在通過硬遮罩層340圖案化後，光阻材料的底層320則作為光阻層360的延伸層，通過硬遮罩層340來形成進一步的光阻圖案。
在第5圖至第7圖中，硬遮罩層340在垂直的第一方向D1具有厚度T3，並在側向的第二方向D2上具有寬度W3。第二方向D2垂直於第一方向D1。相似地，光阻層360在第一方向D1具有厚度T4，並在第二方向D2上具有寬度W4。
請回到第5圖。在第5圖中，硬遮罩層340與光阻層360例如可以通過沉積製程來形成。通過方法200的後續流程，可以減少硬遮罩層340的寬度W3減少至一預定厚度，其為原本厚度的一半或一半以下，使得硬遮罩層340的尺寸減小。舉例而言，硬遮罩層340的寬度W3在形成時例如為40奈米，通過方法200的後續流程，可以減少硬遮罩層340的寬度W3至20奈米，但並不以此限制本揭露。與此同時，覆蓋減小後硬遮罩層340之光阻層
360的中心部分，也能夠不會有厚度不均的問題。
請同時參照第4圖與第6圖。在選擇性的流程220，同時減少硬遮罩層340與光阻層360在垂直第一方向D1之第二方向D2上的寬度W3與寬度W4。應留意到，此時硬遮罩層340的寬度W3尚未減少至所設計的最終厚度。可以理解為，在減少硬遮罩層340至所設計的尺寸前，可以先初步地移除硬遮罩層340的外部，以增加整體流程的速度。
如第6圖所示，經設計，光阻層360部分被移除後，保留的厚度T4應足夠執行後續圖案化硬遮罩層340的流程。
在一些實施方式中，能夠於第一方向D1提供蝕刻，藉以直接蝕刻到光阻層360與硬遮罩層340，藉以在第二方向D2上同時減少光阻層360的寬度W4以及硬遮罩層340的寬度W3。
在一些實施方式中，選擇性的流程220，可以通過例如第2圖與第3圖來實現。詳細而言，可以通過電漿對光阻層360執行修剪製程，再通過蝕刻方式移除外側裸露的硬遮罩層340。如此一來，雖然光阻層360的外側部分可能因侵蝕而厚度不均(未繪示)，對光阻層360中心部分影響較少，仍能確保光阻層360中心覆蓋到硬遮罩層340的部分厚度是大致均勻的。
在一些實施方式中，可以設置硬遮罩層340減少的寬度小於一預定值，進而確保光阻層360受侵蝕的幅度
小，從而使光阻層360的外側邊緣相對中心厚度的不均勻情況不明顯，確保光阻層360整體的厚度T4仍保有一定程度的均勻性。
請同時參照第4圖與第7圖。在流程230，於第二方向D2提供對硬遮罩層340與光阻層360執行等向性蝕刻(isotropic etching)400，使硬遮罩層340的寬度W3小於光阻層360的寬度W4。意即，在堆疊之硬遮罩層340與光阻層360的側向執行等向性蝕刻400。
等向性蝕刻400的執行，能夠確保在第二方向D2上硬遮罩層340的厚度T3與光阻層360的厚度T4的減少能夠是均勻的。而為使硬遮罩層340的寬度W3小於光阻層360的寬度W4，需設置等向性蝕刻400的蝕刻選擇比，使等向性蝕刻400對硬遮罩層340與光阻層360的蝕刻速率有所不同。
相較第6圖，經歷流程230後，第7圖的光阻層360的寬度W4是幾乎相同，或是僅稍微減少。
如第7圖所示，經蝕刻後，硬遮罩層340的寬度W3小於光阻層360的寬度W4。在一些實施方式中，硬遮罩層340的寬度W3相較於第5圖是減少了二分之一，意即硬遮罩層340在第二方向D2的尺寸是減少了一半。
接續第6圖均勻厚度的光阻層360，在第7圖中，經側向的等向性蝕刻400，光阻層360在第一方向D1上具有均等的厚度T4。如前所述，由於至少在光阻層360中心覆蓋到硬遮罩層340的部分厚度是均勻的，故在第7圖中光阻層360覆蓋硬遮罩層340的厚度亦將是均勻的。
如此一來，在後續通過光阻層360來圖案化硬遮罩層340時，因為確保光阻層360覆蓋硬遮罩層340的中心部分厚度均勻，故光阻層360的有效光阻區域能夠保持完整，確保硬遮罩層340的圖案化能夠達到設計的目標。換言之，硬遮罩層340的邊緣，將不會因光阻層360厚度不均而在被圖案化時產生缺陷，硬遮罩層340的邊緣效應(side effect)能夠被改善。這使得硬遮罩層340的關鍵尺度能夠有效且精確的減小。
對於高蝕刻選擇比的等向性蝕刻400來說，硬遮罩層340對光阻層360的蝕刻選擇比大於一，使得較多的硬遮罩層340在等向性蝕刻400被移除。
在一些實施方式中，流程230的高蝕刻選擇比的等向性蝕刻400，能夠通過中性、非離子(without ion)方式來實現。例如，在一些實施方式中，流程230高蝕刻選擇比的等向性蝕刻400，例如可以通過自由基化合物，可調地來提供高蝕刻的選擇比。這樣的蝕刻方式，能夠以原子級的精密度，以單層原子的方式一層一層剝落材料表面的原子。然而應理解到，本揭露並不以此限制流程230所使用的等向性蝕刻400製程。在一些實施方式中，其他能夠實現高的蝕刻選擇比的等向性蝕刻技術，亦包括在本揭露中。在一些實施方式中，高蝕刻選擇比的等向性蝕刻400包括中性、非離子的濕蝕刻(wet etching)方式。
在一些實施方式中，流程220與流程230分屬不同方向的蝕刻，故得分流使用不同機台設備，以增加方法200整體的速度，節約所需時間。舉例而言，在一些實施方式中，於流程220，可以在一第一機台於第一方向D1提供直接蝕刻，以同時移除底層320上光阻層360與硬遮罩層340；隨後，將底層320、硬遮罩層340與光阻層360從第一機台取出，並改將堆疊之底層320、硬遮罩層340與光阻層360的側面朝上放入另一第二機台，來進行流程230以執行等向性蝕刻製程。
經歷方法200的流程210至流程230，如第7圖所示，圖案化結構300形成於底層320上。在本實施方式中，圖案化結構300包括硬遮罩層340以及光阻層360。光阻層360於第一方向D1上堆疊於硬遮罩層340上。硬遮罩層340在第二方向D2的寬度W3小於光阻層360在第二方向D2上的寬度W4，使得光阻層360在第一方向D1上完全覆蓋硬遮罩層340。如第7圖所示，底層320在第二方向D2的寬度大於光阻層360在第二方向D2的寬度W4。
在通過光阻層360在第一方向D1上完全覆蓋硬遮罩層340的情況下，在一些實施方式中，也可以計畫使用具高厚度的硬遮罩層340。
如第7圖所示，圖案化結構300的光阻層360在第一方向D1上具有均等的厚度T4。在一些實施方式中，光阻層360至少在覆蓋硬遮罩層340的中心部分具有均勻的厚度。
在一些實施方式中，底層320例如是半導體材料的層，能夠通過減少尺寸的硬遮罩層340來執行圖案化來形成半導體結構或元件，形成的半導體結構或元件能夠具有符合設計的關鍵尺寸。在一些實施方式中，通過硬遮罩層340來執行圖案化形成的半導體結構，例如是導線或互聯結構的圖案化。在一些實施方式中，圖案化結構300能夠應用於多層掩模(multi layer reticle,MLR)之導線或互聯結構的圖案化製程，使形成的導線或互聯結構的線寬能夠合適且精確地按設計縮小，整體的關鍵尺寸能夠縮小。
在一些實施方式中，底層320可以是光阻材料，以作為光阻層360的延伸層，通過硬遮罩層340圖案化後作為後續更進一步的光阻。
綜上所述，本揭露提供一種用於圖案化的圖案化結構，以及圖案化結構的製造方法。通過於堆疊之硬遮罩層與光阻層的側面執行高蝕刻選擇比的等向性蝕刻，即可確保在不破壞光阻層厚度與形狀的基礎下，縮短硬遮罩層的尺寸，從而有利於減少後續形成之結構或元件的關鍵尺寸，或是有利於後續形成光阻材料的延伸層。
雖然本揭露已以實施方式揭露如上，然其並非用以限定本揭露，任何本領域具通常知識者，在不脫離本揭露之精神和範圍內，當可作各種之更動與潤飾，因此本揭露之保護範圍當視後附之申請專利範圍所界定者為準。
100:圖案化結構
120:底層
140:硬遮罩層
160:光阻層
165:有效光阻區域
200:方法
210~230:流程
300:圖案化結構
320:底層
340:硬遮罩層
360:光阻層
400:等向性蝕刻
D1:方向
D2:方向
T1:厚度
T2:厚度
T3:厚度
T4:厚度
W1:寬度
W2:寬度
W3:寬度
W4:寬度
本揭露的優點與圖式，應由接下來列舉的實施方式，並參考附圖，以獲得更好的理解。這些圖式的說明僅僅是列舉的實施方式，因此不該認為是限制了個別實施方式，或是限制了發明申請專利範圍的範圍。
第1圖至第3圖根據本揭露之一實施方式繪示製造用於圖案化之結構的方法中不同流程的剖面示意圖；
第4圖根據本揭露之一實施方式繪示一製造圖案化結構的方法的一流程圖；以及
第5圖至第7圖根據本揭露之一實施方式繪示製造圖案化結構的方法中不同流程的剖面示意圖。
200:方法
210~230:流程
Claims (10)
- 一種製造圖案化結構的方法，包括：於一第一方向上依序堆疊形成一硬遮罩層與一光阻層於一底層上，其中該光阻層形成於該硬遮罩層上，該硬遮罩層之一底面接觸該底層；以及於垂直該第一方向的一第二方向上對該硬遮罩層與該光阻層執行一等向性蝕刻製程，使得該硬遮罩層在該第二方向上的一寬度小於該光阻層在該第二方向上的一寬度，其中在該等向性蝕刻製程結束後，該底層在該第二方向上的一寬度大於該光阻層在該第二方向上的該寬度。
- 如請求項1所述之方法，其中該光阻層的一材料相同於該底層的一材料。
- 如請求項1所述之方法，進一步包括：通過該光阻層圖案化該硬遮罩層。
- 如請求項3所述之方法，其中該底層為一半導體材料層，在執行該等向性蝕刻製程後，通過被圖案化之該硬遮罩層的一圖案來圖案化該半導體材料層。
- 如請求項1所述之方法，其中在執行該等向性蝕刻製程前，於該第一方向蝕刻該光阻層與該硬遮罩層，以同時減少該光阻層在該第二方向上的該寬度以及該硬遮 罩層在該第二方向上的該寬度。
- 如請求項1所述之方法，其中該等向性蝕刻製程使用自由基化合物。
- 如請求項1所述之方法，其中在執行該等向性蝕刻製程後，該光阻層在該第一方向上完全覆蓋該硬遮罩層。
- 如請求項1所述之方法，其中在執行該等向性蝕刻製程後，該光阻層在該第一方向上具有均等的厚度。
- 一種圖案化結構，包括：一底層；一硬遮罩層，於一第一方向上堆疊於該底層上，其中該硬遮罩層之一底面接觸該底層；以及一光阻層，於該第一方向上堆疊於該硬遮罩層上，其中該硬遮罩層在一第二方向的一寬度小於該光阻層在該第二方向上的一寬度，該第二方向垂直於該第一方向，該光阻層在該第一方向上完全覆蓋該硬遮罩層，該底層在該第二方向上的一寬度大於該光阻層在該第二方向上的該寬度。
- 如請求項9所述之圖案化結構，其中該光阻 層在該第一方向上具有均等的厚度。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110118557A TWI833084B (zh) | 2021-05-21 | 2021-05-21 | 圖案化結構及其製造方法 |
| CN202110766182.3A CN115376895A (zh) | 2021-05-21 | 2021-07-07 | 图案化结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW110118557A TWI833084B (zh) | 2021-05-21 | 2021-05-21 | 圖案化結構及其製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW202246890A TW202246890A (zh) | 2022-12-01 |
| TWI833084B true TWI833084B (zh) | 2024-02-21 |
Family
ID=84060762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW110118557A TWI833084B (zh) | 2021-05-21 | 2021-05-21 | 圖案化結構及其製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| CN (1) | CN115376895A (zh) |
| TW (1) | TWI833084B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006113492A2 (en) * | 2005-04-14 | 2006-10-26 | President And Fellows Of Harvard College | Adjustable solubility in sacrificial layers for microfabrication |
| US7226866B2 (en) * | 2004-05-28 | 2007-06-05 | Fujitsu Limited | Etching method for making a reticle |
| TWI648591B (zh) * | 2015-09-03 | 2019-01-21 | 日商信越化學工業股份有限公司 | 空白光罩 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6482726B1 (en) * | 2000-10-17 | 2002-11-19 | Advanced Micro Devices, Inc. | Control trimming of hard mask for sub-100 nanometer transistor gate |
| US10475700B2 (en) * | 2017-08-31 | 2019-11-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Etching to reduce line wiggling |
| US10229850B1 (en) * | 2018-01-02 | 2019-03-12 | Globalfoundries Inc. | Cut-first approach with self-alignment during line patterning |
-
2021
- 2021-05-21 TW TW110118557A patent/TWI833084B/zh active
- 2021-07-07 CN CN202110766182.3A patent/CN115376895A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7226866B2 (en) * | 2004-05-28 | 2007-06-05 | Fujitsu Limited | Etching method for making a reticle |
| WO2006113492A2 (en) * | 2005-04-14 | 2006-10-26 | President And Fellows Of Harvard College | Adjustable solubility in sacrificial layers for microfabrication |
| TWI648591B (zh) * | 2015-09-03 | 2019-01-21 | 日商信越化學工業股份有限公司 | 空白光罩 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW202246890A (zh) | 2022-12-01 |
| CN115376895A (zh) | 2022-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI389202B (zh) | 半導體裝置之製造方法、半導體裝置之製造裝置、控制程式及程式記憶媒體 | |
| US8048813B2 (en) | Method of reducing delamination in the fabrication of small-pitch devices | |
| EP1387395B1 (en) | Method for manufacturing semiconductor integrated circuit structures | |
| KR20020061480A (ko) | 미세 패턴의 형성 방법, 반도체 장치의 제조 방법 및반도체 장치 | |
| CN102208330A (zh) | 形成精细图案的方法 | |
| TWI567785B (zh) | 半導體裝置圖案化結構之製作方法 | |
| TWI833084B (zh) | 圖案化結構及其製造方法 | |
| CN112864094A (zh) | 半导体结构及其形成方法 | |
| CN108257910B (zh) | 浅沟槽隔离沟槽的制作方法 | |
| US20150140796A1 (en) | Formation of contact/via hole with self-alignment | |
| JP2009032872A (ja) | 半導体装置の製造方法 | |
| KR20070113604A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| KR100875653B1 (ko) | 반도체 소자의 미세 패턴 형성 방법 | |
| US8692296B2 (en) | Semiconductor devices and manufacturing methods thereof | |
| TWI704647B (zh) | 積體電路及其製程 | |
| CN114496741B (zh) | 半导体结构的形成方法 | |
| KR100602094B1 (ko) | 반도체 소자의 트렌치 형성 방법 | |
| TWI532096B (zh) | 於基底中形成狹縫的製程 | |
| KR100481557B1 (ko) | 더블 질화막 식각을 이용한 내로우 에스티아이 형성방법 | |
| TWI518743B (zh) | 半導體裝置圖案化結構之製作方法 | |
| KR20220062828A (ko) | 하드마스크 제조 방법 및 이를 이용한 반도체 소자 제조 방법 | |
| KR100255164B1 (ko) | 반도체 소자의 폴리실리콘/옥사이드 식각방법 | |
| KR100617044B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| KR100691102B1 (ko) | 반도체 소자의 활성 영역 형성 방법 | |
| TW201417140A (zh) | 形成圖案的方法 |