JPH10340905A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH10340905A JPH10340905A JP15210797A JP15210797A JPH10340905A JP H10340905 A JPH10340905 A JP H10340905A JP 15210797 A JP15210797 A JP 15210797A JP 15210797 A JP15210797 A JP 15210797A JP H10340905 A JPH10340905 A JP H10340905A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- interlayer insulating
- forming
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】
【課題】 多結晶シリコン膜により低抵抗な電極および
配線層を形成すると共に、電極および配線層上に成膜す
る層間絶縁膜の絶縁不良および剥がれを防止して、層間
絶縁膜の成膜状態を良好にすることができる半導体装置
の製造方法を提供する。 【解決手段】熱処理により過剰な不純物がタングステン
シリコン膜１５の表面に拡散し、自然酸化膜１７中に取
り込まれて、自然酸化膜１７の一部が変質して砒素シリ
ケードガラス（ＡｓＳＧ）膜１７ａが形成される。沸酸
系溶剤１８により自然酸化膜１７を洗浄して砒素シリケ
ードガラス膜１７ａを除去する。砒素シリケードガラス
膜１７ａを除去した後、ＣＶＤ法によりＴＥＯＳ ＣＶ
Ｄ膜からなる膜厚１２０ｎｍの層間絶縁膜１９を形成す
ることにより、タングステンシリコン膜１５と層間絶縁
膜１９との密着性が低下することなく、層間絶縁膜１９
の剥がれおよび絶縁不良が防止される。
配線層を形成すると共に、電極および配線層上に成膜す
る層間絶縁膜の絶縁不良および剥がれを防止して、層間
絶縁膜の成膜状態を良好にすることができる半導体装置
の製造方法を提供する。 【解決手段】熱処理により過剰な不純物がタングステン
シリコン膜１５の表面に拡散し、自然酸化膜１７中に取
り込まれて、自然酸化膜１７の一部が変質して砒素シリ
ケードガラス（ＡｓＳＧ）膜１７ａが形成される。沸酸
系溶剤１８により自然酸化膜１７を洗浄して砒素シリケ
ードガラス膜１７ａを除去する。砒素シリケードガラス
膜１７ａを除去した後、ＣＶＤ法によりＴＥＯＳ ＣＶ
Ｄ膜からなる膜厚１２０ｎｍの層間絶縁膜１９を形成す
ることにより、タングステンシリコン膜１５と層間絶縁
膜１９との密着性が低下することなく、層間絶縁膜１９
の剥がれおよび絶縁不良が防止される。
Description
【０００１】
【発明の属する技術分野】本発明は、高度に微細化、高
集積化したメモリ素子や論理演算素子等の電極および配
線層の形成工程を改良した半導体装置の製造方法に係
り、特に、多結晶シリコン膜中に不純物を導入すると共
にその上に金属とシリコンの化合膜を設けて形成される
電極および配線層上の層間絶縁膜の成膜状態を良好にす
ることができる半導体装置の製造方法に関する。
集積化したメモリ素子や論理演算素子等の電極および配
線層の形成工程を改良した半導体装置の製造方法に係
り、特に、多結晶シリコン膜中に不純物を導入すると共
にその上に金属とシリコンの化合膜を設けて形成される
電極および配線層上の層間絶縁膜の成膜状態を良好にす
ることができる半導体装置の製造方法に関する。
【０００２】
【従来の技術】近年、所謂半導体製造におけるスケーリ
ング法則に従ってメモリ素子や論理演算素子等の半導体
集積回路が微細化および高集積化されるに伴い、高速化
並びに電極および配線層の微細化も益々進行している。
この電極および配線層としては多結晶シリコン膜に不純
物を導入して低抵抗としたものが多用されているが、従
来、その注入量は１Ｅ１５ａｔｍｓ／ｃｍ2 程度の低濃
度のものであった。しかし、昨今では高速化の要求を実
現するために、１Ｅ１６ａｔｍｓ／ｃｍ2 程度の高濃度
の不純物を注入するようになってきた。
ング法則に従ってメモリ素子や論理演算素子等の半導体
集積回路が微細化および高集積化されるに伴い、高速化
並びに電極および配線層の微細化も益々進行している。
この電極および配線層としては多結晶シリコン膜に不純
物を導入して低抵抗としたものが多用されているが、従
来、その注入量は１Ｅ１５ａｔｍｓ／ｃｍ2 程度の低濃
度のものであった。しかし、昨今では高速化の要求を実
現するために、１Ｅ１６ａｔｍｓ／ｃｍ2 程度の高濃度
の不純物を注入するようになってきた。
【０００３】ここで、図５および図６を参照して、従来
の半導体装置の電極および配線層の形成方法を説明す
る。まず、図５（ａ）に示したようにシリコン基板１１
１上に絶縁膜１１２を形成して、この絶縁膜１１２上に
例えば熱ＣＶＤ（Chemical Vapor Deposition ；化学的
気相成長）法により電極および配線層のための多結晶シ
リコン膜１１３を形成する。続いて、電極および配線層
の抵抗を下げるために、高濃度（例えば１Ｅ１６ａｔｍ
ｓ／ｃｍ2 程度）の不純物イオン１１４を多結晶シリコ
ン膜１１３内に注入する。不純物イオン１１４を注入し
た後、図５（ｂ）に示したように、多結晶シリコン膜１
１３上に例えば熱ＣＶＤ法によりタングステンシリコン
（ＷＳｉ）膜１１５を形成する。その後、図５（ｃ）に
示したように、フォトリソグラフィ技術を用いてゲート
電極および配線層のパターンを有するレジスト膜１１６
を形成する。このレジスト膜１１６をマスクとして、図
６（ａ）に示したように、塩素系反応ガスにより多結晶
シリコン膜１１３およびタングステンシリコン膜１１５
のエッチングを順次行って、パターンに従った電極およ
び配線層を形成する。その後、図６（ｂ）に示したよう
に、タングステンシリコン膜１１５および絶縁膜１１２
上に例えば熱ＣＶＤ法により酸化膜（ＳｉＯ2）等の層
間絶縁膜１１７を形成する。層間絶縁膜１１７を形成し
た後、半導体特性を決定するための熱処理、例えば窒素
（Ｎ2 ）ガスを用いて８００〜９５０℃の熱処理を行
う。このようにして高濃度の不純物イオンを導入するこ
とにより、低抵抗の電極および配線層を形成することが
できる。
の半導体装置の電極および配線層の形成方法を説明す
る。まず、図５（ａ）に示したようにシリコン基板１１
１上に絶縁膜１１２を形成して、この絶縁膜１１２上に
例えば熱ＣＶＤ（Chemical Vapor Deposition ；化学的
気相成長）法により電極および配線層のための多結晶シ
リコン膜１１３を形成する。続いて、電極および配線層
の抵抗を下げるために、高濃度（例えば１Ｅ１６ａｔｍ
ｓ／ｃｍ2 程度）の不純物イオン１１４を多結晶シリコ
ン膜１１３内に注入する。不純物イオン１１４を注入し
た後、図５（ｂ）に示したように、多結晶シリコン膜１
１３上に例えば熱ＣＶＤ法によりタングステンシリコン
（ＷＳｉ）膜１１５を形成する。その後、図５（ｃ）に
示したように、フォトリソグラフィ技術を用いてゲート
電極および配線層のパターンを有するレジスト膜１１６
を形成する。このレジスト膜１１６をマスクとして、図
６（ａ）に示したように、塩素系反応ガスにより多結晶
シリコン膜１１３およびタングステンシリコン膜１１５
のエッチングを順次行って、パターンに従った電極およ
び配線層を形成する。その後、図６（ｂ）に示したよう
に、タングステンシリコン膜１１５および絶縁膜１１２
上に例えば熱ＣＶＤ法により酸化膜（ＳｉＯ2）等の層
間絶縁膜１１７を形成する。層間絶縁膜１１７を形成し
た後、半導体特性を決定するための熱処理、例えば窒素
（Ｎ2 ）ガスを用いて８００〜９５０℃の熱処理を行
う。このようにして高濃度の不純物イオンを導入するこ
とにより、低抵抗の電極および配線層を形成することが
できる。
【０００４】
【発明が解決しようとする課題】しかしながら、上述の
ような従来の方法では、電極および配線層の低抵抗化を
図るために高濃度に注入された不純物イオン１１４は、
半導体特性を決定するための熱処理によりタングステン
シリコン膜１１５および層間絶縁膜１１７の界面まで移
動する。タングステンシリコン膜１１５の表面には、図
７に示したように、タングステンシリコンと大気中の酸
素および水が反応して自然酸化膜１１８が形成されてい
る。このタングステンシリコン膜１１５上の自然酸化膜
１１８中に不純物イオン１１４が取り込まれて自然酸化
膜１１８が変質する。この自然酸化膜１１８の変質によ
りタングステンシリコン膜１１５と層間絶縁膜１１７の
密着性が低下するため、層間絶縁膜１１７の絶縁不良お
よび層間絶縁膜１１７の剥がれが発生するという問題が
あった。
ような従来の方法では、電極および配線層の低抵抗化を
図るために高濃度に注入された不純物イオン１１４は、
半導体特性を決定するための熱処理によりタングステン
シリコン膜１１５および層間絶縁膜１１７の界面まで移
動する。タングステンシリコン膜１１５の表面には、図
７に示したように、タングステンシリコンと大気中の酸
素および水が反応して自然酸化膜１１８が形成されてい
る。このタングステンシリコン膜１１５上の自然酸化膜
１１８中に不純物イオン１１４が取り込まれて自然酸化
膜１１８が変質する。この自然酸化膜１１８の変質によ
りタングステンシリコン膜１１５と層間絶縁膜１１７の
密着性が低下するため、層間絶縁膜１１７の絶縁不良お
よび層間絶縁膜１１７の剥がれが発生するという問題が
あった。
【０００５】本発明はかかる問題点に鑑みてなされたも
ので、その目的は、多結晶シリコン膜により低抵抗な電
極および配線層を形成すると共に、電極および配線層上
に成膜する層間絶縁膜の絶縁不良および剥がれを防止し
て、層間絶縁膜の成膜状態を良好にすることができる半
導体装置の製造方法を提供することにある。
ので、その目的は、多結晶シリコン膜により低抵抗な電
極および配線層を形成すると共に、電極および配線層上
に成膜する層間絶縁膜の絶縁不良および剥がれを防止し
て、層間絶縁膜の成膜状態を良好にすることができる半
導体装置の製造方法を提供することにある。
【０００６】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、基板上に第１の絶縁膜を形成した後、こ
の第１の絶縁膜上に多結晶シリコン膜を形成する工程
と、多結晶シリコン膜に対して不純物を導入する工程
と、多結晶シリコン膜上に金属とシリコンの化合膜を形
成する工程と、多結晶シリコン膜および金属とシリコン
の化合膜を電極および配線形状にそれぞれ加工する工程
と、熱処理を施して多結晶シリコン膜中の不純物を拡散
させる工程と、金属とシリコンの化合膜の表面に形成さ
れた自然酸化膜の少なくとも変質部分を除去する工程
と、基板および金属とシリコンの化合膜上に第２の絶縁
膜を形成する工程とを含むものである。
の製造方法は、基板上に第１の絶縁膜を形成した後、こ
の第１の絶縁膜上に多結晶シリコン膜を形成する工程
と、多結晶シリコン膜に対して不純物を導入する工程
と、多結晶シリコン膜上に金属とシリコンの化合膜を形
成する工程と、多結晶シリコン膜および金属とシリコン
の化合膜を電極および配線形状にそれぞれ加工する工程
と、熱処理を施して多結晶シリコン膜中の不純物を拡散
させる工程と、金属とシリコンの化合膜の表面に形成さ
れた自然酸化膜の少なくとも変質部分を除去する工程
と、基板および金属とシリコンの化合膜上に第２の絶縁
膜を形成する工程とを含むものである。
【０００７】本発明による半導体装置の製造方法では、
多結晶シリコン膜および金属とシリコンの化合膜を電極
および配線形状にそれぞれ加工したのち、熱処理を施す
と、多結晶シリコン膜に導入された不純物が拡散して金
属とシリコンの化合膜の表面上に形成された自然酸化膜
に取り込まれて、自然酸化膜の一部が変質する。この自
然酸化膜の変質部分が洗浄等により除去されたのち、第
２の絶縁膜が形成される。
多結晶シリコン膜および金属とシリコンの化合膜を電極
および配線形状にそれぞれ加工したのち、熱処理を施す
と、多結晶シリコン膜に導入された不純物が拡散して金
属とシリコンの化合膜の表面上に形成された自然酸化膜
に取り込まれて、自然酸化膜の一部が変質する。この自
然酸化膜の変質部分が洗浄等により除去されたのち、第
２の絶縁膜が形成される。
【０００８】
【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。
て図面を参照して詳細に説明する。
【０００９】図１ないし図３は本発明の一実施の形態に
係る電極および配線層の形成方法を工程順に表すもので
ある。まず、図１（ａ）に示したように、基板、例えば
シリコン基板１１上に、例えばＣＶＤ法により膜厚４０
０ｎｍのＴＥＯＳ（Tetra Ethyl Ortho silicate）ＣＶ
Ｄ膜からなる第１の絶縁膜としての絶縁膜（ＳｉＯ2）
１２を形成する。続いて、例えば熱ＣＶＤ法により絶縁
膜（ＳｉＯ2 ）１２上に配線層のための例えば膜厚５５
ｎｍの多結晶シリコン膜１３を形成する。次いで、この
多結晶シリコン膜１３に対して高濃度の不純物イオン１
４の注入を行う。このときのイオン注入の条件は例えば
次のように設定する。 イオン種：砒素イオン（ＡＳ+ ） エネルギー：７０ＫｅＶ イオン注入量：１Ｅ１６ａｔｍｓ／ｃｍ2
係る電極および配線層の形成方法を工程順に表すもので
ある。まず、図１（ａ）に示したように、基板、例えば
シリコン基板１１上に、例えばＣＶＤ法により膜厚４０
０ｎｍのＴＥＯＳ（Tetra Ethyl Ortho silicate）ＣＶ
Ｄ膜からなる第１の絶縁膜としての絶縁膜（ＳｉＯ2）
１２を形成する。続いて、例えば熱ＣＶＤ法により絶縁
膜（ＳｉＯ2 ）１２上に配線層のための例えば膜厚５５
ｎｍの多結晶シリコン膜１３を形成する。次いで、この
多結晶シリコン膜１３に対して高濃度の不純物イオン１
４の注入を行う。このときのイオン注入の条件は例えば
次のように設定する。 イオン種：砒素イオン（ＡＳ+ ） エネルギー：７０ＫｅＶ イオン注入量：１Ｅ１６ａｔｍｓ／ｃｍ2
【００１０】次に、図１（ｂ）に示したように、例えば
熱ＣＶＤ法により膜厚７０ｎｍのタングステンシリコン
（ＷＳｉ）膜１５を形成する。このときの熱ＣＶＤの条
件は例えば次のように設定する。 温度：３６０℃ ガス：ＷＦ6 ／ＳｉＨ4 ＝１０／４５０ｓｃｃｍ 容器内圧力：４６．７Ｐａ
熱ＣＶＤ法により膜厚７０ｎｍのタングステンシリコン
（ＷＳｉ）膜１５を形成する。このときの熱ＣＶＤの条
件は例えば次のように設定する。 温度：３６０℃ ガス：ＷＦ6 ／ＳｉＨ4 ＝１０／４５０ｓｃｃｍ 容器内圧力：４６．７Ｐａ
【００１１】次に、図１（ｃ）に示したように、フォト
リソグラフィ技術を用いて配線パターンを有するレジス
ト膜１６を形成する。このレジスト膜１６をマスクとし
て、図２（ａ）に示したように、塩素系反応ガス（ＳＦ
6 ＝６sccm；ＣＨ4 Ｆ2 ＝２３sccm；Ｃｌ2 ＝８０scc
m）を用いたエッチングを行い、タングステンシリコン
膜１５および多結晶シリコン膜１３を順次選択的に除去
する。その後、レジスト膜１６を除去する。このとき、
タングステンシリコン膜１５は大気中の水分および酸素
（Ｏ2 ）と反応し、図２（ｂ）に示したように、タング
ステンシリコン膜１５の表面上には膜厚１．０ｎｍ程度
の自然酸化膜（ＳｉＯ2 ）１７が生成される。
リソグラフィ技術を用いて配線パターンを有するレジス
ト膜１６を形成する。このレジスト膜１６をマスクとし
て、図２（ａ）に示したように、塩素系反応ガス（ＳＦ
6 ＝６sccm；ＣＨ4 Ｆ2 ＝２３sccm；Ｃｌ2 ＝８０scc
m）を用いたエッチングを行い、タングステンシリコン
膜１５および多結晶シリコン膜１３を順次選択的に除去
する。その後、レジスト膜１６を除去する。このとき、
タングステンシリコン膜１５は大気中の水分および酸素
（Ｏ2 ）と反応し、図２（ｂ）に示したように、タング
ステンシリコン膜１５の表面上には膜厚１．０ｎｍ程度
の自然酸化膜（ＳｉＯ2 ）１７が生成される。
【００１２】次に、イオン注入により導入された多結晶
シリコン膜１３中の過剰な不純物（ＡＳ+ ）を外方拡散
させると共に自然酸化膜１７を膜厚２．５〜３．０ｎｍ
まで成長させるために熱処理、例えば拡散炉でのアニー
ルを施す。このときの熱処理の条件は、例えば窒素（Ｎ
2 ）雰囲気中において、図４に示したように、処理開始
時の処理温度は７００℃として、温度上昇時には温度変
化率を５℃／分として８００℃に到達したら、その後８
００℃で１０分間加熱する。その後、温度変化率を３℃
／分として７００℃まで温度を下降させる。
シリコン膜１３中の過剰な不純物（ＡＳ+ ）を外方拡散
させると共に自然酸化膜１７を膜厚２．５〜３．０ｎｍ
まで成長させるために熱処理、例えば拡散炉でのアニー
ルを施す。このときの熱処理の条件は、例えば窒素（Ｎ
2 ）雰囲気中において、図４に示したように、処理開始
時の処理温度は７００℃として、温度上昇時には温度変
化率を５℃／分として８００℃に到達したら、その後８
００℃で１０分間加熱する。その後、温度変化率を３℃
／分として７００℃まで温度を下降させる。
【００１３】この熱処理により過剰な不純物（ＡＳ+ ）
がタングステンシリコン膜１５の表面に拡散し、自然酸
化膜１７中に取り込まれる。その結果、自然酸化膜１７
の一部が変質して砒素シリケードガラス（ＡｓＳＧ）膜
１７ａが形成される。そこで、図２（ｃ）に示したよう
に、沸酸系溶剤１８により自然酸化膜１７を洗浄して砒
素シリケードガラス膜１７ａを除去する。このときの洗
浄処理の条件は例えば次のように設定する。 装置：酸洗浄装置 薬液：フッ化水素（ＨＦ）：水（Ｈ2 Ｏ）＝１：４００ 洗浄時間：９０秒 除去膜厚：１ｎｍ（熱酸化膜換算）
がタングステンシリコン膜１５の表面に拡散し、自然酸
化膜１７中に取り込まれる。その結果、自然酸化膜１７
の一部が変質して砒素シリケードガラス（ＡｓＳＧ）膜
１７ａが形成される。そこで、図２（ｃ）に示したよう
に、沸酸系溶剤１８により自然酸化膜１７を洗浄して砒
素シリケードガラス膜１７ａを除去する。このときの洗
浄処理の条件は例えば次のように設定する。 装置：酸洗浄装置 薬液：フッ化水素（ＨＦ）：水（Ｈ2 Ｏ）＝１：４００ 洗浄時間：９０秒 除去膜厚：１ｎｍ（熱酸化膜換算）
【００１４】次に、図３に示したように、第２の絶縁膜
として、例えばＣＶＤ法によりＴＥＯＳＣＶＤ膜からな
る膜厚１２０ｎｍの層間絶縁膜１９を形成する。この層
間絶縁膜１９を形成した後、半導体特性を決定するため
の熱処理、例えば窒素（Ｎ2）ガスを用いた例えば９０
０℃の拡散炉でのアニールを１０分間行う。
として、例えばＣＶＤ法によりＴＥＯＳＣＶＤ膜からな
る膜厚１２０ｎｍの層間絶縁膜１９を形成する。この層
間絶縁膜１９を形成した後、半導体特性を決定するため
の熱処理、例えば窒素（Ｎ2）ガスを用いた例えば９０
０℃の拡散炉でのアニールを１０分間行う。
【００１５】このように本実施の形態では、高濃度に注
入された不純物イオン（Ａｓ+ ）１４を外方拡散させる
ための熱処理を施すことにより自然酸化膜１７に取り込
まれて形成された砒素シリケードガラス膜１７ａを、沸
酸系溶剤１８で洗浄して除去している。従って、層間絶
縁膜１９とタングステンシリコン膜１５との密着性が低
下しないため、層間絶縁膜１９がタングステンシリコン
膜１５から剥がれることがなくなり、層間絶縁膜１９の
絶縁不良を防止することができる。従って、高濃度の不
純物導入によるゲート電極および配線層の低抵抗化を図
ると共に、安定した層間絶縁膜１９を形成することがで
きる。
入された不純物イオン（Ａｓ+ ）１４を外方拡散させる
ための熱処理を施すことにより自然酸化膜１７に取り込
まれて形成された砒素シリケードガラス膜１７ａを、沸
酸系溶剤１８で洗浄して除去している。従って、層間絶
縁膜１９とタングステンシリコン膜１５との密着性が低
下しないため、層間絶縁膜１９がタングステンシリコン
膜１５から剥がれることがなくなり、層間絶縁膜１９の
絶縁不良を防止することができる。従って、高濃度の不
純物導入によるゲート電極および配線層の低抵抗化を図
ると共に、安定した層間絶縁膜１９を形成することがで
きる。
【００１６】以上、実施の形態を挙げて本発明を説明し
たが、本発明は上記実施の形態に限定するものではな
く、その均等の範囲で種々変形可能である。例えば、不
純物を外方拡散するための熱処理の温度は８００℃とし
たが、７５０〜８５０℃の範囲内であればよく、高温で
長時間の熱処理ほど効果的である。また、熱処理のガス
には窒素ガスを用いたが、自然酸化膜上にさらに酸化膜
を形成できる酸化性のガスを用いるようにしてもよい。
また、自然酸化膜１７を洗浄する際に、自然酸化膜１７
の除去膜厚を１ｎｍとしたが、砒素シリケードガラス膜
１７ａを除去できればよいので自然酸化膜１７の除去量
は微量でよい。更に、薬液条件および処理時間は半導体
特性が変動しない範囲で適宜選択可能である。また、上
記実施の形態においては、金属とシリコンの化合膜とし
てタングステンシリコン膜を用いて説明したが、金属と
してはタングステン以外のチタン（Ｔｉ）等の高融点金
属を用いる場合にも適用できるものである。
たが、本発明は上記実施の形態に限定するものではな
く、その均等の範囲で種々変形可能である。例えば、不
純物を外方拡散するための熱処理の温度は８００℃とし
たが、７５０〜８５０℃の範囲内であればよく、高温で
長時間の熱処理ほど効果的である。また、熱処理のガス
には窒素ガスを用いたが、自然酸化膜上にさらに酸化膜
を形成できる酸化性のガスを用いるようにしてもよい。
また、自然酸化膜１７を洗浄する際に、自然酸化膜１７
の除去膜厚を１ｎｍとしたが、砒素シリケードガラス膜
１７ａを除去できればよいので自然酸化膜１７の除去量
は微量でよい。更に、薬液条件および処理時間は半導体
特性が変動しない範囲で適宜選択可能である。また、上
記実施の形態においては、金属とシリコンの化合膜とし
てタングステンシリコン膜を用いて説明したが、金属と
してはタングステン以外のチタン（Ｔｉ）等の高融点金
属を用いる場合にも適用できるものである。
【００１７】
【発明の効果】以上説明したように本発明の半導体装置
の製造方法によれば、不純物拡散のための熱処理により
金属とシリコンの化合膜の表面上に形成された自然酸化
膜の変質部分を洗浄したあとに第２の絶縁膜を形成する
ようにしたので、第２の絶縁膜と、金属とシリコンの化
合膜との密着性が低下することがなくなり、第２の絶縁
膜の剥がれおよび絶縁不良を防止することができる。従
って、高濃度の不純物導入による低抵抗な電極および配
線層を形成することができると共に、第２の絶縁膜の成
膜状態を安定させることが可能となり、製品の歩留まり
率の向上を図れるという効果を奏する。
の製造方法によれば、不純物拡散のための熱処理により
金属とシリコンの化合膜の表面上に形成された自然酸化
膜の変質部分を洗浄したあとに第２の絶縁膜を形成する
ようにしたので、第２の絶縁膜と、金属とシリコンの化
合膜との密着性が低下することがなくなり、第２の絶縁
膜の剥がれおよび絶縁不良を防止することができる。従
って、高濃度の不純物導入による低抵抗な電極および配
線層を形成することができると共に、第２の絶縁膜の成
膜状態を安定させることが可能となり、製品の歩留まり
率の向上を図れるという効果を奏する。
【図面の簡単な説明】
【図１】本発明の一実施の形態に係る電極および配線層
の形成方法を工程ごとに表す断面図である。
の形成方法を工程ごとに表す断面図である。
【図２】図１に続く工程を表すための断面図である。
【図３】図２に続く工程を表すための断面図である。
【図４】熱処理を施す際の温度変化を表す図である。
【図５】従来の電極および配線層の形成方法を工程ごと
に表す断面図である。
に表す断面図である。
【図６】図５に続く工程を表すための断面図である。
【図７】従来の電極および配線層の形成工程における自
然酸化膜の形成状況を説明するための断面図である。
然酸化膜の形成状況を説明するための断面図である。
１１…シリコン基板、１２…絶縁膜（第１の絶縁膜）、
１３…多結晶シリコン膜、１４…不純物イオン、１５…
タングステンシリコン膜、１６…レジスト膜、１７…自
然酸化膜、１７ａ…砒素シリケードガラス膜（変質部
分）、１８…沸酸系溶剤、１９…層間絶縁膜（第２の絶
縁膜）
１３…多結晶シリコン膜、１４…不純物イオン、１５…
タングステンシリコン膜、１６…レジスト膜、１７…自
然酸化膜、１７ａ…砒素シリケードガラス膜（変質部
分）、１８…沸酸系溶剤、１９…層間絶縁膜（第２の絶
縁膜）
Claims (2)
- 【請求項１】 基板上に第１の絶縁膜を形成した後、こ
の第１の絶縁膜上に多結晶シリコン膜を形成する工程
と、 前記多結晶シリコン膜に対して不純物を導入する工程
と、 前記多結晶シリコン膜上に金属とシリコンの化合膜を形
成する工程と、 前記多結晶シリコン膜および前記金属とシリコンの化合
膜を電極および配線形状にそれぞれ加工する工程と、 熱処理を施して前記多結晶シリコン膜中の不純物を拡散
させる工程と、 前記金属とシリコンの化合膜の表面に形成された自然酸
化膜の少なくとも変質部分を除去する工程と、 前記基板および前記金属とシリコンの化合膜上に第２の
絶縁膜を形成する工程とを含むことを特徴とする半導体
装置の製造方法。 - 【請求項２】 前記自然酸化膜の変質部分を沸酸系溶剤
で洗浄することにより除去することを特徴とする請求項
１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15210797A JP3632198B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15210797A JP3632198B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340905A true JPH10340905A (ja) | 1998-12-22 |
| JP3632198B2 JP3632198B2 (ja) | 2005-03-23 |
Family
ID=15533213
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15210797A Expired - Fee Related JP3632198B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3632198B2 (ja) |
-
1997
- 1997-06-10 JP JP15210797A patent/JP3632198B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3632198B2 (ja) | 2005-03-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4484392B2 (ja) | 半導体素子のゲート電極形成方法 | |
| KR100741442B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
| JP2978748B2 (ja) | 半導体装置の製造方法 | |
| JPH06314777A (ja) | 半導体デバイスの製造方法 | |
| WO1992016976A1 (en) | Improved method of fabricating antifuses in an integrated circuit device and resulting structure | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
| KR100281887B1 (ko) | 반도체장치의 제조방법 | |
| KR100290782B1 (ko) | 반도체 소자의 제조방법 | |
| JP3632198B2 (ja) | 半導体装置の製造方法 | |
| US6893980B1 (en) | Semiconductor device and manufacturing method therefor | |
| KR100357224B1 (ko) | 컨택 플러그 제조 방법 | |
| JPH10172922A (ja) | 半導体装置の製造方法 | |
| US6743690B2 (en) | Method of forming a metal-oxide semiconductor transistor | |
| JP4585205B2 (ja) | 半導体装置の製造方法 | |
| KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| KR100379333B1 (ko) | 티타늄 실리사이드막 제조방법 | |
| JPH08250717A (ja) | 半導体装置の製造方法 | |
| JPH0799178A (ja) | 半導体装置の製造方法 | |
| JPH06232155A (ja) | 半導体装置の製造方法 | |
| KR100419879B1 (ko) | 반도체 소자의 제조방법 | |
| JPH11176959A (ja) | 半導体装置の製造方法 | |
| KR100304688B1 (ko) | 반도체장치의제조방법 | |
| JPH0936360A (ja) | 半導体装置の製造方法 | |
| JPH07142424A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041021 Effective date: 20041021 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041129 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041212 |
|
| LAPS | Cancellation because of no payment of annual fees |