JP3632198B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3632198B2 JP3632198B2 JP15210797A JP15210797A JP3632198B2 JP 3632198 B2 JP3632198 B2 JP 3632198B2 JP 15210797 A JP15210797 A JP 15210797A JP 15210797 A JP15210797 A JP 15210797A JP 3632198 B2 JP3632198 B2 JP 3632198B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- silicon
- polycrystalline silicon
- natural oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、高度に微細化、高集積化したメモリ素子や論理演算素子等の電極および配線層の形成工程を改良した半導体装置の製造方法に係り、特に、多結晶シリコン膜中に不純物を導入すると共にその上に金属とシリコンの化合膜を設けて形成される電極および配線層上の層間絶縁膜の成膜状態を良好にすることができる半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、所謂半導体製造におけるスケーリング法則に従ってメモリ素子や論理演算素子等の半導体集積回路が微細化および高集積化されるに伴い、高速化並びに電極および配線層の微細化も益々進行している。この電極および配線層としては多結晶シリコン膜に不純物を導入して低抵抗としたものが多用されているが、従来、その注入量は1E15atms/cm2 程度の低濃度のものであった。しかし、昨今では高速化の要求を実現するために、1E16atms/cm2 程度の高濃度の不純物を注入するようになってきた。
【0003】
ここで、図5および図6を参照して、従来の半導体装置の電極および配線層の形成方法を説明する。まず、図5(a)に示したようにシリコン基板111上に絶縁膜112を形成して、この絶縁膜112上に例えば熱CVD(Chemical Vapor Deposition ;化学的気相成長)法により電極および配線層のための多結晶シリコン膜113を形成する。続いて、電極および配線層の抵抗を下げるために、高濃度(例えば1E16atms/cm2 程度)の不純物イオン114を多結晶シリコン膜113内に注入する。不純物イオン114を注入した後、図5(b)に示したように、多結晶シリコン膜113上に例えば熱CVD法によりタングステンシリコン(WSi)膜115を形成する。その後、図5(c)に示したように、フォトリソグラフィ技術を用いてゲート電極および配線層のパターンを有するレジスト膜116を形成する。このレジスト膜116をマスクとして、図6(a)に示したように、塩素系反応ガスにより多結晶シリコン膜113およびタングステンシリコン膜115のエッチングを順次行って、パターンに従った電極および配線層を形成する。その後、図6(b)に示したように、タングステンシリコン膜115および絶縁膜112上に例えば熱CVD法により酸化膜(SiO2 )等の層間絶縁膜117を形成する。層間絶縁膜117を形成した後、半導体特性を決定するための熱処理、例えば窒素(N2 )ガスを用いて800〜950℃の熱処理を行う。このようにして高濃度の不純物イオンを導入することにより、低抵抗の電極および配線層を形成することができる。
【0004】
【発明が解決しようとする課題】
しかしながら、上述のような従来の方法では、電極および配線層の低抵抗化を図るために高濃度に注入された不純物イオン114は、半導体特性を決定するための熱処理によりタングステンシリコン膜115および層間絶縁膜117の界面まで移動する。タングステンシリコン膜115の表面には、図7に示したように、タングステンシリコンと大気中の酸素および水が反応して自然酸化膜118が形成されている。このタングステンシリコン膜115上の自然酸化膜118中に不純物イオン114が取り込まれて自然酸化膜118が変質する。この自然酸化膜118の変質によりタングステンシリコン膜115と層間絶縁膜117の密着性が低下するため、層間絶縁膜117の絶縁不良および層間絶縁膜117の剥がれが発生するという問題があった。
【0005】
本発明はかかる問題点に鑑みてなされたもので、その目的は、多結晶シリコン膜により低抵抗な電極および配線層を形成すると共に、電極および配線層上に成膜する層間絶縁膜の絶縁不良および剥がれを防止して、層間絶縁膜の成膜状態を良好にすることができる半導体装置の製造方法を提供することにある。
【0006】
【課題を解決するための手段】
本発明に係る半導体装置の製造方法は、基板上に第1の絶縁膜を形成した後、この第1の絶縁膜上に多結晶シリコン膜を形成する工程と、多結晶シリコン膜に対して不純物を導入する工程と、多結晶シリコン膜上に金属とシリコンの化合膜を形成する工程と、多結晶シリコン膜および金属とシリコンの化合膜を電極および配線形状にそれぞれ加工する工程と、熱処理を施して多結晶シリコン膜中の不純物を外方拡散させる工程と、金属とシリコンの化合膜の表面に形成された自然酸化膜の少なくとも変質部分を除去する工程と、基板および金属とシリコンの化合膜上に第2の絶縁膜を形成する工程とを含むものである。
【0007】
本発明による半導体装置の製造方法では、多結晶シリコン膜および金属とシリコンの化合膜を電極および配線形状にそれぞれ加工したのち、熱処理を施すと、多結晶シリコン膜に導入された不純物が外方拡散して金属とシリコンの化合膜の表面上に形成された自然酸化膜に取り込まれて、自然酸化膜の一部が変質する。この自然酸化膜の変質部分が洗浄等により除去されたのち、第2の絶縁膜が形成される。
【0008】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0009】
図1ないし図3は本発明の一実施の形態に係る電極および配線層の形成方法を工程順に表すものである。まず、図1(a)に示したように、基板、例えばシリコン基板11上に、例えばCVD法により膜厚400nmのTEOS(Tetra Ethyl Ortho silicate)CVD膜からなる第1の絶縁膜としての絶縁膜(SiO2 )12を形成する。続いて、例えば熱CVD法により絶縁膜(SiO2 )12上に配線層のための例えば膜厚55nmの多結晶シリコン膜13を形成する。次いで、この多結晶シリコン膜13に対して高濃度の不純物イオン14の注入を行う。このときのイオン注入の条件は例えば次のように設定する。
イオン種:砒素イオン(AS+ )
エネルギー:70KeV
イオン注入量:1E16atms/cm2
【0010】
次に、図1(b)に示したように、例えば熱CVD法により膜厚70nmのタングステンシリコン(WSi)膜15を形成する。このときの熱CVDの条件は例えば次のように設定する。
温度:360℃
ガス:WF6 /SiH4 =10/450sccm
容器内圧力:46.7Pa
【0011】
次に、図1(c)に示したように、フォトリソグラフィ技術を用いて配線パターンを有するレジスト膜16を形成する。このレジスト膜16をマスクとして、図2(a)に示したように、塩素系反応ガス(SF6 =6sccm;CH4 F2 =23sccm;Cl2 =80sccm)を用いたエッチングを行い、タングステンシリコン膜15および多結晶シリコン膜13を順次選択的に除去する。その後、レジスト膜16を除去する。このとき、タングステンシリコン膜15は大気中の水分および酸素(O2 )と反応し、図2(b)に示したように、タングステンシリコン膜15の表面上には膜厚1.0nm程度の自然酸化膜(SiO2 )17が生成される。
【0012】
次に、イオン注入により導入された多結晶シリコン膜13中の過剰な不純物(AS+ )を外方拡散させると共に自然酸化膜17を膜厚2.5〜3.0nmまで成長させるために熱処理、例えば拡散炉でのアニールを施す。このときの熱処理の条件は、例えば窒素(N2 )雰囲気中において、図4に示したように、処理開始時の処理温度は700℃として、温度上昇時には温度変化率を5℃/分として800℃に到達したら、その後800℃で10分間加熱する。その後、温度変化率を3℃/分として700℃まで温度を下降させる。
【0013】
この熱処理により過剰な不純物(AS+ )がタングステンシリコン膜15の表面に拡散し、自然酸化膜17中に取り込まれる。その結果、自然酸化膜17の一部が変質して砒素シリケードガラス(AsSG)膜17aが形成される。そこで、図2(c)に示したように、沸酸系溶剤18により自然酸化膜17を洗浄して砒素シリケードガラス膜17aを除去する。このときの洗浄処理の条件は例えば次のように設定する。
装置:酸洗浄装置
薬液:フッ化水素(HF):水(H2 O)=1:400
洗浄時間:90秒
除去膜厚:1nm(熱酸化膜換算)
【0014】
次に、図3に示したように、第2の絶縁膜として、例えばCVD法によりTEOSCVD膜からなる膜厚120nmの層間絶縁膜19を形成する。この層間絶縁膜19を形成した後、半導体特性を決定するための熱処理、例えば窒素(N2 )ガスを用いた例えば900℃の拡散炉でのアニールを10分間行う。
【0015】
このように本実施の形態では、高濃度に注入された不純物イオン(As+ )14を外方拡散させるための熱処理を施すことにより自然酸化膜17に取り込まれて形成された砒素シリケードガラス膜17aを、沸酸系溶剤18で洗浄して除去している。従って、層間絶縁膜19とタングステンシリコン膜15との密着性が低下しないため、層間絶縁膜19がタングステンシリコン膜15から剥がれることがなくなり、層間絶縁膜19の絶縁不良を防止することができる。従って、高濃度の不純物導入によるゲート電極および配線層の低抵抗化を図ると共に、安定した層間絶縁膜19を形成することができる。
【0016】
以上、実施の形態を挙げて本発明を説明したが、本発明は上記実施の形態に限定するものではなく、その均等の範囲で種々変形可能である。例えば、不純物を外方拡散するための熱処理の温度は800℃としたが、750〜850℃の範囲内であればよく、高温で長時間の熱処理ほど効果的である。また、熱処理のガスには窒素ガスを用いたが、自然酸化膜上にさらに酸化膜を形成できる酸化性のガスを用いるようにしてもよい。また、自然酸化膜17を洗浄する際に、自然酸化膜17の除去膜厚を1nmとしたが、砒素シリケードガラス膜17aを除去できればよいので自然酸化膜17の除去量は微量でよい。更に、薬液条件および処理時間は半導体特性が変動しない範囲で適宜選択可能である。また、上記実施の形態においては、金属とシリコンの化合膜としてタングステンシリコン膜を用いて説明したが、金属としてはタングステン以外のチタン(Ti)等の高融点金属を用いる場合にも適用できるものである。
【0017】
【発明の効果】
以上説明したように本発明の半導体装置の製造方法によれば、不純物の外方拡散のための熱処理により金属とシリコンの化合膜の表面上に形成された自然酸化膜の変質部分を洗浄したあとに第2の絶縁膜を形成するようにしたので、第2の絶縁膜と、金属とシリコンの化合膜との密着性が低下することがなくなり、第2の絶縁膜の剥がれおよび絶縁不良を防止することができる。従って、高濃度の不純物導入による低抵抗な電極および配線層を形成することができると共に、第2の絶縁膜の成膜状態を安定させることが可能となり、製品の歩留まり率の向上を図れるという効果を奏する。
【図面の簡単な説明】
【図1】本発明の一実施の形態に係る電極および配線層の形成方法を工程ごとに表す断面図である。
【図2】図1に続く工程を表すための断面図である。
【図3】図2に続く工程を表すための断面図である。
【図4】熱処理を施す際の温度変化を表す図である。
【図5】従来の電極および配線層の形成方法を工程ごとに表す断面図である。
【図6】図5に続く工程を表すための断面図である。
【図7】従来の電極および配線層の形成工程における自然酸化膜の形成状況を説明するための断面図である。
【符号の説明】
11…シリコン基板、12…絶縁膜(第1の絶縁膜)、13…多結晶シリコン膜、14…不純物イオン、15…タングステンシリコン膜、16…レジスト膜、17…自然酸化膜、17a…砒素シリケードガラス膜(変質部分)、18…沸酸系溶剤、19…層間絶縁膜(第2の絶縁膜)
Claims (2)
- 基板上に第1の絶縁膜を形成した後、この第1の絶縁膜上に多結晶シリコン膜を形成する工程と、
前記多結晶シリコン膜に対して不純物を導入する工程と、
前記多結晶シリコン膜上に金属とシリコンの化合膜を形成する工程と、
前記多結晶シリコン膜および前記金属とシリコンの化合膜を電極および配線形状にそれぞれ加工する工程と、
熱処理を施して前記多結晶シリコン膜中の不純物を外方拡散させる工程と、
前記金属とシリコンの化合膜の表面に形成された自然酸化膜の少なくとも変質部分を除去する工程と、
前記基板および前記金属とシリコンの化合膜上に第2の絶縁膜を形成する工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記自然酸化膜の変質部分を沸酸系溶剤で洗浄することにより除去することを特徴とする請求項1記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15210797A JP3632198B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15210797A JP3632198B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10340905A JPH10340905A (ja) | 1998-12-22 |
JP3632198B2 true JP3632198B2 (ja) | 2005-03-23 |
Family
ID=15533213
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15210797A Expired - Fee Related JP3632198B2 (ja) | 1997-06-10 | 1997-06-10 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3632198B2 (ja) |
-
1997
- 1997-06-10 JP JP15210797A patent/JP3632198B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10340905A (ja) | 1998-12-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100741442B1 (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
JP3020543B2 (ja) | タングステンコンタクトの製造方法および半導体デバイス | |
JP3456391B2 (ja) | 半導体装置の製造方法 | |
JPH10223900A (ja) | 半導体装置及び半導体装置の製造方法 | |
JP2008028403A (ja) | 第1の酸化物層および第2の酸化物層を形成するための方法 | |
JPH06314777A (ja) | 半導体デバイスの製造方法 | |
JP2007258266A (ja) | 半導体装置の製造方法 | |
JP2007299899A (ja) | 半導体装置およびその製造方法 | |
JP3632198B2 (ja) | 半導体装置の製造方法 | |
US6893980B1 (en) | Semiconductor device and manufacturing method therefor | |
JPH10172922A (ja) | 半導体装置の製造方法 | |
JP4309492B2 (ja) | 半導体装置の製造方法 | |
JP4585205B2 (ja) | 半導体装置の製造方法 | |
JP3456392B2 (ja) | 半導体装置の製造方法 | |
KR0171936B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
JPH09129872A (ja) | 半導体素子の製造方法 | |
JPH02237025A (ja) | 半導体装置の製造方法 | |
JP2007019205A (ja) | 半導体装置及びその製造方法 | |
JPH08222544A (ja) | 成膜処理方法 | |
JP2001244440A (ja) | 集積回路の配線構造及びその製造方法 | |
KR100304688B1 (ko) | 반도체장치의제조방법 | |
JPH0936360A (ja) | 半導体装置の製造方法 | |
JPH11145078A (ja) | 半導体装置の製造方法 | |
JPH11176959A (ja) | 半導体装置の製造方法 | |
KR19990061094A (ko) | 반도체 소자의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040916 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040921 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20041021 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041212 |
|
LAPS | Cancellation because of no payment of annual fees |