JPH07245393A - 電界効果半導体装置の製造方法 - Google Patents
電界効果半導体装置の製造方法Info
- Publication number
- JPH07245393A JPH07245393A JP6033299A JP3329994A JPH07245393A JP H07245393 A JPH07245393 A JP H07245393A JP 6033299 A JP6033299 A JP 6033299A JP 3329994 A JP3329994 A JP 3329994A JP H07245393 A JPH07245393 A JP H07245393A
- Authority
- JP
- Japan
- Prior art keywords
- silicon
- semiconductor device
- insulating film
- gate insulating
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【目的】 電界効果半導体装置の製造方法に関し、薄い
シリコン層とゲート絶縁膜とを介してイオン注入を行う
方法を改良し、イオン注入に依ってゲート絶縁膜が受け
るダメージの問題、金属汚染の問題、シリコンがノック
・オンされる問題などを解消しようとする。 【構成】 シリコン半導体基板１の活性領域上にゲート
絶縁膜２及びアモルファス・シリコン層を積層形成し、
アモルファス・シリコン層及びゲート絶縁膜２を介して
シリコン半導体基板１の表面にチャネルを生成させる為
のイオン注入を行い、シリコン薄膜を除去してから新た
にゲート電極を形成する為のアモルファス・シリコン層
４を形成する。
シリコン層とゲート絶縁膜とを介してイオン注入を行う
方法を改良し、イオン注入に依ってゲート絶縁膜が受け
るダメージの問題、金属汚染の問題、シリコンがノック
・オンされる問題などを解消しようとする。 【構成】 シリコン半導体基板１の活性領域上にゲート
絶縁膜２及びアモルファス・シリコン層を積層形成し、
アモルファス・シリコン層及びゲート絶縁膜２を介して
シリコン半導体基板１の表面にチャネルを生成させる為
のイオン注入を行い、シリコン薄膜を除去してから新た
にゲート電極を形成する為のアモルファス・シリコン層
４を形成する。
Description
【０００１】
【産業上の利用分野】本発明は、チャネルの生成及びゲ
ート絶縁膜の形成に改良を施した電界効果半導体装置の
製造方法に関する。
ート絶縁膜の形成に改良を施した電界効果半導体装置の
製造方法に関する。
【０００２】半導体装置が微細化してくると、それ以前
の半導体装置では問題が起こらなかった製造技術であっ
ても、そのまま適用したのでは、所期の性能をもつ半導
体装置を得られない場合が多い。
の半導体装置では問題が起こらなかった製造技術であっ
ても、そのまま適用したのでは、所期の性能をもつ半導
体装置を得られない場合が多い。
【０００３】電界効果半導体装置は、半導体装置のなか
でも、特に微細化する必要性を強く要求されていて、前
記のような問題が起こり易いので、それを解決しなけれ
ばならない。
でも、特に微細化する必要性を強く要求されていて、前
記のような問題が起こり易いので、それを解決しなけれ
ばならない。
【０００４】
【従来の技術】ＭＯＳＦＥＴ（ｍｅｔａｌ ｏｘｉｄｅ
ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅ
ｃｔ ｔｒａｎｓｉｓｔｏｒ）に於けるチャネルを生成
させるには、ゲート絶縁膜を形成する前の段階で、シリ
コン半導体基板の所要箇所にイオンを注入することで生
成させている。
ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｆｉｅｌｄ ｅｆｆｅ
ｃｔ ｔｒａｎｓｉｓｔｏｒ）に於けるチャネルを生成
させるには、ゲート絶縁膜を形成する前の段階で、シリ
コン半導体基板の所要箇所にイオンを注入することで生
成させている。
【０００５】通常、ゲート絶縁膜は、シリコン半導体基
板に於ける活性領域表面を熱酸化させることで形成され
ているが、その熱酸化を行う温度は１０００〔℃〕以上
の高温である。
板に於ける活性領域表面を熱酸化させることで形成され
ているが、その熱酸化を行う温度は１０００〔℃〕以上
の高温である。
【０００６】特に、ディープ・サブ・ミクロン・デバイ
スに於ける極薄ゲート絶縁膜として期待されている窒素
を含有したシリコン酸化膜、即ち、窒化酸化シリコン膜
の場合、その形成温度は１１００〔℃〕程度と大変に高
い。
スに於ける極薄ゲート絶縁膜として期待されている窒素
を含有したシリコン酸化膜、即ち、窒化酸化シリコン膜
の場合、その形成温度は１１００〔℃〕程度と大変に高
い。
【０００７】この為、チャネルを生成させる為にイオン
注入しておいた不純物が再分布、即ち、拡散が拡がって
しまい、ディープ・サブ・ミクロン・デバイスでは、パ
ンチ・スルーや閾値電圧制御性の低下などの問題を生ず
る。
注入しておいた不純物が再分布、即ち、拡散が拡がって
しまい、ディープ・サブ・ミクロン・デバイスでは、パ
ンチ・スルーや閾値電圧制御性の低下などの問題を生ず
る。
【０００８】このような問題を解消する為、高温を必要
とするゲート絶縁膜の形成工程を経た後にチャネルを生
成させるイオン注入を行う手段も採られている。
とするゲート絶縁膜の形成工程を経た後にチャネルを生
成させるイオン注入を行う手段も採られている。
【０００９】然しながら、この場合、イオン注入はゲー
ト絶縁膜を介して行われる為、イオン注入に伴う金属汚
染が発生したり、ゲート絶縁膜がダメージを受けるなど
の問題を生ずる。
ト絶縁膜を介して行われる為、イオン注入に伴う金属汚
染が発生したり、ゲート絶縁膜がダメージを受けるなど
の問題を生ずる。
【００１０】この金属汚染の影響を低減させる手段とし
て、薄いシリコン層とゲート絶縁膜とを介してイオン注
入を行う手段も考えられている。このようにすると、イ
オン注入時に於ける金属汚染はゲート絶縁膜に到達せ
ず、しかも、シリコン層表面の金属汚染は洗浄に依って
除去することができる。
て、薄いシリコン層とゲート絶縁膜とを介してイオン注
入を行う手段も考えられている。このようにすると、イ
オン注入時に於ける金属汚染はゲート絶縁膜に到達せ
ず、しかも、シリコン層表面の金属汚染は洗浄に依って
除去することができる。
【００１１】
【発明が解決しようとする課題】従来の技術として挙げ
た種々の手段のうち、薄いシリコン層とゲート絶縁膜と
を介してイオン注入する手段は、前記したように、金属
汚染がゲート絶縁膜に到達せず、しかも、洗浄に依って
シリコン層表面の金属汚染を除去でき、その点の有効性
は確認されている。
た種々の手段のうち、薄いシリコン層とゲート絶縁膜と
を介してイオン注入する手段は、前記したように、金属
汚染がゲート絶縁膜に到達せず、しかも、洗浄に依って
シリコン層表面の金属汚染を除去でき、その点の有効性
は確認されている。
【００１２】然しながら、この手段に於いても、未だ問
題が残っていて、例えば イオン注入に依るゲート絶縁膜のダメージを回復す
ることができない。 シリコン層表面の金属汚染は洗浄で除去できても、
シリコン層内の金属汚染は除去できず、その後の熱処理
で、この金属汚染がゲート絶縁膜に悪影響を与える可能
性がある。 シリコン層を構成するシリコンが、ゲート絶縁膜中
にノック・オンされ、その膜質を悪化する。 などが未解決である。
題が残っていて、例えば イオン注入に依るゲート絶縁膜のダメージを回復す
ることができない。 シリコン層表面の金属汚染は洗浄で除去できても、
シリコン層内の金属汚染は除去できず、その後の熱処理
で、この金属汚染がゲート絶縁膜に悪影響を与える可能
性がある。 シリコン層を構成するシリコンが、ゲート絶縁膜中
にノック・オンされ、その膜質を悪化する。 などが未解決である。
【００１３】本発明では、薄いシリコン層とゲート絶縁
膜とを介してイオン注入を行う方法を改良し、イオン注
入に依ってゲート絶縁膜が受けるダメージの問題、金属
汚染の問題、シリコンがノック・オンされる問題などを
解消しようとする。
膜とを介してイオン注入を行う方法を改良し、イオン注
入に依ってゲート絶縁膜が受けるダメージの問題、金属
汚染の問題、シリコンがノック・オンされる問題などを
解消しようとする。
【００１４】
【課題を解決するための手段】本発明に依る電界効果半
導体装置の製造方法に於いては、 （１）シリコン半導体基板（例えばシリコン半導体基板
１）の活性領域上にゲート絶縁膜（例えばゲート絶縁膜
２）及びシリコン薄膜（例えばアモルファス・シリコン
層３）を積層形成する工程と、次いで、前記シリコン薄
膜及びゲート絶縁膜を介してシリコン半導体基板表面に
チャネルを生成させる為のイオン注入を行う工程と、次
いで、前記シリコン薄膜を除去してから新たにゲート電
極を形成する為のシリコン膜（例えばゲート電極用のア
モルファス・シリコン層４）を形成する工程とが含まれ
てなることを特徴とするか、或いは、
導体装置の製造方法に於いては、 （１）シリコン半導体基板（例えばシリコン半導体基板
１）の活性領域上にゲート絶縁膜（例えばゲート絶縁膜
２）及びシリコン薄膜（例えばアモルファス・シリコン
層３）を積層形成する工程と、次いで、前記シリコン薄
膜及びゲート絶縁膜を介してシリコン半導体基板表面に
チャネルを生成させる為のイオン注入を行う工程と、次
いで、前記シリコン薄膜を除去してから新たにゲート電
極を形成する為のシリコン膜（例えばゲート電極用のア
モルファス・シリコン層４）を形成する工程とが含まれ
てなることを特徴とするか、或いは、
【００１５】（２）前記（１）に於いて、シリコン薄膜
を塩素ガスをエッチング・ガスとしてエッチング除去す
る工程が含まれることを特徴とするか、或いは、
を塩素ガスをエッチング・ガスとしてエッチング除去す
る工程が含まれることを特徴とするか、或いは、
【００１６】（３）前記（１）に於いて、シリコン薄膜
を光励起塩素ガスをエッチング・ガスとしてエッチング
除去する工程が含まれることを特徴とするか、或いは、
を光励起塩素ガスをエッチング・ガスとしてエッチング
除去する工程が含まれることを特徴とするか、或いは、
【００１７】（４）前記（１）或いは（２）或いは
（３）に於いて、シリコン薄膜を除去してから新たにゲ
ート電極を形成する為のシリコン膜を形成する間にアニ
ールを行う工程が含まれてなることを特徴とするか、或
いは、
（３）に於いて、シリコン薄膜を除去してから新たにゲ
ート電極を形成する為のシリコン膜を形成する間にアニ
ールを行う工程が含まれてなることを特徴とするか、或
いは、
【００１８】（５）前記（１）或いは（２）或いは
（３）或いは（４）に於いて、シリコン薄膜を除去して
から新たにゲート電極を形成する為のシリコン膜を形成
する間に酸化性雰囲気中でアニールを行う工程が含まれ
てなる。
（３）或いは（４）に於いて、シリコン薄膜を除去して
から新たにゲート電極を形成する為のシリコン膜を形成
する間に酸化性雰囲気中でアニールを行う工程が含まれ
てなる。
【００１９】
【作用】前記手段を採ることに依り、高温でゲート絶縁
膜を形成して超微細化電界効果半導体装置を製造するこ
とができ、また、従来の技術に於ける薄いシリコン層と
ゲート絶縁膜とを介してイオン注入する手段と比較する
と、初期絶縁不良の発生確度を低くすることができ、ま
た、ゲート絶縁膜中の電子トラップ数を低くすることが
できるから、高性能で良好に動作する電界効果半導体装
置を得ることができる。
膜を形成して超微細化電界効果半導体装置を製造するこ
とができ、また、従来の技術に於ける薄いシリコン層と
ゲート絶縁膜とを介してイオン注入する手段と比較する
と、初期絶縁不良の発生確度を低くすることができ、ま
た、ゲート絶縁膜中の電子トラップ数を低くすることが
できるから、高性能で良好に動作する電界効果半導体装
置を得ることができる。
【００２０】
【実施例】図１乃至図５は本発明に於ける第一実施例を
解説する為の工程要所に於ける電界効果半導体装置を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ説明する。
解説する為の工程要所に於ける電界効果半導体装置を表
す要部切断側面図であり、以下、これ等の図を参照しつ
つ説明する。
【００２１】図１参照 １−（１） シリコン半導体基板１に素子分離絶縁膜（図示せず）を
形成してから、熱酸化法を適用することに依り、活性領
域上に厚さ例えば５〔ｎｍ〕のゲート絶縁膜２を形成す
る。
形成してから、熱酸化法を適用することに依り、活性領
域上に厚さ例えば５〔ｎｍ〕のゲート絶縁膜２を形成す
る。
【００２２】図２参照 ２−（１） 化学気相堆積（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐ
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、全
面に厚さ例えば２０〔ｎｍ〕のアモルファス・シリコン
層３を形成する。
ｏｓｉｔｉｏｎ：ＣＶＤ）法を適用することに依り、全
面に厚さ例えば２０〔ｎｍ〕のアモルファス・シリコン
層３を形成する。
【００２３】図３参照 ３−（１） イオン注入法を適用することに依り、ドーズ量を１×１
０13〔cm-2〕、加速エネルギを５０〔ｋｅＶ〕としてＢ
イオンの打ち込みを行う。尚、これを熱処理すると、シ
リコン半導体基板１の表面に濃度が１×１０17〔cm-3〕
程度のｐ型不純物が拡散されてチャネル生成可能な層が
得られる。
０13〔cm-2〕、加速エネルギを５０〔ｋｅＶ〕としてＢ
イオンの打ち込みを行う。尚、これを熱処理すると、シ
リコン半導体基板１の表面に濃度が１×１０17〔cm-3〕
程度のｐ型不純物が拡散されてチャネル生成可能な層が
得られる。
【００２４】図４参照 ４−（１） エッチング・ガスとして塩素ガスを用いた反応性イオン
・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉ
ｎｇ：ＲＩＥ）法を適用し、アモルファス・シリコン層
３のエッチング除去を行う。
・エッチング（ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉ
ｎｇ：ＲＩＥ）法を適用し、アモルファス・シリコン層
３のエッチング除去を行う。
【００２５】これに依って、アモルファス・シリコン層
３に含まれる金属汚染は完全に除去されてしまい、ま
た、塩素ガスでエッチングした場合、或いは、後に述べ
る光励起塩素ガスでエッチングした場合は共に金属汚染
除去に特に有効であり、しかも、下地のゲート絶縁膜２
を殆ど損傷することがない。
３に含まれる金属汚染は完全に除去されてしまい、ま
た、塩素ガスでエッチングした場合、或いは、後に述べ
る光励起塩素ガスでエッチングした場合は共に金属汚染
除去に特に有効であり、しかも、下地のゲート絶縁膜２
を殆ど損傷することがない。
【００２６】図５参照 ５−（１） 再び、ＣＶＤ法を適用することに依り、全面に厚さ例え
ば１５０〔ｎｍ〕のゲート電極用のアモルファス・シリ
コン層４を形成する。
ば１５０〔ｎｍ〕のゲート電極用のアモルファス・シリ
コン層４を形成する。
【００２７】５−（２） この後、通常の技法を適用することに依り、ゲート電極
の形成、ソース領域及びドレイン領域の形成、絶縁膜の
形成、金属の電極・配線の形成などを行って電界効果半
導体装置を完成させる。
の形成、ソース領域及びドレイン領域の形成、絶縁膜の
形成、金属の電極・配線の形成などを行って電界効果半
導体装置を完成させる。
【００２８】前記第一実施例に依って製造した電界効果
半導体装置は、従来の技術に依って薄いシリコン層とゲ
ート絶縁膜を介してイオン注入してチャネルを生成させ
た電界効果半導体装置に比較し、ゲートに於ける初期絶
縁不良の発生確度を一桁低下させ得ることを確認した。
半導体装置は、従来の技術に依って薄いシリコン層とゲ
ート絶縁膜を介してイオン注入してチャネルを生成させ
た電界効果半導体装置に比較し、ゲートに於ける初期絶
縁不良の発生確度を一桁低下させ得ることを確認した。
【００２９】本発明では、前記実施例に限られることな
く、他に多くの改変を実現することができ、次に、それ
を例示する。
く、他に多くの改変を実現することができ、次に、それ
を例示する。
【００３０】第二実施例として次の手段を挙げる。前記
工程４−（１）に於けるアモルファス・シリコン層３の
除去に際して、光励起塩素ガス・エッチング、即ち、紫
外線を照射しつつ圧力を２０〔Ｔｏｒｒ〕とした塩素ガ
スに曝してエッチングを行う。
工程４−（１）に於けるアモルファス・シリコン層３の
除去に際して、光励起塩素ガス・エッチング、即ち、紫
外線を照射しつつ圧力を２０〔Ｔｏｒｒ〕とした塩素ガ
スに曝してエッチングを行う。
【００３１】第二実施例に依って製造した電界効果半導
体装置は、従来の技術に依って薄いシリコン層とゲート
絶縁膜を介してイオン注入してチャネルを生成させた電
界効果半導体装置に比較し、ゲートに於ける初期絶縁不
良の発生確度を一桁から二桁低下させ得ることを確認し
た。
体装置は、従来の技術に依って薄いシリコン層とゲート
絶縁膜を介してイオン注入してチャネルを生成させた電
界効果半導体装置に比較し、ゲートに於ける初期絶縁不
良の発生確度を一桁から二桁低下させ得ることを確認し
た。
【００３２】第三実施例として次の手段を挙げる。前記
工程４−（１）に於いてアモルファス・シリコン層３を
除去した後、或いは、第二実施例を適用してアモルファ
ス・シリコン層３を除去した後、酸素雰囲気中で温度１
０００〔℃〕、時間を３０〔秒〕としてアニールを行
う。
工程４−（１）に於いてアモルファス・シリコン層３を
除去した後、或いは、第二実施例を適用してアモルファ
ス・シリコン層３を除去した後、酸素雰囲気中で温度１
０００〔℃〕、時間を３０〔秒〕としてアニールを行
う。
【００３３】これに依って、アモルファス・シリコン層
３からゲート絶縁膜２にノック・オンされたシリコンは
酸化されてしまうので、ゲート絶縁膜２中にシリコンそ
のものが存在する悪影響は効果的に除去されてしまう。
３からゲート絶縁膜２にノック・オンされたシリコンは
酸化されてしまうので、ゲート絶縁膜２中にシリコンそ
のものが存在する悪影響は効果的に除去されてしまう。
【００３４】第三実施例に依って製造した電界効果半導
体装置は、従来の技術に依って薄いシリコン層とゲート
絶縁膜を介してイオン注入してチャネルを生成させた電
界効果半導体装置に比較し、ゲート絶縁膜中の電子トラ
ップ数を二桁低下させ得ることを確認した。
体装置は、従来の技術に依って薄いシリコン層とゲート
絶縁膜を介してイオン注入してチャネルを生成させた電
界効果半導体装置に比較し、ゲート絶縁膜中の電子トラ
ップ数を二桁低下させ得ることを確認した。
【００３５】
【発明の効果】本発明に依る電界効果半導体装置の製造
方法に於いては、シリコン半導体基板の活性領域上にゲ
ート絶縁膜及びシリコン薄膜を積層形成し、シリコン薄
膜及びゲート絶縁膜を介してシリコン半導体基板表面に
チャネルを生成させる為のイオン注入を行い、シリコン
薄膜を除去してから新たにゲート電極を形成する為のシ
リコン膜を形成する。
方法に於いては、シリコン半導体基板の活性領域上にゲ
ート絶縁膜及びシリコン薄膜を積層形成し、シリコン薄
膜及びゲート絶縁膜を介してシリコン半導体基板表面に
チャネルを生成させる為のイオン注入を行い、シリコン
薄膜を除去してから新たにゲート電極を形成する為のシ
リコン膜を形成する。
【００３６】前記構成を採ることに依り、高温でゲート
絶縁膜を形成して超微細化電界効果半導体装置を製造す
ることができ、また、従来の技術に於ける薄いシリコン
層とゲート絶縁膜とを介してイオン注入する手段と比較
すると、初期絶縁不良の発生確度を低くすることがで
き、また、ゲート絶縁膜中の電子トラップ数を低くする
ことができるから、高性能で良好に動作する電界効果半
導体装置を得ることができる。
絶縁膜を形成して超微細化電界効果半導体装置を製造す
ることができ、また、従来の技術に於ける薄いシリコン
層とゲート絶縁膜とを介してイオン注入する手段と比較
すると、初期絶縁不良の発生確度を低くすることがで
き、また、ゲート絶縁膜中の電子トラップ数を低くする
ことができるから、高性能で良好に動作する電界効果半
導体装置を得ることができる。
【図１】本発明に於ける第一実施例を解説する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
【図２】本発明に於ける第一実施例を解説する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
【図３】本発明に於ける第一実施例を解説する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
【図４】本発明に於ける第一実施例を解説する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
【図５】本発明に於ける第一実施例を解説する為の工程
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
要所に於ける電界効果半導体装置を表す要部切断側面図
である。
１ シリコン半導体基板 ２ ゲート絶縁膜 ３ アモルファス・シリコン層 ４ ゲート電極用のアモルファス・シリコン層
Claims (5)
- 【請求項１】シリコン半導体基板の活性領域上にゲート
絶縁膜及びシリコン薄膜を積層形成する工程と、 次いで、前記シリコン薄膜及びゲート絶縁膜を介してシ
リコン半導体基板表面にチャネルを生成させる為のイオ
ン注入を行う工程と、 次いで、前記シリコン薄膜を除去してから新たにゲート
電極を形成する為のシリコン膜を形成する工程とが含ま
れてなることを特徴とする電界効果半導体装置の製造方
法。 - 【請求項２】シリコン薄膜を塩素ガスをエッチング・ガ
スとしてエッチング除去する工程が含まれることを特徴
とする請求項１記載の電界効果半導体装置の製造方法。 - 【請求項３】シリコン薄膜を光励起塩素ガスをエッチン
グ・ガスとしてエッチング除去する工程が含まれること
を特徴とする請求項１記載の電界効果半導体装置の製造
方法。 - 【請求項４】シリコン薄膜を除去してから新たにゲート
電極を形成する為のシリコン膜を形成する間にアニール
を行う工程が含まれてなることを特徴とする請求項１或
いは２或いは３記載の電界効果半導体装置の製造方法。 - 【請求項５】シリコン薄膜を除去してから新たにゲート
電極を形成する為のシリコン膜を形成する間に酸化性雰
囲気中でアニールを行う工程が含まれてなることを特徴
とする請求項１或いは２或いは３或いは４記載の電界効
果半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6033299A JPH07245393A (ja) | 1994-03-03 | 1994-03-03 | 電界効果半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6033299A JPH07245393A (ja) | 1994-03-03 | 1994-03-03 | 電界効果半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07245393A true JPH07245393A (ja) | 1995-09-19 |
Family
ID=12382677
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6033299A Withdrawn JPH07245393A (ja) | 1994-03-03 | 1994-03-03 | 電界効果半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07245393A (ja) |
-
1994
- 1994-03-03 JP JP6033299A patent/JPH07245393A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4317523B2 (ja) | 半導体装置及びこれの製造方法 | |
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| JP2004134753A (ja) | 多重の誘電率と多重の厚さを有するゲート絶縁体層を形成する方法 | |
| JP4919586B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008028403A (ja) | 第１の酸化物層および第２の酸化物層を形成するための方法 | |
| JP2010212716A (ja) | 半導体装置及びその製造方法 | |
| JP2002198531A (ja) | 均一な窒素濃度を有するトランジスタ・ゲート絶縁層を形成する方法 | |
| JPH11330263A (ja) | 半導体装置とその製造方法 | |
| KR100464852B1 (ko) | 반도체 장치의 게이트 산화막 형성방법 | |
| JP2008283182A (ja) | Ｐｍｏｓトランジスタ製造方法及びｃｍｏｓトランジスタ製造方法 | |
| JP2001332547A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| JP2003133550A (ja) | 半導体装置及びその製造方法 | |
| JP2002016246A (ja) | Ｍｏｓ型半導体トランジスタの製造方法 | |
| JP4057904B2 (ja) | 半導体素子の製造方法 | |
| JP2007142024A (ja) | 半導体装置の製造方法 | |
| JP3033525B2 (ja) | 半導体装置の製造方法 | |
| JPH07245393A (ja) | 電界効果半導体装置の製造方法 | |
| TW200524055A (en) | High temperature hydrogen annealing of a gate insulator layer to increase etching selectivity between conductive gate structure and gate insulator layer | |
| JPS6261345A (ja) | 半導体装置の製造方法 | |
| JP2004031494A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3833956B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
| KR100411304B1 (ko) | 동기식 디램 소자의 제조방법 | |
| JPH0637106A (ja) | 半導体製造装置の製造方法 | |
| JPH07263686A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010508 |