KR101441833B1 - Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법 - Google Patents

Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법 Download PDF

Info

Publication number
KR101441833B1
KR101441833B1 KR1020137008400A KR20137008400A KR101441833B1 KR 101441833 B1 KR101441833 B1 KR 101441833B1 KR 1020137008400 A KR1020137008400 A KR 1020137008400A KR 20137008400 A KR20137008400 A KR 20137008400A KR 101441833 B1 KR101441833 B1 KR 101441833B1
Authority
KR
South Korea
Prior art keywords
layer
semiconductor layer
iii nitride
nitride semiconductor
group iii
Prior art date
Application number
KR1020137008400A
Other languages
English (en)
Other versions
KR20130052006A (ko
Inventor
타츠노리 토요타
토모히코 시바타
Original Assignee
도와 일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도와 일렉트로닉스 가부시키가이샤 filed Critical 도와 일렉트로닉스 가부시키가이샤
Publication of KR20130052006A publication Critical patent/KR20130052006A/ko
Application granted granted Critical
Publication of KR101441833B1 publication Critical patent/KR101441833B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/387—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape with a plurality of electrode regions in direct contact with the semiconductor body and being electrically interconnected by another electrode layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

전극과 반도체층의 양호한 오믹 접촉과 반사 전극층의 기능을 충분히 발휘시키는 것의 양립을 도모하고, 순방향 전압을 별로 상승시키지 않고, 발광 효율을 향상시키는 것이 가능한 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공한다. 본 발명의 III족 질화물 반도체 발광소자(100)는 n형 반도체층(103), 발광층(104), p형 반도체층(105)으로 이루어진 III족 질화물 반도체 적층체(106)와, n측 전극(112) 및 p측 전극(113)을 가진다. 그리고, III족 질화물 반도체 적층체(106)의 광 취출측의 제1 표면(107)과는 반대측의 제2 표면(108) 상에 반사 전극부(109)와 AlxGa1 - xN(0≤x≤0.05)로 이루어진 컨택트부(110)의 혼재층(111)을 가지는 것을 특징으로 한다.

Description

Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법{III NITRIDE SEMICONDUCTOR LIGHT-EMITTING ELEMENT, AND PROCESS FOR MANUFACTURING SAME}
본 발명은, III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이고, 특히, 순방향 전압을 별로 상승시키지 않고, 발광 효율을 향상시키는 것이 가능한 III족 질화물 반도체 발광소자 및 그 제조 방법에 관한 것이다.
최근, 살균, 정수, 의료, 조명, 고밀도 광기록 등의 분야에서 매우 적합하게 이용할 수 있는 발광다이오드(LED)로서 자외선 영역에서 발광하는 LED, 특히 발광 파장이 365 nm 미만의 자외 LED가 주목되고 있다.
여기서, 이러한 자외 LED로서는, 소자 재료로서 III족 질화물 반도체인 AlGaN계 박막을 이용해 소자 구조를 형성한 것이 알려져 있다. 즉, 발광층과, 이 발광층을 사이에 두고 형성되는 p형 반도체층 및 n형 반도체층으로 이루어진 III족 질화물 반도체 적층체와, p형 반도체층 측의 p측 전극 및 n형 반도체층 측의 n측 전극을 가지는 III족 질화물 반도체 발광소자이다.
상기 발광소자의 발광 효율을 높이는 기술로서 발광소자 광 취출측과는 반대측의 반도체층과 전극의 사이(예를 들면, n형 전극측을 광 취출측으로 하면, p형 반도체층과 p측 전극의 사이)에, 반사 전극층을 형성하는 것이 알려져 있다(특허문헌 1, 2 참조). 이것에 의해, 발광층으로부터 발생한 광 중, p측 전극 측에 향하는 광을 반사시키고, 광 취출측으로부터의 발광량을 증가시킨다. 예를 들면 특허문헌 1에서는, p형 반도체층에 고반사성의 전극층으로서 로듐(Rh)층 등을 형성하여 광의 반사성을 높인 III족 질화물 반도체 발광소자가 기재되어 있다.
일본 특허공개 2007-158131호 공보 일본 특허공개 2007-27540호 공보
III족 질화물 반도체 발광소자의 특성으로서는, 예를 들면 발광 효율이나 순방향 전압을 들 수 있고, 이러한 특성을 균형있게 향상시키는 것이 중요하다.
반사 전극층을 형성한 상기 발광소자의 경우, 반사 전극층과 AlGaN계 박막으로 이루어진 p형 반도체층과의 접촉 저항이 높고, 양호한 오믹 접촉(ohmic contact)을 얻는 것이 어렵다. 그 때문에, 반사 전극층에 의해 발광층으로부터 발생한 광의 반사성을 높였다고 해도, 원래 충분한 캐리어를 발생시키지 못하고, 전체적으로는 충분한 발광 효율을 얻지 못하고, 순방향 전압도 높아져 버린다고 하는 문제가 있다.
그래서 본 발명자 등은, AlGaN계 박막으로 이루어진 p형 반도체층 상에, Al 함유량이 적은 AlGaN층 또는 Al을 포함하지 않는 GaN층으로 이루어진 p형 컨택트층을 형성해, 그 위에 p측 전극을 형성한 소자의 특성을 검토했다. 이 p형 컨택트층은, p형 반도체층과 격자 정합이 좋고, 또, p형 반도체층이 직접 p측 전극과 접촉하는데 비해, p형 컨택트층이 p측 전극과 접촉하는 경우 쪽이 접촉 저항을 낮게 할 수 있어 양호한 오믹 접촉을 얻을 수 있다.
그렇지만, 상기 컨택트층은, 자외선, 특히 파장 365 nm 이하의 광을 흡수하는 특성이 있다. 가시광선을 발광하는 지금까지의 일반적인 발광소자이면, 상기 가시광선이 컨택트층에 흡수되지 않고, 반사 전극층에서 가시광선이 반사되는 결과, 양호한 오믹 접촉을 얻으면서, 높은 반사성을 얻을 수 있었다. 그러나, 상기와 같이 최근 주목받고 있는 자외 LED와 같이, 발광층이 파장 365 nm보다 단파장, 예를 들면 350 nm 이하의 광을 발생하는 III족 질화물 반도체 발광소자의 경우, 발광층에서 발생한 광이 반사 전극층에 도달하기 전에, p형 컨택트층에서 흡수된다. 본 발명자 등은, 상기 검토에 의해, p형 컨택트층을 형성한 발광소자에서는, 전극과 반도체층과의 양호한 오믹 접촉이 얻어지고 있어도, 반사 전극층의 기능을 충분히 발휘시킬 수 없기 때문에, 역시 전체적으로 발광 효율이 저하되는 것이 판명되었다.
그래서 본 발명은, 상기 과제를 감안하여, 전극과 반도체층과의 양호한 오믹 접촉과 반사 전극층의 기능을 충분히 발휘시키는 것의 양립을 도모해, 순방향 전압을 별로 상승시키지 않고, 발광 효율을 향상시키는 것이 가능한 III족 질화물 반도체 발광소자 및 그 제조 방법을 제공하는 것을 목적으로 한다.
상기 과제를 감안하여, 본 발명의 요지 구성은 이하와 같다.
(1) 발광층, 상기 발광층을 사이에 두고 형성되는 제1 전도형의 반도체층 및 제1 전도형과는 다른 제2 전도형의 반도체층으로 이루어진 III족 질화물 반도체 적층체 및
상기 III족 질화물 반도체 적층체의 상기 제1 전도형 반도체층 측과 상기 제2 전도형 반도체층 측에 각각 형성된 제1 전극 및 제2 전극을 가지는 III족 질화물 반도체 발광소자이며,
상기 III족 질화물 반층체 적층체의 광 취출측의 제1 표면과는 반대측의 제2 표면 상에 반사 전극부 및 AlxGa1 - xN(0≤x≤0.05)로 이루어진 컨택트부와의 혼재층을 가지는 것을 특징으로 하는 III족 질화물 반도체 발광소자.
(2) 상기 혼재층은,
상기 반사 전극부 및 상기 컨택트부의 적어도 한쪽이, 상기 제2 표면 상에서 복수의 섬상 영역을 형성하도록 설치되고,
다른 한쪽이 상기 복수의 섬상 영역 사이에 적어도 위치하도록 설치되는 상기 (1)에 기재된 III족 질화물 반도체 발광소자.
(3) 상기 제2 표면을 구성하는 반도체층이 p형이며,
상기 반사 전극부가 Rh, Pt, Ir, Ru, Mo, 및 이들을 함유하는 합금 중 어느 하나로 이루어진 상기 (1) 또는 (2)에 기재된 III족 질화물 반도체 발광소자.
(4) 상기 제1 전극 및 제2 전극 중, 상기 제2 표면을 구성하는 반도체층 측의 전극이 상기 반사 전극부 및/또는 상기 컨택트부 상에 형성되는 상기 (1) 내지 (3) 중 어느 하나에 기재된 III족 질화물 반도체 발광소자.
(5) 상기 III족 질화물 반도체 적층체의 상기 제2 표면은 두께 5 nm 이하로 형성되는 AlxGa1 - xN(0≤x≤0.05)로 이루어진 반도체층으로 구성되는 상기 (1) 내지 (4) 중 어느 하나에 기재된 III족 질화물 반도체 발광소자.
(6) 상기 컨택트부가 상기 반사 전극부보다 두꺼운 상기 (1) 내지 (5) 중 어느 하나에 기재된 III족 질화물 반도체 발광소자.
(7) 상기 컨택트부가 상기 반사 전극부를 덮도록 형성되는 (6)에 기재된 III족 질화물 반도체 발광소자.
(8) 기판 상에 버퍼층을 형성하는 공정과,
상기 버퍼층 상에 제1 전도형의 반도체층, 발광층, 및 상기 제1 전도형과는 다른 제2 전도형의 반도체층을 순차로 형성해 III족 질화물 반도체 적층체를 형성하는 공정과,
상기 III족 질화물 반도체 적층체의 상기 제2 전도형 반도체층 측의 면상의 일부 영역에 반사 전극부를 형성하는 공정과,
적어도 상기 일부 영역 이외의 영역에 AlxGa1 - xN(0≤x≤0.05)로 이루어진 컨택트부를 형성하는 공정과,
상기 III족 질화물 반도체 적층체의 상기 제1 전도형 반도체층 측 및 상기 제2 전도형 반도체층 측에 각각 제1 전극 및 제2 전극을 형성하는 공정을 가지는 것을 특징으로 하는 III족 질화물 반도체 발광소자의 제조 방법.
(9) 상기 III족 질화물 반도체 적층체의 상기 반사 전극부 및 컨택트부가 설치되는 측의 면에 AlxGa1 - xN(0≤x≤0.05)로 이루어진 반도체층을 두께 5 nm 이하로 형성하는 공정을 더 가지는 상기 (8)에 기재된 III족 질화물 반도체 발광소자의 제조 방법.
(10) 상기 반사 전극부를 형성하는 상기 공정 후, 상기 반사 전극부 상에 보호층을 형성하는 공정을 더 가지고,
그 후 상기 컨택트층을 형성하는 상기 공정을 실시하고,
그 후 상기 보호층을 제거하는 공정을 더 가지는 상기 (8) 또는 (9)에 기재된 III족 질화물 반도체 발광소자의 제조 방법.
본 발명에 의하면, III족 질화물 반층체 적층체의 광 취출측과는 반대측의 표면 상에 반사 전극부와 컨택트부의 혼재층을 형성한 것에 의해, 전극과 반도체층과의 양호한 오믹 접촉과 반사 전극층의 기능을 충분히 발휘시키는 것의 양립을 도모할 수 있다. 그 결과, 순방향 전압을 별로 상승시키지 않고, 발광 효율을 향상시키는 것이 가능해진다.
도 1은 본 발명에 따르는 III족 질화물 반도체 발광소자(100)(실시형태 1)를 나타내는 모식 단면도이다.
도 2는 도 1에 나타낸 III족 질화물 반도체 발광소자에 있어서, p측 전극(113)을 없앤 상태의 상면도이며, 반사 전극부(109)와 컨택트부(110)의 배치 관계를 설명하는 도이다.
도 3은 본 발명에 따르는 III족 질화물 반도체 발광소자(100)의 제조 공정의 일례를 나타내는 모식 단면도이다.
도 4는 본 발명에 따르는 다른 III족 질화물 반도체 발광소자(200)(실시형태 2)를 나타내는 모식 단면도이다.
도 5는 본 발명에 따르는 다른 III족 질화물 반도체 발광소자(300)(실시형태 3)를 나타내는 모식 단면도이다.
도 6은 본 발명에 따르는 다른 III족 질화물 반도체 발광소자(400)(실시형태 4)의 제조 공정의 일례를 나타내는 모식 단면도이다.
도 7은 비교예 1의 III족 질화물 반도체 발광소자(500)를 나타내는 모식 단면도이다.
도 8은 비교예 2의 III족 질화물 반도체 발광소자(600)를 나타내는 모식 단면도이다.
도 9는 비교예 3의 III족 질화물 반도체 발광소자(700)를 나타내는 모식 단면도이다.
이하, 도면을 참조하면서 본 발명을 보다 상세하게 설명한다. 또한, 실시형태마다 공통되는 구성 요소에는, 원칙으로서 아래 2자리수가 동일한 참조 번호를 교부하여 설명은 생락한다. 또, 발광소자의 모식 단면도에 대해서는, 설명의 편의상, 각층을 기판에 대해서 실상과는 다른 비율로 과장해 나타낸다.
(실시형태 1)
본 발명의 일실시형태인 III족 질화물 반도체 발광소자(100)는, 도 1에 나타낸 바와 같이, 기판(101) 상에 버퍼층(102)과, III족 질화물 반도체 적층체(106)와, 반사 전극부(109)와, 컨택트부(110)과의 혼재층(111)을 이 순서로 가지고 있다.
III족 질화물 반도체 적층체(106)는, 발광층(104)과, 이 발광층을 사이에 두고 형성되는 제1 전도형의 반도체층으로서의 n형 반도체층(103) 및 제1 전도형과는 다른 제2 전도형의 반도체층으로서의 p형 반도체층(105)으로 이루어진다. 본 실시형태에서는, 버퍼층(102)측으로부터 n형 반도체층(103), 발광층(104), p형 반도체층(105)의 순차로 형성된다.
제1 전극으로서의 n측 전극(112)은, III족 질화물 반도체 적층체(106)의 n형 반도체층(103) 측에 형성된다. n측 전극(112)은, 도 1에 대해서는, n형 반도체층(103)과 전기적으로 접속되고 있는 것을 모식적으로 나타내는데 지나지 않지만, 전형적으로는, 발광소자의 일부의 영역에 있어 혼재층(111) 및 III족 질화물 반도체 적층체(106)의 일부를 제거하고, n형 반도체층(103)의 표면을 노출시켜, 노출한 n형 반도체층(103) 상에 n형 전극을 형성한다. 이것을 일반적으로 「래터럴(lateral)형」발광소자라고 한다. 제2 전극으로서의 p형 전극(113)은, III족 질화물 반도체 적층체(106)의 p형 반도체층(105) 측에 형성되어, 본 실시형태에서는 혼재층(111)을 개재시켜 p형 반도체층(105)과 전기적으로 접속되고 있다.
기판(101)으로서는, III족 질화물 반도체 적층체(106)의 에피택셜 성장의 온도에 내성이 있는 기판을 이용하는 것이 바람직하고, 예를 들면 사파이어 기판이나 AlN 단결정 층을 사파이어 등의 기판 상에 형성한 AlN 템플레이트(template)를 사용할 수 있다.
버퍼층(102)으로서는, MOCVD법, MOVPE법, HVPE법, MBE법 등의 기존의 수법을 이용하여 기판(101) 상에 에피택셜 성장시키는, 예를 들면 두께 20~1500 nm, 바람직하게는 500~1500 nm, 보다 바람직하게는 800~1000 nm의 AlN로 이루어진 층을 이용할 수 있다. 버퍼층(102)은 기판(101)과 n형 반도체층(103)의 변형(歪, strain) 완충층으로서 기능한다. 또, 후술하는 실시예에 이용하는 초격자 변형 완충층으로 할 수도 있다.
n형 반도체층(103) 및 p형 반도체층(105)은 AlxGa1 - xN재료(0＜x≤1)를, MOCVD법 등 기존의 수법을 이용해 에피택셜 성장시킴으로써 형성할 수 있다. 또한, 소망한 발광 파장으로의 흡수가 문제가 되지 않는 것이면, III족 원소로서 B, In가 포함되어 있어도 좋고, V족 원소로서 As가 포함되어 있어도 좋다. p형 불순물로서는, Be, Mg, n형 불순물로서는, Si, Ge을 예시할 수 있다. 발광층(104)은 AlInGaN/AlInGaN의 다중 양자 우물 구조를 MOCVD법 등에 의해 성장시켜 형성할 수 있다. 각층의 두께는, 예를 들면 n형 반도체층(103)은 1000~5000 nm, 발광층(104)은 10~100 nm, p형 반도체층(105)은 50~300 nm로 할 수 있다.
여기서 본 발명의 특징적 구성인 혼재층(111)에 대해 설명한다. 우선, III족 질화물 반층체 적층체(106)의 광 취출측(도 1 화살표)의 제1 표면(107)과는 반대측의 제2 표면(108) 상의 일부 영역에 반사 전극부(109)를 형성한다. 반사 전극부(109)는 발광층(104)에 발생하는 자외선 (파장이 200~350 nm)에 대해서 높은 반사율(예를 들면 60% 이상)을 가지는 금속이면 특별히 한정되지 않고, 예를 들면, 로듐(Rh), 백금(Pt), 이리듐(Ir), 루테늄(Ru), 몰리브덴(Mo), 텅스텐(W), 탄탈륨(Ta), 및 이들을 함유하는 합금을 예시할 수 있다. 그 중에서도 Rh, Ru, Mo이 보다 바람직하다.
한편, AlxGa1 - xN(0≤x≤0.05)로 이루어진 컨택트부(110)를 반사 전극부(109)를 형성한 제2 표면(108) 상의 일부 영역 이외의 영역에 형성한다. 본 실시형태에서는, 도 1 및 도 2에 나타낸 바와 같이, 반사 전극부(109)를 복수열의 호상(縞狀, striped pattern)으로 형성해, 그 사이를 덮도록 복수열의 호상의 컨택트부(110)를 형성한다. 즉, 반사 전극부 및 컨택트부가, 교대로 선상(서로 호상)이 되도록 형성되고 있다. 본 실시형태에 대해서, 상기 컨택트부(110)는 Al 함유량이 적거나, 또는 Al을 포함하지 않기 때문에, p형 반도체층(105)과 격자 정합이 좋고, 또, p측 전극(113)과의 접촉 저항이 p형 반도체층(105)보다 낮다. 또, 컨택트부(110)의 전도형은, 제2 표면을 구성하는 반도체층과 동일하게 한다. 본 실시형태에서는, p형 반도체층(105)이 제2 표면(108)을 구성하기 때문에, 컨택트부(110)는 p형으로 한다. 또, x＞0.05의 경우, Al 함유량이 너무 많아서 캐리어 밀도가 큰폭으로 감소해 버리기 때문에, 본 발명에서는 0≤x≤0.05로 한다.
제2 표면(108) 상의 반사 전극부(109)를 형성한 영역에서는, 컨택트부(110)를 구성하는 AlxGa1 - xN(0≤x≤0.05)에 거의 흡수 되지 않고, 발광층(104)에서 발생한 자외선을 반사할 수 있다. 한편, 제2 표면(108) 상의 컨택트부(110)를 형성한 영역에서는, p측 전극(113)과 양호한 오믹 컨택트를 얻을 수 있다. 이와 같이 본 발명에서는, 광 취출측과는 반대측의 제2 표면(108) 상에, 반사 전극부(109)와 컨택트부(110)의 혼재층(111)을 형성했기 때문에, 전극과 반도체층과의 양호한 오믹 접촉과 반사 전극층의 기능을 충분히 발휘시키는 것의 양립을 도모할 수 있다. 그 결과, 순방향 전압을 별로 상승시키지 않고, 발광 효율을 향상시키는 것이 가능해진다.
여기서, 반사 전극부(109)와 컨택트부(110)의 위치 관계는, 제2 표면(108) 상에 양자가 혼재하고 있으면, 특별히 도 2에는 한정되지 않는다.
예를 들면, 혼재층(111)은 반사 전극부(109) 및 컨택트부(110)의 적어도 한쪽이 제2 표면(108) 상에서 복수의 섬상 영역을 형성하도록 설치되고, 다른 한쪽이 이 복수의 섬상 영역 사이에 적어도 위치하도록 설치된다. 예를 들면, 컨택트부(110)가 복수의 섬상 영역을 형성하는 예로서는, 도 2와 동일한 상면시(上面視)에, 반사 전극부(109)에 구형 또는 원형 등의 소정 형상의 개구부가 규칙적 또는 불규칙하게 점재(占在)하고 있어, 그 개구부를 컨택트부가 덮는 구성을 들 수 있다. 또, 반사 전극부(109)가 복수의 섬상 영역을 형성하는 예로서는, 도 2와 동일한 상면시에, 구형 또는 원형 등 소정 형상의 반사 전극부가 규칙적으로 또는 불규칙하게 점재하고 있고, 그 사이를 컨택트부가 덮는 구성을 들 수 있다. 도 2에 나타낸 호상(縞狀)의 구성은, 반사 전극부(109) 및 컨택트부(110)가 함께 복수의 섬상 영역을 형성하도록 설치되고, 서로 한쪽이 형성된 섬상 영역의 사이를 덮도록 배치되어 있는 예이다. 이러한 예로서는, 반사 전극부(109) 및 컨택트부(110)가 도 2와 동일한 상면시에 체크무늬를 형성하는 구성도 들 수 있다.
여기서, 양호한 오믹 접촉과 높은 광반사율과의 양립을 보다 충분히 도모하는 관점에서, 제2 표면 상의 반사 전극부를 형성한 면적 S1과 컨택트부를 형성한 면적 S2와의 비 S1/S2가 0.1~10의 범위인 것이 바람직하고, 0.25~1.5의 범위가 보다 바람직하다. S1/S2가 0.1 이상이면, 반사 전극부(109)에 의한 광의 반사 효율이 불충분해지지 않고, 또 10 이하이면, 전극과 반도체층과의 오믹 접촉이 불충분해질 일도 없기 때문이다.
여기서, p측의 캐리어의 이동에 대해 설명한다. p측 전극(113)에서 컨택트부(110)로 이동한 캐리어는, 그대로 p형 반도체층(105)으로 이동한다. 한편, p측 전극(113)에서 반사 전극부(109)로 이동한 캐리어는, 인접하는 컨택트부(110)와의 장벽이 p형 반도체층(105)과의 장벽보다 낮기 때문에, 컨택트부(110)로 이동한 후, p형 반도체층(105)으로 이동하는 경로가 우선된다고 생각할 수 있다. 그러나, 반사 전극부(109)로부터 직접 p형 반도체층(105)으로 이동하는 캐리어도 존재한다고 생각할 수 있기 때문에, 반사 전극부(109)는 이른바 전류 협착층으로서 기능하는 것은 아니다.
그리고, 제2 표면(108)을 구성하는 반도체층이 p형인 본 실시형태에 대해서는, 반사 전극부를 Rh, Pt, Ir, Ru, Mo, 및 이들을 함유하는 합금 중 어느 하나로 구성하는 것이 바람직하다. 이러한 금속은, p형 반도체층(105)과 비교적 양호한 오믹 접촉을 형성할 수 있다. 이 때문에, 컨택트부(110) 뿐만 아니라, 반사 전극부(109)에서도 p형 반도체층(105)의 양호한 오믹 접촉을 형성하고, 보다 캐리어 밀도를 높일 수 있다. 또, 이러한 금속은, 반사 전극부(109)를 형성한 후, 컨택트부(110)를 형성하는 공정 시에, p형 반도체층(105)에 확산하기 어렵고, p형 반도체층(105)에 전위를 일으키기 어려운 관점에서도 바람직하다.
본 실시형태와 같이, 컨택트부(110)가 반사 전극부(109)보다 두꺼운 것이 바람직하다. 컨택트부(110)를 두껍게 형성함으로써, 충분한 양의 홀(holes)을 공급할 수 있기 때문이다. 그리고, 반사 전극부(109)의 막 두께는 5 nm~200 nm의 범위로 하는 것이 바람직하다. 5 nm 이상의 막 두께이면 발광층(104)에서 발생한 자외선을 보다 확실히 반사할 수 있고, 200 nm 이하의 막 두께이면 반사 전극부로부터 생기는 응력이 소자에 영향을 미칠 우려가 없기 때문이다. 컨택트부(110)의 막 두께는, 20 nm~300 nm의 범위로 하는 것이 바람직하다. 컨택트부 20 nm 이상의 막 두께이면 홀을 충분히 공급할 수 있고, 300 nm 이하의 막 두께이면 전자선 조사나 어닐링 처리에 의해서, 홀을 충분히 활성화할 수 있기 때문이다. 컨택트부(110)는 반사 전극부(109) 상의 일부 또는 전부를 피복해도 좋다.
n측 전극(112)으로서는, n형 반도체층(103)과의 접촉 저항이 낮다고 하는 이유로부터, 예를 들어 금속화법에 의해 Ti 함유막 및 Al 함유막을 순차 증착시킨 Ti/Al 전극을 이용할 수 있다. p측 전극(113)으로서는, p형 반도체층(105)의 접촉 저항이 낮다고 하는 이유로부터, 예를 들어 금속화법에 의해 Ni 함유막 및 Au 함유막을 순차 증착시킨 Ni/Au 전극, 및 Ni/Pt 전극을 이용할 수 있다.
제2 표면(108)을 구성하는 반도체층 측의 전극인 p측 전극(113)은 본 실시형태와 같이, 반사 전극부(109) 및 컨택트부(110)(혼재층(111)) 상에 직접 형성되는 것이 바람직하다.
또, III족 질화물 반도체 적층체(106)의 제2 표면(108), 즉 제2 전도형 반도체층(105)의 표면은, 두께 5 nm 이하로 형성되는 AlxGa1 - xN(0≤x≤0.05)로 이루어진 반도체층으로 구성되는 것이 바람직하다. 즉, 본 실시형태에서는, p형 반도체층(105)의 최상층이 상기 반도체층으로 구성되게 된다. p형 반도체층(105)을 형성한 후, 반사 전극부(109)를 형성할 때에, 일단 기판을 성막로에서부터 취출하여, p형 반도체층(105)의 Al가 산화되어 컨택트부(110)의 결정 성장이 곤란해질 가능성이 있지만, 상기 반도체층을 형성하면 Al의 산화를 억제할 수 있다. 또한, 두께 5 nm 이하로 한 것은, 5 nm를 넘도록 상기 반도체층을 형성하면, 발광층(104)에서부터 발생한 자외선을 상기 반도체층이 흡수해 버림으로써 발광 효율이 저하되기 때문이다.
지금까지, 본 발명에서의 제1 전도형을 n형, 제2 전도형을 p형으로서 III족 질화물 반도체 발광소자(100)를 설명했지만, 본 발명은 이것에 한정되지 않고, 제1 전도형을 p형, 제2 전도형을 n형이라고 해도 좋은 것은 물론이다. 이 경우, 반사 전극부(109)의 재료로서는, n형 반도체층인 n-AlGaN와 비교적 양호한 오믹 접촉을 형성하는 Ti/Al, Mo/Al, W/Al 등의 금속으로 하는 것이 바람직하다.
(제조 방법)
다음으로, III족 질화물 반도체 발광소자(100)의 제조 방법의 일례를, 도 3을 이용해 설명한다. 우선, 도 3(a)에 나타낸 바와 같이, 예를 들면 MOCVD법을 이용하여 기판(101) 상에 AlN로 이루어진 버퍼층(102)을 형성한다. 다음으로, 도 3(b)에 나타낸 바와 같이, 버퍼층(102) 상에 제1 전도형인 n형의 반도체층(103), 발광층(104), 및 제1 전도형과는 다른 제2 전도형인 p형의 반도체층(105)을 순차로 에피택셜 성장시켜 III족 질화물 반도체 적층체(106)를 형성한다. 이것도 마찬가지로 MOCVD법으로 실시할 수 있다.
여기서, 다음 공정으로 반사 전극부 및 컨택트부를 형성하는 측의, III족 질화물 반도체 적층체(106)의 면(108), 즉, p형 반도체층(105)을 구성하는 최상층부에는, p형 AlxGa1 - xN(0≤x≤0.05)로 이루어진 반도체층을 두께 5 nm 이하로 형성하는 것이 바람직하다. 이것에 의해, 상기와 같이, 다음의 공정으로 기판을 제막로(爐)에서부터 꺼낼 때에, p형 반도체층(105)의 Al의 산화를 억제할 수 있다.
다음으로, 도 3(c)에 나타낸 바와 같이, III족 질화물 반도체 적층체(106)의 p형 반도체층(105)측의 면(108) 상의 일부 영역에 반사 전극부(109)를 형성한다. 이것은 예를 들면, 포트 리소그래피법에 의해 소망 패턴으로 레지스터를 형성하고, 반사 전극부를 구성하는 재료를 스퍼터법, 금속화법 등에 의해 제막한 후, 레지스터를 제거함으로써 형성할 수 있다. p형 반도체층(105)의 Al의 산화를 억제할 수 있으면, 반사 전극부가 되는 금속을 제막 후에 레지스터를 형성해 에칭에 의해 반사 전극부를 형성해도 좋다.
다음으로, 도 3(d)에 나타낸 바와 같이 반사 전극부(109) 상에 보호층(116)을 형성하는 것이 바람직하다. 이것은, 다음 공정으로 컨택트부를 에피택셜 성장시킬 때, 반사 전극부(109)가 암모니아 분위기 중에 노출되어 질화되는 것을 억제하기 때문이다. 반사 전극부(109)가 질화되면, 발광층(104)으로부터 발생한 광의 반사율이 감소하기 때문에 바람직하지 않다. 이 경우, 반사 전극부(109)를 형성할 때에 이용한 레지스터를 제거하는 것은, 보호층(116)을 형성한 다음에 한다. 보호층으로서는, 상기와 같이 반사 전극부의 변질 방지를 달성할 수 있는 것이면 한정되지 않지만, SiO2, SiNx 등을 예시할 수 있다.
보호층(116)의 형성 후, 도 3(e)에 나타낸 바와 같이, 예를 들면 MOCVD법을 이용하여 적어도 반사 전극부(109) 사이에 p형 AlxGa1 - xN(0≤x≤0.05)으로 이루어진 컨택트부(110)를 형성한다. 그 후, 도 3(f)에 나타낸 바와 같이, 예를 들면 BHF 등의 약액에 의해, 보호층(116)을 제거하는 것이 바람직하다.
그 후, 도 3(g)에 나타낸 바와 같이, III족 질화물 반도체 적층체(106)의 n형 반도체층(103) 및 p형 반도체층(105) 측에, 각각 n측 전극(112) 및 p측 전극(113)을 형성한다. n측 전극(112)은, 예를 들면 연마 또는 웨트 에칭 등에 의해, 발광소자의 일부의 영역에서 혼재층(111) 및 III족 질화물 반도체 적층체(106)의 일부를 제거하여 n형 반도체층(103)의 표면을 노출시키고, 노출한 n형 반도체층(103) 상에 스퍼터법 또는 금속화법 등에 의해 형성할 수 있다. p측 전극(113)은 동일한 스퍼터법 또는 금속화법 등에 의해 혼재층(111) 상에 직접 형성할 수 있다. 여기서, 반사 전극부(109)와 컨택트부(110)의 막 두께가 다른 경우, 도시한 바와 같이, p측 전극(113)의 표면 형상은, 혼재층(111)의 표면 요철에 추종하는 경향이 있다.
이와 같이 하여 래터럴형의 III족 질화물 반도체 발광소자(100)를 제조할 수 있다.
(실시형태 2)
본 발명의 다른 실시형태인 III족 질화물 반도체 발광소자(200)에 대해서, 도 4를 이용해 설명한다. 이 실시형태에서는, 혼재층(211)에서 컨택트부(210)가 반사 전극부(209)보다 얇은 점 이외에는, 실시형태 1과 같다. 201은 기판, 202는 버퍼층, 203은 n형 반도체층, 204는 발광층, 205는 p형 반도체층, 206은 III족 질화물 반도체 적층체, 212는 n측 전극, 213은 p측 전극이다. 본 실시형태는, p측 전극의 면저항을 저감할 수 있는 관점에서 바람직하다.
(실시형태 3)
본 발명의 다른 실시형태인 III족 질화물 반도체 발광소자(300)에 대해서, 도 5를 이용해 설명한다. 이 실시형태에서는, 혼재층(311)에서, 컨택트부(310)가 반사 전극부(309)를 덮도록 형성되는 점 이외에는, 실시형태 1과 같다. 실시형태 1보다 컨택트부(310)의 에피택셜 성장을 장시간 실시하면, 컨택트부(310)는 반사 전극부(309) 상에서 횡방향 성장하고, 도 5에 나타내는 평탄한 표면을 가지는 컨택트부(310)가 형성된다. 반사 전극부(309)가 없는 부위에서의 컨택트부(310)의 막 두께는, 100 nm~500 nm의 범위로 하는 것이 바람직하다. 301은 기판, 302는 버퍼층, 303은 n형 반도체층, 304는 발광층, 305는 p형 반도체층, 306은 III족 질화물 반도체 적층체, 312는 n측 전극, 313은 p측 전극이다. 또한, 본 실시형태에서는, 반사 전극부(309)의 형성 후, 반사 전극부(309) 상에 SiO2, SiNx 등으로 이루어진 보호층(부(不)도시)을 형성해, 그것을 제거하지 않고 컨택트부(310)를 형성하는 것이 반사 전극부의 질화를 억제하는 관점에서 바람직하다.
(실시형태 4)
본 발명의 일 실시형태로서 수직(Vertical) 형의 III족 질화물 반도체 발광소자(400)를 제조하는 공정을 도 6에 의해 설명한다. 혼재층(411)을 형성하는 공정까지는, 실시형태 1의 제조 방법으로서 도 3(f)으로 나타낸 공정과 같다. 도 6(a)에 나타낸 바와 같이, 그 후 혼재층(411) 상에 순차로 p측 전극(413), 접속 금속층(414), 서포트 기판(415)을 형성한다.
우선, p측 전극(413)은 스퍼터법 또는 금속화법 등에 의해, 혼재층(411) 상에 직접 형성한다.
접속 금속층(414)은 접합에 의해 서포트 기판과 접속하는 경우는, Au 함유 재료로 하는 것이 바람직하고, 보다 바람직하게는 Au 또는 AuSn로 한다. 도금법에 의해 서포트 기판과 접속하는 경우는 Au, Pt, Pd 등의 귀금속이나 Ni, Cu 중 어느 하나를 포함한 재료로 하는 것이 바람직하다. 또, 케미컬 리프트 오프법에 의해 기판(401)을 박리할 때에 사용하는 에칭액에 대해서 내성을 가지는 금속을 선택하는 것이 바람직하다. 접속 금속층(414)에서부터의 Au의 확산을 멈추는 배리어층으로서 접속 금속층(414)과 p측 전극(413)의 사이에 Pt 함유 재료로 이루어진 배리어층을 더 형성해도 좋다.
서포트 기판(415)은 방열성이 좋은 재료로 이루어진 것으로 할 수 있고, 예를 들면 도전성 Si 기판이나 Mo, W, Ni, Cu 및 이러한 합금을 재료로 하는 기판을 이용하는 것이 바람직하다. 다만, 그 후의 케미컬 리프트 오프의 에칭액에 대한 내성에 의해 기판을 선택한다.
또, 도 6에는 나타내지 않지만, 서포트 기판(415)을 접속하는 공정(도 6(a))은 서포트 기판(415) 상에 Pt 함유 재료로 이루어진 배리어층 및 Au 함유 재료로 이루어진 서포트 기판측 접속층을 순차로 형성하여, 이 서포트 기판측 접속층과 접속 금속층(414)을 접합하는 것을 포함하는 것이 바람직하다.
계속해서, 도 6(b)에 나타낸 바와 같이, 버퍼층(402)을 에칭 등에 의해 제거하여, III족 질화물 반도체 적층체(106)로부터 기판(401)을 박리한다. 그리고, 이 박리에 의해 노출한 n형 반도체층(403) 상에 n측 전극(412)을 형성한다. 이와 같이 하여 수직형의 III족 질화물 반도체 발광소자(400)를 제조할 수 있다. 또한, 수직형의 경우, 이와 같이 버퍼층(402)을 제거할 필요가 있기 때문에, 버퍼층(402)은 케미컬 리프트 오프가 가능한 금속 재료(예를 들면 크롬(Cr), 스칸듐(Sc), 하프늄(Hf), 지르코늄(Zr) 등), 또는 이러한 금속 질화물로 구성하는 것이 바람직하다.
상술한 곳은 모두 대표적인 실시형태의 예를 나타낸 것이며, 본 발명은 이러한 실시형태로 한정되는 것은 아니다. 또, 이하, 실시예를 이용해 본 발명을 더 상세하게 설명하지만, 본 발명은 이하의 실시예에 전혀 한정되는 것은 아니다.
실시예
(실시예 1)
사파이어 기판(0001) 면 상에 AlN 에피택셜 층을 가지는 AlN 템플레이트의 상에, MOCVD법에 의해 초기층으로서 AlN층(두께 27 nm)을 적층 후, 초격자 변형 완충층, n형 질화물 반도체층, 발광층, p형 질화물 반도체층을 순차로 에피택셜 성장시켜 에피택셜 적층체를 형성했다. 여기까지의 적층 구조를 표 1에 나타낸다. 표 1에 나타낸 바와 같이, p형 질화물 반도체층의 최상부에는, 산화 방지층으로서 두께 3 nm의 p-GaN를 형성했다. 또한, AlN 에피택셜 층은 두께가 800 nm이며 전위밀도가 1×1010cm-2 이하의 것을 사용했다.
p형 질화물 반도체층 상에, 포트리소그래피법에 의해 레지스터의 패턴을 형성하고, 두께 10 nm의 Ru를 스퍼터법에 의해 형성 후, 레지스터를 제거에 의해 레지스터 상의 Ru를 제거하고, 5㎛ 폭 5㎛ 간격의 단책상(短冊狀, strips)의 Ru로 이루어진 반사 전극부를 형성했다. 에싱(ashing)에 의한 표면 세정 후, p형 질화물 반도체층 상에, 컨택트부로서 p-GaN를 에피택셜 성장시켜 두께 50 nm로 했다. 두께 50 nm의 경우, 컨택트부는 반사 전극부 상에 횡방향 성장하지 않았다. 이와 같이 하여 혼재층을 형성했다.
그 후, 드라이 에칭법에 의해 n형 질화물 반도체층의 표면을 일부 노출시켜, n측 전극(Ti/Al)을 n형 질화물 반도체층 상에 형성하고, p측 전극(Ni/Au)을 상기 혼재층 상에 형성했다. 550℃에서 어닐링 후, p측 전극, n측 전극 각각 패드(pad) 전극을 형성했다. 이와 같이 하여, 도 1에 나타내는 실시형태 1의 III족 질화물 반도체 발광소자(100)를 제작했다.
Figure 112013028479637-pct00001
(실시예 2)
반사 전극부의 두께를 30 nm, 컨택트부의 두께를 20 nm로 한 것 이외에는, 실시예 1과 동일한 방법으로, 도 4에 나타내는 실시형태 2의 III족 질화물 반도체 발광소자(200)를 제작했다.
(실시예 3)
반사 전극부가 없는 부위에서의 컨택트부의 두께를 200 nm로 한 결과, 컨택트부는 반사 전극부 상에 횡방향 성장하고, 컨택트부가 두께 10 nm의 반사 전극부를 덮도록 형성되었다. 이 점 이외에는, 실시예 1과 동일한 방법으로, 도 5에 나타내는 실시형태 3의 III족 질화물 반도체 발광소자(300)를 제작했다.
(실시예 4)
Ru막의 형성 후에 스퍼터법에 의해 Ru막 상에 SiO2 보호막(두께 10 nm)을 더 형성하고, 레지스터의 제거에 의해 레지스터 상의 보호막 및 Ru를 제거하여 5㎛ 폭 5㎛ 간격의 단책상의 Ru로 이루어진 반사 전극부를 형성한 것, 및 컨택트부로서 p-GaN를 형성 후에, BHF를 이용해 SiO2 보호막을 제거한 것 이외에는, 실시예 1과 동일한 방법으로, 도 1에 나타내는 실시형태 1의 III족 질화물 반도체 발광소자(100)를 제작했다.
(비교예 1)
표 1에 있어서, 최상부의 산화 방지층을 형성하지 않는 점 이외에는, 표 1과 동일한 적층 구조로 p형 질화물 반도체층까지를 형성했다. 그 후, p형 질화물 반도체층의 최상부의 전면(全面)에 p형 컨택트층(p-GaN：두께 20 nm), 반사 전극층(Ru：두께 10 nm)을 순차로 형성했다. p측 전극 및 n측 전극은, 실시예 1과 같이 형성했다. 이와 같이 하여, 도 7에 나타내는 III족 질화물 반도체 발광소자(500)를 제작했다. 또한, 501은 기판, 502는 버퍼층, 503은 n형 반도체층, 504는 발광층, 505는 p형 반도체층, 506은 III족 질화물 반도체 적층체, 510은 p형 컨택트층(p-GaN), 509는 반사 전극층, 512는 n측 전극, 513은 p측 전극이다.
(비교예 2)
비교예 1의 p형 컨택트층(p-GaN)을 형성하지 않은 점 이외에는, 비교예 1과 동일한 방법으로 도 8에 나타내는 III족 질화물 반도체 발광소자(600)를 제작했다. 또한, 601은 기판, 602는 버퍼층, 603은 n형 반도체층, 604는 발광층, 605는 p형 반도체층, 606은 III족 질화물 반도체 적층체, 609는 반사 전극층, 612는 n측 전극, 613은 p측 전극이다.
(비교예 3)
표 1에 있어서, 최상부의 산화 방지층을 형성하지 않는 점 이외에는, 표 1과 동일한 적층 구조로 p형 질화물 반도체층까지를 형성했다. 그 후, p형 질화물 반도체층의 최상부의 전면에 p형 컨택트층(p-GaN：두께 20 nm)을 형성하고, 그 후, 실시예 1과 같이 단책상의 반사 전극부(Ru：두께 10 nm)를 형성했다. 그리고, 반사 전극부 및 노출한 p형 컨택트층 상에, p측 전극으로서 Ni/Au를 형성했다. 이와 같이 하여, 도 9에 나타내는 III족 질화물 반도체 발광소자(700)를 제작했다. 또한, 701은 기판, 702는 버퍼층, 703은 n형 반도체층, 704는 발광층, 705는 p형 반도체층, 706은 III족 질화물 반도체 적층체, 710은 p형 컨택트층, 709는 반사 전극층, 712는 n측 전극, 713은 p측 전극이다.
(평가방법)
얻어지는 발광소자에 정전류 전압 전원을 이용해 20 mA의 전류를 흘렸을 때의 순방향 전압 Vf 및 적분구에 의한 발광 출력 Po를 측정해, 비교예 1에서의 값을 1로서 지수 표시했다. 결과를 표 2에 나타낸다. Po에 대해서는, 지수가 클수록 발광 출력이 크고, 우수한 특성이 있음을 나타낸다. Vf에 대해서는, 지수가 작을수록 순방향 전압이 작고, 우수한 특성이 있음을 나타낸다.
Figure 112013028479637-pct00002
(평가 결과)
표 2에 나타낸 바와 같이, 실시예 1~4는, 순방향 전압 Vf가 비교예 1과 동등 이상에서 발광 출력 Po가 비교예 1보다 현격히 커졌다. 특히 실시예 4에서는, SiO2에 의해 Ru의 질화를 확실히 방지할 수 있는 결과, 가장 높은 발광 출력을 얻을 수 있었다. 한편, 비교예 2는, p형 컨택트층(p-GaN)을 형성하지 않았기 때문에, 충분한 캐리어 밀도를 얻지 못하고, 비교예 1보다 Vf는 크고, Po는 작아져, 양특성 모두 비교예 1 보다 더 뒤떨어지고 있었다. 또 비교예 3은, 비교예 1보다 Vf는 작기는 하지만, Po가 작았다.
또한, 이번 실시예에서는, 반사 전극의 형상이 단책상의 경우를 나타냈지만, 반사 전극부 중에 도트(dot) 형상의 개구부를 형성해, 상기 개구부에 p형 컨택트층을 재성장시켰을 경우에도, 동일한 효과를 얻을 수 있었다. 또, 반사 전극이 Ru의 경우를 나타냈지만, Mo, Rh에서도 유사한 효과를 얻을 수 있었다.
(산업상의 이용 가능성)
본 발명에 의하면, III족 질화물 반층체 적층체의 광 취출측과는 반대측의 표면 상에 반사 전극부와 컨택트부와의 혼재층을 형성한 것에 의해, 전극과 반도체층의 양호한 오믹 접촉과 반사 전극층의 기능을 충분히 발휘시키는 것의 양립을 도모할 수 있다. 그 결과, 순방향 전압을 별로 상승시키지 않고, 발광 효율을 향상시키는 것이 가능해진다.
100: III족 질화물 반도체 발광소자
101: 기판
102: 버퍼층
103: n형 반도체층(제1 전도형 반도체층)
104: 발광층
105: p형 반도체층(제2 전도형 반도체층)
106: III족 질화물 반도체 적층체
107: 제1 표면
108: 제2 표면
109: 반사 전극부
110: 컨택트부
111: 혼재층
112: n측 전극(제1 전극)
113: p측 전극(제2 전극)
414: 접합 금속
415: 서포트 기판
116: 보호층

Claims (10)

  1. 발광층, 상기 발광층을 사이에 두고 형성되는 제1 전도형의 반도체층 및 제1 전도형과는 다른 제2 전도형의 반도체층으로 이루어진 III족 질화물 반도체 적층체 및
    상기 III족 질화물 반도체 적층체의 상기 제1 전도형 반도체층 측과 상기 제2 전도형 반도체층 측에 각각 형성된 제1 전극 및 제2 전극을 가지는 III족 질화물 반도체 발광소자로서:
    상기 III족 질화물 반도체 적층체의 광 취출측의 제1 표면과는 반대측의 제2 표면 상에 반사 전극부 및 AlxGa1-xN(0≤x≤0.05)로 이루어진 컨택트부의 혼재층을 가지고, 상기 컨택트부는 상기 반사 전극부보다 두꺼운 것을 특징으로 하는, III족 질화물 반도체 발광소자.
  2. 제1항에 있어서,
    상기 혼재층은,
    상기 반사 전극부 및 상기 컨택트부의 적어도 한쪽이 상기 제2 표면 상에서 복수의 섬상(島狀) 영역을 형성하도록 설치되고,
    다른 한쪽이 상기 복수의 섬상 영역 사이에 적어도 위치하도록 설치되는, III족 질화물 반도체 발광소자.
  3. 제1항 또는 제2항에 있어서,
    상기 제2 표면을 구성하는 반도체층이 p형이며,
    상기 반사 전극부가 Rh, Pt, Ir, Ru, Mo, 및 이들을 함유하는 합금 중 어느 하나로 이루어진, III족 질화물 반도체 발광소자.
  4. 제1항 또는 제2항에 있어서,
    상기 제1 전극 및 제2 전극 중, 상기 제2 표면을 구성하는 반도체층 측의 전극이 상기 반사 전극부 및/또는 상기 컨택트부 상에 형성되는, III족 질화물 반도체 발광소자.
  5. 제1항 또는 제2항에 있어서,
    상기 III족 질화물 반도체 적층체의 상기 제2 표면은 두께 5 nm 이하로 형성되는 AlxGa1-xN(0≤x≤0.05)로 이루어진 반도체층으로 구성되는, III족 질화물 반도체 발광소자.
  6. 삭제
  7. 제1항 또는 제2항에 있어서,
    상기 컨택트부가 상기 반사 전극부를 덮도록 형성되는, III족 질화물 반도체 발광소자.
  8. 기판 상에 버퍼층을 형성하는 공정과,
    상기 버퍼층 상에 제1 전도형의 반도체층, 발광층, 및 상기 제1 전도형과는 다른 제2 전도형의 반도체층을 순차로 형성해 III족 질화물 반도체 적층체를 형성하는 공정과,
    상기 III족 질화물 반도체 적층체의 상기 제2 전도형 반도체층 측의 면상의 일부 영역에 반사 전극부를 형성하는 공정과,
    적어도 상기 일부 영역 이외의 영역에 AlxGa1-xN(0≤x≤0.05)로 이루어진 컨택트부를 상기 반사 전극부보다 두껍게 형성하는 공정과,
    상기 III족 질화물 반도체 적층체의 상기 제1 전도형 반도체층 측 및 상기 제2 전도형 반도체층 측에 각각 제1 전극 및 제2 전극을 형성하는 공정을 가지는 것을 특징으로 하는, III족 질화물 반도체 발광소자의 제조 방법.
  9. 제8항에 있어서,
    상기 III족 질화물 반도체 적층체의 상기 반사 전극부 및 컨택트부가 설치되는 측의 면에 AlxGa1 - xN(0≤x≤0.05)로 이루어진 반도체층을 두께 5 nm 이하로 형성하는 공정을 더 가지는, III족 질화물 반도체 발광소자의 제조 방법.
  10. 제8항 또는 제9항에 있어서,
    상기 반사 전극부를 형성하는 상기 공정 후, 상기 반사 전극부 상에 보호층을 형성하는 공정을 더 가지고,
    그 후 상기 컨택트부를 형성하는 상기 공정을 실시하고,
    그 후 상기 보호층을 제거하는 공정을 더 가지는, III족 질화물 반도체 발광소자의 제조 방법.

KR1020137008400A 2010-09-30 2011-09-30 Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법 KR101441833B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2010-222728 2010-09-30
JP2010222728 2010-09-30
PCT/JP2011/005558 WO2012042909A1 (ja) 2010-09-30 2011-09-30 Ｉｉｉ族窒化物半導体発光素子およびその製造方法

Publications (2)

Publication Number Publication Date
KR20130052006A KR20130052006A (ko) 2013-05-21
KR101441833B1 true KR101441833B1 (ko) 2014-09-18

Family

ID=45892397

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137008400A KR101441833B1 (ko) 2010-09-30 2011-09-30 Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법

Country Status (6)

Country Link
US (1) US9263642B2 (ko)
EP (1) EP2624318A4 (ko)
JP (1) JP5508539B2 (ko)
KR (1) KR101441833B1 (ko)
CN (1) CN103140947B (ko)
WO (1) WO2012042909A1 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6008284B2 (ja) * 2012-09-14 2016-10-19 パナソニックＩｐマネジメント株式会社 半導体紫外発光素子
US9082935B2 (en) * 2012-11-05 2015-07-14 Epistar Corporation Light-emitting element and the light-emitting array having the same
US9419194B2 (en) 2013-08-13 2016-08-16 Palo Alto Research Center Incorporated Transparent electron blocking hole transporting layer
CN103594586B (zh) * 2013-10-21 2016-06-29 溧阳市东大技术转移中心有限公司 一种具有粗化表面的电极结构的制造方法
DE102014202220B3 (de) * 2013-12-03 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement
TWI574433B (zh) * 2015-02-09 2017-03-11 High-energy non-visible light-emitting diodes with safety instructions
JP6860293B2 (ja) * 2015-04-28 2021-04-14 日機装株式会社 発光素子および発光素子の製造方法
CN106129191A (zh) * 2016-06-29 2016-11-16 中山大学 基于Be辅助掺杂技术的高亮度紫外LED及其制备方法
KR102294898B1 (ko) * 2019-09-23 2021-08-27 주식회사 포톤웨이브 자외선 led의 제조 방법 및 그에 따른 자외선 led
KR20220097772A (ko) * 2020-12-31 2022-07-08 삼성디스플레이 주식회사 표시 패널, 이를 구비한 표시 장치, 및 표시 패널의 제조방법
JP6995227B1 (ja) 2021-01-07 2022-01-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
WO2023120996A1 (ko) * 2021-12-23 2023-06-29 서울바이오시스주식회사 발광 다이오드
WO2023227212A1 (en) * 2022-05-25 2023-11-30 Ams-Osram International Gmbh Method for processing an optoelectronic device and optoelectronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031990A (ja) * 1995-02-23 2004-01-29 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004200431A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 窒化物系半導体発光素子およびその製造方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5777350A (en) * 1994-12-02 1998-07-07 Nichia Chemical Industries, Ltd. Nitride semiconductor light-emitting device
JP3301601B2 (ja) 1998-01-27 2002-07-15 日亜化学工業株式会社 窒化物半導体発光素子
JP3889910B2 (ja) * 2000-03-10 2007-03-07 三菱化学株式会社 半導体発光装置およびその製造方法
JP3963632B2 (ja) * 2000-04-06 2007-08-22 三菱化学株式会社 半導体光デバイス装置
EP1471583B1 (en) * 2002-01-28 2009-10-07 Nichia Corporation Nitride semiconductor device having support substrate and its manufacturing method
EP1814166A1 (en) 2002-05-15 2007-08-01 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element and production method therefor
DE10244986B4 (de) * 2002-09-26 2008-02-07 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement
GB2407702A (en) * 2003-10-28 2005-05-04 Sharp Kk A semiconductor light-emitting device
JP2005150675A (ja) 2003-11-18 2005-06-09 Itswell Co Ltd 半導体発光ダイオードとその製造方法
KR100506741B1 (ko) * 2003-12-24 2005-08-08 삼성전기주식회사 플립칩용 질화물 반도체 발광소자 및 그 제조방법
US7808011B2 (en) * 2004-03-19 2010-10-05 Koninklijke Philips Electronics N.V. Semiconductor light emitting devices including in-plane light emitting layers
CN1993835A (zh) * 2004-06-14 2007-07-04 三菱电线工业株式会社 氮化物半导体发光器件
JP4632697B2 (ja) * 2004-06-18 2011-02-16 スタンレー電気株式会社 半導体発光素子及びその製造方法
KR100576870B1 (ko) * 2004-08-11 2006-05-10 삼성전기주식회사 질화물 반도체 발광소자 및 제조방법
WO2006038665A1 (ja) * 2004-10-01 2006-04-13 Mitsubishi Cable Industries, Ltd. 窒化物半導体発光素子およびその製造方法
JP4967243B2 (ja) 2005-03-08 2012-07-04 三菱化学株式会社 ＧａＮ系発光ダイオードおよび発光装置
US20060267043A1 (en) * 2005-05-27 2006-11-30 Emerson David T Deep ultraviolet light emitting devices and methods of fabricating deep ultraviolet light emitting devices
JP2007158131A (ja) 2005-12-06 2007-06-21 Toyoda Gosei Co Ltd Ｉｉｉ族窒化物系化合物半導体光素子
JP2007005591A (ja) * 2005-06-24 2007-01-11 Toshiba Corp 半導体発光素子
JP2007027510A (ja) 2005-07-19 2007-02-01 Fujikura Ltd 実装基板及び電子部品の実装方法
JP2007027540A (ja) 2005-07-20 2007-02-01 Matsushita Electric Ind Co Ltd 半導体発光素子およびこれを用いた照明装置
JP5072397B2 (ja) * 2006-12-20 2012-11-14 昭和電工株式会社 窒化ガリウム系化合物半導体発光素子およびその製造方法
JP5057774B2 (ja) * 2006-12-26 2012-10-24 京セラ株式会社 発光素子及び照明装置
TWI331816B (en) * 2007-04-03 2010-10-11 Advanced Optoelectronic Tech Semiconductor light-emitting device
KR101449035B1 (ko) 2008-04-30 2014-10-08 엘지이노텍 주식회사 반도체 발광소자
JP5376866B2 (ja) * 2008-08-22 2013-12-25 スタンレー電気株式会社 半導体発光装置の製造方法及び半導体発光装置
KR101103882B1 (ko) * 2008-11-17 2012-01-12 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004031990A (ja) * 1995-02-23 2004-01-29 Nichia Chem Ind Ltd 窒化物半導体発光素子
JP2004200431A (ja) * 2002-12-19 2004-07-15 Toshiba Corp 窒化物系半導体発光素子およびその製造方法

Also Published As

Publication number Publication date
US9263642B2 (en) 2016-02-16
US20130193471A1 (en) 2013-08-01
EP2624318A1 (en) 2013-08-07
CN103140947A (zh) 2013-06-05
KR20130052006A (ko) 2013-05-21
CN103140947B (zh) 2016-03-16
WO2012042909A1 (ja) 2012-04-05
JP5508539B2 (ja) 2014-06-04
JPWO2012042909A1 (ja) 2014-02-06
EP2624318A4 (en) 2015-11-11

Similar Documents

Publication Publication Date Title
KR101441833B1 (ko) Ⅲ족 질화물 반도체 발광소자 및 그 제조 방법
JP5988568B2 (ja) 半導体発光素子およびその製造方法
JP5217787B2 (ja) 半導体発光素子
KR101568624B1 (ko) 질화물 반도체 소자 및 그 제조 방법
US8552455B2 (en) Semiconductor light-emitting diode and a production method therefor
KR101449030B1 (ko) 그룹 3족 질화물계 반도체 발광다이오드 소자 및 이의 제조방법
JP5522032B2 (ja) 半導体発光素子及びその製造方法
JP4507532B2 (ja) 窒化物半導体素子
JP5251121B2 (ja) 窒化ガリウム系半導体発光素子及びその製造方法
US7868344B2 (en) Nitride semiconductor light emitting device including electrodes of a multilayer structure
JP5276959B2 (ja) 発光ダイオード及びその製造方法、並びにランプ
JP5526712B2 (ja) 半導体発光素子
JP2007073734A (ja) 発光素子
JP2011151393A (ja) バーチカル型ｉｉｉ族窒化物半導体発光素子およびその製造方法
TWI426626B (zh) 發光二極體、發光二極體燈及照明裝置
US9595635B2 (en) Point source light-emitting diode
JP2005191575A (ja) 窒化ガリウム系発光ダイオードの構造とその製造方法
JP2021097148A (ja) 半導体発光素子
JP5586371B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP5557648B2 (ja) 発光ダイオード、発光ダイオードランプ及び照明装置
JP2006013034A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子及び半導体発光素子の製造方法
JP4918245B2 (ja) 発光ダイオード及びその製造方法
JP2007073590A (ja) 発光素子
TWI423468B (zh) 發光裝置之製造方法及發光裝置
JP2008159980A (ja) 発光素子及び照明装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170818

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180816

Year of fee payment: 5