TW202209704A - 半導體發光裝置以及半導體發光裝置的製造方法 - Google Patents

半導體發光裝置以及半導體發光裝置的製造方法 Download PDF

Info

Publication number
TW202209704A
TW202209704A TW110123239A TW110123239A TW202209704A TW 202209704 A TW202209704 A TW 202209704A TW 110123239 A TW110123239 A TW 110123239A TW 110123239 A TW110123239 A TW 110123239A TW 202209704 A TW202209704 A TW 202209704A
Authority
TW
Taiwan
Prior art keywords
layer
electrode
type semiconductor
side contact
comb
Prior art date
Application number
TW110123239A
Other languages
English (en)
Other versions
TWI795820B (zh
Inventor
稲津哲彦
丹羽紀隆
Original Assignee
日商日機裝股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商日機裝股份有限公司 filed Critical 日商日機裝股份有限公司
Publication of TW202209704A publication Critical patent/TW202209704A/zh
Application granted granted Critical
Publication of TWI795820B publication Critical patent/TWI795820B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本發明之課題為改善半導體發光元件的發光分布以及安裝度。本發明之半導體發光裝置係具備：活性層26，係被設置於n型半導體層24上的第一櫛齒區域；p型半導體層28，係被設置於活性層26上；n側接觸電極32，係被設置於n型半導體層24上的第二櫛齒區域；p側接觸電極30，係被設置於p型半導體層28上的第三櫛齒區域；保護層34，係由介電體材料所構成，且具有p側墊開口56與n側墊開口58，p側墊開口56係被設置於p側接觸電極30上的第四櫛齒區域，n側墊開口58係被設置於n側接觸電極32上的第五櫛齒區域；p側墊電極36，係在p側墊開口56與p側接觸電極30連接；以及n側墊電極38，係在n側墊開口58與n側接觸電極32連接。

Description

半導體發光裝置以及半導體發光裝置的製造方法
本發明係關於一種半導體發光裝置以及半導體發光裝置的製造方法。
半導體發光元件係具有積層於基板上的n型半導體層、活性層以及p型半導體層，且於p型半導體層上設置有p側電極，於n型半導體層上設置有n側電極。為了抑制發光不均，提案有將p側電極以及n側電極設成櫛齒狀(comb-teeth shape)的構造(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]國際專利公開第2017／014094號。
[發明所欲解決之課題]
在將電極形狀設成櫛齒狀之情形下，難以在電極上確保為了壓焊接合(bonding junction)、倒裝晶片接合(flip-chip junction)之矩形或者是圓形的比較大的區域。結果，將半導體發光元件接合於安裝基板等的步驟變困難。
本發明係有鑑於這樣的課題而完成，將提供一種改善半導體發光元件的發光分布並且使安裝步驟簡便化的技術作為目的。 [用以解決課題之手段]
本發明之一態樣的半導體發光裝置係具備：n型半導體層，係由n型AlGaN(氮化鋁鎵)系半導體材料所構成；活性層，係被設置於n型半導體層上的第一櫛齒區域，且由AlGaN系半導體材料所構成；p型半導體層，係被設置於活性層上；n側接觸電極(n-side contact electrode)，係被設置於n型半導體層上與第一櫛齒區域嵌插的第二櫛齒區域；p側接觸電極(p-side contact electrode)，係被設置於p型半導體層上的第三櫛齒區域；保護層，係由介電體材料所構成，具有p側墊開口(p-side pad opening)與n側墊開口，在與p側墊開口不同的部位被覆p側接觸電極且在與n側墊開口不同的部位被覆n側接觸電極，前述p側墊開口係被設置於p側接觸電極上的第四櫛齒區域，前述n側墊開口係被設置於n側接觸電極上的第五櫛齒區域；p側墊電極，係被設置於保護層上，且在p側墊開口與p側接觸電極連接；以及n側墊電極，係被設置於保護層上，且在n側墊開口與n側接觸電極連接。
根據此態樣，藉由將活性層、n側接觸電極以及p側接觸電極設成櫛齒形狀，能夠改善半導體發光元件的發光分布。藉由在n側接觸電極上形成n側墊電極且在p側接觸電極上形成p側墊電極，能夠使發光元件的安裝步驟簡便化。進一步地，藉由將n側墊開口以及p側墊開口設成櫛齒形狀，能夠提高在櫛齒形狀的n側接觸電極以及p側接觸電極流動的電流之面內均勻度。藉此，能夠進一步地改善發光元件的發光分布。
n側接觸電極可具有：複數個n側指電極(n-side finger electrode)，係在第一方向被隔開間隔地設置，且在與第一方向交叉的第二方向延伸；以及n側匯流排電極(n-side bus-bar electrode)，係連接複數個n側指電極的端部，且沿著n型半導體層的外緣在第一方向延伸。活性層以及p型半導體層可分別具有：內側指部，係被插入複數個n側指電極之間，且在第二方向延伸；外側指部，係沿著n型半導體層的外緣在第二方向延伸；以及匯流排部，係連接內側指部以及外側指部的端部，且沿著n型半導體層的外緣在第一方向延伸。p側接觸電極可具有：p側內側指電極，係被設置於內側指部上；p側外側指電極，係被設置於外側指部上；以及p側匯流排電極，係被設置於匯流排部上，且連接p側內側指電極以及p側外側指電極的端部。
外側指部之第一方向的寬度可比內側指部之第一方向的寬度還小。p側外側指電極之第一方向的寬度可比p側內側指電極之第一方向的寬度還小。
n側接觸電極可包含：n側接觸層，係與n型半導體層接觸；第一電流擴散層，係被設置於n側接觸層上；以及第二電流擴散層，係被設置於第一電流擴散層上。p側接觸電極可包含：p側接觸層，係與p型半導體層接觸；以及p側電流擴散層，係被設置於n側接觸層上。p側接觸層之上表面的高度位置與第一電流擴散層之上表面的高度位置的差可為100 nm以下，p側電流擴散層之上表面的高度位置與第二電流擴散層之上表面的高度位置的差可為100 nm以下。
半導體發光裝置可進一步具備：p側凸塊(p-side bump)，係被設置於p側墊電極上與第三櫛齒區域重疊的位置；n側凸塊，係被設置於n側墊電極上與第三櫛齒區域重疊的位置；以及安裝基板，係與p側凸塊以及n側凸塊接合。
本發明之另一態樣是一種半導體發光裝置的製造方法。此半導體發光裝置的製造方法係具備以下步驟：在n型半導體層上形成活性層的步驟，前述n型半導體層係由n型AlGaN系半導體材料所構成，前述活性層係由AlGaN系半導體材料所構成；在活性層上形成p型半導體層的步驟；將與n型半導體層上的第一櫛齒區域不同區域的p型半導體層以及活性層去除，且使n型半導體層的上表面露出的步驟；在n型半導體層上與第一櫛齒區域嵌插的第二櫛齒區域形成n側接觸電極的步驟；在p型半導體層上的第三櫛齒區域形成p側接觸電極的步驟；形成被覆p側接觸電極以及n側接觸電極且由介電體材料所構成之保護層的步驟；在p側接觸電極上的第四櫛齒區域形成貫穿保護層之p側墊開口的步驟；在n側接觸電極上的第五櫛齒區域形成貫穿保護層之n側墊開口的步驟；形成p側墊電極的步驟，前述p側墊電極係被設置於保護層上且在p側墊開口與p側接觸電極連接；以及形成n側墊電極的步驟，前述n側墊電極係被設置於保護層上且在n側墊開口與n側接觸電極連接。
根據此態樣，藉由將活性層、n側接觸電極以及p側接觸電極設成櫛齒形狀，能夠改善半導體發光元件的發光分布。藉由在n側接觸電極上形成n側墊電極且在p側接觸電極上形成p側墊電極，能夠使發光元件的安裝步驟簡便化。進一步地，藉由將n側墊開口以及p側墊開口設成櫛齒形狀，能夠提高在櫛齒形狀的n側接觸電極以及p側接觸電極流動的電流之面內均勻度。藉此，能夠進一步地改善發光元件的發光分布。
半導體發光裝置的製造方法可進一步具備以下步驟：在安裝基板上形成p側凸塊以及n側凸塊的步驟；以及在p側墊電極上與第三櫛齒區域重疊的位置接合p側凸塊，且在n側墊電極上與第三櫛齒區域重疊的位置接合n側凸塊的步驟。 [發明功效]
根據本發明，能夠改善半導體發光元件的發光分布以及安裝度。
以下，一邊參照圖式一邊詳細地說明用以實施本發明的形態。另外，在說明中對相同的要件附加相同的符號，且將重複的說明適宜省略。又，為了有助於理解說明，各圖式中的各構成要件之尺寸比與實際的發光元件之尺寸比不一定一致。
本實施形態之半導體發光裝置係構成為發出中心波長λ為約360 nm以下的「深紫外光」，是所謂的DUV-LED(Deep UltraViolet-Light Emitting Diode；深紫外光發光二極體)晶片。為了輸出此種波長的深紫外光，使用有能帶隙(band gap)為約3.4 eV以上的氮化鋁鎵(AlGaN)系半導體材料。在本實施形態中，特別表示發出中心波長λ為約240 nm至320 nm的深紫外光之情形。
在本說明書中，「AlGaN系半導體材料」係指至少含有氮化鋁(AlN)以及氮化鎵(GaN)的半導體材料，包括含有氮化銦(InN)等其它的材料之半導體材料。因此，本說明書所提的「AlGaN系半導體材料」例如能夠以In1-x-y Alx Gay N(0＜x+y≤1，0＜x＜1，0＜y＜1)之組成表示，包含AlGaN或者是InAlGaN。以本說明書之「AlGaN系半導體材料」來說，例如AlN以及GaN各自的莫耳分率為1%以上，較佳為5%以上、10%以上或者是20%以上。
又，為了與不含有AlN的材料區別而有時稱作「GaN系半導體材料」。於「GaN系半導體材料」係含有GaN、InGaN。同樣地，為了與不含有GaN的材料區別而有時稱作「AlN系半導體材料」。於「AlN系半導體材料」係含有AlN、InAlN。
(第一實施形態) 圖1是概略性地表示第一實施形態之半導體發光裝置10的構成之剖視圖。半導體發光裝置10係具備半導體發光元件12、安裝基板14、p側外側凸塊16a以及p側內側凸塊16b(也合稱為p側凸塊16)、n側外側凸塊18a以及n側內側凸塊18b(也合稱為n側凸塊18)。半導體發光元件12係經由p側凸塊16以及n側凸塊18而接合乃至安裝於安裝基板14。
半導體發光元件12係具備基板20、基層(base layer)22、n型半導體層24、活性層26、p型半導體層28、p側接觸電極30、n側接觸電極32、保護層34、p側墊電極36以及n側墊電極38。p側接觸電極30係包含p側接觸層40與p側電流擴散層42。n側接觸電極32係包含n側接觸層44、第一電流擴散層46以及第二電流擴散層48。
在圖1中，把從半導體發光元件12朝向安裝基板14的方向當作z方向，把從p側墊電極36朝向n側墊電極38的方向當作y方向，把與y方向以及z方向正交的方向當作x方向。在本實施形態中，有時將z方向稱作「上下方向」或者是「厚度方向」。從基板20觀看，有時將自基板20遠離的方向稱作上側，將朝向基板20的方向稱作下側。
在本實施形態中，有時使用第一方向以及第二方向作為與厚度方向正交的方向。第一方向例如為x方向，第二方向例如為y方向。在本實施形態中說明了第一方向與第二方向相互正交之情形，不過第一方向與第二方向不一定要正交，第二方向也可以相對於第一方向傾斜地交叉。
基板20係具有：第一主表面20a；以及第二主表面20b，是第一主表面20a的相反側。第一主表面20a是用以使基層22至p型半導體層28的各層成長的結晶成長面。基板20係由對半導體發光裝置10所發出的深紫外光具有透光性之材料所構成，例如由藍寶石(Al2 O3 )所構成。於第一主表面20a可形成有深度以及間距(pitch)為亞微粒(sub-micron)(1 μm以下)之微細的凹凸圖案(recessed pattern)(不圖示)。此種基板20也稱作圖案化藍寶石基板(PSS：Patterned Sapphire Substrate)。第二主表面20b是用以將活性層26所發出的深紫外光取出至外部的光取出面。基板20可由AlN所構成，也可由AlGaN所構成。基板20的第一主表面20a可由沒被圖案化的平坦面所構成。
基層22係被設置於基板20的第一主表面20a之上。基層22是用以形成n型半導體層24的基底層(樣板(template)層)。基層22係由例如無摻雜(undoped)的AlN所構成，具體來說由高溫成長過的AlN(HT-AlN：High Temperature-AlN；高溫AlN)所構成。基層22可包含：AlN層；以及無摻雜的AlGaN層，係形成於AlN層上。在基板20為AlN基板或者是AlGaN基板之情形下，基層22可僅由無摻雜的AlGaN層所構成。基層22係包含無摻雜的AlN層以及AlGaN層的至少一方。基層22的上表面22a係在半導體發光元件12之外周中露出。
n型半導體層24係被設置於基層22之上。n型半導體層24係由n型的AlGaN系半導體材料所構成，例如摻雜有Si(矽)作為n型的雜質。n型半導體層24係以使活性層26所發出的深紫外光透光的方式選擇組成比，例如構成為AlN的莫耳分率為25%以上，較佳為40%以上或者是50%以上。n型半導體層24係具有比活性層26所發出的深紫外光之波長還大的能帶隙，例如構成為能帶隙為4.3 eV以上。n型半導體層24較佳為構成為AlN的莫耳分率為80%以下，也就是說能帶隙為5.5 eV以下，更期望為構成為AlN的莫耳分率為70%以下(也就是說能帶隙為5.2 eV以下)。n型半導體層24係具有1 μm至3 μm左右的厚度，具有例如2 μm左右的厚度。
n型半導體層24係構成為作為雜質的Si之濃度為1×1018 ／cm3 以上至5×1019 ／cm3 以下。n型半導體層24較佳為構成為Si濃度是5×1018 ／cm3 以上至3×1019 ／cm3 以下，更佳為構成為7×1018 ／cm3 以上至2×1019 ／cm3 以下。在一實施例中，n型半導體層24的Si濃度為1×1019 ／cm3 前後，具體來說是8×1018 ／cm3 以上至1.5×1019 ／cm3 以下的範圍。
n型半導體層24係具有第一上表面24a與第二上表面24b。第一上表面24a是形成有活性層26的部分。第二上表面24b是未形成有活性層26但形成有n側接觸電極32的部分。第一上表面24a以及第二上表面24b係高度互不相同，從基板20至第一上表面24a為止的高度係比從基板20至第二上表面24b為止的高度還大。
活性層26係被設置於n型半導體層24的第一上表面24a之上。活性層26係由AlGaN系半導體材料所構成，被夾在n型半導體層24與p型半導體層28之間而形成雙異質接合構造(double hetero junction structure)。活性層26係為了輸出波長355 nm以下的深紫外光而構成為能帶隙為3.4 eV以上，例如以能夠輸出波長320 nm以下之深紫外光的方式選擇AlN組成比。
活性層26係具有例如單層或者是多層的量子井(quantum well)構造，且由以下的障壁層與井層之積層體所構成：由無摻雜的AlGaN系半導體材料所構成的障壁層；以及由無摻雜的AlGaN系半導體材料所構成的井層。活性層26例如包含：第一障壁層，係與n型半導體層24直接接觸；以及第一井層，係被設置於第一障壁層之上。可於第一障壁層與第一井層之間追加設置井層以及障壁層之一以上的對(pair)。障壁層以及井層係各自具有1 nm至20 nm左右的厚度，例如具有2 nm至10 nm左右的厚度。
活性層26可進一步包含與p型半導體層28直接接觸的電子阻擋層(electron blocking layer)。電子阻擋層係由無摻雜的AlGaN系半導體材料所構成，例如AlN的莫耳分率為40%以上，較佳為構成為50%以上。電子阻擋層可構成為AlN的莫耳分率為80%以上，也可構成為由不含有GaN的AlN系半導體材料所構成。電子阻擋層係具有1 nm至10 nm左右的厚度，例如具有2 nm至5 nm左右的厚度。
p型半導體層28係被設置於活性層26之上。p型半導體層28係由p型的AlGaN系半導體材料或者是p型的GaN系半導體材料所構成，例如由摻雜有鎂(Mg)作為p型之雜質的AlGaN或者是GaN所構成。p型半導體層28係具有例如300 nm至1400 nm左右的厚度。例如構成為從n型半導體層24之第二上表面24b至p型半導體層28之上表面為止的高度為400 nm以上至1500 nm以下。
p型半導體層28可由複數層所構成。p型半導體層28可具有例如p型包覆層(p-type clad layer)與p型接觸層。p型包覆層是AlN比率比起p型接觸層高的p型AlGaN層，且被設成與活性層26直接接觸。p型接觸層是AlN比率比起p型包覆層低的p型AlGaN層或者是p型GaN層。p型接觸層係被設置於p型包覆層之上，且被設成與p側接觸電極30直接接觸。
p型包覆層係以使活性層26所發出的深紫外光透光的方式選擇組成比。p型包覆層係構成為AlN的莫耳分率為25%以上，較佳為40%以上或者是50%以上。p型包覆層的AlN比率例如與n型半導體層24的AlN比率為同等程度，或者是比n型半導體層24的AlN比率還大。p型包覆層的AlN比率可以是70%以上或者是80%以上。p型包覆層係具有10 nm至100 nm左右的厚度，例如具有15 nm至70 nm左右的厚度。
為了得到與p側接觸電極30之良好的歐姆接觸(ohmic contact)，p型接觸層係構成為AlN比率為20%以下，較佳為構成為AlN比率是10%以下、5%以下或者是0%。也就是說，p型接觸層可由不含有AlN的p型GaN系半導體材料所構成。p型接觸層係具有300 nm至1500 nm左右的厚度，例如具有500 nm至1000 nm左右的厚度。
p側接觸電極30係被設置於p型半導體層28之上。p側接觸電極30係包含：p側接觸層40，係與p型半導體層28之上表面接觸；以及p側電流擴散層42，係與p側接觸層40之上表面接觸。
p側接觸層40係由能與p型半導體層28歐姆接觸的材料所構成，例如由氧化錫(SnO2 )、氧化鋅(ZnO)、銦錫氧化物(ITO)等透明導電性氧化物(TCO：Transparent Conducting Oxide)所構成。p側接觸層40的厚度為20 nm至500 nm左右，較佳為50 nm以上，更佳為100 nm以上。
p側電流擴散層42係在p側墊開口56與p側墊電極36連接。為了使從p側墊電極36所注入的電流往橫方向(水平方向)擴散，p側電流擴散層42較佳為具有一定程度的厚度。p側電流擴散層42的厚度為300 nm以上至1500 nm以下，例如為500 nm至1000 nm左右。
p側電流擴散層42係具有使第一TiN層、金屬層以及第二TiN層依序積層而成的積層構造。第一TiN層係與p側接觸層40接觸。第二TiN層係與p側墊電極36接觸。金屬層係被設置於第一TiN層與第二TiN層之間。第一TiN層以及第二TiN層係由具有導電性的氮化鈦(TiN)所構成。具有導電性的TiN之導電率為1×10-5 Ω・m以下，例如為4×10-7 Ω・m左右。第一TiN層以及第二TiN層各自的厚度為10 nm以上，例如為50 nm至200 nm左右。
p側電流擴散層42的金屬層係由單一金屬膜或者是複數個金屬膜所構成。p側電流擴散層42的金屬層係由鈦(Ti)、鉻(Cr)、鎳(Ni)、鋁(Al)、鉑(Pt)、鈀(Pd)或者是銠(Rh)等金屬材料所構成。p側電流擴散層42的金屬層可具有使材料不同的複數個金屬膜積層而成的構造。p側電流擴散層42的金屬層可具有使由第一金屬材料所構成的第一金屬膜與由第二金屬材料所構成的第二金屬膜積層而成之構造，也可具有使複數個第一金屬膜與複數個第二金屬膜交互地積層而成的構造。p側電流擴散層42的金屬層也可進一步具有由第三金屬材料所構成的第三金屬膜。p側電流擴散層42的金屬層之厚度係比第一TiN層以及第二TiN層各自的厚度還大。p側電流擴散層42的金屬層之厚度為100 nm以上，例如為300 nm至800 nm左右。
n側接觸電極32係包含：n側接觸層44，係與n型半導體層24之第二上表面24b接觸；第一電流擴散層46，係被覆n側接觸層44之上表面以及側面；以及第二電流擴散層48，係被覆第一電流擴散層46之上表面以及側面。
n側接觸層44係具有金屬層以及TiN層之積層構造。n側接觸層44的金屬層係能夠與n型半導體層24歐姆接觸，且由針對活性層26所發出的深紫外光反射率高的材料所構成。n側接觸層44的金屬層例如包含：與n型半導體層24直接接觸的Ti層；以及與Ti層直接接觸的鋁(Al)層。Ti層的厚度為1 nm至10 nm左右，較佳為5 nm以下，更佳為1 nm至2 nm。藉由減小Ti層的厚度，能夠提高從n型半導體層24觀看時的n側接觸層44之紫外光反射率。Al層的厚度較佳為200 nm以上，例如為300 nm至1000 nm左右。藉由增大Al層的厚度，能夠提高n側接觸層44之紫外光反射率。n側接觸層44的金屬層可進一步具有被設置於Al層之上的Ti層。
n側接觸層44之TiN層係被設置於n側接觸層44的金屬層之上，且由導電性的TiN所構成。具有導電性的TiN之導電率為1×10-5 Ω・m以下，例如為4×10-7 Ω・m左右。n側接觸層44之TiN層的厚度為10 nm以上，例如為50 nm至200 nm左右。
第一電流擴散層46係被設置於n側接觸層44之上。第一電流擴散層46係被覆n側接觸層44之上表面以及側面的整體，防止n側接觸層44之上表面或者是側面露出。第一電流擴散層46的厚度為100 nm以上至1000 nm以下，例如為200 nm至800 nm左右。
第一電流擴散層46係具有使第一TiN層、金屬層以及第二TiN層依序積層而成的積層構造。第一電流擴散層46可具有與p側電流擴散層42同樣的積層構造。第一電流擴散層46之第一TiN層以及第二TiN層各自的厚度為10 nm以上，例如為50 nm至200 nm左右。第一電流擴散層46的金屬層的厚度為100 nm以上，例如為200 nm至800 nm左右。
第一電流擴散層46係形成為與p側接觸層40高度相同。也就是說，第一電流擴散層46之上表面的高度位置係實質上與p側接觸層40之上表面的高度位置一致。具體來說，構成為第一電流擴散層46之上表面的高度位置與p側接觸層40之上表面的高度位置之差為100 nm以下，較佳為50 nm以下。第一電流擴散層46之上表面的高度位置可比p側接觸層40之上表面的高度位置還高，也可以還低，也可以完全一致。
第二電流擴散層48係被設置於第一電流擴散層46之上。第二電流擴散層48係被覆第一電流擴散層46之上表面以及側面的整體，防止第一電流擴散層46之上表面或者是側面露出。第二電流擴散層48的厚度為300 nm以上至1500 nm以下，例如為500 nm至1000 nm左右。
第二電流擴散層48係具有使第一TiN層、金屬層以及第二TiN層依序積層而成的積層構造。第二電流擴散層48係與p側電流擴散層42同樣地構成，且構成為第二電流擴散層48的厚度與p側電流擴散層42的厚度相同。結果，第二電流擴散層48之上表面的高度位置係實質上與p側電流擴散層42之上表面的高度位置一致。具體來說，構成為第二電流擴散層48之上表面的高度位置與p側電流擴散層42之上表面的高度位置之差為100 nm以下，較佳為50 nm以下。第二電流擴散層48之上表面的高度位置可比p側電流擴散層42之上表面的高度位置還高，也可以還低，也可以完全一致。
保護層34係被設置成將基層22、p側墊電極36以及n側墊電極38之間的積層構造之整體予以被覆。保護層34係由氧化矽(SiO2 )、氮氧化矽(SiON)、氮化矽(SiN)、氮化鋁(AlN)或者是氮氧化鋁(AlON)等介電體材料所構成。保護層34的厚度為100 nm以上，例如為500 nm至2000 nm左右。
保護層34係被設置成將n型半導體層24、活性層26以及p型半導體層28之側面(台面(mesa surface))予以被覆。保護層34係在與p側接觸電極30之上的p側墊開口56不同的部位被覆p側接觸電極30。保護層34係在與n側接觸電極32之上的n側墊開口58不同的部位被覆n側接觸電極32。
n型半導體層24、活性層26以及p型半導體層28之側面(也稱第一台面)係構成為相對於基板20之第二主表面20b傾斜。活性層26以及p型半導體層28之側面(第一台面)傾斜的第一角度θ1 為15度以上至50度以下，例如為20度以上至40度以下。第一角度θ1 較佳為θ1 ＜{π／2+sin-1 (1／n)}／2，n為活性層26之折射率。藉由將第一角度θ1 設定為此種值，能夠防止紫外光在基板20之第二主表面20b全反射導致紫外光不往基板20之外部射出的情形。n型半導體層24之側面(也稱第二台面)傾斜的第二角度θ2 為55度以上至不滿70度，例如為60度至65度左右。第二角度θ2 係比第一角度θ1 還大。
p側墊電極36係被設置於保護層34之上，在p側墊開口56與p側接觸電極30電性連接。p側墊電極36係在p側墊開口56與p側電流擴散層42之上表面接觸，被設置成封塞p側墊開口56。n側墊電極38係被設置於保護層34之上，在n側墊開口58與n側接觸電極32電性連接。n側墊電極38係在n側墊開口58與第二電流擴散層48之上表面接觸，被設置成封塞n側墊開口58。從抗腐蝕性的觀點出發，p側墊電極36以及n側墊電極38係構成為含有Au，例如以Ni／Au、Ti／Au或者是Ti／Pt／Au之積層構造所構成。
p側凸塊16係被設置於p側墊電極36與p側安裝電極14p之間。n側凸塊18係被設置於n側墊電極38與n側安裝電極14n之間。p側凸塊16係與p側墊電極36以及p側安裝電極14p接合而將兩者電性連接。n側凸塊18係與n側墊電極38以及n側安裝電極14n接合而將兩者電性連接。p側凸塊16例如為Au柱凸塊(stud bump)，與p側墊電極36之Au層以及p側安裝電極14p之Au層接合。同樣地，n側凸塊18例如為Au柱凸塊，與n側墊電極38之Au層以及n側安裝電極14n之Au層接合。
圖2是概略性地表示半導體發光元件12之構成的俯視圖。圖1係相當於圖2之A-A線剖面。在圖2的俯視觀看下，半導體發光元件12之外形為長方形或者是正方形。半導體發光元件12的外周係由第一側面12a至第四側面12d的四個側面所劃定。第一側面12a以及第二側面12b係在第一方向(x方向)延伸。第三側面12c以及第四側面12d係在第二方向(y方向)延伸。
保護層34係被設置成稍微遠離半導體發光元件12的外周。於半導體發光元件12的外周與保護層34的外緣34a之間係設置有：外周區域，係不設置保護層34地露出基層22之上表面22a。保護層34的外緣34a是與半導體發光元件12的外周對應的矩形狀，較佳為用曲線對四個角做了倒角(chamfering)而成的長方形或者是正方形。
p側墊電極36係被設置成佔據保護層34之上的左側(第一側面12a側)的大約一半。n側墊電極38係被設置成佔據保護層34之上的右側(第二側面12b側)的大約一半之區域。p側墊電極36以及n側墊電極38的外形為矩形狀，較佳為用曲線對四個角做了倒角而成的長方形。於p側墊電極36與n側墊電極38之間係設置有：分離部50，係露出保護層34。
p側墊電極36之第二方向(y方向)的寬度wp 係與n側墊電極38之第二方向(y方向)的寬度wn 相同或比寬度wn 還大。n側墊電極38之第二方向(y方向)的寬度wn 係比分離部50之x方向的寬度wr 還大。也就是說，wp ≥wn ＞wr 。p側墊電極36的寬度wp 為300 μm以上，例如為500 μm以上。n側墊電極38的寬度wn 為200 μm以上，例如為300 μm以上。分離部50的寬度wr 為100 μm以上，例如為150 μm至300 μm左右。p側墊電極36以及n側墊電極38之第一方向(x方向)的長度為共通。
於p側墊電極36之上係設置有複數個p側外側凸塊16a與複數個p側內側凸塊16b。複數個p側外側凸塊16a係沿著第一側面12a在第一方向(x方向)隔開間隔地排列。複數個p側內側凸塊16b係沿著分離部50在第一方向(x方向)隔開間隔地排列。同樣地，於n側墊電極38之上係設置有複數個n側外側凸塊18a與複數個n側內側凸塊18b。複數個n側外側凸塊18a係沿著第二側面12b在第一方向(x方向)隔開間隔地排列。複數個n側內側凸塊18b係沿著分離部50在第一方向(x方向)隔開間隔地排列。p側凸塊16以及n側凸塊18的直徑為例如80 μm左右。
圖3是概略性地表示n型半導體層24、活性層26以及n側接觸電極32之配置的俯視圖。在圖3中，將保護層34的外緣34a之位置以虛線表示。n型半導體層24係被設得比保護層34的外緣34a還內側。n型半導體層24的外緣24c是與保護層34的外緣34a對應的矩形狀，較佳為用曲線對四個角做了倒角而成的長方形或者是正方形。
活性層26係被設置於n型半導體層24之上的第一櫛齒區域S1。活性層26係形成為櫛齒狀。在本實施形態中，櫛齒形狀係指包含與複數個齒相當的枝(分支(branch))以及與複數個齒連接的幹(主幹(stem))之形狀，特別指複數個齒僅被設置於單側之單齒的櫛形狀。在本實施形態中，也將櫛齒形狀的複數個枝稱作「指」，將櫛齒形狀的幹稱作「匯流排」。
活性層26係具有：匯流排部26a，係在第一方向(x方向)延伸；內側指部26b，係在第二方向(y方向)延伸；以及外側指部26c，係在第二方向(y方向)延伸。匯流排部26a係沿著第一側面12a設置，連接內側指部26b以及外側指部26c之端部。外側指部26c係沿著第三側面12c或者是第四側面12d設置。活性層26係沿著第一側面12a、第三側面12c以及第四側面12d這三個側面設置。
在圖示之例中係設置有四個內側指部26b與二個外側指部26c。四個內側指部26b以及二個外側指部26c係在第一方向(x方向)隔開間隔地排列。又，於相鄰的二個內側指部26b之間係插入有n側接觸電極32(n側指電極32b)。同樣地，於內側指部26b與外側指部26c之間係插入有n側接觸電極32(n側指電極32b)。較佳為活性層26的外周是用曲線做了倒角而成的形狀。
活性層26之匯流排部26a的第二方向(y方向)的寬度w1a 係與內側指部26b之第一方向(x方向)的寬度w1b 相同或比寬度w1b 還大。活性層26的內側指部26b之第一方向(x方向)的寬度w1b 係比外側指部26c之第一方向(x方向)的寬度w1c 還大。也就是說，w1a ≥w1b ＞w1c 。較佳為活性層26之匯流排部26a的寬度w1a 以及內側指部26b的寬度w1b 係比p側凸塊16以及n側凸塊18的直徑還大，例如為80 μm至120 μm左右。活性層26的外側指部26c的寬度w1c 為例如40 μm至80 μm左右。
p型半導體層28(未圖示於圖3)係被設置成與活性層26之整體重疊，且具有與活性層26同樣的櫛齒形狀。p型半導體層28係具有：匯流排部，係在第一方向(x方向)延伸；內側指部，係在第二方向(y方向)延伸；以及外側指部，係在第二方向(y方向)延伸。p型半導體層28之匯流排部係與活性層26之匯流排部26a重疊。p型半導體層28的內側指部係與活性層26的內側指部26b重疊。p型半導體層28的外側指部係與活性層26的外側指部26c重疊。
n側接觸電極32係被設置於n型半導體層24之上的與第一櫛齒區域S1嵌插的第二櫛齒區域S2。於第一櫛齒區域S1與第二櫛齒區域S2之間係設有間隙δ。第二櫛齒區域S2係被設置成在第一方向(x方向)以及第二方向(y方向)與第一櫛齒區域S1相鄰。
n側接觸電極32係形成為櫛齒狀，且具有：n側匯流排電極32a，係在第一方向(x方向)延伸；以及複數個n側指電極32b，係在第二方向(y方向)延伸。n側匯流排電極32a係沿著第二側面12b設置，且與複數個n側指電極32b之端部連接。複數個n側指電極32b係被設置於相鄰的二個內側指部26b之間或者是內側指部26b與外側指部26c之間。n側指電極32b並未沿著半導體發光元件12的外周設置。較佳為n側接觸電極32的外周是用曲線做了倒角而成的形狀。
n側匯流排電極32a之第二方向(y方向)的寬度w2a 係比n側指電極32b之第一方向(x方向)的寬度w2b 還大。也就是說，w2a ＞w2b 。較佳為n側匯流排電極32a之第二方向(y方向)的寬度w2a 係比p側凸塊16以及n側凸塊18的直徑還大，例如為80 μm至120 μm左右。n側匯流排電極32a的寬度w2a 係與活性層26之匯流排部26a的寬度w1a 相同或比寬度w1a 還小。n側指電極32b的寬度w2b 係比活性層26的內側指部26b之寬度w1b 還小。也就是說，w1b ＞w2b 。n側指電極32b的寬度w2b 為例如40 μm至80 μm左右。
將第一櫛齒區域S1與第二櫛齒區域S2合計而成的面積比例是基板20之第一主表面20a的面積之70%至90%左右。例如第一櫛齒區域S1的面積比例為45%至60%左右，第二櫛齒區域S2的面積比例是20%至40%左右。因此，第一櫛齒區域S1的面積係比第二櫛齒區域S2的面積還大。第一櫛齒區域S1的面積為第二櫛齒區域S2的面積之1.5倍至3倍左右。
第一櫛齒區域S1係沿著第一側面12a、第三側面12c以及第四側面12d這三個側面設置，第二櫛齒區域S2係沿著第二側面12b設置。第一櫛齒區域S1之與n型半導體層24的外緣24c平行之部分的長度係比第二櫛齒區域S2之與n型半導體層24的外緣24c平行之部分的長度還大。第一櫛齒區域S1之與n型半導體層24的外緣24c平行之部分的長度是第二櫛齒區域S2之與n型半導體層24的外緣24c平行之部分的長度之例如2倍至3倍左右。
圖4是概略性地表示p側接觸電極30之配置的俯視圖。p側接觸電極30係被設置於活性層26以及p型半導體層28之上的第三櫛齒區域S3。第三櫛齒區域S3係具有與第一櫛齒區域S1對應的櫛齒形狀，不過比第一櫛齒區域S1還狹窄。第三櫛齒區域S3的面積比例是例如基板20之第一主表面20a的面積之20%至50%左右。第三櫛齒區域S3的面積係比第二櫛齒區域S2的面積還大。第三櫛齒區域S3係被設置成與第二櫛齒區域S2嵌插，且被設置成在第一方向(x方向)與第二櫛齒區域S2相鄰。
p側接觸電極30係與活性層26以及p型半導體層28同樣地形成為櫛齒狀。p側接觸電極30係具有：p側匯流排電極30a，係在第一方向(x方向)延伸；p側內側指電極30b，係在第二方向(y方向)延伸；以及p側外側指電極30c，係在第二方向(y方向)延伸。p側匯流排電極30a係沿著第一側面12a設置，且與p側內側指電極30b以及p側外側指電極30c之端部連接。p側匯流排電極30a係與活性層26以及p型半導體層28之匯流排部重疊。p側內側指電極30b係與活性層26以及p型半導體層28的內側指部重疊。p側外側指電極30c係與活性層26以及p型半導體層28的外側指部重疊。p側接觸電極30係沿著第一側面12a、第三側面12c以及第四側面12d這三個側面設置。較佳為p側接觸電極30的外周是用曲線做了倒角而成的形狀。
p側匯流排電極30a之第二方向(y方向)的寬度w3a 係與p側內側指電極30b之第一方向(x方向)的寬度w3b 相同或比寬度w3b 還大。p側內側指電極30b之第一方向(x方向)的寬度w3b 係比p側外側指電極30c之第一方向(x方向)的寬度w3c 還大。也就是說，w3a ≥w3b ＞w3c 。較佳為p側匯流排電極30a的寬度w3a 以及p側內側指電極30b的寬度w3b 係與p側凸塊16以及n側凸塊18的直徑相同或比該直徑還大，例如為80 μm至110 μm左右。p側外側指電極30c的寬度w3c 為40 μm至70 μm左右。另外，p側接觸電極30的寬度w3a 、w3b 、w3c 係比對應的活性層26的寬度w1a 、w1b 、w1c 稍小，例如小10 μm至30 μm左右。
圖5是概略性地表示p側墊開口56以及n側墊開口58之配置的俯視圖。在圖5中，將第一櫛齒區域S1、第二櫛齒區域S2以及第三櫛齒區域S3以虛線表示。p側墊開口56係被設置於第三櫛齒區域S3的內側之第四櫛齒區域S4，且形成為櫛齒狀。n側墊開口58係被設置於第二櫛齒區域S2的內側之第五櫛齒區域S5，且形成為櫛齒狀。第四櫛齒區域S4以及第五櫛齒區域S5係被設成互不嵌插，且被設成不在第一方向(x方向)相鄰。於第四櫛齒區域S4以及第五櫛齒區域S5之間係設置有分離部50。p側墊開口56僅被設在比分離部50還左側(第一側面12a側)。n側墊開口58僅被設在比分離部50還右側(第二側面12b側)。
p側墊開口56係具有：p側匯流排開口56a，係在第一方向(x方向)延伸；p側內側指開口56b，係在第二方向(y方向)延伸；以及p側外側指開口56c，係在第二方向(y方向)延伸。p側匯流排開口56a係沿著第一側面12a設置，且與p側內側指開口56b以及p側外側指開口56c之端部連接。p側外側指開口56c係沿著第三側面12c或者是第四側面12d設置。p側匯流排開口56a係被設置於與p側匯流排電極30a重疊的位置，且使p側匯流排電極30a露出。p側內側指開口56b係被設置於與p側內側指電極30b重疊的位置，且使p側內側指電極30b露出。p側內側指開口56b之第二方向(y方向)的長度係比p側內側指電極30b之第二方向(y方向)的長度還小，例如為p側內側指電極30b的長度之10%至70%左右，較佳為20%至50%左右。p側外側指開口56c係被設置於與p側外側指電極30c重疊的位置，且使p側外側指電極30c露出。p側外側指開口56c之第二方向(y方向)的長度係比p側外側指電極30c之第二方向(y方向)的長度還小，例如為p側外側指電極30c的長度之10%至70%左右，較佳為20%至50%左右。較佳為p側墊開口56的外周是用曲線做了倒角而成的形狀。
n側墊開口58係具有：n側匯流排開口58a，係在第一方向(x方向)延伸；以及複數個n側指開口58b，係在第二方向(y方向)延伸。n側匯流排開口58a係沿著第二側面12b設置，且與複數個n側指開口58b之端部連接。n側匯流排開口58a係被設置於與n側匯流排電極32a重疊的位置，且使n側匯流排電極32a露出。n側指開口58b係被設置於與n側指電極32b重疊的位置，且使n側指電極32b露出。n側指開口58b之第二方向(y方向)的長度係比n側指電極32b之第二方向(y方向)的長度還小，例如為n側指電極32b的長度之10%至70%左右，較佳為20%至50%左右。較佳為n側墊開口58的外周是用曲線做了倒角而成的形狀。
圖6是概略性地表示p側墊開口56與p側墊電極36之配置以及n側墊開口58與n側墊電極38之配置的俯視圖。在圖6中，將p側墊開口56以及n側墊開口58之位置以虛線表示。
p側墊電極36係被設置成與p側墊開口56之整體重疊。p側墊電極36係被設成重疊於保護層34b之上，該保護層34b係位於相鄰的二個p側內側指開口56b之間。p側墊電極36係被設成重疊於保護層34c之上，該保護層34c係位於p側內側指開口56b與p側外側指開口56c之間。
n側墊電極38係被設置成與n側墊開口58之整體重疊。n側墊電極38係被設成重疊於保護層34d之上，該保護層34d係位於相鄰的二個n側指開口58b之間。n側墊電極38係被設成重疊於保護層34e之上，該保護層34e係位於n側指開口58b與第三側面12c之間，或者位於n側指開口58b與第四側面12d之間。
圖7是概略性地表示p側凸塊16以及n側凸塊18之配置的俯視圖。在圖7中，將設置有p側接觸電極30的第三櫛齒區域S3以及設置有n側接觸電極32的第二櫛齒區域S2以虛線表示。p側外側凸塊16a係被設置於與p側匯流排電極30a重疊的位置。p側內側凸塊16b係被設置於與p側內側指電極30b重疊的位置。n側外側凸塊18a係被設置於與n側匯流排電極32a重疊的位置。n側內側凸塊18b係被設置於與p側內側指電極30b重疊的位置。
圖7係表示p側接觸電極30、n側接觸電極32、p側墊電極36以及n側墊電極38之配置。p側墊電極36係被設置成與p側匯流排電極30a、p側內側指電極30b、p側外側指電極30c以及n側指電極32b重疊。n側墊電極38係被設置成與n側匯流排電極32a、n側指電極32b以及p側內側指電極30b重疊。
圖8是概略性地表示半導體發光元件12之構成的剖視圖，且相當於圖2的B-B線剖面。p側墊電極36係在p側匯流排開口56a與p側匯流排電極30a連接。n側墊電極38係在n側指開口58b與n側指電極32b連接。
圖9是概略性地表示半導體發光元件12之構成的剖視圖，且相當於圖2的C-C線剖面。p側接觸電極30以及n側接觸電極32係在x方向交互地配置。p側墊電極36係在p側內側指開口56b與p側內側指電極30b連接，且在p側外側指開口56c與p側外側指電極30c連接。p側內側凸塊16b係被設置於與p側內側指電極30b重疊的位置。保護層34係使n側指電極32b與p側墊電極36之間電性絕緣。
圖10是概略性地表示半導體發光元件12之構成的剖視圖，且相當於圖2的D-D線剖面。與圖9同樣，p側接觸電極30以及n側接觸電極32係在x方向交互地配置。n側墊電極38係在n側指開口58b與n側指電極32b連接。n側內側凸塊18b係被設置於與p側內側指電極30b重疊的位置。保護層34係使p側內側指電極30b以及p側外側指電極30c與n側墊電極38之間電性絕緣。
接下來，說明半導體發光裝置10的製造方法。圖11至圖19是概略性地表示半導體發光元件12之製造步驟的圖，且與圖1的剖面(也就是圖2的A-A線剖面)對應。在圖11中，依序在基板20之第一主表面20a的上面形成基層22、n型半導體層24、活性層26以及p型半導體層28。活性層26係形成於n型半導體層24之第一上表面24a。基層22、n型半導體層24、活性層26以及p型半導體層28係遍布第一主表面20a之整體地形成。
基板20是例如圖案化藍寶石基板。基層22係包含例如HT-AlN層與無摻雜的AlGaN層。n型半導體層24、活性層26以及p型半導體層28是由AlGaN系半導體材料、AlN系半導體材料或者是GaN系半導體材料所構成的半導體層，能夠用有機金屬化學氣相磊晶成長(MOVPE：Metal Organic Vapor Phase Epitaxy)法、分子束磊晶(MBE：Molecular Beam Epitaxy)法等周知的磊晶成長法來形成。
接下來，在p型半導體層28之上形成第一遮罩61。第一遮罩61是用以形成活性層26以及p型半導體層28之側面(第一台面)的蝕刻遮罩(etching mask)。第一遮罩61係能夠用周知的微影(lithography)技術來形成。第一遮罩61係被設置於圖3的第一櫛齒區域S1。第一遮罩61之側面係傾斜。第一遮罩61之側面的傾斜角係被設定成在後續的蝕刻步驟中形成有以第一角度θ1 傾斜的第一台面。
然後，如圖12所示，從第一遮罩61之上將p型半導體層28以及活性層26蝕刻，且使與第一遮罩61不重疊的區域之n型半導體層24露出。此步驟的蝕刻深度d係相當於活性層26以及p型半導體層28的厚度之合計，例如為400 nm以上至1500 nm以下。藉由此蝕刻步驟，形成有以第一角度θ1 傾斜的第一台面，且形成有n型半導體層24的第二上表面24b。
在圖12的蝕刻步驟中，能夠運用使用了氯系之蝕刻氣體的反應性離子蝕刻，能夠使用感應耦合型電漿(ICP：Inductively Coupled Plasma)蝕刻。例如，能夠使用氯(Cl2 )、三氯化硼(BCl3 )、四氯化矽(SiCl4 )等包含氯(Cl)的反應性氣體作為蝕刻氣體。另外，也可以使反應性氣體與惰性氣體組合而做乾式蝕刻(dry etching)，也可以使氬(Ar)等稀有氣體混合於氯系氣體。在第一台面以及第二上表面24b的形成後，第一遮罩61被去除。
然後如圖13所示，於n型半導體層24的第二上表面24b之上形成有n側接觸層44，且於p型半導體層28之上表面形成有p側接觸層40。p側接觸層40與n側接觸層44之形成順序不特別過問，例如能夠在n側接觸層44之形成後形成p側接觸層40。另外，也可在p側接觸層40之形成後形成n側接觸層44。
n側接觸層44係被設置於圖3的第二櫛齒區域S2。例如能夠使用周知的微影技術，在第二櫛齒區域S2以外的部位設置阻劑遮罩(resist mask)，藉此在第二櫛齒區域S2選擇性地形成n側接觸層44。將例如Ti層、Al層、Ti層以及TiN層依序積層，藉此形成n側接觸層44。構成n側接觸層44的各層係能夠以濺鍍(sputtering)法、EB蒸鍍(Electron Beam Vapor Deposition；電子束蒸鍍)法來形成。
形成了構成n側接觸層44之各層後，對n側接觸層44施予有退火(anneal)處理。n側接觸層44之退火處理係以不滿Al的熔點(約660℃)的溫度執行，例如以500℃以上至650℃以下的溫度執行，較佳為以550℃以上至625℃以下的溫度執行。用退火處理能夠將n側接觸層44之接觸電阻降到1×10-2 Ω・cm2 以下。又，藉著將退火溫度設成不滿Al的熔點，能夠提高退火後的n側接觸層44之平坦度，讓紫外光反射率到80%以上或者是90%以上。
p側接觸層40係被設置於圖4的第三櫛齒區域S3。例如能夠使用周知的微影技術，在第三櫛齒區域S3以外的部位設置阻劑遮罩，藉此在第三櫛齒區域S3選擇性地形成p側接觸層40。p側接觸層40係由例如ITO所構成，能夠以濺鍍法形成。形成了構成p側接觸層40的ITO層之後，對p側接觸層40施予有退火處理。用退火處理能夠將p側接觸層40之接觸電阻降到1×10-2 Ω・cm2 以下。
然後如圖14所示，以被覆n側接觸層44的方式形成第一電流擴散層46。第一電流擴散層46係被設置於圖3的第二櫛齒區域S2。例如能夠使用周知的微影技術，在第二櫛齒區域S2以外的部位設置阻劑遮罩，藉此在第二櫛齒區域S2選擇性地形成第一電流擴散層46。較佳為以第一電流擴散層46能夠被覆n側接觸層44之上表面以及側面的方式，遍布稍廣於n側接觸層44之形成區域的區域地將第一電流擴散層46形成。
第一電流擴散層46係形成在退火處理後的n側接觸層44之上。使用例如濺鍍法、EB蒸鍍法將第一TiN層、金屬層以及第二TiN層依序積層，藉此形成第一電流擴散層46。第一電流擴散層46係形成為與p側接觸層40高度相同。p側接觸層40之上表面的高度位置與第一電流擴散層46之上表面的高度位置的差為100 nm以下或者是50 nm以下。
然後如圖15所示，以被覆第一電流擴散層46的方式形成有第二電流擴散層48，且於p側接觸層40之上形成有p側電流擴散層42。p側電流擴散層42以及第二電流擴散層48係能夠同時形成。藉由同時形成p側電流擴散層42與第二電流擴散層48，能夠讓p側電流擴散層42與第二電流擴散層48的厚度相同，能夠讓p側電流擴散層42與第二電流擴散層48之上表面的高度位置相同。
第二電流擴散層48係被設置於圖3的第二櫛齒區域S2。p側電流擴散層42係被設置於圖4的第三櫛齒區域S3。例如能夠使用周知的微影技術，在第二櫛齒區域S2以及第三櫛齒區域S3以外的部位設置阻劑遮罩，藉此在第二櫛齒區域S2選擇性地形成第二電流擴散層48，在第三櫛齒區域S3選擇性地形成p側電流擴散層42。較佳為以第二電流擴散層48能夠被覆第一電流擴散層46之上表面以及側面的方式，遍布稍廣於第一電流擴散層46之形成區域的區域地將第二電流擴散層48形成。另一方面，較佳為以p側電流擴散層42僅形成於p側接觸層40之上表面的方式，遍布稍窄於p側接觸層40之形成區域的區域地將p側電流擴散層42形成。使用例如濺鍍法、EB蒸鍍法將第一TiN層、金屬層以及第二TiN層依序積層，藉此形成n側接觸層44以及第二電流擴散層48。
另外，p側電流擴散層42以及第二電流擴散層48也可以不是同時而是分開形成。例如使用用以形成p側電流擴散層42的遮罩形成了p側電流擴散層42之後，可以使用用以形成第二電流擴散層48的遮罩來形成第二電流擴散層48。p側電流擴散層42與第二電流擴散層48之形成順序不特別過問，也可在形成了第二電流擴散層48之後形成p側電流擴散層42。也可在例如連續地形成第一電流擴散層46與第二電流擴散層48之後形成p側電流擴散層42。
然後如圖16所示，以被覆活性層26、p型半導體層28、p側接觸電極30以及n側接觸電極32的方式形成第二遮罩62。第二遮罩62之形成範圍係相當於圖3的n型半導體層24之形成範圍，也就是說，相當於比n型半導體層24的外緣24c還內側的區域。第二遮罩62係能夠使用周知的微影技術來形成。接下來，從第二遮罩62之上將n型半導體層24蝕刻，且使與第二遮罩62不重疊的區域之基層22之上表面22a露出。藉由此蝕刻步驟，形成有以第二角度θ2 傾斜的n型半導體層24之側面(第二台面)。n型半導體層24係能夠用氯系氣體或者是氯系氣體與稀有氣體之混合氣體來做乾式蝕刻。在第二台面之形成後，第二遮罩62被去除。
然後如圖17所示，以被覆n型半導體層24之側面(第二台面)、活性層26以及p型半導體層28之側面(第一台面)、p側接觸電極30以及n側接觸電極32的方式形成保護層34。保護層34係形成為將比基層22還上側的元件構造之整體予以被覆。保護層34係由例如SiO2 或者是SiON所構成，能夠使用化學氣相沉積(CVD：Chemical Vapor Deposition)法等周知的技術來形成。
然後如圖18所示，將第三遮罩63形成於保護層34之上，將未設有第三遮罩63之部位的保護層34去除。第三遮罩63係被設置於圖6的第四櫛齒區域S4以及第五櫛齒區域S5以外的部位。保護層34係能夠使用CF系的蝕刻氣體來做乾式蝕刻，能夠使用例如六氟乙烷(C2 F6 )。藉由此蝕刻步驟，形成有p側接觸電極30露出的p側墊開口56與n側接觸電極32露出的n側墊開口58。
第三遮罩63也可形成在露出基層22之上表面22a的外周區域以外。在此情形下，也可藉由保護層34之蝕刻步驟，在外周區域露出基層22之上表面22a。外周區域係相當於在從一片基板形成複數個半導體發光元件12之情形下的元件分離區域。在蝕刻保護層34之步驟執行後，第三遮罩63被去除。
在圖18所示的乾式蝕刻步驟中，p側電流擴散層42以及第二電流擴散層48係具有作為蝕刻停止(etching-stop)層的功能。更具體來說，p側電流擴散層42以及第二電流擴散層48之第二TiN層係具有作為蝕刻停止層的功能。以TiN來說，與用以去除保護層34之氟系的蝕刻氣體之間的反應性低，蝕刻所致的副產物不易產生。因此，能夠在保護層34之蝕刻步驟中防止針對p側接觸電極30以及n側接觸電極32的損傷。結果，能夠高品質地維持p側墊開口56中的p側接觸電極30之露出面以及n側墊開口58中的n側接觸電極32之露出面。
然後如圖19所示，將第四遮罩64形成於保護層34之上，在未設有第四遮罩64之部位形成p側墊電極36以及n側墊電極38。p側墊電極36係以封塞p側墊開口56之整體的方式被形成於p側接觸電極30以及保護層34之上，且與p側接觸電極30連接。n側墊電極38係以封塞n側墊開口58之整體的方式被形成於n側接觸電極32以及保護層34之上，且與n側接觸電極32連接。能夠將例如Ni層或者是Ti層堆積於p側電流擴散層42或者是第二電流擴散層48之上，在該Ni層或者是Ti層之上堆積Au層，藉此形成p側墊電極36以及n側墊電極38。在p側墊電極36以及n側墊電極38之形成後，第四遮罩64被去除。
p側墊電極36以及n側墊電極38可以同時形成也可以分開形成。例如使用用以形成p側墊電極36的遮罩形成了p側墊電極36之後，可以使用用以形成n側墊電極38的遮罩來形成n側墊電極38。p側墊電極36與n側墊電極38之形成順序不特別過問，也可在形成了n側墊電極38之後形成p側墊電極36。
藉由以上的步驟，完成圖1的半導體發光元件12。
接下來，說明將半導體發光元件12接合於安裝基板14的步驟。首先，將p側凸塊16以及n側凸塊18形成於安裝基板14之上。p側凸塊16係被形成於p側安裝電極14p之上，n側凸塊18係被形成於n側安裝電極14n之上。p側凸塊16以及n側凸塊18是所謂的Au柱凸塊，且藉由以下形成：將使Au絲(wire)的前端部熔融而做成球狀的零件按壓於p側安裝電極14p或者是n側安裝電極14n。
然後，將半導體發光元件12配置於p側凸塊16以及n側凸塊18之上。半導體發光元件12係以p側墊電極36與p側凸塊16接觸、n側墊電極38與n側凸塊18接觸的方式被對準位置。較佳為半導體發光元件12係以p側外側凸塊16a與p側匯流排電極30a重疊、n側外側凸塊18a與n側匯流排電極32a重疊、且p側內側凸塊16b以及n側內側凸塊18b與p側內側指電極30b重疊的方式被對準位置。之後，例如對半導體發光元件12以及安裝基板14施加超音波振動，藉此p側凸塊16與p側安裝電極14p超音波接合，n側凸塊18與n側安裝電極14n超音波接合。另外，半導體發光元件12與安裝基板14之間的接合方法並不限於超音波接合，也可以使用任意的接合技術。藉此，完成圖1的半導體發光裝置10。
半導體發光元件12也可以不使用p側凸塊16以及n側凸塊18地接合或安裝於安裝基板14。半導體發光元件12與安裝基板14之間也可使用例如金錫(AuSn)等焊接材料來接合。例如可先在半導體發光元件12之p側墊電極36以及n側墊電極38之表面預先形成AuSn層，在半導體發光元件12已配置於安裝基板14之上的狀態下使AuSn層熔融來將兩者接合。AuSn層係可設置於安裝基板14之n側安裝電極14n以及p側安裝電極14p之表面，也可設置於半導體發光元件12與安裝基板14之雙方。又，也可在半導體發光元件12與安裝基板14之間將AuSn之預形體(preform)配置而熔融，藉此將兩者接合。
根據本實施形態，將p側接觸電極30以及n側接觸電極32設成櫛齒形狀，設成p側接觸電極30以及n側接觸電極32在第一方向(x方向)交互地配置的構成，藉此能夠將活性層26之發光分布均勻化。在為如本實施形態般的倒裝晶片型的半導體發光元件12之情形下，傾向於與n側接觸電極32鄰接之活性層26的外周部的發光強度變大，遠離n側接觸電極32之活性層26的中央部的發光強度變小。在本實施形態中，藉由將活性層26設成櫛齒形狀且將活性層26的寬度w1a 、w1b 、w1c 設小，能夠將從n側接觸電極32至活性層26的中央部為止之距離縮小。結果，能夠抑制活性層26的中央部的發光強度之低落，能夠將活性層26之發光分布均勻化。藉由將活性層26之發光強度均勻化，能夠抑制在高電流時發光效率會低落的下傾(droop)現象，能夠提升半導體發光元件12之發光效率。
根據本實施形態，藉由沿著屬於半導體發光元件12之三個側面的第一側面12a、第三側面12c、第四側面12d來設置活性層26，能夠更放大活性層26所占的面積。也就是說，藉著活性層26具有外側指部26c，比起n側接觸電極32被沿著第三側面12c以及第四側面12d設置之情形，能夠放大活性層26的面積比例。藉此，能夠增加半導體發光元件12之發光面積，能夠提升發光效率。
根據本實施形態，藉由將活性層26的外側指部26c的寬度w1c 設得比內側指部26b的寬度w1b 還小，能夠增加半導體發光元件12之每單位面積的發光量。以活性層26的外側指部26c來說，與n側指電極32b鄰接之部位的發光強度變大，與第三側面12c或第四側面12d鄰接之部位的發光強度變小。藉由將活性層26的外側指部26c的寬度w1c 設小，能夠縮小在活性層26中發光強度會低落之部位的面積比例。
根據本實施形態，藉由將p側墊開口56以及n側墊開口58設成櫛齒形狀，能夠有效率地對櫛齒形狀之p側接觸電極30以及n側接觸電極32供給電流。例如在僅於與p側匯流排電極30a對應之部位設有p側墊開口之情形下，對遠離p側匯流排電極30a的p側內側指電極30b以及p側外側指電極30c的前端部供給之電流量會低落。同樣地，在僅於與n側匯流排電極32a對應之部位設有n側墊開口之情形下，對遠離n側匯流排電極32a的n側指電極32b的前端部供給之電流量會低落。另一方面，根據本實施形態，藉由在與p側內側指電極30b以及p側外側指電極30c重疊的位置也設置p側墊開口56，能夠抑制對p側內側指電極30b以及p側外側指電極30c的前端部供給之電流量的低落。又，藉由在與n側指電極32b重疊的位置也設置n側墊開口58，能夠抑制對n側指電極32b的前端部供給之電流量的低落。藉此，能夠更提高半導體發光元件12之發光分布的均勻度，能夠進一步地提升發光效率。
根據本實施形態，藉由設置p側內側凸塊16b，能夠有效率地對p側內側指電極30b以及p側外側指電極30c供給電流。同樣地，藉由設置n側內側凸塊18b，能夠有效率地對n側指電極32b供給電流。藉此，能夠更提高半導體發光元件12之發光分布的均勻度，能夠進一步地提升發光效率。
根據本實施形態，將p側內側凸塊16b以及n側內側凸塊18b設在與p側內側指電極30b重疊的位置，也就是說設在活性層26的內側指部26b，藉此能夠提高半導體發光元件12與安裝基板14之間的接合強度。由於活性層26係在基板20之上磊晶成長而形成，故機械性強度是相對地高。又，由於活性層26的內側指部26b之寬度w1b 係比外側指部26c的寬度w1c 、n側指電極32b的寬度w2b 還大，故機械性強度是相對地高。藉由在此種機械性強度高的部位設置p側內側凸塊16b以及n側內側凸塊18b，能夠提高半導體發光元件12與安裝基板14之間的接合強度，能夠提升半導體發光裝置10的可靠度。
根據本實施形態，藉由設置p側電流擴散層42，能夠使從p側墊電極36注入的電流在橫方向(水平方向)擴散，能夠擴張活性層26之發光面積。藉此，能夠提高半導體發光元件12之光輸出。
根據本實施形態，藉由用第一電流擴散層46以及第二電流擴散層48被覆n側接觸層44，能夠更提高將n側接觸層44密封之功能。藉此，能夠防止n側接觸層44所含的Al層會在通電使用時因氧化等而腐蝕之情形。結果，能夠抑制n側接觸層44之紫外光反射率的低落，能夠橫跨長期間地維持作為反射電極之功能，能夠抑制伴隨著通電使用之光輸出的低落。也就是說，得以實現能夠橫跨長期間地維持高的光輸出之半導體發光元件12。
根據本實施形態，藉由將依序使TiN層、金屬層以及TiN層積層而成的積層構造用作p側電流擴散層42、第一電流擴散層46以及第二電流擴散層48，能夠實現高的導電性並且能夠防止金屬之遷移(migration)。例如，具體來說，藉由使用TiN層能夠防止金屬之遷移，並且藉由在TiN層與TiN層之間加入金屬層能夠提高導電率。
根據本實施形態，藉由設置第一電流擴散層46，能夠讓p側接觸層40之上表面的高度位置與第一電流擴散層46之上表面的高度位置相同。在本實施形態中，從n型半導體層24之第二上表面24b至p型半導體層28之上表面為止的厚度大到400 nm至1500 nm左右，因此在不設置用以調整高度的第一電流擴散層46之情形下，p側墊電極36與n側墊電極38之高度會大大偏移。在p側墊電極36與n側墊電極38之高度的偏移大之情形下，有著在用p側凸塊16以及n側凸塊18與安裝基板14接合時會施加不均勻的力從而在半導體發光元件12會產生損傷的疑慮。特別是，在p側墊電極36與n側墊電極38之高度的偏移為200 nm以上或者是500 nm以上之情形下，安裝時的不良率係傾向於增加。根據本實施形態，將p側接觸層40之上表面的高度位置與第一電流擴散層46之上表面的高度位置之差設成100 nm以下，藉此能夠將p側墊電極36與n側墊電極38之高度的偏移降到100 nm以下，能夠減低安裝時的不良率。
根據本實施形態，藉由將p側電流擴散層42與第二電流擴散層48的構造、厚度設成實質上相同，能夠將在半導體發光元件12的安裝時對p側接觸層40與第一電流擴散層46施加的力均勻化，能夠減低安裝時的不良率。
根據本實施形態，藉由在p側電流擴散層42、第一電流擴散層46以及第二電流擴散層48使用TiN層，能夠提高與由介電體材料所構成的保護層34之間的密接度。藉此，能夠防止p側接觸電極30、n側接觸電極32從保護層34剝離所造成的密封功能低落。藉此，能夠實現光輸出橫跨長期間不易低落的半導體發光元件12。
根據本實施形態，在TiN層已設置在n側接觸層44的金屬層之上的狀態下做退火處理，藉此能夠防止退火處理時的金屬層之氧化。藉此，能夠防止n側接觸層44之紫外光反射率的低落、n側接觸層44之上表面之平坦度的低落。
根據本實施形態，藉由在n側接觸層44之退火處理後形成第一電流擴散層46以及第二電流擴散層48，能夠防止第一電流擴散層46以及第二電流擴散層48因退火處理的劣化。同樣地，藉由在p側接觸層40之退火處理後形成p側電流擴散層42，能夠防止退火處理所造成的p側電流擴散層42之劣化。
(第二實施形態) 圖20是概略性地表示第二實施形態之半導體發光元件112的構成之俯視圖，且與上述的圖6對應。在第二實施形態中，根據第一實施形態變更p側墊電極136、n側墊電極138、p側墊開口156以及n側墊開口158之形成範圍。第二實施形態中的分離部150、p側匯流排開口156a、n側匯流排開口158a等其它的構成係與第一實施形態同樣。
在第二實施形態中，比起第一實施形態，將p側墊電極136之第二方向(y方向)的寬度wp 設大，將n側墊電極138之第二方向(y方向)的寬度wn 設小。p側墊電極136的寬度wp 是n側墊電極138的寬度wn 之1.5倍以上，例如為2倍至4倍左右。p側墊開口156之形成範圍係對應p側墊電極136之形成範圍而在第二方向(y方向)設大。具體來說，將p側內側指開口156b以及p側外側指開口156c之第二方向(y方向)的長度設得比第一實施形態大。另一方面，n側墊開口158之形成範圍係對應p側墊電極136之形成範圍而在第二方向(y方向)設小。具體來說，將n側指開口158b之第二方向(y方向)的長度設得比第一實施形態大。
在第二實施形態中也能產生與上述之第一實施形態同樣的功效。又，根據第二實施形態，藉由將p側墊電極136以及p側墊開口156之形成範圍設廣，能夠針對活性層26之整體更均勻地供給電流。特別是，能夠針對活性層26的內側指部26b、外側指部26c的前端部有效率地供給電流。藉此，能夠改善活性層26的發光分布。
以上，基於實施例說明了本發明。所屬技術領域中具有通常知識者應當理解，本發明並不限於上述之實施形態，能夠做各種設計變更，能夠有各種變形例，且此種變形例亦屬本發明之範圍。
在一實施形態中，第一電流擴散層46以及第二電流擴散層48之至少一方係被設置成遍布比n側接觸層44之形成區域還廣的區域。例如相對於第一電流擴散層46被設置於比n側接觸層44還廣的區域，第二電流擴散層48可被設置於與n側接觸層44一致的區域或者是比n側接觸層44還狹窄的區域。另外，相對於第一電流擴散層46被設置於與n側接觸層44一致的區域或者是比n側接觸層44還狹窄的區域，第二電流擴散層48可被設置於比n側接觸層44還廣的區域。又，第一電流擴散層46以及第二電流擴散層48雙方也可被設置於比n側接觸層44還廣的區域。在此情形下，第二電流擴散層48之形成區域可與第一電流擴散層46之形成區域一致，也可比第一電流擴散層46之形成區域還廣，也可比第一電流擴散層46之形成區域還狹窄。
在上述之實施形態中，表示了將第一電流擴散層46以及第二電流擴散層48設置於n側接觸層44之上的情形。在其它實施形態中，可將單一n側電流擴散層設置於n側接觸層44之上以取代設置第一電流擴散層46以及第二電流擴散層48。n側電流擴散層可只具備一個第一TiN層、金屬層以及第二TiN層之積層構造。較佳為n側電流擴散層之上表面的高度位置與p側電流擴散層42之上表面的高度位置的差是100 nm以下。n側電流擴散層也可具備三個以上的第一TiN層、金屬層以及第二TiN層之積層構造。又，p側電流擴散層42也可具備二個以上的第一TiN層、金屬層以及第二TiN層之積層構造。
在上述之實施形態中，表示了使用ITO等透明導電性氧化物作為p側接觸層40之情形。在其它實施形態中，也可使用使銠(Rh)等鉑族金屬層與被覆鉑族金屬層之上表面以及側面的TiN層積層而成的構造，來作為p側接觸層40。
在上述之實施形態中，表示了將p型半導體層28的厚度設為400 nm以上之情形。在其它實施形態中，也可將p型半導體層28的厚度設薄到100 nm以下程度。特別是，在使用Rh作為p側接觸層40之情形下，可將p型半導體層28的厚度設為100 nm以下。在此情形下，由於從n型半導體層24之第二上表面24b至p型半導體層28之上表面為止的高度變小，因此也可以不設置用以調整高度之第一電流擴散層46。
10:半導體發光裝置 12,112:半導體發光元件 12a:第一側面 12b:第二側面 12c:第三側面 12d:第四側面 14:安裝基板 14n:n側安裝電極 14p:p側安裝電極 16:p側凸塊 16a:p側外側凸塊 16b:p側內側凸塊 18:n側凸塊 18a:n側外側凸塊 18b:n側內側凸塊 20:基板 20a:第一主表面 20b:第二主表面 22:基層 22a:上表面 24:n型半導體層 24a:第一上表面 24b:第二上表面 24c,34a:外緣 26:活性層 26a:匯流排部 26b:內側指部 26c:外側指部 28:p型半導體層 30:p側接觸電極 30a:p側匯流排電極 30b:p側內側指電極 30c:p側外側指電極 32:n側接觸電極 32a:n側匯流排電極 32b:n側指電極 34,34b,34c,34d,34e:保護層 36,136:p側墊電極 38,138:n側墊電極 40:p側接觸層 42:p側電流擴散層 44:n側接觸層 46:第一電流擴散層 48:第二電流擴散層 50,150:分離部 56,156:p側墊開口 56a,156a:p側匯流排開口 56b,156b:p側內側指開口 56c,156c:p側外側指開口 58,158:n側墊開口 58a,158a:n側匯流排開口 58b,158b:n側指開口 61:第一遮罩 62:第二遮罩 63:第三遮罩 64:第四遮罩 d:蝕刻深度 S1:第一櫛齒區域 S2:第二櫛齒區域 S3:第三櫛齒區域 S4:第四櫛齒區域 S5:第五櫛齒區域 w1a ,w1b ,w1c ,w2a ,w2b ,w3a ,w3b ,w3c ,wn ,wp ,wr :寬度 δ:間隙 θ1 :第一角度 θ2 :第二角度
[圖1]是概略性地表示第一實施形態之半導體發光裝置的構成之剖視圖。 [圖2]是概略性地表示半導體發光元件之構成的俯視圖。 [圖3]是概略性地表示n型半導體層、活性層以及n側接觸電極之配置的俯視圖。 [圖4]是概略性地表示p側接觸電極之配置的俯視圖。 [圖5]是概略性地表示p側墊開口以及n側墊開口之配置的俯視圖。 [圖6]是概略性地表示p側墊開口與p側墊電極之配置以及n側墊開口與n側墊電極之配置的俯視圖。 [圖7]是概略性地表示p側凸塊以及n側凸塊之配置的俯視圖。 [圖8]是概略性地表示半導體發光元件之構成的剖視圖。 [圖9]是概略性地表示半導體發光元件之構成的剖視圖。 [圖10]是概略性地表示半導體發光元件之構成的剖視圖。 [圖11]是概略性地表示半導體發光元件之製造步驟的圖。 [圖12]是概略性地表示半導體發光元件之製造步驟的圖。 [圖13]是概略性地表示半導體發光元件之製造步驟的圖。 [圖14]是概略性地表示半導體發光元件之製造步驟的圖。 [圖15]是概略性地表示半導體發光元件之製造步驟的圖。 [圖16]是概略性地表示半導體發光元件之製造步驟的圖。 [圖17]是概略性地表示半導體發光元件之製造步驟的圖。 [圖18]是概略性地表示半導體發光元件之製造步驟的圖。 [圖19]是概略性地表示半導體發光元件之製造步驟的圖。 [圖20]是概略性地表示第二實施形態之半導體發光裝置之構成的剖視圖。
10:半導體發光裝置
12:半導體發光元件
14:安裝基板
14n:n側安裝電極
14p:p側安裝電極
16:p側凸塊
16a:p側外側凸塊
16b:p側內側凸塊
18:n側凸塊
18a:n側外側凸塊
18b:n側內側凸塊
20:基板
20a:第一主表面
20b:第二主表面
22:基層
22a:上表面
24:n型半導體層
24a:第一上表面
24b:第二上表面
26:活性層
28:p型半導體層
30:p側接觸電極
32:n側接觸電極
34:保護層
36:p側墊電極
38:n側墊電極
40:p側接觸層
42:p側電流擴散層
44:n側接觸層
46:第一電流擴散層
48:第二電流擴散層
56:p側墊開口
58:n側墊開口
θ1:第一角度
θ2:第二角度

Claims (7)

  1. 一種半導體發光裝置，係具備： n型半導體層，係由n型AlGaN系半導體材料所構成； 活性層，係被設置於前述n型半導體層上的第一櫛齒區域，且由AlGaN系半導體材料所構成； p型半導體層，係被設置於前述活性層上； n側接觸電極，係被設置於前述n型半導體層上與前述第一櫛齒區域嵌插的第二櫛齒區域； p側接觸電極，係被設置於前述p型半導體層上的第三櫛齒區域； 保護層，係由介電體材料所構成，具有p側墊開口與n側墊開口，在與前述p側墊開口不同的部位被覆前述p側接觸電極且在與前述n側墊開口不同的部位被覆前述n側接觸電極，前述p側墊開口係被設置於前述p側接觸電極上的第四櫛齒區域，前述n側墊開口係被設置於前述n側接觸電極上的第五櫛齒區域； p側墊電極，係被設置於前述保護層上，且在前述p側墊開口與前述p側接觸電極連接；以及 n側墊電極，係被設置於前述保護層上，且在前述n側墊開口與前述n側接觸電極連接。
  2. 如請求項1所記載之半導體發光裝置，其中前述n側接觸電極係具有： 複數個n側指電極，係在第一方向被隔開間隔地設置，且在與前述第一方向交叉的第二方向延伸；以及 n側匯流排電極，係連接複數個前述n側指電極的端部，且沿著前述n型半導體層的外緣在前述第一方向延伸； 前述活性層以及前述p型半導體層係分別具有： 內側指部，係被插入複數個前述n側指電極之間，且在前述第二方向延伸； 外側指部，係沿著前述n型半導體層的外緣在前述第二方向延伸；以及 匯流排部，係連接前述內側指部以及前述外側指部的端部，且沿著前述n型半導體層的外緣在前述第一方向延伸； 前述p側接觸電極係具有： p側內側指電極，係被設置於前述內側指部上； p側外側指電極，係被設置於前述外側指部上；以及 p側匯流排電極，係被設置於前述匯流排部上，且連接前述p側內側指電極以及前述p側外側指電極的端部。
  3. 如請求項2所記載之半導體發光裝置，其中前述外側指部之前述第一方向的寬度係比前述內側指部之前述第一方向的寬度還小，前述p側外側指電極之前述第一方向的寬度係比前述p側內側指電極之前述第一方向的寬度還小。
  4. 如請求項1至3中任一項所記載之半導體發光裝置，其中前述n側接觸電極係包含： n側接觸層，係與前述n型半導體層接觸； 第一電流擴散層，係被設置於前述n側接觸層上；以及 第二電流擴散層，係被設置於前述第一電流擴散層上； 前述p側接觸電極係包含： p側接觸層，係與前述p型半導體層接觸；以及 p側電流擴散層，係被設置於前述n側接觸層上； 前述p側接觸層之上表面的高度位置與前述第一電流擴散層之上表面的高度位置的差為100 nm以下； 前述p側電流擴散層之上表面的高度位置與前述第二電流擴散層之上表面的高度位置的差為100 nm以下。
  5. 如請求項1至3中任一項所記載之半導體發光裝置，其中進一步具備： p側凸塊，係被設置於前述p側墊電極上與前述第三櫛齒區域重疊的位置； n側凸塊，係被設置於前述n側墊電極上與前述第三櫛齒區域重疊的位置；以及 安裝基板，係與前述p側凸塊以及前述n側凸塊接合。
  6. 一種半導體發光裝置的製造方法，係具備以下步驟： 在n型半導體層上形成活性層的步驟，前述n型半導體層係由n型AlGaN系半導體材料所構成，前述活性層係由AlGaN系半導體材料所構成； 在前述活性層上形成p型半導體層的步驟； 將與前述n型半導體層上的第一櫛齒區域不同區域的前述p型半導體層以及前述活性層去除，且使前述n型半導體層的上表面露出的步驟； 在前述n型半導體層上與前述第一櫛齒區域嵌插的第二櫛齒區域形成n側接觸電極的步驟； 在前述p型半導體層上的第三櫛齒區域形成p側接觸電極的步驟； 形成由介電體材料所構成之保護層的步驟，前述保護層係被覆前述p側接觸電極以及前述n側接觸電極； 在前述p側接觸電極上的第四櫛齒區域形成貫穿前述保護層之p側墊開口的步驟； 在前述n側接觸電極上的第五櫛齒區域形成貫穿前述保護層之n側墊開口的步驟； 形成p側墊電極的步驟，前述p側墊電極係被設置於前述保護層上且在前述p側墊開口與前述p側接觸電極連接；以及 形成n側墊電極的步驟，前述n側墊電極係被設置於前述保護層上且在前述n側墊開口與前述n側接觸電極連接。
  7. 如請求項6所記載之半導體發光裝置的製造方法，其中進一步具備以下步驟： 在安裝基板上形成p側凸塊以及n側凸塊的步驟；以及 在前述p側墊電極上與前述第三櫛齒區域重疊的位置接合前述p側凸塊，且在前述n側墊電極上與前述第三櫛齒區域重疊的位置接合前述n側凸塊的步驟。
TW110123239A 2020-07-07 2021-06-25 半導體發光裝置以及半導體發光裝置的製造方法 TWI795820B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020116985A JP6867536B1 (ja) 2020-07-07 2020-07-07 半導体発光装置および半導体発光装置の製造方法
JP2020-116985 2020-07-07

Publications (2)

Publication Number Publication Date
TW202209704A true TW202209704A (zh) 2022-03-01
TWI795820B TWI795820B (zh) 2023-03-11

Family

ID=75638933

Family Applications (1)

Application Number Title Priority Date Filing Date
TW110123239A TWI795820B (zh) 2020-07-07 2021-06-25 半導體發光裝置以及半導體發光裝置的製造方法

Country Status (3)

Country Link
US (1) US20220013690A1 (zh)
JP (1) JP6867536B1 (zh)
TW (1) TWI795820B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023286846A1 (ja) * 2021-07-16 2023-01-19 シチズン電子株式会社 発光装置
JP7185105B1 (ja) * 2021-07-16 2022-12-06 シチズン電子株式会社 発光装置
JP7345524B2 (ja) * 2021-07-30 2023-09-15 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344937B2 (ja) * 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
JP7344936B2 (ja) * 2021-07-30 2023-09-14 日機装株式会社 半導体発光素子および半導体発光素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006351575A (ja) * 2005-06-13 2006-12-28 Matsushita Electric Ind Co Ltd 半導体発光素子
TWI518876B (zh) * 2013-09-05 2016-01-21 Asda Technology Co Ltd Light emitting diode unit and light emitting device
KR102446139B1 (ko) * 2017-12-06 2022-09-22 삼성디스플레이 주식회사 발광 다이오드 장치 및 이의 제조 방법
JP2019106406A (ja) * 2017-12-08 2019-06-27 Ｄｏｗａエレクトロニクス株式会社 半導体発光素子およびそれを用いた表面実装デバイスならびにそれらの製造方法
KR102604659B1 (ko) * 2018-07-13 2023-11-21 삼성디스플레이 주식회사 발광 장치 및 이의 제조 방법
JP7262965B2 (ja) * 2018-10-17 2023-04-24 スタンレー電気株式会社 半導体発光素子

Also Published As

Publication number Publication date
JP6867536B1 (ja) 2021-04-28
JP2022014593A (ja) 2022-01-20
TWI795820B (zh) 2023-03-11
US20220013690A1 (en) 2022-01-13

Similar Documents

Publication Publication Date Title
TWI795820B (zh) 半導體發光裝置以及半導體發光裝置的製造方法
TWI734445B (zh) 半導體發光元件以及半導體發光元件的製造方法
US8822976B2 (en) Nitride semiconductor ultraviolet light-emitting element
JP6780083B1 (ja) 半導体発光素子
JP6839320B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP7307662B2 (ja) 半導体発光素子および半導体発光素子の製造方法
TWI753536B (zh) 半導體發光元件以及半導體發光元件的製造方法
JP6892538B1 (ja) 半導体発光素子および半導体発光素子の製造方法
US20110193120A1 (en) Semiconductor light-emitting device
TW202228308A (zh) 半導體發光元件以及半導體發光元件的製造方法
JP6911111B2 (ja) オプトエレクトロニクス半導体チップおよびオプトエレクトロニクス半導体チップの製造方法
JP6837593B1 (ja) 半導体発光素子および半導体発光素子の製造方法
JP2005086137A (ja) ＧａＮ系発光ダイオード
US9741900B2 (en) Nitride semiconductor light emitting element
TWI832544B (zh) 半導體發光元件以及半導體發光元件的製造方法
KR101288908B1 (ko) 반도체 발광소자