JP2004014819A - 半導体レーザ素子 - Google Patents
半導体レーザ素子 Download PDFInfo
- Publication number
- JP2004014819A JP2004014819A JP2002166480A JP2002166480A JP2004014819A JP 2004014819 A JP2004014819 A JP 2004014819A JP 2002166480 A JP2002166480 A JP 2002166480A JP 2002166480 A JP2002166480 A JP 2002166480A JP 2004014819 A JP2004014819 A JP 2004014819A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gaas
- semiconductor laser
- laser device
- optical waveguide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
【課題】リッジストライプ型あるいは内部ストライプ型の横モード制御機構を備えた半導体レーザ素子において、ストライプ幅を高精度で制御し、高い信頼性を得る。
【解決手段】n−GaAs基板1上に、n−Alz1Ga1−z1As下部クラッド層2、nあるいはi−In0.49Ga0.51P光導波層3、GaAs1−y2Py2引張歪障壁層4、圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層5、GaAs1−y2Py2引張歪障壁層6、pあるいはi−In0.49Ga0.51P光導波層7、p−GaAs再成長保護層8、p−In0.49Ga0.51Pエッチング阻止層9、n−Alz2Ga1−z2As電流狭窄層10(0.6≦z2<0.8、厚さ500nm程度、z2は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)、n−GaAsキャップ層11を積層し、SiO2膜12マスクにより1〜4μm程度幅のストライプ領域のキャップ層11および電流狭窄層10を除去する。p−GaAsエッチング阻止層8とn−GaAsキャップ層11を除去した後、p−Alz1Ga1−z1Asクラッド層13、p−GaAsコンタクト層14を形成する。
【選択図】 図1
【解決手段】n−GaAs基板1上に、n−Alz1Ga1−z1As下部クラッド層2、nあるいはi−In0.49Ga0.51P光導波層3、GaAs1−y2Py2引張歪障壁層4、圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層5、GaAs1−y2Py2引張歪障壁層6、pあるいはi−In0.49Ga0.51P光導波層7、p−GaAs再成長保護層8、p−In0.49Ga0.51Pエッチング阻止層9、n−Alz2Ga1−z2As電流狭窄層10(0.6≦z2<0.8、厚さ500nm程度、z2は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)、n−GaAsキャップ層11を積層し、SiO2膜12マスクにより1〜4μm程度幅のストライプ領域のキャップ層11および電流狭窄層10を除去する。p−GaAsエッチング阻止層8とn−GaAsキャップ層11を除去した後、p−Alz1Ga1−z1Asクラッド層13、p−GaAsコンタクト層14を形成する。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明は、横モード制御機構を備えた半導体レーザ素子に関するものである。
【0002】
【従来の技術】
横モード制御機構を備えた半導体レーザ素子として、全ての結晶成長終了後にフォトリソグラフィによりリッジ部を設けてなるリッジ型半導体レーザ素子、および、電流抑制層(電流狭窄層)の電流通路に相当する領域をエッチングにより除去した後、電流通路(クラッド層)を改めて再成長してなる内部ストライプ型半導体レーザ素子を挙げることができる。リッジ型半導体レーザ素子は、現在、通信分野を含め広く一般的に利用されている。一方、内部ストライプ型半導体レーザ素子においては、コンタクト層と電極との接触面積を広く取れるために、リッジ型あるいは絶縁膜ストライプ型と比較して、コンタクト抵抗が小さく、また製造の安定性に優れているという利点がある。このような内部ストライプ型の半導体レーザ素子は、例えば、1993年発行のIEEE Journal of Quantum Electronics.Vol.29,No6,p.1889に紹介されている。近年、フォトリソグラフィ技術の進展により、高精度で且つ再現性良く電流注入領域の線幅を制御することが可能となっているが、更なる高品質化が要望されている。
【0003】
一方、半導体レーザ素子に用いられている化合物半導体材料として、例えばAlを含むAlGaAsが、GaAsとの格子定数の差が少ないために広く使用されている。しかし、AlGaAsは性質上、等方的にウェットエッチングが進行するため、層の深さ方向および水平方向のエッチング速度を制御することが困難である。これを解決するために、高価なドライエッチング装置を用いても、コストが高くなり、量産に適さないという問題がある。
【0004】
【発明が解決しようとする課題】
例えば、リッジ型半導体レーザ素子のクラッド層、および内部ストライプ型半導体レーザ素子の電流狭窄層は、横モード制御のために加工が施されるが、これらの層にAlGaAsあるいはAlを含む半導体材料を用いた場合、サイドエッチング量が大きくストライプ幅を高精度に制御することが困難である。
【0005】
本発明は上記事情に鑑みて、ストライプが高精度で且つ再現性良く作りつけられた、信頼性の高い低コストで作製可能な半導体レーザ素子を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
本発明の第1の半導体レーザ素子は、基板上に、下部クラッド層、下部光導波層、活性層、上部光導波層、リッジ状に成形されたAlGaAsまたはAlGaInPからなる上部クラッド層をこの順に備えた半導体レーザ素子において、上部クラッド層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることを特徴とするものである。なお、上部光導波層と上部クラッド層との間に第二の上部クラッド層が形成されていてもよい。
【0007】
本発明の第2の半導体レーザ素子は、基板上に、下部クラッド層、下部光導波層、活性層、上部光導波層、ストライプ領域に開口を有するAlGaAsまたはAlGaInPからなる電流狭窄層、前記開口を埋め込むように形成された上部クラッド層をこの順に備えた半導体レーザ素子において、電流狭窄層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることを特徴とするものである。なお、上部光導波層と電流狭窄層との間に第二の上部クラッド層が形成されていてもよい。
【0008】
【発明の効果】
本発明の第1の半導体レーザ素子によれば、上記のような層構成であって、上部クラッド層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることにより、精度高く形成されたリッジストライプを有するものとすることができるので、高出力まで高い信頼性を得ることができる。これまで上部クラッド層のAl組成比が一定の場合、ウェットエッチングが等方的に進行していたために、サイドエッチング量が大きくストライプ幅の制御性が悪いという問題があったが、Al組成比を活性層側から基板と反対方向に向かって徐々に大きくしたことにより、ウェットエッチングに異方性を持たせることができる。すなわち、上部クラッド層の表面付近のサイドエッチング量を小さくできるので、ストライプ幅の制御性を高めることができる。よって、所望のストライプ幅を再現性良く高歩留りで得ることができるので、信頼性の高い半導体レーザ素子を低コストで作製することが可能である。
【0009】
また、本発明の第2の半導体レーザ素子によれば、上記のような層構成であって、電流狭窄層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることにより、精度高く形成された内部ストライプ溝を有するものとすることができ、高出力まで高い信頼性を得ることができる。すなわち、電流狭窄層をウェットエッチングによってエッチングし内部ストライプ溝を形成する工程において、上記同様、該ウェットエッチングに異方性を持たせて、サイドエッチング量を小さくすることができるので、内部ストライプ溝幅の制御性を高めることができ、信頼性の高い半導体レーザ素子を低コストで得ることができる。
【0010】
また、上記本発明の第1の半導体レーザ素子におけるクラッド層あるいは本発明の第2の半導体レーザ素子における電流狭窄層の平均屈折率を、従来(屈折率を一定にして作製した場合の該屈折率)より小さくなくなるようにすれば、必然的に層厚を小さくすることとなるので、ストライプ幅の制御性を高めることができる。
【0011】
またさらに、本発明の第1および第2の半導体レーザ素子において、第二の上部クラッド層を設けることにより、水平方向の等価屈折率差の制御性が高くなるので、信頼性の高い屈折率導波機構を作りつけることができる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
【0013】
本発明の第1の実施の形態による半導体レーザ素子についてその製造方法に沿って説明する。図1は、その半導体レーザ素子の製造過程の断面図であり、図2は、その半導体レーザ素子の屈折率ダイャグラムである。
【0014】
図1(a)に示すように、有機金属気相成長法により、n−GaAs基板1上に、n−Alz1Ga1−z1As下部クラッド層(0.6≦z1<0.8)2、nあるいはi−In0.49Ga0.51P光導波層3、GaAs1−y2Py2引張歪障壁層4(0≦y2≦0.4)、圧縮歪Inx3Ga1−x3As1−y 3Py3量子井戸活性層5(0<x3≦0.3,0≦y3≦0.6)、GaAs1−y2Py2引張歪障壁層6、pあるいはi−In0.49Ga0.51P光導波層7、p−GaAs再成長保護層(10nm程度)8、p−In0.49Ga0.51Pエッチング阻止層9、n−Alz2Ga1−z2As電流狭窄層10(0.6≦z2<0.8、厚さ500nm程度、z2は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)およびn−GaAsキャップ層(10nm程度)11を積層する。この上にSiO2膜12を形成し、<011>方向に通常のリソグラフィーにより1〜4μm程度幅のストライプ領域のSiO2膜を除去する。
【0015】
次に、図1(b)に示すように、SiO2膜12をマスクとして、硫酸系エッチャントでGaAsキャップ層11、n−Alz2Ga1−z2As電流狭窄層10をエッチングすることによりp−In0.49Ga0.51Pエッチング阻止層9を露出させる。引き続き、塩酸系エッチャントで、p−In0.49Ga0.51Pエッチング阻止層9を、SiO2膜12をフッ酸系のエッチャントで除去し、p−GaAs再成長保護層(10nm程度)8とn−GaAsキャップ層(10nm程度)11を露出させる。
【0016】
次に、図1(c)に示すように、p−Alz1Ga1−z1As上部クラッド層13、p−GaAsコンタクト層14を形成する。p側電極15を形成し、基板1の研磨を行いn側電極16を形成する。その後、試料をへき開して形成した共振器面に高反射率コート、低反射率コートを行い、チップ化して半導体レーザ素子を完成させる。
【0017】
pあるいはi−In0.49Ga0.51P光導波層7の厚みは基本横モード発振が高出力まで維持できる値とする。
【0018】
下部クラッド層2および上部クラッド層12は、In0.49(Ga1−z3Alz3)0.51P層(0.2≦z3≦1)であってもよい。
【0019】
p−GaAs再成長保護層8、p−In0.49Ga0.51Pエッチング阻止層9、及びn−GaAsキャップ層11の導電性はn及びp型のどちらであってもよい。
【0020】
本実施の形態では引張歪を有する障壁層を用いているが、GaAsに格子整合する組成の障壁層を用いてもよい。
【0021】
本実施の形態の半導体レーザ素子は、図2に示すように、電流狭窄層のAl組成比が活性層から離れるに従って0.6から0.8未満まで徐々に大きくなっているため屈折率が徐々に小さくなるものである。この電流狭窄層の平均屈折率を、屈折率を一定にして作製した場合の屈折率より小さくした場合は、層厚を小さくすることとなるので、ストライプ幅の制御性を高くすることができる。
【0022】
図3に上記実施の形態の半導体レーザ素子と従来例としての半導体レーザ素子のストライプ幅分布を示す。図3に示すように、本発明の半導体レーザ素子は、従来例と比較して2インチ基板内のストライプ幅の分散が従来の約1/2以下であり、設計通りのストライプ幅が安定に作りつけられていることがわかる。このため、キンク発生光出力の面内分布を大幅に改善することができる。また、歩留りを上げることができるので、信頼性の高い半導体レーザ素子を低コストで作製することが可能である。
【0023】
次に、本発明の第2の実施の形態による半導体レーザ素子についてその製造方法に沿って説明する。図4は、その半導体レーザ素子の製造過程の断面図である。
【0024】
図4(a)に示すように、有機金属気相成長法により、n−GaAs基板21上に、n−Alz1Ga1−z1As下部クラッド層22(0.6≦z1<0.8)、nあるいはi−Inx1Ga1 −x1As1−y1Py1光導波層23(0<x1≦0.2,0≦y1≦0.4)、圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層24(0<x3≦0.3,0≦y3≦0.6)、pあるいはi−Inx1Ga1 −x1As1−y1Py1光導波層25(0<x1≦0.2,0≦y1≦0.4)、p−Al0.65Ga0.35As上部第一クラッド層(200nm程度)26、p−GaAs再成長保護層(10nm程度)27、p−In0.49Ga0.51Pエッチング阻止層28、n−Alz4Ga1−z4As電流狭窄層29(0.6≦z4<0.8、厚さ500nm程度、z4は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)、n−GaAsキャップ層(10nm程度)30を積層する。この上にSiO2膜31を形成し、<011>方向に通常のリソグラフィーにより1〜4μm程度幅のストライプ領域のSiO2膜31を除去する。
【0025】
次に、図4(b)に示すように、SiO2膜31をマスクとして、硫酸系エッチャントでGaAsキャップ層30およびn−Alz4Ga1−z4As電流狭窄層29をエッチングすることにより、p−In0.49Ga0.51Pエッチング阻止層28を露出させる。引き続き塩酸系エッチャントで、p−In0.49Ga0.51Pエッチング阻止層28を、フッ酸系のエッチャントでSiO2膜31を除去し、p−GaAs再成長保護層27とn−GaAsキャップ層30を露出させる。
【0026】
次に、図4(c)に示すように、その後、p−Alz1Ga1−z1As上記第二クラッド層32、p−GaAsコンタクト層33を形成する。p側電極34を形成し、基板の研磨を行いn側電極35を形成する。その後、上記のようにして作製した試料をへき開して形成した共振器面の一方に高反射率コート、他方に低反射率コートを行い、チップ化して半導体レーザ素子を完成させる。
【0027】
pあるいはi−Inx1Ga1 −x1As1−y1Py1光導波層25の厚さ、およびp−Al0.65Ga0.35As上部第一クラッド層26の厚さは基本横モード発振が高出力まで維持できる値とする。
【0028】
下部クラッド層22、上部第一クラッド層26および上部第二クラッド層32は、AlGaAsの代わりにIn0.49(Ga1−z3Alz3)0.51P層(0.2≦z3≦1)であってもよい。
【0029】
p−GaAs再成長保護層27、p−In0.49Ga0.51Pエッチング阻止層28、及びn−GaAsキャップ層30の導電性は、基板の導電性に関わらず、n型およびp型のどちらであってもよい。
【0030】
上記のようにして作製された本実施の形態による半導体レーザ素子においても、電流狭窄層のAl組成比を活性層から離れるに従って徐々に増加させているので、電流狭窄層をウェットエッチングによってエッチングし内部ストライプ溝を形成する工程において、該ウェットエッチングに異方性を持たせて、サイドエッチング量を小さくすることができるので、内部ストライプ溝幅の制御性を高めることができ、信頼性の高い半導体レーザ素子を低コストで得ることができる。
【0031】
上記第1と第2の実施の形態においては、ストライプ幅が1〜4μm程度の基本横モード発振する半導体レーザ素子について述べたが、ストライプ幅を4μmより大きくして屈折率導波型幅広半導体レーザ素子としてもよく、この幅広半導体レーザ素子は、マルチモード発振においても低雑音な発振を得ることができる。
【0032】
次に、本発明の第3の実施の形態による半導体レーザ素子についてその製造方法に沿って説明する。図5は、その半導体レーザ素子の断面図である。
【0033】
図5に示すように、有機金属気相成長法により、n−GaAs基板41上に、n−Alz1Ga1−z1As下部クラッド層(0.6≦z1<0.8)42を成長し、nあるいはi−In0.49Ga0.51P光導波層43を成長し、GaAsに格子整合するInx4Ga1−x4As1−y4Py4量子井戸活性層(0<x4≦0.2,0≦y4≦0.4)44、pあるいはi−In0.49Ga0.51P光導波層45、p−Alz1Ga1−z1As上部第一クラッド層46、p−In0.49Ga0.51Pエッチング阻止層(10nm程度)47、p−Alz2Ga1−z2As上部第二クラッド層48(0.6≦z2<0.8、厚さ2000nm程度、z2は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)、p−GaAsコンタクト層49を積層する。
【0034】
この上にSiO2膜(図示せず)を形成し、<011>方向に通常のリソグラフィーにより50μm程度の幅のストライプ領域以外のSiO2膜を除去する。
【0035】
次に、SiO2膜をマスクとして、硫酸系エッチャントでp−Alz2Ga1−z2As上部第二クラッド層48、p−GaAsコンタクト層49を除去しリッジストライプを形成する。エッチングは自動的にp−In0.49Ga0.51Pエッチング阻止層47で停止する。SiO2膜をフッ酸系のエッチャントで除去後、新たにSiO2膜50を形成し、通常のフォトリソグラフィで、リッジ頂上部のSiO2膜50をストライプ状に除去する。p側電極51を形成し、その後基板の研磨を行いn側電極52を形成する。その後、試料をへき開して形成した共振器面の一方に高反射率コート、他方に低反射率コートを行い、その後、チップ化して半導体レーザ素子を形成する。
【0036】
p−Alz1Ga1−z1As上部第一クラッド層46の厚みと組成は基本横モード発振が高出力まで維持できる値とする。
【0037】
下部クラッド層42、上部第一クラッド層46および上部第二クラッド層48は、AlGaAsの代わりにIn0.49(Ga1−z3Alz3)0.51P層(0.2≦z3≦1)であってもよく、この場合、エッチング阻止層47にはGaAsを用いればよい。
【0038】
上記のようにして作製された本実施の形態の半導体レーザ素子においては、p−Alz2Ga1−z2As上部第二クラッド層48のAl組成比を、活性層から離れるにつれ0.6から0.8未満まで徐々に増加させているので、リッジ形成の際のウェットエッチングに異方性を持たせてサイドエッチング量を小さくすることができるので、ストライプ幅の制御性を高めることができ、信頼性の高い半導体レーザ素子を低コストで得ることができる。
【0039】
上記すべての実施の形態において、発振する波長帯に関しては、GaAsに格子整合するInx4Ga1−x4As1−y4Py4量子井戸活性層(0<x4≦0.2,0≦y4≦0.4)あるいは圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層(0<x3≦0.3,0≦y3≦0.6)より、750<λ<1200(nm)の範囲での制御が可能である。
【0040】
また、上記すべての実施の形態において、屈折率導波機構付き半導体レーザのみについて記載しているが、本発明は、回折格子付きの半導体レーザ素子や光集積回路に組み込まれた半導体レーザ素子にも適用することが可能である。
【0041】
また、GaAs基板はn型の導電性のもので記述しているが、p型の導電性の基板を用いてもよく、この場合上記すべての半導体層の導電性を反対にすればよい。
【0042】
また、各半導体層の成長法として、固体あるいはガスを原料とする分子線エピタキシャル成長法であってもよい。
【0043】
本発明による半導体レーザ素子は、ストライプ幅が制御高く作りつけられた高信頼性の半導体レーザ素子であるので、高速な情報・画像処理及び通信、計測、医療、印刷の分野での光源として応用可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体レーザ素子を示す製造過程の断面図
【図2】第1の実施の形態による半導体レーザ素子の屈折率ダイアグラム
【図3】本発明と従来例による半導体レーザ素子のストライプ幅分布を示すグラフ
【図4】本発明の第2の実施の形態による半導体レーザ素子を示す製造過程の断面図
【図5】本発明の第3の実施の形態による半導体レーザ素子を示す断面図
【符号の説明】
1 n−GaAs基板
2 n−Alz1Ga1−z1As下部クラッド層
3 nあるいはi−In0.49Ga0.51P光導波層
4 GaAs1−y2Py2引張歪障壁層
5 圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層
6 GaAs1−y2Py2引張歪障壁層
7 pあるいはi−In0.49Ga0.51P光導波層
8 p−GaAs再成長保護層
9 p−In0.49Ga0.51Pエッチング阻止層
10 n−Alz2Ga1−z2As電流狭窄層
11 n−GaAsキャップ層
13 p−Alz1Ga1−z1As上部クラッド層
14 p−GaAsコンタクト層
15 p側電極
16 n側電極
【発明の属する技術分野】
本発明は、横モード制御機構を備えた半導体レーザ素子に関するものである。
【0002】
【従来の技術】
横モード制御機構を備えた半導体レーザ素子として、全ての結晶成長終了後にフォトリソグラフィによりリッジ部を設けてなるリッジ型半導体レーザ素子、および、電流抑制層(電流狭窄層)の電流通路に相当する領域をエッチングにより除去した後、電流通路(クラッド層)を改めて再成長してなる内部ストライプ型半導体レーザ素子を挙げることができる。リッジ型半導体レーザ素子は、現在、通信分野を含め広く一般的に利用されている。一方、内部ストライプ型半導体レーザ素子においては、コンタクト層と電極との接触面積を広く取れるために、リッジ型あるいは絶縁膜ストライプ型と比較して、コンタクト抵抗が小さく、また製造の安定性に優れているという利点がある。このような内部ストライプ型の半導体レーザ素子は、例えば、1993年発行のIEEE Journal of Quantum Electronics.Vol.29,No6,p.1889に紹介されている。近年、フォトリソグラフィ技術の進展により、高精度で且つ再現性良く電流注入領域の線幅を制御することが可能となっているが、更なる高品質化が要望されている。
【0003】
一方、半導体レーザ素子に用いられている化合物半導体材料として、例えばAlを含むAlGaAsが、GaAsとの格子定数の差が少ないために広く使用されている。しかし、AlGaAsは性質上、等方的にウェットエッチングが進行するため、層の深さ方向および水平方向のエッチング速度を制御することが困難である。これを解決するために、高価なドライエッチング装置を用いても、コストが高くなり、量産に適さないという問題がある。
【0004】
【発明が解決しようとする課題】
例えば、リッジ型半導体レーザ素子のクラッド層、および内部ストライプ型半導体レーザ素子の電流狭窄層は、横モード制御のために加工が施されるが、これらの層にAlGaAsあるいはAlを含む半導体材料を用いた場合、サイドエッチング量が大きくストライプ幅を高精度に制御することが困難である。
【0005】
本発明は上記事情に鑑みて、ストライプが高精度で且つ再現性良く作りつけられた、信頼性の高い低コストで作製可能な半導体レーザ素子を提供することを目的とするものである。
【0006】
【課題を解決するための手段】
本発明の第1の半導体レーザ素子は、基板上に、下部クラッド層、下部光導波層、活性層、上部光導波層、リッジ状に成形されたAlGaAsまたはAlGaInPからなる上部クラッド層をこの順に備えた半導体レーザ素子において、上部クラッド層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることを特徴とするものである。なお、上部光導波層と上部クラッド層との間に第二の上部クラッド層が形成されていてもよい。
【0007】
本発明の第2の半導体レーザ素子は、基板上に、下部クラッド層、下部光導波層、活性層、上部光導波層、ストライプ領域に開口を有するAlGaAsまたはAlGaInPからなる電流狭窄層、前記開口を埋め込むように形成された上部クラッド層をこの順に備えた半導体レーザ素子において、電流狭窄層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることを特徴とするものである。なお、上部光導波層と電流狭窄層との間に第二の上部クラッド層が形成されていてもよい。
【0008】
【発明の効果】
本発明の第1の半導体レーザ素子によれば、上記のような層構成であって、上部クラッド層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることにより、精度高く形成されたリッジストライプを有するものとすることができるので、高出力まで高い信頼性を得ることができる。これまで上部クラッド層のAl組成比が一定の場合、ウェットエッチングが等方的に進行していたために、サイドエッチング量が大きくストライプ幅の制御性が悪いという問題があったが、Al組成比を活性層側から基板と反対方向に向かって徐々に大きくしたことにより、ウェットエッチングに異方性を持たせることができる。すなわち、上部クラッド層の表面付近のサイドエッチング量を小さくできるので、ストライプ幅の制御性を高めることができる。よって、所望のストライプ幅を再現性良く高歩留りで得ることができるので、信頼性の高い半導体レーザ素子を低コストで作製することが可能である。
【0009】
また、本発明の第2の半導体レーザ素子によれば、上記のような層構成であって、電流狭窄層のAlの組成比が、活性層側から基板と反対方向に向かって徐々に大きくなっていることにより、精度高く形成された内部ストライプ溝を有するものとすることができ、高出力まで高い信頼性を得ることができる。すなわち、電流狭窄層をウェットエッチングによってエッチングし内部ストライプ溝を形成する工程において、上記同様、該ウェットエッチングに異方性を持たせて、サイドエッチング量を小さくすることができるので、内部ストライプ溝幅の制御性を高めることができ、信頼性の高い半導体レーザ素子を低コストで得ることができる。
【0010】
また、上記本発明の第1の半導体レーザ素子におけるクラッド層あるいは本発明の第2の半導体レーザ素子における電流狭窄層の平均屈折率を、従来(屈折率を一定にして作製した場合の該屈折率)より小さくなくなるようにすれば、必然的に層厚を小さくすることとなるので、ストライプ幅の制御性を高めることができる。
【0011】
またさらに、本発明の第1および第2の半導体レーザ素子において、第二の上部クラッド層を設けることにより、水平方向の等価屈折率差の制御性が高くなるので、信頼性の高い屈折率導波機構を作りつけることができる。
【0012】
【発明の実施の形態】
以下、本発明の実施の形態を図面を用いて詳細に説明する。
【0013】
本発明の第1の実施の形態による半導体レーザ素子についてその製造方法に沿って説明する。図1は、その半導体レーザ素子の製造過程の断面図であり、図2は、その半導体レーザ素子の屈折率ダイャグラムである。
【0014】
図1(a)に示すように、有機金属気相成長法により、n−GaAs基板1上に、n−Alz1Ga1−z1As下部クラッド層(0.6≦z1<0.8)2、nあるいはi−In0.49Ga0.51P光導波層3、GaAs1−y2Py2引張歪障壁層4(0≦y2≦0.4)、圧縮歪Inx3Ga1−x3As1−y 3Py3量子井戸活性層5(0<x3≦0.3,0≦y3≦0.6)、GaAs1−y2Py2引張歪障壁層6、pあるいはi−In0.49Ga0.51P光導波層7、p−GaAs再成長保護層(10nm程度)8、p−In0.49Ga0.51Pエッチング阻止層9、n−Alz2Ga1−z2As電流狭窄層10(0.6≦z2<0.8、厚さ500nm程度、z2は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)およびn−GaAsキャップ層(10nm程度)11を積層する。この上にSiO2膜12を形成し、<011>方向に通常のリソグラフィーにより1〜4μm程度幅のストライプ領域のSiO2膜を除去する。
【0015】
次に、図1(b)に示すように、SiO2膜12をマスクとして、硫酸系エッチャントでGaAsキャップ層11、n−Alz2Ga1−z2As電流狭窄層10をエッチングすることによりp−In0.49Ga0.51Pエッチング阻止層9を露出させる。引き続き、塩酸系エッチャントで、p−In0.49Ga0.51Pエッチング阻止層9を、SiO2膜12をフッ酸系のエッチャントで除去し、p−GaAs再成長保護層(10nm程度)8とn−GaAsキャップ層(10nm程度)11を露出させる。
【0016】
次に、図1(c)に示すように、p−Alz1Ga1−z1As上部クラッド層13、p−GaAsコンタクト層14を形成する。p側電極15を形成し、基板1の研磨を行いn側電極16を形成する。その後、試料をへき開して形成した共振器面に高反射率コート、低反射率コートを行い、チップ化して半導体レーザ素子を完成させる。
【0017】
pあるいはi−In0.49Ga0.51P光導波層7の厚みは基本横モード発振が高出力まで維持できる値とする。
【0018】
下部クラッド層2および上部クラッド層12は、In0.49(Ga1−z3Alz3)0.51P層(0.2≦z3≦1)であってもよい。
【0019】
p−GaAs再成長保護層8、p−In0.49Ga0.51Pエッチング阻止層9、及びn−GaAsキャップ層11の導電性はn及びp型のどちらであってもよい。
【0020】
本実施の形態では引張歪を有する障壁層を用いているが、GaAsに格子整合する組成の障壁層を用いてもよい。
【0021】
本実施の形態の半導体レーザ素子は、図2に示すように、電流狭窄層のAl組成比が活性層から離れるに従って0.6から0.8未満まで徐々に大きくなっているため屈折率が徐々に小さくなるものである。この電流狭窄層の平均屈折率を、屈折率を一定にして作製した場合の屈折率より小さくした場合は、層厚を小さくすることとなるので、ストライプ幅の制御性を高くすることができる。
【0022】
図3に上記実施の形態の半導体レーザ素子と従来例としての半導体レーザ素子のストライプ幅分布を示す。図3に示すように、本発明の半導体レーザ素子は、従来例と比較して2インチ基板内のストライプ幅の分散が従来の約1/2以下であり、設計通りのストライプ幅が安定に作りつけられていることがわかる。このため、キンク発生光出力の面内分布を大幅に改善することができる。また、歩留りを上げることができるので、信頼性の高い半導体レーザ素子を低コストで作製することが可能である。
【0023】
次に、本発明の第2の実施の形態による半導体レーザ素子についてその製造方法に沿って説明する。図4は、その半導体レーザ素子の製造過程の断面図である。
【0024】
図4(a)に示すように、有機金属気相成長法により、n−GaAs基板21上に、n−Alz1Ga1−z1As下部クラッド層22(0.6≦z1<0.8)、nあるいはi−Inx1Ga1 −x1As1−y1Py1光導波層23(0<x1≦0.2,0≦y1≦0.4)、圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層24(0<x3≦0.3,0≦y3≦0.6)、pあるいはi−Inx1Ga1 −x1As1−y1Py1光導波層25(0<x1≦0.2,0≦y1≦0.4)、p−Al0.65Ga0.35As上部第一クラッド層(200nm程度)26、p−GaAs再成長保護層(10nm程度)27、p−In0.49Ga0.51Pエッチング阻止層28、n−Alz4Ga1−z4As電流狭窄層29(0.6≦z4<0.8、厚さ500nm程度、z4は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)、n−GaAsキャップ層(10nm程度)30を積層する。この上にSiO2膜31を形成し、<011>方向に通常のリソグラフィーにより1〜4μm程度幅のストライプ領域のSiO2膜31を除去する。
【0025】
次に、図4(b)に示すように、SiO2膜31をマスクとして、硫酸系エッチャントでGaAsキャップ層30およびn−Alz4Ga1−z4As電流狭窄層29をエッチングすることにより、p−In0.49Ga0.51Pエッチング阻止層28を露出させる。引き続き塩酸系エッチャントで、p−In0.49Ga0.51Pエッチング阻止層28を、フッ酸系のエッチャントでSiO2膜31を除去し、p−GaAs再成長保護層27とn−GaAsキャップ層30を露出させる。
【0026】
次に、図4(c)に示すように、その後、p−Alz1Ga1−z1As上記第二クラッド層32、p−GaAsコンタクト層33を形成する。p側電極34を形成し、基板の研磨を行いn側電極35を形成する。その後、上記のようにして作製した試料をへき開して形成した共振器面の一方に高反射率コート、他方に低反射率コートを行い、チップ化して半導体レーザ素子を完成させる。
【0027】
pあるいはi−Inx1Ga1 −x1As1−y1Py1光導波層25の厚さ、およびp−Al0.65Ga0.35As上部第一クラッド層26の厚さは基本横モード発振が高出力まで維持できる値とする。
【0028】
下部クラッド層22、上部第一クラッド層26および上部第二クラッド層32は、AlGaAsの代わりにIn0.49(Ga1−z3Alz3)0.51P層(0.2≦z3≦1)であってもよい。
【0029】
p−GaAs再成長保護層27、p−In0.49Ga0.51Pエッチング阻止層28、及びn−GaAsキャップ層30の導電性は、基板の導電性に関わらず、n型およびp型のどちらであってもよい。
【0030】
上記のようにして作製された本実施の形態による半導体レーザ素子においても、電流狭窄層のAl組成比を活性層から離れるに従って徐々に増加させているので、電流狭窄層をウェットエッチングによってエッチングし内部ストライプ溝を形成する工程において、該ウェットエッチングに異方性を持たせて、サイドエッチング量を小さくすることができるので、内部ストライプ溝幅の制御性を高めることができ、信頼性の高い半導体レーザ素子を低コストで得ることができる。
【0031】
上記第1と第2の実施の形態においては、ストライプ幅が1〜4μm程度の基本横モード発振する半導体レーザ素子について述べたが、ストライプ幅を4μmより大きくして屈折率導波型幅広半導体レーザ素子としてもよく、この幅広半導体レーザ素子は、マルチモード発振においても低雑音な発振を得ることができる。
【0032】
次に、本発明の第3の実施の形態による半導体レーザ素子についてその製造方法に沿って説明する。図5は、その半導体レーザ素子の断面図である。
【0033】
図5に示すように、有機金属気相成長法により、n−GaAs基板41上に、n−Alz1Ga1−z1As下部クラッド層(0.6≦z1<0.8)42を成長し、nあるいはi−In0.49Ga0.51P光導波層43を成長し、GaAsに格子整合するInx4Ga1−x4As1−y4Py4量子井戸活性層(0<x4≦0.2,0≦y4≦0.4)44、pあるいはi−In0.49Ga0.51P光導波層45、p−Alz1Ga1−z1As上部第一クラッド層46、p−In0.49Ga0.51Pエッチング阻止層(10nm程度)47、p−Alz2Ga1−z2As上部第二クラッド層48(0.6≦z2<0.8、厚さ2000nm程度、z2は活性層から離れるにつれ0.6から0.8未満まで徐々に増加させる)、p−GaAsコンタクト層49を積層する。
【0034】
この上にSiO2膜(図示せず)を形成し、<011>方向に通常のリソグラフィーにより50μm程度の幅のストライプ領域以外のSiO2膜を除去する。
【0035】
次に、SiO2膜をマスクとして、硫酸系エッチャントでp−Alz2Ga1−z2As上部第二クラッド層48、p−GaAsコンタクト層49を除去しリッジストライプを形成する。エッチングは自動的にp−In0.49Ga0.51Pエッチング阻止層47で停止する。SiO2膜をフッ酸系のエッチャントで除去後、新たにSiO2膜50を形成し、通常のフォトリソグラフィで、リッジ頂上部のSiO2膜50をストライプ状に除去する。p側電極51を形成し、その後基板の研磨を行いn側電極52を形成する。その後、試料をへき開して形成した共振器面の一方に高反射率コート、他方に低反射率コートを行い、その後、チップ化して半導体レーザ素子を形成する。
【0036】
p−Alz1Ga1−z1As上部第一クラッド層46の厚みと組成は基本横モード発振が高出力まで維持できる値とする。
【0037】
下部クラッド層42、上部第一クラッド層46および上部第二クラッド層48は、AlGaAsの代わりにIn0.49(Ga1−z3Alz3)0.51P層(0.2≦z3≦1)であってもよく、この場合、エッチング阻止層47にはGaAsを用いればよい。
【0038】
上記のようにして作製された本実施の形態の半導体レーザ素子においては、p−Alz2Ga1−z2As上部第二クラッド層48のAl組成比を、活性層から離れるにつれ0.6から0.8未満まで徐々に増加させているので、リッジ形成の際のウェットエッチングに異方性を持たせてサイドエッチング量を小さくすることができるので、ストライプ幅の制御性を高めることができ、信頼性の高い半導体レーザ素子を低コストで得ることができる。
【0039】
上記すべての実施の形態において、発振する波長帯に関しては、GaAsに格子整合するInx4Ga1−x4As1−y4Py4量子井戸活性層(0<x4≦0.2,0≦y4≦0.4)あるいは圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層(0<x3≦0.3,0≦y3≦0.6)より、750<λ<1200(nm)の範囲での制御が可能である。
【0040】
また、上記すべての実施の形態において、屈折率導波機構付き半導体レーザのみについて記載しているが、本発明は、回折格子付きの半導体レーザ素子や光集積回路に組み込まれた半導体レーザ素子にも適用することが可能である。
【0041】
また、GaAs基板はn型の導電性のもので記述しているが、p型の導電性の基板を用いてもよく、この場合上記すべての半導体層の導電性を反対にすればよい。
【0042】
また、各半導体層の成長法として、固体あるいはガスを原料とする分子線エピタキシャル成長法であってもよい。
【0043】
本発明による半導体レーザ素子は、ストライプ幅が制御高く作りつけられた高信頼性の半導体レーザ素子であるので、高速な情報・画像処理及び通信、計測、医療、印刷の分野での光源として応用可能である。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態による半導体レーザ素子を示す製造過程の断面図
【図2】第1の実施の形態による半導体レーザ素子の屈折率ダイアグラム
【図3】本発明と従来例による半導体レーザ素子のストライプ幅分布を示すグラフ
【図4】本発明の第2の実施の形態による半導体レーザ素子を示す製造過程の断面図
【図5】本発明の第3の実施の形態による半導体レーザ素子を示す断面図
【符号の説明】
1 n−GaAs基板
2 n−Alz1Ga1−z1As下部クラッド層
3 nあるいはi−In0.49Ga0.51P光導波層
4 GaAs1−y2Py2引張歪障壁層
5 圧縮歪Inx3Ga1−x3As1−y3Py3量子井戸活性層
6 GaAs1−y2Py2引張歪障壁層
7 pあるいはi−In0.49Ga0.51P光導波層
8 p−GaAs再成長保護層
9 p−In0.49Ga0.51Pエッチング阻止層
10 n−Alz2Ga1−z2As電流狭窄層
11 n−GaAsキャップ層
13 p−Alz1Ga1−z1As上部クラッド層
14 p−GaAsコンタクト層
15 p側電極
16 n側電極
Claims (4)
- 基板上に、下部クラッド層、下部光導波層、活性層、上部光導波層、リッジ状に成形されたAlGaAsまたはAlGaInPからなる上部クラッド層をこの順に備えた半導体レーザ素子において、
前記上部クラッド層のAlの組成比が、前記活性層側から前記基板と反対方向に向かって徐々に大きくなっていることを特徴とする半導体レーザ素子。 - 前記上部光導波層と前記上部クラッド層との間に第二の上部クラッド層が形成されていることを特徴とする請求項1記載の半導体レーザ素子。
- 基板上に、下部クラッド層、下部光導波層、活性層、上部光導波層、ストライプ領域に開口を有するAlGaAsまたはAlGaInPからなる電流狭窄層、前記開口を埋め込むように形成された上部クラッド層をこの順に備えた半導体レーザ素子において、
前記電流狭窄層のAlの組成比が、前記活性層側から前記基板と反対方向に向かって徐々に大きくなっていることを特徴とする半導体レーザ素子。 - 前記上部光導波層と前記電流狭窄層との間に第二の上部クラッド層が形成されていることを特徴とする請求項3記載の半導体レーザ素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166480A JP2004014819A (ja) | 2002-06-07 | 2002-06-07 | 半導体レーザ素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002166480A JP2004014819A (ja) | 2002-06-07 | 2002-06-07 | 半導体レーザ素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014819A true JP2004014819A (ja) | 2004-01-15 |
Family
ID=30434010
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002166480A Withdrawn JP2004014819A (ja) | 2002-06-07 | 2002-06-07 | 半導体レーザ素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014819A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7801194B2 (en) | 2002-07-01 | 2010-09-21 | Sharp Kabushiki Kaisha | Semiconductor laser device and optical disk unit using the same |
-
2002
- 2002-06-07 JP JP2002166480A patent/JP2004014819A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7801194B2 (en) | 2002-07-01 | 2010-09-21 | Sharp Kabushiki Kaisha | Semiconductor laser device and optical disk unit using the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11274637A (ja) | 横結合分布帰還リッジ型半導体レーザ及びその製造方法 | |
JPH11220224A (ja) | 半導体レーザ装置 | |
US20020015428A1 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
US6396863B1 (en) | High-power semiconductor laser device having index-guided structure with InAlGaP current confinement layer | |
EP0936709A2 (en) | Semiconductor laser | |
US6560261B2 (en) | Semiconductor laser device having InGaAs compressive-strain active layer, GaAsP tensile-strain barrier layers, and InGaP optical waveguide layers | |
JP3859839B2 (ja) | 屈折率導波型半導体レーザ装置 | |
US6621845B2 (en) | Semiconductor laser device which includes AlGaAs optical waveguide layer being formed over internal stripe groove and having controlled refractive index | |
US6856636B2 (en) | Semiconductor laser device | |
JP2002141610A (ja) | 半導体レーザ素子およびその製造方法 | |
JP2004014819A (ja) | 半導体レーザ素子 | |
JPH09232678A (ja) | 半導体装置及びその製造方法、並びに半導体レーザ及びその製造方法 | |
JP2001223436A (ja) | 半導体レーザ装置 | |
JP2002204032A (ja) | 半導体レーザ素子 | |
JP2001320135A (ja) | 半導体レーザ装置 | |
JP2001308466A (ja) | 半導体レーザ装置 | |
JP2003347679A (ja) | 半導体レーザ素子 | |
JP2003152282A (ja) | 半導体レーザ素子 | |
JP2004055648A (ja) | 半導体レーザ素子 | |
JP2001267689A (ja) | 半導体レーザ素子 | |
JPH1032364A (ja) | 半導体レーザ | |
JP2000114660A (ja) | リッジ導波路型半導体レーザ素子 | |
JP3654315B2 (ja) | 半導体レーザ | |
JP2003224334A (ja) | 半導体レーザ装置 | |
JP2003332692A (ja) | 半導体レーザ素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050906 |