JP2001320135A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP2001320135A JP2001320135A JP2001031161A JP2001031161A JP2001320135A JP 2001320135 A JP2001320135 A JP 2001320135A JP 2001031161 A JP2001031161 A JP 2001031161A JP 2001031161 A JP2001031161 A JP 2001031161A JP 2001320135 A JP2001320135 A JP 2001320135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- strain
- semiconductor laser
- laser device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
る活性領域を備えた半導体レーザ装置において、界面歪
を低減させ高出力特性を改善する。 【解決手段】 活性領域15を、Inx3Ga1-x3As1-y3Py3引
張歪障壁層4(0≦x3<0.49y3,0<y3≦0.5 , 厚みdb:5〜2
0nm程度)、Inx2Ga1-x2As1-y2Py2歪緩和層5(0≦x2≦0.4 ,
0≦y2≦0.5 ,厚みdr:1〜5nm程度)、Inx1Ga1-x1As1-y1P
y1圧縮歪量子井戸層6(0.4 ≧x1>0.49y1,0≦y1≦0.1 ,
厚みda:3〜20nm程度)、Inx2Ga1-x2As1-y2Py 2歪緩和層7、
Inx3Ga1-x3As1-y3Py3引張歪障壁層8を順に積層させて構
成する。各層は、量子井戸層6,障壁層4,8,緩和層5,7 の
歪量をそれぞれ、Δa,Δb,Δrとするとき、0≦Δa・da
+2Δb・db+2Δr・dr≦0.08nmで示される関係とな
る組成および層厚とする。
Description
に関し、特に詳細には、圧縮歪の量子井戸層および引張
歪の障壁層を備えた半導体レーザ装置に関するものであ
る。
の障壁層を交互に積層した活性領域を備えた半導体レー
ザが提案されている。
縮歪の量子井戸層と引張歪の障壁層を交互に積層して活
性領域に全体での平均歪を圧縮歪としたた応力補償半導
体レーザが報告されている。しかしながら、このような
構造の活性領域とする場合、圧縮歪の量が大きくなるに
つれて、圧縮歪層と引張歪層の歪量の差が大きくなるた
めに両層の界面に強い界面歪を生じ、界面欠陥を発生さ
せずに良好な結晶性を得るのが困難である。
Vol. 69, No2(1996) pp.248-250."においては、GaAs基
板上を用いたInGaAs圧縮歪量子井戸活性層半導体レーザ
において、量子井戸層に隣接した領域に引張歪障壁層を
設け歪を補償することにより、信頼性が向上することが
報告されているが、まだ、実用にたる信頼性と高出力特
性は得られていない。
鑑みて、圧縮歪の量子井戸層と引張歪の障壁層からなる
活性領域を備えた半導体レーザ装置であって、界面歪を
低減させ高出力特性を改善させた半導体レーザ装置を提
供することを目的とするものである。
置は、圧縮歪を有する量子井戸層と引張歪を有する障壁
層とが交互に積層されて、該障壁層が最外層に配されて
構成された活性領域を備えた半導体レーザ装置におい
て、前記量子井戸層と前記障壁層との間に、両層の歪量
の中間の歪量を有する歪緩和層を備え、前記量子井戸層
の層厚,歪量をそれぞれda,Δaとし、前記障壁層の層
厚,歪量をそれぞれdb,Δbとし、前記歪緩和層の層
厚,歪量をそれぞれdr,Δrとし、前記量子井戸層の数
をNとしたとき、 0≦N・Δa・da+(N+1)・Δb・db+2N・Δr・dr≦0.
08nm なる関係を満たしていることを特徴とするものである。
単一量子井戸構造の場合には、 0≦Δa・da+2Δb・db+2Δr・dr≦0.08nm となる。
2Δb・db+2Δr・dr≦0.06nmであり、更に好ましい
範囲は、0.012≦Δa・da+2Δb・db+2Δr・dr≦0.04
nmである。
る」とは、歪緩和層の歪量が、量子井戸層及び障壁層の
歪量の中間の値、すなわちΔb<Δr<Δaを意味するも
のである。なお、歪緩和層の歪量は圧縮歪であることが
より好ましい。
層のそれぞれの歪量Δa,Δb,Δrは、GaAs基板の
格子定数をcs,量子井戸層の格子定数をca,引張歪障
壁層の格子定数をcb,歪緩和層の格子定数をcrとする
と、それぞれ、△a=(ca−cs)/cs,△b=(cb−
cs)/cs,△r=(cr−cs)/csで表されるもので
ある。
As1-y1Py1 (ただし、0.4 ≧x1>0.49y1,0≦y1≦
0.1)からなり、前記歪緩和層が、層厚1〜5nm程度
のInx2Ga1-x2As1-y2Py2(ただし、0≦x2≦0.4
,0≦y2≦0.5 )からなり、前記障壁層が、層厚5〜2
0nm程度のInx3Ga1-x3As1-y3Py3(0≦x3<0.4
9y3,0<y3≦0.5 )からなることが望ましい。
上部層にそれぞれ下部光導波層および上部光導波層が設
けられており、該下部および上部光導波層の組成が、I
nx4Ga1-x4As1-y4Py4(ただし、x4=(0.49±0.01)
y4,0≦x4≦0.3 )または、Alz3Ga1-z3As(ただ
し、0≦z3≦0.3 )のいずれか一方であることが望まし
い。
前記上部光導波層の上部層にそれぞれ下部クラッド層お
よび上部クラッド層が設けられており、該下部および上
部クラッド層の組成が、Inx7(Alz7Ga1-z7)1-x7
P(ただし、x7=0.49±0.01, 0≦z7≦1)、Alz1G
a1-z1As(ただし、0.2 ≦z1≦0.7 )、Inx8Ga
1-x8P(ただし、x8=0.49±0.01)からなる組成群のう
ちのいずれかであることが望ましい。
構造を有するものであってもよく、詳しくは、前記活性
領域よりも上層部に電流阻止層が設けられ、該電流阻止
層の一部がストライプ状に除去されて電流注入窓が形成
されていてもよいし、前記活性領域よりも上層部に電流
の通路となるリッジ部が設けられていてもよい。
ザ装置とした場合には、特に、前記電流注入窓の幅もし
くは前記リッジ部の電流の通路幅が2μm以上4μm未
満であり、等価屈折率段差が1.5 ×10-3以上7×10-3以
下であること、もしくは、前記電流注入窓の幅もしくは
前記リッジ部の電流の通路幅が4μm以上であり、等価
屈折率段差が1.5 ×10-3以上であることが望ましい。
において、量子井戸層と障壁層との間に歪緩和層を設
け、各層の歪量と層厚との関係を 0≦N・Δa・da+(N+1)・Δb・db+2N・Δr・dr≦0.
08nm としたことにより、量子井戸層の歪による格子欠陥の発
生を低減することができ、再現性よく高出力まで基本横
モード発振ができ信頼性を向上できる。
ップの大きい引張歪障壁層を設けているために漏れ電流
が低減され、引張歪障壁層と圧縮歪量子井戸層の中間に
歪緩和層を入れているために量子井戸層の高品質化が図
れることから、非発光再結合成分を低減でき、信頼性の
高い半導体レーザが実現できる。
導体レーザ素子の光出射方向に対しての断面図を図1に
示し、製造方法と併せて説明する。
よりn−GaAs基板1上に、n−Inx8Ga1-x8P下
部クラッド層2(x8=0.49±0.01)、nあるいはi−I
nx4Ga1-x4As1-y4Py4下部光導波層3(x4=(0.49
±0.01)y4、0≦x4≦0.3 )、Inx3Ga1-x3As1-y3
Py3引張歪障壁層4(0≦x3<0.49y3,0<y3≦0.5 ,厚
み:5〜20nm程度)、Inx2Ga1-x2As1-y2Py2歪
緩和層5(0≦x2≦0.4,0≦y2≦0.5 ,厚み:1〜5
nm程度)、Inx1Ga1-x1As1-y1Py1圧縮歪量子井
戸層6(0.4 ≧x1>0.49y1,0≦y1≦0.1 , 厚み:3〜2
0nm程度)、Inx2Ga1-x2As1-y2Py2歪緩和層
7、Inx3Ga1-x3As1-y3Py3引張歪障壁層8、pあ
るいはi−Inx4Ga1-x4As1-y4Py4上部光導波層
9、p−In x8Ga1-x8P上部クラッド層10、p-Ga
Asコンタクト層11を積層する。
12を形成し、通常のリソグラフィーにより、<011>
方向に50μm程度の幅のストライプ領域のSiO2 膜12
を除去し、p側電極13を形成し、その後基板の研磨を行
いn側電極14を形成する。さらに、試料をへき開して形
成した共振器面に高反射率コート、低反射率コートを行
い、チップ化して図1に示す半導体レーザ素子を完成す
る。
成のみ記載しているが、内部ストライプやリッジ構造な
どの屈折率導波型構造としてもよい。
域について詳細に説明する。
レーザ素子断面の活性領域15を拡大したものである。本
実施形態の半導体レーザ素子は単一量子井戸構造を有し
ており、量子井戸層6を挟んで歪緩和層5,7が設けら
れており、さらにその外層に障壁層4,8が配されてい
る。図に示すように、量子井戸層,障壁層,緩和層の層
厚はそれぞれ、da,db,drである。
量子井戸層の格子定数をca,引張歪障壁層の格子定数
をcb,歪緩和層の格子定数をcrとすると、量子井戸
層,障壁層,歪緩和層のそれぞれの歪量Δa,Δb,Δr
は、それぞれ、△a=(ca−cs)/cs,△b=(cb−
cs)/cs,△r=(cr−cs)/csで表される。
光出力と歪緩衝層の層厚との関係の実験結果を図3に示
す。
で、量子井戸層を、組成;x1=0.3 ,y1=0,歪量Δa
;2.1 %,層厚da;7nmとし、障壁層を、組成;x3
=0,y3=0.20,歪量Δb;−0.7 %,層厚db ;10n
mとし、歪緩和層を、組成;x2=0.05,y2=0,歪量Δ
r;0.35%,層厚dr ;0,1,2,5,10nmとす
る。このとき、活性領域全体での平均の歪量(各層の歪
量と膜厚との積の合計)は圧縮歪となっている。歪緩和
層の層厚を変化させた各素子についての最大光出力を図
3に示している。図3に示すように、歪緩和層の存在に
より最大光出力の増大が見られた。但し、歪緩和層の層
厚が10nm程度になるとその効果が小さくなる。これは
量子井戸層にかかる歪み量が増大するためと考えられ
る。実用上、最大光出力および層厚の制御の観点から歪
緩和層の層厚は1〜5nm程度が望ましい。
積、引張歪障壁層の歪量と層厚dbとの積、歪緩和層の
歪量と層厚drとの積の和が0.08nm以下であることが
結晶の歪による欠陥を避けるため望ましい。
関係は、 0≦Δa・da+2Δb・db+2・Δr・dr≦0.08nm で表される。
び障壁層の歪量の中間の値、すなわちΔb<Δr<Δaと
し、さらに圧縮歪(Δr>0)とする。
のではなく多重量子井戸構造であってもよい。多重量子
井戸構造の場合の活性領域15' の断面図を図2(b)に
示す。単一量子井戸構造の場合と同様に、量子井戸層A
と障壁層Bが交互に、かつ最外層に障壁層Bがくるよう
に積層され、この量子井戸層Aと障壁層Bとの間には必
ず歪緩和層Rが設けられている。各層の歪量と層厚は、
量子井戸がN個ある場合、 0≦N・Δa・da+(N+1)・Δb・db+2N・Δr・dr≦0.
08nm なる関係であることが望ましい。
性領域に関しては同様である。
ザ素子について、図4に作製過程の光出射方向に対して
の断面図を示し、その製造方法と併せて説明する図4
(a)に示すように、有機金属気相成長法によりn−G
aAs基板21上に、n−Inx8Ga1-x8P下部クラッド
層22(x8=0.49±0.01)、nあるいはi−Inx4Ga
1-x4As1-y4Py4下部光導波層23(x4=(0.49±0.01)y
4、0≦x4≦0.3 )、Inx3Ga1-x3As1-y3Py3引張
歪障壁層24(0≦x3<0.49y3,0<y3≦0.5 , 厚み:5〜
20nm程度)、Inx2Ga1-x2As1-y2Py2歪緩和層25
(0≦x2≦0.4 ,0≦y2≦0.5 ,厚み:1〜5nm程
度)、Inx1Ga1-x1As1-y1Py1圧縮歪量子井戸層26
(0.4 ≧x1>0.49y1,0≦y1≦0.1 , 厚み:3〜20nm
程度)、Inx2Ga1-x2As1-y2Py2歪緩和層27、In
x3Ga1-x3As1-y3Py3引張歪障壁層28、pあるいはi
−Inx4Ga1-x4As1-y4Py4上部光導波層29、p-Ga
As第一エッチング阻止層30、p−Inx5Ga1-x5P第
二エッチング阻止層31(0≦x5≦1,層厚;5〜20nm
程度)、n−Alz2Ga1-z2As電流狭窄層32(0<z2
≦0.8 )、n−GaAsキャップ層33(10nm程度)を
積層する。このキャップ層33上にSiO2 膜34を形成
し、<011>方向に通常のリソグラフィーにより2〜
4μm程度の幅のストライ状にSiO2 膜34を除去す
る。
膜34をマスクとして、硫酸系エッチャントでGaAsキ
ャップ層33、Alz2Ga1-z2As電流狭窄層32をストラ
イプ状にエッチングし、引き続き塩酸系エッチャント
で、Inx5Ga1-x5P第二エッチング阻止層31をエッチ
ングすることによりp−GaAs第一エッチング阻止層
30を露出させる。
フッ酸系のエッチャントで除去し、その後、p−Alz1
Ga1-z1Asクラッド層35(0<z1≦0.7 かつz1<z
2)、p−GaAsコンタクト層36を形成する。その
後、p側電極37を形成し、その後基板の研磨を行いn側
電極38を形成する。さらに、試料をへき開して形成した
共振器面に高反射率コート、低反射率コートを行い、チ
ップ化して半導体レーザ素子を完成する。pあるいはi
−Inx4Ga1-x4As1-y4Py4上部光導波層29は、基本
横モード発振が高出力まで維持できる厚みとする。な
お、ここで等価屈折率段差は1.5 ×10-3〜7×10-3
である。
をAlz1Ga1-z1As(0<z1≦0.7 かつz1<z2)とし
てもよい。
ザ素子の光出射方向に対しての断面図を図5に示す。
よりn−GaAs基板41上に、n−Alz1Ga1-z1As
下部クラッド層42(0<z1≦0.7 )、nあるいはi−A
lz3Ga1-z3As下部光導波層43(0≦z3≦0.3 ,z3<
z1 )、Inx3Ga1-x3As1 -y3Py3引張歪障壁層44
(0≦x3<0.49y3,0<y3≦0.5 , 厚み:5〜20nm程
度)、Inx2Ga1-x2As1-y2Py2歪緩和層45(0≦x2
≦0.4 ,0≦y2≦0.5 ,厚み:1〜5nm程度)、In
x1Ga1-x1As1-y1Py1圧縮歪量子井戸層46(0.4≧x1
>0.49y1,0≦y1≦0.1 , 厚み:3〜20nm程度)、I
nx2Ga1-x2As1-y 2Py2歪緩和層47、Inx3Ga1-x3
As1-y3Py3引張歪障壁層48、pあるいはi−Alz3G
a1-z3As上部光導波層49、p−Alz1Ga1-z1As上
部第一クラッド層50、p−GaAs第一エッチング阻止
層51、p−Inx5Ga1-x5P第二エッチング阻止層52
(0≦x5≦1,厚み:5〜20nm程度)、n−Alz2Ga
1-z2As電流狭窄層53(z1<z2≦0.8 ,厚み;1μ
m)、n−GaAsキャップ層54(10nm程度)を積層
する。このキャップ層54上にSiO2 膜を形成し、<0
11>方向に通常のリソグラフィーにより2〜4μm程
度の幅のストライプ状にSiO2膜を除去する。
エッチャントでGaAsキャップ層54、Alz2Ga1-z2
As電流狭窄層53をエッチングし、引き続き塩酸系エッ
チャントでInx5Ga1-x5P第二エッチング阻止層52を
エッチングすることによりp−GaAs第一エッチング
阻止層51を露出させる。
ントで除去し、p−Alz1Ga1-z1As上部第二クラッ
ド層56、p−GaAsコンタクト層57を形成する。p側
電極58を形成し、基板の研磨を行いn側電極59を形成す
る。その後、試料をへき開して形成した共振器面に高反
射率コート、低反射率コートを行い、その後、チップ化
して半導体レーザ素子を完成する。pあるいはi−Al
z3Ga1-z3As上部光導波層49およびp−Alz1Ga
1-z1As上部第一クラッド層50の合計の厚みは基本横モ
ード発振が高出力まで維持できる厚みとする。なお、こ
こで等価屈折率段差は1.5 ×10-3〜7×10-3であ
る。
ザ素子の光出射方向に対しての断面図を図6に示す。
よりn−GaAs基板61上に、n−Alz1Ga1-z1As
下部クラッド層62(0<z1≦0.7 )、nあるいはi−A
lz3Ga1-z3As下部光導波層63(0≦z3≦0.3 かつz3
<z1)、Inx3Ga1-x3As1 -y3Py3引張歪障壁層64
(0≦x3<0.49y3,0<y3≦0.5 , 厚み:5〜20nm程
度)、Inx2Ga1-x2As1-y2Py2歪緩和層65(0≦x2
≦0.4 ,0≦y2≦0.5 ,厚み:1〜5nm程度)、In
x1Ga1-x1As1-y1Py1圧縮歪量子井戸層66(0.4≧x1
>0.49y1,0≦y1≦0.1 , 厚み:3〜20nm程度)、I
nx2Ga1-x2As1-y 2Py2歪緩和層67、Inx3Ga1-x3
As1-y3Py3引張歪障壁層68、pあるいはi−Alz3G
a1-z3As上部第一光導波層69、p−GaAs第一エッ
チング阻止層70、p−Inx5Ga1-x5P第二エッチング
阻止層71(0≦x5≦1,厚み:5〜20nm程度)、n−A
lz2Ga1-z2As電流狭窄層72(z1<z2≦0.8 ,厚み;
1μm)、n−GaAsキャップ層73(10nm程度)を
積層する。この上にSiO2 膜を形成し、<011>方
向に通常のリソグラフィーにより2〜4μm程度の幅の
ストライプ領域のSiO2 膜を除去する。
エッチャントでGaAsキャップ層73、Alz2Ga1-z2
As電流狭窄層72をエッチングし、引き続き塩酸系エッ
チャントでInx5Ga1-x5P第二エッチング阻止層71を
エッチングすることによりp−GaAs第一エッチング
阻止層70を露出させる。
ントで除去し、p-Alz3Ga1-z3As上部第二光導波
層75、p−Alz1Ga1-z1Asクラッド層76、p-Ga
Asコンタクト層77を形成する。p側電極78を形成し、
基板の研磨を行いn側電極79を形成する。その後、試料
をへき開して形成した共振器面に高反射率コート、低反
射率コートを行い、その後、チップ化して半導体レーザ
素子を完成する。pあるいはi−Alz3Ga1-z3As上
部第一光導波層69は基本横モード発振が高出力まで維持
できる厚みとする。なお、ここで等価屈折率段差は1.5
×10-3〜7×10-3である。
ザ素子の光出射方向に対しての断面図を図7に示す。
よりn−GaAs基板81上に、n−Alz1Ga1-z1As
下部クラッド層82(0<z1≦0.7 )、nあるいはi−I
nx4Ga1-x4As1-y4Py4光導波層83(x4=(0.49±0.0
1)y4、0≦x4≦0.3 )、In x3Ga1-x3As1-y3Py3引
張歪障壁層84(0≦x3<0.49y3,0<y3≦0.5 , 厚み:5
〜20nm程度)、Inx2Ga1-x2As1-y2Py2歪緩和層
85(0≦x2≦0.4 ,0≦y2≦0.5 ,厚み:1〜5nm程
度)、Inx1Ga1-x1As1-y1Py1圧縮歪量子井戸層86
(0.4 ≧x1>0.49y1,0≦y1≦0.1 , 厚み:3〜20nm
程度)、Inx 2Ga1-x2As1-y2Py2歪緩和層87、In
x3Ga1-x3As1-y3Py3引張歪障壁層88、pあるいはi
−Inx4Ga1-x4As1-y4Py4光導波層89、p−Inx5
Ga1-x 5Pエッチング阻止層90(0≦x5≦1,厚み:5〜2
0nm程度)、p−Alz1Ga1- z1Asクラッド層91、
p−GaAsコンタクト層92を積層する。この上に、引
き続き SiO2 絶縁膜を形成する。この後、通常のリ
ソグラフィーにより、幅2〜4μm程度のストライプ状
の領域を残し、これに連続する周辺部の幅10μm程度の
ストライプ領域の絶縁膜を除去し、この絶縁膜をマスク
としてウエットエッチングによりp−Inx5Ga1-x5P
エッチング阻止層90の上部まで除去してリッジストライ
プを形成する。エッチング液として硫酸と過酸化水素水
系を用いると、エッチングが自動的にp−Inx5Ga
1-x5Pエッチング阻止層90で停止する。絶縁膜を除去し
た後、新に絶縁膜94を形成し、通常のリソグラフィーに
より、リッジストライプ上の絶縁膜94を除去して電流注
入窓を形成する。次に、p側電極95を形成し、その後基
板の研磨を行いn側電極96を形成する。さらに、試料を
へき開して形成した共振器面に低反射率コート、高反射
率コートを行い、その後、チップ化して半導体レーザ素
子を完成する。pあるいはi−Inx4Ga1-x4As 1-y4
Py4光導波層89は基本横モード発振が高出力まで維持で
きる厚みとする。なお、ここで等価屈折率段差は1.5 ×
10-3〜7×10-3である。
ザ素子の光出射方向に対しての断面図を図8に示す。
より有機金属気相成長法によりn−GaAs基板101 上
に、n−Alz1Ga1-z1As下部クラッド層102 (0≦
z1≦0.7 )、nあるいはi−Alz3Ga1-z3As光導波
層103(0≦z3≦0.3,z3<z1)、Inx3Ga1-x3As
1-y3Py3引張歪障壁層104 (0≦x3<0.49y3,0<y3≦
0.5 , 厚み:5〜20nm程度)、Inx2Ga1-x2As
1-y2Py2歪緩和層105 (0≦x2≦0.4 ,0≦y2≦0.5 ,
厚み:1〜5nm程度)、Inx1Ga1-x1As1-y1P y1
圧縮歪量子井戸層106 (0.4 ≧x1>0.49y1,0≦y1≦0.
1 , 厚み:3〜20nm程度)、Inx2Ga1-x2As1-y2
Py2歪緩和層107 、Inx3Ga1-x3As1-y3P y3引張歪
障壁層108 、pあるいはi−Alz3Ga1-z3As光導波
層109、p−Alz1Ga1-z1As上部第一クラッド層11
0、p−Inx5Ga1-x5Pエッチング阻止層(0≦x5≦
1,厚み:5〜20nm程度)111、p−Alz1Ga1-z1A
s上部第二クラッド層112、p−GaAsコンタクト層1
13を積層する。この上に、引き続き絶縁膜を形成する。
この後、通常のリソグラフィーにより、幅2〜4μm程
度のストライプ状の領域を残し、これに連続する周辺部
の幅10μm程度のストライプ領域の絶縁膜を除去し、こ
の絶縁膜をマスクとしてウエットエッチングによりp−
Inx5Ga1-x5Pエッチング阻止層111の上部まで除去
してリッジストライプを形成する。エッチング液として
硫酸と過酸化水素水系を用いると、エッチングが自動的
にp−Inx5Ga1-x5Pエッチング阻止層111で停止す
る。絶縁膜を除去した後、新に絶縁膜115を形成し、通
常のリソグラフィーにより、リッジストライプ上の絶縁
膜115を除去して電流注入窓を形成する。次に、p側電
極116を形成し、その後基板の研磨を行いn側電極117を
形成する。さらに、試料をへき開して形成した共振器面
に低反射率コート、高反射率コートを行い、その後、チ
ップ化して半導体レーザ素子を完成する。pあるいはi
−Alz3Ga1-z3As光導波層109、p−Alz1Ga
1-z1As上部第一クラッド層110の合計の厚みは基本横
モード発振が高出力まで維持できる厚みとする。
ザ素子の光出射方向に対しての断面図を図9に示す。
よりn−GaAs基板121上に、n−Alz1Ga1-z1A
s下部クラッド層122 (0<z1≦0.7 )、nあるいはi
−Alz3Ga1-z3As光導波層123 (0≦z3≦0.3,z3
<z1)、Inx3Ga1-x3As1 -y3Py3引張歪障壁層124
(0≦x3<0.49y3,0<y3≦0.5 , 厚み:5〜20nm程
度)、Inx2Ga1-x2As1-y2Py2歪緩和層125 (0≦
x2≦0.4 ,0≦y2≦0.5,厚み:1〜5nm程度)、I
nx1Ga1-x1As1-y1Py1圧縮歪量子井戸層126(0.4
≧x1>0.49y1,0≦y1≦0.1 , 厚み:3〜20nm程
度)、Inx2Ga1-x2As1-y2Py2歪緩和層127 、In
x3Ga1-x3As1-y3Py3引張歪障壁層128、pあるいは
i−Alz3Ga1-z3As上部第一光導波層129、p−I
nx5Ga1-x5Pエッチング阻止層(0≦x5≦1,厚み:5
〜20nm程度)130、p-Alz3Ga1-z3As上部第二光
導波層131、p−Alz1Ga1-z1Asクラッド層132、p
−GaAsコンタクト層133を積層する。この上に、引
き続き絶縁膜を形成する。この後、通常のリソグラフィ
ーにより、幅2〜4μm程度のストライプ状の領域を残
し、これに連続する周辺部の幅10μm程度のストライプ
領域の絶縁膜を除去し、この絶縁膜をマスクとしてウエ
ットエッチングによりp−Inx5Ga1-x5Pエッチング
阻止層130の上部まで除去してリッジストライプを形成
する。エッチング液として硫酸と過酸化水素水系を用い
ると、エッチングが自動的にp−Inx5Ga 1-x5Pエッ
チング阻止層130で停止する。絶縁膜を除去した後、新
に絶縁膜135を形成し、通常のリソグラフィーにより、
リッジストライプ上の絶縁膜135を除去して電流注入窓
を形成する。次に、p側電極136を形成し、その後基板
の研磨を行いn側電極137を形成する。さらに、試料を
へき開して形成した共振器面に低反射率コート、高反射
率コートを行い、その後、チップ化して半導体レーザ素
子を完成する。pあるいはi−Alz3Ga1-z3As上部
第一光導波層129の厚みは基本横モード発振が高出力ま
で維持できる厚みとする。なお、ここで等価屈折率段差
は1.5 ×10-3〜7×10-3である。
の組成をInx7(Alz7Ga1-z7)1- x7P(x7=0.49±0.0
1, 0≦z7≦1)としてもよい。
率導波機構付き半導体レーザのみを記載しているが、回
折格子付きの半導体レーザや光集積回路の作製にも用い
ることが可能である。
はn型の導電性のもので記述しているが、p型の導電性
の基板を用いてもよく、この場合上記すべての導電性を
反対にすれば良い。
は、基本横モード発振する半導体レーザの作製方法につ
いてのべたが、4μm以上のストライプ幅を有し、等価
屈折率が1.5 ×10-3以上である多モード発振する屈折
率導波型幅広半導体レーザの作製にも用いることができ
る。このような多モード発振する屈折率導波型半導体レ
ーザは、低雑音特性を有しており、固体レーザ励起など
に必要とされる素子を得ることができる。
のInx1Ga1-x1As1-y1Py1 量子井戸層より、900<
λ<1200(nm)の範囲までの制御が可能である。
する分子線エピタキシャル成長法であってもよい。
図
力の歪緩和層厚み依存性を示すグラフ
過程を示す断面図
図
図
図
図
図
光導波層 4 Inx3Ga1-x3As1-y3Py3引張歪障壁層 5 Inx2Ga1-x2As1-y2Py2歪緩和層 6 Inx1Ga1-x1As1-y1Py1圧縮歪量子井戸層 7 Inx2Ga1-x2As1-y2Py2歪緩和層 8 Inx3Ga1-x3As1-y3Py3引張歪障壁層 9 pあるいはi−Inx4Ga1-x4As1-y4Py4上部
光導波層 10 p−Inx8Ga1-x8P上部クラッド層 11 p-GaAsコンタクト層 12 SiO2 膜 13 p側電極 14 n側電極 15 活性領域
Claims (8)
- 【請求項1】 圧縮歪を有する量子井戸層と引張歪を有
する障壁層とが交互に積層されて、該障壁層が最外層に
配されて構成された活性領域を備えた半導体レーザ装置
において、 前記量子井戸層と前記障壁層との間に、両層の歪量の中
間の歪量を有する歪緩和層を備え、 前記量子井戸層の層厚,歪量をそれぞれda,Δaとし、
前記障壁層の層厚,歪量をそれぞれdb,Δbとし、前記
歪緩和層の層厚,歪量をそれぞれdr,Δrとし、前記量
子井戸層の数をNとしたとき、 0≦N・Δa・da+(N+1)・Δb・db+2N・Δr・dr≦0.
08nm なる関係を満たしていることを特徴とする半導体レーザ
装置。 - 【請求項2】 前記量子井戸層が、Inx1Ga1-x1As
1-y1Py1 (ただし、0.4 ≧x1>0.49y1,0≦y1≦0.1)
からなり、 前記歪緩和層が、層厚1〜5nm程度のInx2Ga1-x2
As1-y2Py2(ただし、0≦x2≦0.4 ,0≦y2≦0.5 )
からなり、 前記障壁層が、層厚5〜20nm程度のInx3Ga1-x3A
s1-y3Py3(0≦x3<0.49y3,0<y3≦0.5 )からなる
ことを特徴とする請求項1記載の半導体レーザ装置。 - 【請求項3】 前記活性領域を挟んで下部層および上部
層にそれぞれ下部光導波層および上部光導波層が設けら
れており、該下部および上部光導波層の組成が、Inx4
Ga1-x4As1-y4Py4(ただし、x4=(0.49±0.01)y4,
0≦x4≦0.3)または、Alz3Ga1-z3As(ただし、
0≦z3≦0.3 )のいずれか一方であることを特徴とする
請求項1または2いずれか記載の半導体レーザ装置。 - 【請求項4】 前記下部光導波層の下部層および前記上
部光導波層の上部層にそれぞれ下部クラッド層および上
部クラッド層が設けられており、該下部および上部クラ
ッド層の組成が、Inx7(Alz7Ga1-z7)1-x7P(た
だし、x7=0.49±0.01, 0≦z7≦1)、Alz1Ga1-z1
As(ただし、0.2 ≦z1≦0.7 )、Inx8Ga1-x8P
(ただし、x8=0.49±0.01)からなる組成群のうちのい
ずれかであることを特徴とする請求項3記載の半導体レ
ーザ装置。 - 【請求項5】 前記活性領域よりも上層部に電流阻止層
が設けられ、該電流阻止層の一部がストライプ状に除去
されて電流注入窓が形成されていることを特徴とする請
求項1から4いずれか記載の半導体レーザ装置。 - 【請求項6】 前記活性領域よりも上層部に電流の通路
となるリッジ部が設けられていることを特徴とする請求
項1から4いずれか記載の半導体レーザ装置。 - 【請求項7】 前記電流注入窓の幅もしくは前記リッジ
部の電流の通路幅が2μm以上4μm未満であり、等価
屈折率段差が1.5 ×10-3以上7×10-3以下であることを
特徴とする請求項5または6いずれか記載の半導体レー
ザ装置。 - 【請求項8】 前記電流注入窓の幅もしくは前記リッジ
部の電流の通路幅がが4μm以上であり、等価屈折率段
差が1.5 ×10-3以上であることを特徴とする請求項5ま
たは6いずれか記載の半導体レーザ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001031161A JP2001320135A (ja) | 2000-02-28 | 2001-02-07 | 半導体レーザ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000050766 | 2000-02-28 | ||
JP2000-50766 | 2000-02-28 | ||
JP2001031161A JP2001320135A (ja) | 2000-02-28 | 2001-02-07 | 半導体レーザ装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2001320135A true JP2001320135A (ja) | 2001-11-16 |
Family
ID=26586182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001031161A Pending JP2001320135A (ja) | 2000-02-28 | 2001-02-07 | 半導体レーザ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001320135A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004289112A (ja) * | 2003-03-06 | 2004-10-14 | Ricoh Co Ltd | 半導体発光素子およびその製造方法および光送信モジュールおよび光送受信モジュールおよび光通信システム |
JP2005166921A (ja) * | 2003-12-02 | 2005-06-23 | Hitachi Ltd | GaInNAs系半導体レーザ |
JP2006120884A (ja) * | 2004-10-22 | 2006-05-11 | Ricoh Co Ltd | 半導体発光素子および面発光レーザおよび面発光レーザアレイおよび画像形成装置および光ピックアップシステムおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
US7714338B2 (en) | 2002-11-21 | 2010-05-11 | Ricoh Company, Ltd. | Semiconductor light emitter |
US8279904B2 (en) * | 2006-06-23 | 2012-10-02 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
-
2001
- 2001-02-07 JP JP2001031161A patent/JP2001320135A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7714338B2 (en) | 2002-11-21 | 2010-05-11 | Ricoh Company, Ltd. | Semiconductor light emitter |
US7872270B2 (en) | 2002-11-21 | 2011-01-18 | Ricoh Company, Ltd. | Semiconductor light emitter |
JP2004289112A (ja) * | 2003-03-06 | 2004-10-14 | Ricoh Co Ltd | 半導体発光素子およびその製造方法および光送信モジュールおよび光送受信モジュールおよび光通信システム |
JP2005166921A (ja) * | 2003-12-02 | 2005-06-23 | Hitachi Ltd | GaInNAs系半導体レーザ |
JP4668529B2 (ja) * | 2003-12-02 | 2011-04-13 | 株式会社日立製作所 | GaInNAs系半導体レーザ |
JP2006120884A (ja) * | 2004-10-22 | 2006-05-11 | Ricoh Co Ltd | 半導体発光素子および面発光レーザおよび面発光レーザアレイおよび画像形成装置および光ピックアップシステムおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
US8279904B2 (en) * | 2006-06-23 | 2012-10-02 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH11220224A (ja) | 半導体レーザ装置 | |
US6580738B2 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
EP0936709B1 (en) | Semiconductor laser | |
JP2001053384A (ja) | 半導体レーザ装置およびその製造方法 | |
JP3859839B2 (ja) | 屈折率導波型半導体レーザ装置 | |
JP2002374042A (ja) | 半導体レーザ素子 | |
US6973109B2 (en) | Semiconductor laser device having strain buffer layer between compressive-strain quantum well layer and tensile-strain barrier layer | |
JP2001320135A (ja) | 半導体レーザ装置 | |
JP2002124739A (ja) | 半導体レーザ素子 | |
US6856636B2 (en) | Semiconductor laser device | |
EP1211766A2 (en) | InGaAsP semiconductor laser device | |
US20010017871A1 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
JP4033930B2 (ja) | 半導体レーザ | |
JP2001223436A (ja) | 半導体レーザ装置 | |
JP2002204032A (ja) | 半導体レーザ素子 | |
EP1251609B1 (en) | High-power semiconductor window laser device | |
JP2001308466A (ja) | 半導体レーザ装置 | |
JP2003023218A (ja) | 半導体レーザ素子 | |
JP2001053383A (ja) | 半導体レーザ装置およびその製造方法 | |
JP2003347679A (ja) | 半導体レーザ素子 | |
JP2003152282A (ja) | 半導体レーザ素子 | |
JP3654315B2 (ja) | 半導体レーザ | |
KR100817487B1 (ko) | 반도체 레이저 장치 | |
JPH1197794A (ja) | 半導体レーザ装置 | |
EP1263100A2 (en) | Semiconductor laser device and method of manufacture thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061202 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090714 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A02 |