JP2001320135A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP2001320135A JP2001320135A JP2001031161A JP2001031161A JP2001320135A JP 2001320135 A JP2001320135 A JP 2001320135A JP 2001031161 A JP2001031161 A JP 2001031161A JP 2001031161 A JP2001031161 A JP 2001031161A JP 2001320135 A JP2001320135 A JP 2001320135A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- strain
- semiconductor laser
- laser device
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 圧縮歪の量子井戸層と引張歪の障壁層からな
る活性領域を備えた半導体レーザ装置において、界面歪
を低減させ高出力特性を改善する。 【解決手段】 活性領域15を、Inx3Ga1-x3As1-y3Py3引
張歪障壁層4(0≦x3<0.49y3,0＜y3≦0.5 , 厚みｄb:5〜2
0nm程度)、Inx2Ga1-x2As1-y2Py2歪緩和層5(0≦x2≦0.4 ,
0≦y2≦0.5 ,厚みｄr:1〜5nm程度)、Inx1Ga1-x1As1-y1P
y1圧縮歪量子井戸層6(0.4 ≧x1>0.49y1,0≦y1≦0.1 ,
厚みｄa:3〜20nm程度)、Inx2Ga1-x2As1-y2Py 2歪緩和層7、
Inx3Ga1-x3As1-y3Py3引張歪障壁層8を順に積層させて構
成する。各層は、量子井戸層6,障壁層4,8,緩和層5,7 の
歪量をそれぞれ、Δa,Δb,Δrとするとき、０≦Δa・ｄa
＋２Δb・ｄb＋２Δr・ｄr≦0.08ｎｍで示される関係とな
る組成および層厚とする。
る活性領域を備えた半導体レーザ装置において、界面歪
を低減させ高出力特性を改善する。 【解決手段】 活性領域15を、Inx3Ga1-x3As1-y3Py3引
張歪障壁層4(0≦x3<0.49y3,0＜y3≦0.5 , 厚みｄb:5〜2
0nm程度)、Inx2Ga1-x2As1-y2Py2歪緩和層5(0≦x2≦0.4 ,
0≦y2≦0.5 ,厚みｄr:1〜5nm程度)、Inx1Ga1-x1As1-y1P
y1圧縮歪量子井戸層6(0.4 ≧x1>0.49y1,0≦y1≦0.1 ,
厚みｄa:3〜20nm程度)、Inx2Ga1-x2As1-y2Py 2歪緩和層7、
Inx3Ga1-x3As1-y3Py3引張歪障壁層8を順に積層させて構
成する。各層は、量子井戸層6,障壁層4,8,緩和層5,7 の
歪量をそれぞれ、Δa,Δb,Δrとするとき、０≦Δa・ｄa
＋２Δb・ｄb＋２Δr・ｄr≦0.08ｎｍで示される関係とな
る組成および層厚とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体レーザー装置
に関し、特に詳細には、圧縮歪の量子井戸層および引張
歪の障壁層を備えた半導体レーザ装置に関するものであ
る。
に関し、特に詳細には、圧縮歪の量子井戸層および引張
歪の障壁層を備えた半導体レーザ装置に関するものであ
る。
【０００２】
【従来の技術】従来より、圧縮歪の量子井戸層と引張歪
の障壁層を交互に積層した活性領域を備えた半導体レー
ザが提案されている。
の障壁層を交互に積層した活性領域を備えた半導体レー
ザが提案されている。
【０００３】例えば、特開平８−７８７８６号には、圧
縮歪の量子井戸層と引張歪の障壁層を交互に積層して活
性領域に全体での平均歪を圧縮歪としたた応力補償半導
体レーザが報告されている。しかしながら、このような
構造の活性領域とする場合、圧縮歪の量が大きくなるに
つれて、圧縮歪層と引張歪層の歪量の差が大きくなるた
めに両層の界面に強い界面歪を生じ、界面欠陥を発生さ
せずに良好な結晶性を得るのが困難である。
縮歪の量子井戸層と引張歪の障壁層を交互に積層して活
性領域に全体での平均歪を圧縮歪としたた応力補償半導
体レーザが報告されている。しかしながら、このような
構造の活性領域とする場合、圧縮歪の量が大きくなるに
つれて、圧縮歪層と引張歪層の歪量の差が大きくなるた
めに両層の界面に強い界面歪を生じ、界面欠陥を発生さ
せずに良好な結晶性を得るのが困難である。
【０００４】さらに、文献"Appllied Physics Letters,
Vol. 69, No2(1996) pp.248-250."においては、GaAs基
板上を用いたInGaAs圧縮歪量子井戸活性層半導体レーザ
において、量子井戸層に隣接した領域に引張歪障壁層を
設け歪を補償することにより、信頼性が向上することが
報告されているが、まだ、実用にたる信頼性と高出力特
性は得られていない。
Vol. 69, No2(1996) pp.248-250."においては、GaAs基
板上を用いたInGaAs圧縮歪量子井戸活性層半導体レーザ
において、量子井戸層に隣接した領域に引張歪障壁層を
設け歪を補償することにより、信頼性が向上することが
報告されているが、まだ、実用にたる信頼性と高出力特
性は得られていない。
【０００５】
【発明が解決しようとする課題】本発明は、上記事情を
鑑みて、圧縮歪の量子井戸層と引張歪の障壁層からなる
活性領域を備えた半導体レーザ装置であって、界面歪を
低減させ高出力特性を改善させた半導体レーザ装置を提
供することを目的とするものである。
鑑みて、圧縮歪の量子井戸層と引張歪の障壁層からなる
活性領域を備えた半導体レーザ装置であって、界面歪を
低減させ高出力特性を改善させた半導体レーザ装置を提
供することを目的とするものである。
【０００６】
【課題を解決するための手段】本発明の半導体レーザ装
置は、圧縮歪を有する量子井戸層と引張歪を有する障壁
層とが交互に積層されて、該障壁層が最外層に配されて
構成された活性領域を備えた半導体レーザ装置におい
て、前記量子井戸層と前記障壁層との間に、両層の歪量
の中間の歪量を有する歪緩和層を備え、前記量子井戸層
の層厚，歪量をそれぞれｄa，Δaとし、前記障壁層の層
厚，歪量をそれぞれｄb，Δbとし、前記歪緩和層の層
厚，歪量をそれぞれｄr，Δrとし、前記量子井戸層の数
をＮとしたとき、 ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ なる関係を満たしていることを特徴とするものである。
置は、圧縮歪を有する量子井戸層と引張歪を有する障壁
層とが交互に積層されて、該障壁層が最外層に配されて
構成された活性領域を備えた半導体レーザ装置におい
て、前記量子井戸層と前記障壁層との間に、両層の歪量
の中間の歪量を有する歪緩和層を備え、前記量子井戸層
の層厚，歪量をそれぞれｄa，Δaとし、前記障壁層の層
厚，歪量をそれぞれｄb，Δbとし、前記歪緩和層の層
厚，歪量をそれぞれｄr，Δrとし、前記量子井戸層の数
をＮとしたとき、 ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ なる関係を満たしていることを特徴とするものである。
【０００７】したがって、例えば量子井戸層の数が１の
単一量子井戸構造の場合には、 ０≦Δa・ｄa＋２Δb・ｄb＋２Δr・ｄr≦0.08ｎｍ となる。
単一量子井戸構造の場合には、 ０≦Δa・ｄa＋２Δb・ｄb＋２Δr・ｄr≦0.08ｎｍ となる。
【０００８】なお、好ましい範囲は、0.01≦Δa・ｄa＋
２Δb・ｄb＋２Δr・ｄr≦0.06ｎｍであり、更に好ましい
範囲は、0.012≦Δa・ｄa＋２Δb・ｄb＋２Δr・ｄr≦0.04
ｎｍである。
２Δb・ｄb＋２Δr・ｄr≦0.06ｎｍであり、更に好ましい
範囲は、0.012≦Δa・ｄa＋２Δb・ｄb＋２Δr・ｄr≦0.04
ｎｍである。
【０００９】ここで、「両層の歪量の中間の歪量を有す
る」とは、歪緩和層の歪量が、量子井戸層及び障壁層の
歪量の中間の値、すなわちΔb＜Δr＜Δaを意味するも
のである。なお、歪緩和層の歪量は圧縮歪であることが
より好ましい。
る」とは、歪緩和層の歪量が、量子井戸層及び障壁層の
歪量の中間の値、すなわちΔb＜Δr＜Δaを意味するも
のである。なお、歪緩和層の歪量は圧縮歪であることが
より好ましい。
【００１０】なおここで、量子井戸層，障壁層，歪緩和
層のそれぞれの歪量Δa，Δb，Δrは、ＧａＡｓ基板の
格子定数をｃs，量子井戸層の格子定数をｃa，引張歪障
壁層の格子定数をｃb，歪緩和層の格子定数をｃrとする
と、それぞれ、△a＝（ｃa−ｃs）／ｃs，△b＝（ｃb−
ｃs）／ｃs，△r＝（ｃr−ｃs）／ｃsで表されるもので
ある。
層のそれぞれの歪量Δa，Δb，Δrは、ＧａＡｓ基板の
格子定数をｃs，量子井戸層の格子定数をｃa，引張歪障
壁層の格子定数をｃb，歪緩和層の格子定数をｃrとする
と、それぞれ、△a＝（ｃa−ｃs）／ｃs，△b＝（ｃb−
ｃs）／ｃs，△r＝（ｃr−ｃs）／ｃsで表されるもので
ある。
【００１１】なお、前記量子井戸層が、Ｉｎx1Ｇａ1-x1
Ａｓ1-y1Ｐy1 （ただし、0.4 ≧x1＞0.49y1，０≦y1≦
0.1）からなり、前記歪緩和層が、層厚１〜５ｎｍ程度
のＩｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2（ただし、０≦x2≦0.4
，０≦y2≦0.5 ）からなり、前記障壁層が、層厚５〜2
0ｎｍ程度のＩｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3（０≦x3＜0.4
9y3，0＜y3≦0.5 ）からなることが望ましい。
Ａｓ1-y1Ｐy1 （ただし、0.4 ≧x1＞0.49y1，０≦y1≦
0.1）からなり、前記歪緩和層が、層厚１〜５ｎｍ程度
のＩｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2（ただし、０≦x2≦0.4
，０≦y2≦0.5 ）からなり、前記障壁層が、層厚５〜2
0ｎｍ程度のＩｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3（０≦x3＜0.4
9y3，0＜y3≦0.5 ）からなることが望ましい。
【００１２】また、前記活性領域を挟んで下部層および
上部層にそれぞれ下部光導波層および上部光導波層が設
けられており、該下部および上部光導波層の組成が、Ｉ
ｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4（ただし、x4＝(0.49±0.01)
y4，０≦x4≦0.3 ）または、Ａｌz3Ｇａ1-z3Ａｓ（ただ
し、０≦z3≦0.3 ）のいずれか一方であることが望まし
い。
上部層にそれぞれ下部光導波層および上部光導波層が設
けられており、該下部および上部光導波層の組成が、Ｉ
ｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4（ただし、x4＝(0.49±0.01)
y4，０≦x4≦0.3 ）または、Ａｌz3Ｇａ1-z3Ａｓ（ただ
し、０≦z3≦0.3 ）のいずれか一方であることが望まし
い。
【００１３】さらに、前記下部光導波層の下部層および
前記上部光導波層の上部層にそれぞれ下部クラッド層お
よび上部クラッド層が設けられており、該下部および上
部クラッド層の組成が、Ｉｎx7（Ａｌz7Ｇａ1-z7)1-x7
Ｐ（ただし、x7＝0.49±0.01, ０≦z7≦１）、Ａｌz1Ｇ
ａ1-z1Ａｓ（ただし、0.2 ≦z1≦0.7 ）、Ｉｎx8Ｇａ
1-x8Ｐ（ただし、x8＝0.49±0.01）からなる組成群のう
ちのいずれかであることが望ましい。
前記上部光導波層の上部層にそれぞれ下部クラッド層お
よび上部クラッド層が設けられており、該下部および上
部クラッド層の組成が、Ｉｎx7（Ａｌz7Ｇａ1-z7)1-x7
Ｐ（ただし、x7＝0.49±0.01, ０≦z7≦１）、Ａｌz1Ｇ
ａ1-z1Ａｓ（ただし、0.2 ≦z1≦0.7 ）、Ｉｎx8Ｇａ
1-x8Ｐ（ただし、x8＝0.49±0.01）からなる組成群のう
ちのいずれかであることが望ましい。
【００１４】本発明の半導体レーザ装置は、ストライプ
構造を有するものであってもよく、詳しくは、前記活性
領域よりも上層部に電流阻止層が設けられ、該電流阻止
層の一部がストライプ状に除去されて電流注入窓が形成
されていてもよいし、前記活性領域よりも上層部に電流
の通路となるリッジ部が設けられていてもよい。
構造を有するものであってもよく、詳しくは、前記活性
領域よりも上層部に電流阻止層が設けられ、該電流阻止
層の一部がストライプ状に除去されて電流注入窓が形成
されていてもよいし、前記活性領域よりも上層部に電流
の通路となるリッジ部が設けられていてもよい。
【００１５】なお、ストライプ構造を備えた半導体レー
ザ装置とした場合には、特に、前記電流注入窓の幅もし
くは前記リッジ部の電流の通路幅が２μｍ以上４μｍ未
満であり、等価屈折率段差が1.5 ×10-3以上7×10-3以
下であること、もしくは、前記電流注入窓の幅もしくは
前記リッジ部の電流の通路幅が４μｍ以上であり、等価
屈折率段差が1.5 ×10-3以上であることが望ましい。
ザ装置とした場合には、特に、前記電流注入窓の幅もし
くは前記リッジ部の電流の通路幅が２μｍ以上４μｍ未
満であり、等価屈折率段差が1.5 ×10-3以上7×10-3以
下であること、もしくは、前記電流注入窓の幅もしくは
前記リッジ部の電流の通路幅が４μｍ以上であり、等価
屈折率段差が1.5 ×10-3以上であることが望ましい。
【００１６】
【発明の効果】本発明の半導体レーザ装置は、活性領域
において、量子井戸層と障壁層との間に歪緩和層を設
け、各層の歪量と層厚との関係を ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ としたことにより、量子井戸層の歪による格子欠陥の発
生を低減することができ、再現性よく高出力まで基本横
モード発振ができ信頼性を向上できる。
において、量子井戸層と障壁層との間に歪緩和層を設
け、各層の歪量と層厚との関係を ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ としたことにより、量子井戸層の歪による格子欠陥の発
生を低減することができ、再現性よく高出力まで基本横
モード発振ができ信頼性を向上できる。
【００１７】本発明の半導体レーザ装置は、バンドギャ
ップの大きい引張歪障壁層を設けているために漏れ電流
が低減され、引張歪障壁層と圧縮歪量子井戸層の中間に
歪緩和層を入れているために量子井戸層の高品質化が図
れることから、非発光再結合成分を低減でき、信頼性の
高い半導体レーザが実現できる。
ップの大きい引張歪障壁層を設けているために漏れ電流
が低減され、引張歪障壁層と圧縮歪量子井戸層の中間に
歪緩和層を入れているために量子井戸層の高品質化が図
れることから、非発光再結合成分を低減でき、信頼性の
高い半導体レーザが実現できる。
【００１８】
【発明の実施の形態】本発明の第一の実施形態に係る半
導体レーザ素子の光出射方向に対しての断面図を図１に
示し、製造方法と併せて説明する。
導体レーザ素子の光出射方向に対しての断面図を図１に
示し、製造方法と併せて説明する。
【００１９】図１に示すように、有機金属気相成長法に
よりｎ−ＧａＡｓ基板１上に、ｎ−Ｉｎx8Ｇａ1-x8Ｐ下
部クラッド層２（x8＝0.49±0.01）、ｎあるいはｉ−Ｉ
ｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4下部光導波層３（x4＝(0.49
±0.01)y4、０≦x4≦0.3 ）、Ｉｎx3Ｇａ1-x3Ａｓ1-y3
Ｐy3引張歪障壁層４（０≦x3＜0.49y3，0＜y3≦0.5 ,厚
み：5〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪
緩和層５（０≦x2≦0.4，０≦y2≦0.5 ，厚み：１〜５
ｎｍ程度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井
戸層６（0.4 ≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜2
0ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層
７、Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層８、ｐあ
るいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部光導波層
９、ｐ−Ｉｎ x8Ｇａ1-x8Ｐ上部クラッド層10、ｐ-Ｇａ
Ａｓコンタクト層11を積層する。
よりｎ−ＧａＡｓ基板１上に、ｎ−Ｉｎx8Ｇａ1-x8Ｐ下
部クラッド層２（x8＝0.49±0.01）、ｎあるいはｉ−Ｉ
ｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4下部光導波層３（x4＝(0.49
±0.01)y4、０≦x4≦0.3 ）、Ｉｎx3Ｇａ1-x3Ａｓ1-y3
Ｐy3引張歪障壁層４（０≦x3＜0.49y3，0＜y3≦0.5 ,厚
み：5〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪
緩和層５（０≦x2≦0.4，０≦y2≦0.5 ，厚み：１〜５
ｎｍ程度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井
戸層６（0.4 ≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜2
0ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層
７、Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層８、ｐあ
るいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部光導波層
９、ｐ−Ｉｎ x8Ｇａ1-x8Ｐ上部クラッド層10、ｐ-Ｇａ
Ａｓコンタクト層11を積層する。
【００２０】引き続き、コンタクト層11上にＳｉＯ2 膜
12を形成し、通常のリソグラフィーにより、＜０１１＞
方向に50μｍ程度の幅のストライプ領域のＳｉＯ2 膜12
を除去し、ｐ側電極13を形成し、その後基板の研磨を行
いｎ側電極14を形成する。さらに、試料をへき開して形
成した共振器面に高反射率コート、低反射率コートを行
い、チップ化して図１に示す半導体レーザ素子を完成す
る。
12を形成し、通常のリソグラフィーにより、＜０１１＞
方向に50μｍ程度の幅のストライプ領域のＳｉＯ2 膜12
を除去し、ｐ側電極13を形成し、その後基板の研磨を行
いｎ側電極14を形成する。さらに、試料をへき開して形
成した共振器面に高反射率コート、低反射率コートを行
い、チップ化して図１に示す半導体レーザ素子を完成す
る。
【００２１】上記実施形態では、酸化膜ストライプの構
成のみ記載しているが、内部ストライプやリッジ構造な
どの屈折率導波型構造としてもよい。
成のみ記載しているが、内部ストライプやリッジ構造な
どの屈折率導波型構造としてもよい。
【００２２】次に、本実施形態の半導体レーザの活性領
域について詳細に説明する。
域について詳細に説明する。
【００２３】図２（ａ）は、本実施形態における半導体
レーザ素子断面の活性領域15を拡大したものである。本
実施形態の半導体レーザ素子は単一量子井戸構造を有し
ており、量子井戸層６を挟んで歪緩和層５，７が設けら
れており、さらにその外層に障壁層４，８が配されてい
る。図に示すように、量子井戸層，障壁層，緩和層の層
厚はそれぞれ、ｄa，ｄb，ｄrである。
レーザ素子断面の活性領域15を拡大したものである。本
実施形態の半導体レーザ素子は単一量子井戸構造を有し
ており、量子井戸層６を挟んで歪緩和層５，７が設けら
れており、さらにその外層に障壁層４，８が配されてい
る。図に示すように、量子井戸層，障壁層，緩和層の層
厚はそれぞれ、ｄa，ｄb，ｄrである。
【００２４】ここで、ＧａＡｓ基板の格子定数をｃs，
量子井戸層の格子定数をｃa，引張歪障壁層の格子定数
をｃb，歪緩和層の格子定数をｃrとすると、量子井戸
層，障壁層，歪緩和層のそれぞれの歪量Δa，Δb，Δr
は、それぞれ、△a＝（ｃa−ｃs）／ｃs，△b＝（ｃb−
ｃs）／ｃs，△r＝（ｃr−ｃs）／ｃsで表される。
量子井戸層の格子定数をｃa，引張歪障壁層の格子定数
をｃb，歪緩和層の格子定数をｃrとすると、量子井戸
層，障壁層，歪緩和層のそれぞれの歪量Δa，Δb，Δr
は、それぞれ、△a＝（ｃa−ｃs）／ｃs，△b＝（ｃb−
ｃs）／ｃs，△r＝（ｃr−ｃs）／ｃsで表される。
【００２５】上記構成における具体的な例について最大
光出力と歪緩衝層の層厚との関係の実験結果を図３に示
す。
光出力と歪緩衝層の層厚との関係の実験結果を図３に示
す。
【００２６】上記実施形態の半導体レーザ素子の構成
で、量子井戸層を、組成；x1＝0.3 ,y1＝０，歪量Δa
；2.1 ％，層厚ｄa；７ｎｍとし、障壁層を、組成；x3
＝０，y3＝0.20，歪量Δｂ；−0.7 ％，層厚ｄb ；10ｎ
ｍとし、歪緩和層を、組成；x2＝0.05，y2＝０，歪量Δ
ｒ；0.35％，層厚ｄr ；０，１，２，５，１０ｎｍとす
る。このとき、活性領域全体での平均の歪量（各層の歪
量と膜厚との積の合計）は圧縮歪となっている。歪緩和
層の層厚を変化させた各素子についての最大光出力を図
３に示している。図３に示すように、歪緩和層の存在に
より最大光出力の増大が見られた。但し、歪緩和層の層
厚が10ｎｍ程度になるとその効果が小さくなる。これは
量子井戸層にかかる歪み量が増大するためと考えられ
る。実用上、最大光出力および層厚の制御の観点から歪
緩和層の層厚は１〜５ｎｍ程度が望ましい。
で、量子井戸層を、組成；x1＝0.3 ,y1＝０，歪量Δa
；2.1 ％，層厚ｄa；７ｎｍとし、障壁層を、組成；x3
＝０，y3＝0.20，歪量Δｂ；−0.7 ％，層厚ｄb ；10ｎ
ｍとし、歪緩和層を、組成；x2＝0.05，y2＝０，歪量Δ
ｒ；0.35％，層厚ｄr ；０，１，２，５，１０ｎｍとす
る。このとき、活性領域全体での平均の歪量（各層の歪
量と膜厚との積の合計）は圧縮歪となっている。歪緩和
層の層厚を変化させた各素子についての最大光出力を図
３に示している。図３に示すように、歪緩和層の存在に
より最大光出力の増大が見られた。但し、歪緩和層の層
厚が10ｎｍ程度になるとその効果が小さくなる。これは
量子井戸層にかかる歪み量が増大するためと考えられ
る。実用上、最大光出力および層厚の制御の観点から歪
緩和層の層厚は１〜５ｎｍ程度が望ましい。
【００２７】また、量子井戸層の歪量と層厚ｄaとの
積、引張歪障壁層の歪量と層厚ｄbとの積、歪緩和層の
歪量と層厚ｄrとの積の和が0.08ｎｍ以下であることが
結晶の歪による欠陥を避けるため望ましい。
積、引張歪障壁層の歪量と層厚ｄbとの積、歪緩和層の
歪量と層厚ｄrとの積の和が0.08ｎｍ以下であることが
結晶の歪による欠陥を避けるため望ましい。
【００２８】すなわち、各層の層厚と歪量との望ましい
関係は、 ０≦Δa・ｄa＋２Δb・ｄb＋２・Δr・ｄr≦0.08ｎｍ で表される。
関係は、 ０≦Δa・ｄa＋２Δb・ｄb＋２・Δr・ｄr≦0.08ｎｍ で表される。
【００２９】なお、歪緩和層の歪量は、量子井戸層およ
び障壁層の歪量の中間の値、すなわちΔb＜Δr＜Δaと
し、さらに圧縮歪（Δｒ＞０）とする。
び障壁層の歪量の中間の値、すなわちΔb＜Δr＜Δaと
し、さらに圧縮歪（Δｒ＞０）とする。
【００３０】さらに、活性領域は単一井戸構造に限るも
のではなく多重量子井戸構造であってもよい。多重量子
井戸構造の場合の活性領域15' の断面図を図２（ｂ）に
示す。単一量子井戸構造の場合と同様に、量子井戸層Ａ
と障壁層Ｂが交互に、かつ最外層に障壁層Ｂがくるよう
に積層され、この量子井戸層Ａと障壁層Ｂとの間には必
ず歪緩和層Ｒが設けられている。各層の歪量と層厚は、
量子井戸がＮ個ある場合、 ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ なる関係であることが望ましい。
のではなく多重量子井戸構造であってもよい。多重量子
井戸構造の場合の活性領域15' の断面図を図２（ｂ）に
示す。単一量子井戸構造の場合と同様に、量子井戸層Ａ
と障壁層Ｂが交互に、かつ最外層に障壁層Ｂがくるよう
に積層され、この量子井戸層Ａと障壁層Ｂとの間には必
ず歪緩和層Ｒが設けられている。各層の歪量と層厚は、
量子井戸がＮ個ある場合、 ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ なる関係であることが望ましい。
【００３１】なお、以下に示す各実施形態においても活
性領域に関しては同様である。
性領域に関しては同様である。
【００３２】本発明の第二の実施形態による半導体レー
ザ素子について、図４に作製過程の光出射方向に対して
の断面図を示し、その製造方法と併せて説明する図４
（ａ）に示すように、有機金属気相成長法によりｎ−Ｇ
ａＡｓ基板21上に、ｎ−Ｉｎx8Ｇａ1-x8Ｐ下部クラッド
層22（x8＝0.49±0.01)、ｎあるいはｉ−Ｉｎx4Ｇａ
1-x4Ａｓ1-y4Ｐy4下部光導波層23（x4＝(0.49±0.01)y
4、０≦x4≦0.3 ）、Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張
歪障壁層24（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜
20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層25
（０≦x2≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程
度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層26
（0.4 ≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ
程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層27、Ｉｎ
x3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層28、ｐあるいはｉ
−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部光導波層29、p-Ｇａ
Ａｓ第一エッチング阻止層30、ｐ−Ｉｎx5Ｇａ1-x5Ｐ第
二エッチング阻止層31（０≦x5≦１，層厚；5〜20ｎｍ
程度）、n−Ａｌz2Ｇａ1-z2Ａｓ電流狭窄層32（０＜ｚ2
≦0.8 ）、n−ＧａＡｓキャップ層33（10ｎｍ程度）を
積層する。このキャップ層33上にＳｉＯ2 膜34を形成
し、＜０１１＞方向に通常のリソグラフィーにより２〜
４μm程度の幅のストライ状にＳｉＯ2 膜34を除去す
る。
ザ素子について、図４に作製過程の光出射方向に対して
の断面図を示し、その製造方法と併せて説明する図４
（ａ）に示すように、有機金属気相成長法によりｎ−Ｇ
ａＡｓ基板21上に、ｎ−Ｉｎx8Ｇａ1-x8Ｐ下部クラッド
層22（x8＝0.49±0.01)、ｎあるいはｉ−Ｉｎx4Ｇａ
1-x4Ａｓ1-y4Ｐy4下部光導波層23（x4＝(0.49±0.01)y
4、０≦x4≦0.3 ）、Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張
歪障壁層24（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜
20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層25
（０≦x2≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程
度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層26
（0.4 ≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ
程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層27、Ｉｎ
x3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層28、ｐあるいはｉ
−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部光導波層29、p-Ｇａ
Ａｓ第一エッチング阻止層30、ｐ−Ｉｎx5Ｇａ1-x5Ｐ第
二エッチング阻止層31（０≦x5≦１，層厚；5〜20ｎｍ
程度）、n−Ａｌz2Ｇａ1-z2Ａｓ電流狭窄層32（０＜ｚ2
≦0.8 ）、n−ＧａＡｓキャップ層33（10ｎｍ程度）を
積層する。このキャップ層33上にＳｉＯ2 膜34を形成
し、＜０１１＞方向に通常のリソグラフィーにより２〜
４μm程度の幅のストライ状にＳｉＯ2 膜34を除去す
る。
【００３３】次に、図４（ｂ）に示すように、ＳｉＯ2
膜34をマスクとして、硫酸系エッチャントでＧａＡｓキ
ャップ層33、Ａｌz2Ｇａ1-z2Ａｓ電流狭窄層32をストラ
イプ状にエッチングし、引き続き塩酸系エッチャント
で、Ｉｎx5Ｇａ1-x5Ｐ第二エッチング阻止層31をエッチ
ングすることによりｐ−ＧａＡｓ第一エッチング阻止層
30を露出させる。
膜34をマスクとして、硫酸系エッチャントでＧａＡｓキ
ャップ層33、Ａｌz2Ｇａ1-z2Ａｓ電流狭窄層32をストラ
イプ状にエッチングし、引き続き塩酸系エッチャント
で、Ｉｎx5Ｇａ1-x5Ｐ第二エッチング阻止層31をエッチ
ングすることによりｐ−ＧａＡｓ第一エッチング阻止層
30を露出させる。
【００３４】図４（ｃ）に示すように、ＳｉＯ2 膜34を
フッ酸系のエッチャントで除去し、その後、ｐ−Ａｌz1
Ｇａ1-z1Ａｓクラッド層35（０＜z1≦0.7 かつz1＜z
2）、ｐ−ＧａＡｓコンタクト層36を形成する。その
後、ｐ側電極37を形成し、その後基板の研磨を行いｎ側
電極38を形成する。さらに、試料をへき開して形成した
共振器面に高反射率コート、低反射率コートを行い、チ
ップ化して半導体レーザ素子を完成する。ｐあるいはｉ
−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部光導波層29は、基本
横モード発振が高出力まで維持できる厚みとする。な
お、ここで等価屈折率段差は1.5 ×１０-3〜７×１０-3
である。
フッ酸系のエッチャントで除去し、その後、ｐ−Ａｌz1
Ｇａ1-z1Ａｓクラッド層35（０＜z1≦0.7 かつz1＜z
2）、ｐ−ＧａＡｓコンタクト層36を形成する。その
後、ｐ側電極37を形成し、その後基板の研磨を行いｎ側
電極38を形成する。さらに、試料をへき開して形成した
共振器面に高反射率コート、低反射率コートを行い、チ
ップ化して半導体レーザ素子を完成する。ｐあるいはｉ
−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部光導波層29は、基本
横モード発振が高出力まで維持できる厚みとする。な
お、ここで等価屈折率段差は1.5 ×１０-3〜７×１０-3
である。
【００３５】なお、Ｉｎx8Ｇａ1-x8Ｐ下部クラッド層22
をＡｌz1Ｇａ1-z1Ａｓ（０＜z1≦0.7 かつz1＜z2）とし
てもよい。
をＡｌz1Ｇａ1-z1Ａｓ（０＜z1≦0.7 かつz1＜z2）とし
てもよい。
【００３６】本発明の第三の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図５に示す。
ザ素子の光出射方向に対しての断面図を図５に示す。
【００３７】図５に示すように、有機金属気相成長法に
よりｎ−ＧａＡｓ基板41上に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ
下部クラッド層42（０＜z1≦0.7 ）、ｎあるいはｉ−Ａ
ｌz3Ｇａ1-z3Ａｓ下部光導波層43（０≦z3≦0.3 ，z3＜
z1 ）、Ｉｎx3Ｇａ1-x3Ａｓ1 -y3Ｐy3引張歪障壁層44
（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層45（０≦x2
≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程度）、Ｉｎ
x1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層46（0.4≧x1
＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ程度）、Ｉ
ｎx2Ｇａ1-x2Ａｓ1-y 2Ｐy2歪緩和層47、Ｉｎx3Ｇａ1-x3
Ａｓ1-y3Ｐy3引張歪障壁層48、ｐあるいはｉ−Ａｌz3Ｇ
ａ1-z3Ａｓ上部光導波層49、ｐ−Ａｌz1Ｇａ1-z1Ａｓ上
部第一クラッド層50、ｐ−ＧａＡｓ第一エッチング阻止
層51、ｐ−Ｉｎx5Ｇａ1-x5Ｐ第二エッチング阻止層52
（０≦x5≦１,厚み：5〜20ｎｍ程度）、ｎ−Ａｌz2Ｇａ
1-z2Ａｓ電流狭窄層53（ｚ1＜z2≦0.8 ,厚み；１μ
ｍ）、n−ＧａＡｓキャップ層54（10ｎｍ程度）を積層
する。このキャップ層54上にＳｉＯ2 膜を形成し、＜０
１１＞方向に通常のリソグラフィーにより２〜４μm程
度の幅のストライプ状にＳｉＯ2膜を除去する。
よりｎ−ＧａＡｓ基板41上に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ
下部クラッド層42（０＜z1≦0.7 ）、ｎあるいはｉ−Ａ
ｌz3Ｇａ1-z3Ａｓ下部光導波層43（０≦z3≦0.3 ，z3＜
z1 ）、Ｉｎx3Ｇａ1-x3Ａｓ1 -y3Ｐy3引張歪障壁層44
（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層45（０≦x2
≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程度）、Ｉｎ
x1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層46（0.4≧x1
＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ程度）、Ｉ
ｎx2Ｇａ1-x2Ａｓ1-y 2Ｐy2歪緩和層47、Ｉｎx3Ｇａ1-x3
Ａｓ1-y3Ｐy3引張歪障壁層48、ｐあるいはｉ−Ａｌz3Ｇ
ａ1-z3Ａｓ上部光導波層49、ｐ−Ａｌz1Ｇａ1-z1Ａｓ上
部第一クラッド層50、ｐ−ＧａＡｓ第一エッチング阻止
層51、ｐ−Ｉｎx5Ｇａ1-x5Ｐ第二エッチング阻止層52
（０≦x5≦１,厚み：5〜20ｎｍ程度）、ｎ−Ａｌz2Ｇａ
1-z2Ａｓ電流狭窄層53（ｚ1＜z2≦0.8 ,厚み；１μ
ｍ）、n−ＧａＡｓキャップ層54（10ｎｍ程度）を積層
する。このキャップ層54上にＳｉＯ2 膜を形成し、＜０
１１＞方向に通常のリソグラフィーにより２〜４μm程
度の幅のストライプ状にＳｉＯ2膜を除去する。
【００３８】次に、ＳｉＯ2 膜をマスクとして、硫酸系
エッチャントでＧａＡｓキャップ層54、Ａｌz2Ｇａ1-z2
Ａｓ電流狭窄層53をエッチングし、引き続き塩酸系エッ
チャントでＩｎx5Ｇａ1-x5Ｐ第二エッチング阻止層52を
エッチングすることによりｐ−ＧａＡｓ第一エッチング
阻止層51を露出させる。
エッチャントでＧａＡｓキャップ層54、Ａｌz2Ｇａ1-z2
Ａｓ電流狭窄層53をエッチングし、引き続き塩酸系エッ
チャントでＩｎx5Ｇａ1-x5Ｐ第二エッチング阻止層52を
エッチングすることによりｐ−ＧａＡｓ第一エッチング
阻止層51を露出させる。
【００３９】その後、ＳｉＯ2 膜をフッ酸系のエッチャ
ントで除去し、ｐ−Ａｌz1Ｇａ1-z1Ａｓ上部第二クラッ
ド層56、ｐ−ＧａＡｓコンタクト層57を形成する。ｐ側
電極58を形成し、基板の研磨を行いｎ側電極59を形成す
る。その後、試料をへき開して形成した共振器面に高反
射率コート、低反射率コートを行い、その後、チップ化
して半導体レーザ素子を完成する。ｐあるいはｉ−Ａｌ
z3Ｇａ1-z3Ａｓ上部光導波層49およびｐ−Ａｌz1Ｇａ
1-z1Ａｓ上部第一クラッド層50の合計の厚みは基本横モ
ード発振が高出力まで維持できる厚みとする。なお、こ
こで等価屈折率段差は1.5 ×１０-3〜７×１０-3であ
る。
ントで除去し、ｐ−Ａｌz1Ｇａ1-z1Ａｓ上部第二クラッ
ド層56、ｐ−ＧａＡｓコンタクト層57を形成する。ｐ側
電極58を形成し、基板の研磨を行いｎ側電極59を形成す
る。その後、試料をへき開して形成した共振器面に高反
射率コート、低反射率コートを行い、その後、チップ化
して半導体レーザ素子を完成する。ｐあるいはｉ−Ａｌ
z3Ｇａ1-z3Ａｓ上部光導波層49およびｐ−Ａｌz1Ｇａ
1-z1Ａｓ上部第一クラッド層50の合計の厚みは基本横モ
ード発振が高出力まで維持できる厚みとする。なお、こ
こで等価屈折率段差は1.5 ×１０-3〜７×１０-3であ
る。
【００４０】本発明の第四の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図６に示す。
ザ素子の光出射方向に対しての断面図を図６に示す。
【００４１】図６に示すように、有機金属気相成長法に
よりｎ−ＧａＡｓ基板61上に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ
下部クラッド層62（０＜z1≦0.7 ）、ｎあるいはｉ−Ａ
ｌz3Ｇａ1-z3Ａｓ下部光導波層63（0≦z3≦0.3 かつz3
＜z1）、Ｉｎx3Ｇａ1-x3Ａｓ1 -y3Ｐy3引張歪障壁層64
（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層65（０≦x2
≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程度）、Ｉｎ
x1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層66（0.4≧x1
＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ程度）、Ｉ
ｎx2Ｇａ1-x2Ａｓ1-y 2Ｐy2歪緩和層67、Ｉｎx3Ｇａ1-x3
Ａｓ1-y3Ｐy3引張歪障壁層68、ｐあるいはｉ−Ａｌz3Ｇ
ａ1-z3Ａｓ上部第一光導波層69、ｐ−ＧａＡｓ第一エッ
チング阻止層70、ｐ−Ｉｎx5Ｇａ1-x5Ｐ第二エッチング
阻止層71（０≦x5≦１,厚み：5〜20ｎｍ程度）、ｎ−Ａ
ｌz2Ｇａ1-z2Ａｓ電流狭窄層72（ｚ1＜z2≦0.8 ,厚み；
１μｍ）、ｎ−ＧａＡｓキャップ層73（10ｎｍ程度）を
積層する。この上にＳｉＯ2 膜を形成し、＜０１１＞方
向に通常のリソグラフィーにより２〜４μm程度の幅の
ストライプ領域のＳｉＯ2 膜を除去する。
よりｎ−ＧａＡｓ基板61上に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ
下部クラッド層62（０＜z1≦0.7 ）、ｎあるいはｉ−Ａ
ｌz3Ｇａ1-z3Ａｓ下部光導波層63（0≦z3≦0.3 かつz3
＜z1）、Ｉｎx3Ｇａ1-x3Ａｓ1 -y3Ｐy3引張歪障壁層64
（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層65（０≦x2
≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程度）、Ｉｎ
x1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層66（0.4≧x1
＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ程度）、Ｉ
ｎx2Ｇａ1-x2Ａｓ1-y 2Ｐy2歪緩和層67、Ｉｎx3Ｇａ1-x3
Ａｓ1-y3Ｐy3引張歪障壁層68、ｐあるいはｉ−Ａｌz3Ｇ
ａ1-z3Ａｓ上部第一光導波層69、ｐ−ＧａＡｓ第一エッ
チング阻止層70、ｐ−Ｉｎx5Ｇａ1-x5Ｐ第二エッチング
阻止層71（０≦x5≦１,厚み：5〜20ｎｍ程度）、ｎ−Ａ
ｌz2Ｇａ1-z2Ａｓ電流狭窄層72（ｚ1＜z2≦0.8 ,厚み；
１μｍ）、ｎ−ＧａＡｓキャップ層73（10ｎｍ程度）を
積層する。この上にＳｉＯ2 膜を形成し、＜０１１＞方
向に通常のリソグラフィーにより２〜４μm程度の幅の
ストライプ領域のＳｉＯ2 膜を除去する。
【００４２】次に、ＳｉＯ2 膜をマスクとして、硫酸系
エッチャントでＧａＡｓキャップ層73、Ａｌz2Ｇａ1-z2
Ａｓ電流狭窄層72をエッチングし、引き続き塩酸系エッ
チャントでＩｎx5Ｇａ1-x5Ｐ第二エッチング阻止層71を
エッチングすることによりｐ−ＧａＡｓ第一エッチング
阻止層70を露出させる。
エッチャントでＧａＡｓキャップ層73、Ａｌz2Ｇａ1-z2
Ａｓ電流狭窄層72をエッチングし、引き続き塩酸系エッ
チャントでＩｎx5Ｇａ1-x5Ｐ第二エッチング阻止層71を
エッチングすることによりｐ−ＧａＡｓ第一エッチング
阻止層70を露出させる。
【００４３】その後、ＳｉＯ2 膜をフッ酸系のエッチャ
ントで除去し、ｐ-Ａｌz3Ｇａ1-z3Ａｓ上部第二光導波
層75、ｐ−Ａｌz1Ｇａ1-z1Ａｓクラッド層76、ｐ-Ｇａ
Ａｓコンタクト層77を形成する。ｐ側電極78を形成し、
基板の研磨を行いｎ側電極79を形成する。その後、試料
をへき開して形成した共振器面に高反射率コート、低反
射率コートを行い、その後、チップ化して半導体レーザ
素子を完成する。ｐあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ上
部第一光導波層69は基本横モード発振が高出力まで維持
できる厚みとする。なお、ここで等価屈折率段差は1.5
×１０-3〜７×１０-3である。
ントで除去し、ｐ-Ａｌz3Ｇａ1-z3Ａｓ上部第二光導波
層75、ｐ−Ａｌz1Ｇａ1-z1Ａｓクラッド層76、ｐ-Ｇａ
Ａｓコンタクト層77を形成する。ｐ側電極78を形成し、
基板の研磨を行いｎ側電極79を形成する。その後、試料
をへき開して形成した共振器面に高反射率コート、低反
射率コートを行い、その後、チップ化して半導体レーザ
素子を完成する。ｐあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ上
部第一光導波層69は基本横モード発振が高出力まで維持
できる厚みとする。なお、ここで等価屈折率段差は1.5
×１０-3〜７×１０-3である。
【００４４】本発明の第五の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図７に示す。
ザ素子の光出射方向に対しての断面図を図７に示す。
【００４５】図７に示すように、有機金属気相成長法に
よりｎ−ＧａＡｓ基板81上に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ
下部クラッド層82（０＜z1≦0.7 ）、ｎあるいはｉ−Ｉ
ｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4光導波層83（x4＝(0.49±0.0
1)y4、０≦x4≦0.3 ）、Ｉｎ x3Ｇａ1-x3Ａｓ1-y3Ｐy3引
張歪障壁層84（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5
〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層
85（０≦x2≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程
度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層86
（0.4 ≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ
程度）、Ｉｎx 2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層87、Ｉｎ
x3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層88、ｐあるいはｉ
−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4光導波層89、ｐ−Ｉｎx5
Ｇａ1-x 5Ｐエッチング阻止層90（０≦x5≦1,厚み：5〜2
0ｎｍ程度）、ｐ−Ａｌz1Ｇａ1- z1Ａｓクラッド層91、
ｐ−ＧａＡｓコンタクト層92を積層する。この上に、引
き続き ＳｉＯ2 絶縁膜を形成する。この後、通常のリ
ソグラフィーにより、幅２〜４μｍ程度のストライプ状
の領域を残し、これに連続する周辺部の幅10μｍ程度の
ストライプ領域の絶縁膜を除去し、この絶縁膜をマスク
としてウエットエッチングによりｐ−Ｉｎx5Ｇａ1-x5Ｐ
エッチング阻止層90の上部まで除去してリッジストライ
プを形成する。エッチング液として硫酸と過酸化水素水
系を用いると、エッチングが自動的にｐ−Ｉｎx5Ｇａ
1-x5Ｐエッチング阻止層90で停止する。絶縁膜を除去し
た後、新に絶縁膜94を形成し、通常のリソグラフィーに
より、リッジストライプ上の絶縁膜94を除去して電流注
入窓を形成する。次に、ｐ側電極95を形成し、その後基
板の研磨を行いｎ側電極96を形成する。さらに、試料を
へき開して形成した共振器面に低反射率コート、高反射
率コートを行い、その後、チップ化して半導体レーザ素
子を完成する。ｐあるいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ 1-y4
Ｐy4光導波層89は基本横モード発振が高出力まで維持で
きる厚みとする。なお、ここで等価屈折率段差は1.5 ×
１０-3〜７×１０-3である。
よりｎ−ＧａＡｓ基板81上に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ
下部クラッド層82（０＜z1≦0.7 ）、ｎあるいはｉ−Ｉ
ｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4光導波層83（x4＝(0.49±0.0
1)y4、０≦x4≦0.3 ）、Ｉｎ x3Ｇａ1-x3Ａｓ1-y3Ｐy3引
張歪障壁層84（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5
〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層
85（０≦x2≦0.4 ，０≦y2≦0.5 ，厚み：１〜５ｎｍ程
度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層86
（0.4 ≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ
程度）、Ｉｎx 2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層87、Ｉｎ
x3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層88、ｐあるいはｉ
−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4光導波層89、ｐ−Ｉｎx5
Ｇａ1-x 5Ｐエッチング阻止層90（０≦x5≦1,厚み：5〜2
0ｎｍ程度）、ｐ−Ａｌz1Ｇａ1- z1Ａｓクラッド層91、
ｐ−ＧａＡｓコンタクト層92を積層する。この上に、引
き続き ＳｉＯ2 絶縁膜を形成する。この後、通常のリ
ソグラフィーにより、幅２〜４μｍ程度のストライプ状
の領域を残し、これに連続する周辺部の幅10μｍ程度の
ストライプ領域の絶縁膜を除去し、この絶縁膜をマスク
としてウエットエッチングによりｐ−Ｉｎx5Ｇａ1-x5Ｐ
エッチング阻止層90の上部まで除去してリッジストライ
プを形成する。エッチング液として硫酸と過酸化水素水
系を用いると、エッチングが自動的にｐ−Ｉｎx5Ｇａ
1-x5Ｐエッチング阻止層90で停止する。絶縁膜を除去し
た後、新に絶縁膜94を形成し、通常のリソグラフィーに
より、リッジストライプ上の絶縁膜94を除去して電流注
入窓を形成する。次に、ｐ側電極95を形成し、その後基
板の研磨を行いｎ側電極96を形成する。さらに、試料を
へき開して形成した共振器面に低反射率コート、高反射
率コートを行い、その後、チップ化して半導体レーザ素
子を完成する。ｐあるいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ 1-y4
Ｐy4光導波層89は基本横モード発振が高出力まで維持で
きる厚みとする。なお、ここで等価屈折率段差は1.5 ×
１０-3〜７×１０-3である。
【００４６】本発明の第六の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図８に示す。
ザ素子の光出射方向に対しての断面図を図８に示す。
【００４７】図８に示すように、有機金属気相成長法に
より有機金属気相成長法によりｎ−ＧａＡｓ基板101 上
に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ下部クラッド層102 （０≦
z1≦0.7 ）、ｎあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ光導波
層103（０≦z3≦0.3，z3＜z1）、Ｉｎx3Ｇａ1-x3Ａｓ
1-y3Ｐy3引張歪障壁層104 （０≦x3＜0.49y3，0＜y3≦
0.5 , 厚み：5〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ
1-y2Ｐy2歪緩和層105 （０≦x2≦0.4 ，０≦y2≦0.5 ，
厚み：１〜５ｎｍ程度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐ y1
圧縮歪量子井戸層106 （0.4 ≧x1＞0.49y1，０≦y1≦0.
1 , 厚み：3〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2
Ｐy2歪緩和層107 、Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐ y3引張歪
障壁層108 、ｐあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ光導波
層109、ｐ−Ａｌz1Ｇａ1-z1Ａｓ上部第一クラッド層11
0、ｐ−Ｉｎx5Ｇａ1-x5Ｐエッチング阻止層（０≦x5≦
１,厚み：5〜20ｎｍ程度）111、ｐ−Ａｌz1Ｇａ1-z1Ａ
ｓ上部第二クラッド層112、ｐ−ＧａＡｓコンタクト層1
13を積層する。この上に、引き続き絶縁膜を形成する。
この後、通常のリソグラフィーにより、幅２〜４μｍ程
度のストライプ状の領域を残し、これに連続する周辺部
の幅10μｍ程度のストライプ領域の絶縁膜を除去し、こ
の絶縁膜をマスクとしてウエットエッチングによりｐ−
Ｉｎx5Ｇａ1-x5Ｐエッチング阻止層111の上部まで除去
してリッジストライプを形成する。エッチング液として
硫酸と過酸化水素水系を用いると、エッチングが自動的
にｐ−Ｉｎx5Ｇａ1-x5Ｐエッチング阻止層111で停止す
る。絶縁膜を除去した後、新に絶縁膜115を形成し、通
常のリソグラフィーにより、リッジストライプ上の絶縁
膜115を除去して電流注入窓を形成する。次に、ｐ側電
極116を形成し、その後基板の研磨を行いｎ側電極117を
形成する。さらに、試料をへき開して形成した共振器面
に低反射率コート、高反射率コートを行い、その後、チ
ップ化して半導体レーザ素子を完成する。ｐあるいはｉ
−Ａｌz3Ｇａ1-z3Ａｓ光導波層109、ｐ−Ａｌz1Ｇａ
1-z1Ａｓ上部第一クラッド層110の合計の厚みは基本横
モード発振が高出力まで維持できる厚みとする。
より有機金属気相成長法によりｎ−ＧａＡｓ基板101 上
に、ｎ−Ａｌz1Ｇａ1-z1Ａｓ下部クラッド層102 （０≦
z1≦0.7 ）、ｎあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ光導波
層103（０≦z3≦0.3，z3＜z1）、Ｉｎx3Ｇａ1-x3Ａｓ
1-y3Ｐy3引張歪障壁層104 （０≦x3＜0.49y3，0＜y3≦
0.5 , 厚み：5〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ
1-y2Ｐy2歪緩和層105 （０≦x2≦0.4 ，０≦y2≦0.5 ，
厚み：１〜５ｎｍ程度）、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐ y1
圧縮歪量子井戸層106 （0.4 ≧x1＞0.49y1，０≦y1≦0.
1 , 厚み：3〜20ｎｍ程度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2
Ｐy2歪緩和層107 、Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐ y3引張歪
障壁層108 、ｐあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ光導波
層109、ｐ−Ａｌz1Ｇａ1-z1Ａｓ上部第一クラッド層11
0、ｐ−Ｉｎx5Ｇａ1-x5Ｐエッチング阻止層（０≦x5≦
１,厚み：5〜20ｎｍ程度）111、ｐ−Ａｌz1Ｇａ1-z1Ａ
ｓ上部第二クラッド層112、ｐ−ＧａＡｓコンタクト層1
13を積層する。この上に、引き続き絶縁膜を形成する。
この後、通常のリソグラフィーにより、幅２〜４μｍ程
度のストライプ状の領域を残し、これに連続する周辺部
の幅10μｍ程度のストライプ領域の絶縁膜を除去し、こ
の絶縁膜をマスクとしてウエットエッチングによりｐ−
Ｉｎx5Ｇａ1-x5Ｐエッチング阻止層111の上部まで除去
してリッジストライプを形成する。エッチング液として
硫酸と過酸化水素水系を用いると、エッチングが自動的
にｐ−Ｉｎx5Ｇａ1-x5Ｐエッチング阻止層111で停止す
る。絶縁膜を除去した後、新に絶縁膜115を形成し、通
常のリソグラフィーにより、リッジストライプ上の絶縁
膜115を除去して電流注入窓を形成する。次に、ｐ側電
極116を形成し、その後基板の研磨を行いｎ側電極117を
形成する。さらに、試料をへき開して形成した共振器面
に低反射率コート、高反射率コートを行い、その後、チ
ップ化して半導体レーザ素子を完成する。ｐあるいはｉ
−Ａｌz3Ｇａ1-z3Ａｓ光導波層109、ｐ−Ａｌz1Ｇａ
1-z1Ａｓ上部第一クラッド層110の合計の厚みは基本横
モード発振が高出力まで維持できる厚みとする。
【００４８】本発明の第七の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図９に示す。
ザ素子の光出射方向に対しての断面図を図９に示す。
【００４９】図９に示すように、有機金属気相成長法に
よりｎ−ＧａＡｓ基板121上に、ｎ−Ａｌz1Ｇａ1-z1Ａ
ｓ下部クラッド層122 （０＜z1≦0.7 ）、ｎあるいはｉ
−Ａｌz3Ｇａ1-z3Ａｓ光導波層123 （０≦z3≦0.3，z3
＜z1）、Ｉｎx3Ｇａ1-x3Ａｓ1 -y3Ｐy3引張歪障壁層124
（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層125 （０≦
x2≦0.4 ，０≦y2≦0.5，厚み：１〜５ｎｍ程度）、Ｉ
ｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層126（0.4
≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層127 、Ｉｎ
x3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層128、ｐあるいは
ｉ−Ａｌz3Ｇａ1-z3Ａｓ上部第一光導波層129、ｐ−Ｉ
ｎx5Ｇａ1-x5Ｐエッチング阻止層（０≦x5≦１,厚み：5
〜20ｎｍ程度）130、ｐ-Ａｌz3Ｇａ1-z3Ａｓ上部第二光
導波層131、ｐ−Ａｌz1Ｇａ1-z1Ａｓクラッド層132、ｐ
−ＧａＡｓコンタクト層133を積層する。この上に、引
き続き絶縁膜を形成する。この後、通常のリソグラフィ
ーにより、幅２〜４μｍ程度のストライプ状の領域を残
し、これに連続する周辺部の幅10μｍ程度のストライプ
領域の絶縁膜を除去し、この絶縁膜をマスクとしてウエ
ットエッチングによりｐ−Ｉｎx5Ｇａ1-x5Ｐエッチング
阻止層130の上部まで除去してリッジストライプを形成
する。エッチング液として硫酸と過酸化水素水系を用い
ると、エッチングが自動的にｐ−Ｉｎx5Ｇａ 1-x5Ｐエッ
チング阻止層130で停止する。絶縁膜を除去した後、新
に絶縁膜135を形成し、通常のリソグラフィーにより、
リッジストライプ上の絶縁膜135を除去して電流注入窓
を形成する。次に、ｐ側電極136を形成し、その後基板
の研磨を行いｎ側電極137を形成する。さらに、試料を
へき開して形成した共振器面に低反射率コート、高反射
率コートを行い、その後、チップ化して半導体レーザ素
子を完成する。ｐあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ上部
第一光導波層129の厚みは基本横モード発振が高出力ま
で維持できる厚みとする。なお、ここで等価屈折率段差
は1.5 ×１０-3〜７×１０-3である。
よりｎ−ＧａＡｓ基板121上に、ｎ−Ａｌz1Ｇａ1-z1Ａ
ｓ下部クラッド層122 （０＜z1≦0.7 ）、ｎあるいはｉ
−Ａｌz3Ｇａ1-z3Ａｓ光導波層123 （０≦z3≦0.3，z3
＜z1）、Ｉｎx3Ｇａ1-x3Ａｓ1 -y3Ｐy3引張歪障壁層124
（０≦x3＜0.49y3，0＜y3≦0.5 , 厚み：5〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層125 （０≦
x2≦0.4 ，０≦y2≦0.5，厚み：１〜５ｎｍ程度）、Ｉ
ｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層126（0.4
≧x1＞0.49y1，０≦y1≦0.1 , 厚み：3〜20ｎｍ程
度）、Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層127 、Ｉｎ
x3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層128、ｐあるいは
ｉ−Ａｌz3Ｇａ1-z3Ａｓ上部第一光導波層129、ｐ−Ｉ
ｎx5Ｇａ1-x5Ｐエッチング阻止層（０≦x5≦１,厚み：5
〜20ｎｍ程度）130、ｐ-Ａｌz3Ｇａ1-z3Ａｓ上部第二光
導波層131、ｐ−Ａｌz1Ｇａ1-z1Ａｓクラッド層132、ｐ
−ＧａＡｓコンタクト層133を積層する。この上に、引
き続き絶縁膜を形成する。この後、通常のリソグラフィ
ーにより、幅２〜４μｍ程度のストライプ状の領域を残
し、これに連続する周辺部の幅10μｍ程度のストライプ
領域の絶縁膜を除去し、この絶縁膜をマスクとしてウエ
ットエッチングによりｐ−Ｉｎx5Ｇａ1-x5Ｐエッチング
阻止層130の上部まで除去してリッジストライプを形成
する。エッチング液として硫酸と過酸化水素水系を用い
ると、エッチングが自動的にｐ−Ｉｎx5Ｇａ 1-x5Ｐエッ
チング阻止層130で停止する。絶縁膜を除去した後、新
に絶縁膜135を形成し、通常のリソグラフィーにより、
リッジストライプ上の絶縁膜135を除去して電流注入窓
を形成する。次に、ｐ側電極136を形成し、その後基板
の研磨を行いｎ側電極137を形成する。さらに、試料を
へき開して形成した共振器面に低反射率コート、高反射
率コートを行い、その後、チップ化して半導体レーザ素
子を完成する。ｐあるいはｉ−Ａｌz3Ｇａ1-z3Ａｓ上部
第一光導波層129の厚みは基本横モード発振が高出力ま
で維持できる厚みとする。なお、ここで等価屈折率段差
は1.5 ×１０-3〜７×１０-3である。
【００５０】上記の各実施形態においては、クラッド層
の組成をＩｎx7(Ａｌz7Ｇａ1-z7)1- x7Ｐ(x7=0.49±0.0
1, ０≦z7≦１）としてもよい。
の組成をＩｎx7(Ａｌz7Ｇａ1-z7)1- x7Ｐ(x7=0.49±0.0
1, ０≦z7≦１）としてもよい。
【００５１】また、上述の各実施形態においては、屈折
率導波機構付き半導体レーザのみを記載しているが、回
折格子付きの半導体レーザや光集積回路の作製にも用い
ることが可能である。
率導波機構付き半導体レーザのみを記載しているが、回
折格子付きの半導体レーザや光集積回路の作製にも用い
ることが可能である。
【００５２】また、上記各実施形態では、ＧａＡｓ基板
はｎ型の導電性のもので記述しているが、ｐ型の導電性
の基板を用いてもよく、この場合上記すべての導電性を
反対にすれば良い。
はｎ型の導電性のもので記述しているが、ｐ型の導電性
の基板を用いてもよく、この場合上記すべての導電性を
反対にすれば良い。
【００５３】さらに、第二〜第七の実施形態について
は、基本横モード発振する半導体レーザの作製方法につ
いてのべたが、４μｍ以上のストライプ幅を有し、等価
屈折率が1.5 ×１０-3以上である多モード発振する屈折
率導波型幅広半導体レーザの作製にも用いることができ
る。このような多モード発振する屈折率導波型半導体レ
ーザは、低雑音特性を有しており、固体レーザ励起など
に必要とされる素子を得ることができる。
は、基本横モード発振する半導体レーザの作製方法につ
いてのべたが、４μｍ以上のストライプ幅を有し、等価
屈折率が1.5 ×１０-3以上である多モード発振する屈折
率導波型幅広半導体レーザの作製にも用いることができ
る。このような多モード発振する屈折率導波型半導体レ
ーザは、低雑音特性を有しており、固体レーザ励起など
に必要とされる素子を得ることができる。
【００５４】また、発振する波長帯に関しては、圧縮歪
のＩｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1 量子井戸層より、900＜
λ＜１2００（ｎｍ）の範囲までの制御が可能である。
のＩｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1 量子井戸層より、900＜
λ＜１2００（ｎｍ）の範囲までの制御が可能である。
【００５５】成長法として、固体あるいはガスを原料と
する分子線エピタキシャル成長法であってもよい。
する分子線エピタキシャル成長法であってもよい。
【図１】第一の実施形態に係る半導体レーザ素子の断面
図
図
【図２】活性領域の一部を拡大して示した断面図
【図３】活性領域平均歪が圧縮歪である場合の最大光出
力の歪緩和層厚み依存性を示すグラフ
力の歪緩和層厚み依存性を示すグラフ
【図４】第二の実施形態に係る半導体レーザ素子の作製
過程を示す断面図
過程を示す断面図
【図５】第三の実施形態に係る半導体レーザ素子の断面
図
図
【図６】第四の実施形態に係る半導体レーザ素子の断面
図
図
【図７】第五の実施形態に係る半導体レーザ素子の断面
図
図
【図８】第六の実施形態に係る半導体レーザ素子の断面
図
図
【図９】第七の実施形態に係る半導体レーザ素子の断面
図
図
１ ｎ−ＧａＡｓ基板 ２ ｎ−Ｉｎx8Ｇａ1-x8Ｐ下部クラッド層 ３ ｎあるいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4下部
光導波層 ４ Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層 ５ Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層 ６ Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層 ７ Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層 ８ Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層 ９ ｐあるいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部
光導波層 10 ｐ−Ｉｎx8Ｇａ1-x8Ｐ上部クラッド層 11 ｐ-ＧａＡｓコンタクト層 12 ＳｉＯ2 膜 13 ｐ側電極 14 ｎ側電極 15 活性領域
光導波層 ４ Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層 ５ Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層 ６ Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1圧縮歪量子井戸層 ７ Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2歪緩和層 ８ Ｉｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3引張歪障壁層 ９ ｐあるいはｉ−Ｉｎx4Ｇａ1-x4Ａｓ1-y4Ｐy4上部
光導波層 10 ｐ−Ｉｎx8Ｇａ1-x8Ｐ上部クラッド層 11 ｐ-ＧａＡｓコンタクト層 12 ＳｉＯ2 膜 13 ｐ側電極 14 ｎ側電極 15 活性領域
Claims (8)
- 【請求項１】 圧縮歪を有する量子井戸層と引張歪を有
する障壁層とが交互に積層されて、該障壁層が最外層に
配されて構成された活性領域を備えた半導体レーザ装置
において、 前記量子井戸層と前記障壁層との間に、両層の歪量の中
間の歪量を有する歪緩和層を備え、 前記量子井戸層の層厚，歪量をそれぞれｄa，Δaとし、
前記障壁層の層厚，歪量をそれぞれｄb，Δbとし、前記
歪緩和層の層厚，歪量をそれぞれｄr，Δrとし、前記量
子井戸層の数をＮとしたとき、 ０≦Ｎ・Δa・ｄa＋(Ｎ＋１)・Δb・ｄb＋２Ｎ・Δr・ｄr≦0.
08ｎｍ なる関係を満たしていることを特徴とする半導体レーザ
装置。 - 【請求項２】 前記量子井戸層が、Ｉｎx1Ｇａ1-x1Ａｓ
1-y1Ｐy1 （ただし、0.4 ≧x1＞0.49y1，０≦y1≦0.1）
からなり、 前記歪緩和層が、層厚１〜５ｎｍ程度のＩｎx2Ｇａ1-x2
Ａｓ1-y2Ｐy2（ただし、０≦x2≦0.4 ，０≦y2≦0.5 ）
からなり、 前記障壁層が、層厚５〜20ｎｍ程度のＩｎx3Ｇａ1-x3Ａ
ｓ1-y3Ｐy3（０≦x3＜0.49y3，0＜y3≦0.5 ）からなる
ことを特徴とする請求項１記載の半導体レーザ装置。 - 【請求項３】 前記活性領域を挟んで下部層および上部
層にそれぞれ下部光導波層および上部光導波層が設けら
れており、該下部および上部光導波層の組成が、Ｉｎx4
Ｇａ1-x4Ａｓ1-y4Ｐy4（ただし、x4＝(0.49±0.01)y4，
０≦x4≦0.3）または、Ａｌz3Ｇａ1-z3Ａｓ（ただし、
０≦z3≦0.3 ）のいずれか一方であることを特徴とする
請求項１または２いずれか記載の半導体レーザ装置。 - 【請求項４】 前記下部光導波層の下部層および前記上
部光導波層の上部層にそれぞれ下部クラッド層および上
部クラッド層が設けられており、該下部および上部クラ
ッド層の組成が、Ｉｎx7（Ａｌz7Ｇａ1-z7)1-x7Ｐ（た
だし、x7＝0.49±0.01, ０≦z7≦１）、Ａｌz1Ｇａ1-z1
Ａｓ（ただし、0.2 ≦z1≦0.7 ）、Ｉｎx8Ｇａ1-x8Ｐ
（ただし、x8＝0.49±0.01）からなる組成群のうちのい
ずれかであることを特徴とする請求項３記載の半導体レ
ーザ装置。 - 【請求項５】 前記活性領域よりも上層部に電流阻止層
が設けられ、該電流阻止層の一部がストライプ状に除去
されて電流注入窓が形成されていることを特徴とする請
求項１から４いずれか記載の半導体レーザ装置。 - 【請求項６】 前記活性領域よりも上層部に電流の通路
となるリッジ部が設けられていることを特徴とする請求
項１から４いずれか記載の半導体レーザ装置。 - 【請求項７】 前記電流注入窓の幅もしくは前記リッジ
部の電流の通路幅が２μｍ以上４μｍ未満であり、等価
屈折率段差が1.5 ×10-3以上7×10-3以下であることを
特徴とする請求項５または６いずれか記載の半導体レー
ザ装置。 - 【請求項８】 前記電流注入窓の幅もしくは前記リッジ
部の電流の通路幅がが４μｍ以上であり、等価屈折率段
差が1.5 ×10-3以上であることを特徴とする請求項５ま
たは６いずれか記載の半導体レーザ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001031161A JP2001320135A (ja) | 2000-02-28 | 2001-02-07 | 半導体レーザ装置 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000050766 | 2000-02-28 | ||
| JP2000-50766 | 2000-02-28 | ||
| JP2001031161A JP2001320135A (ja) | 2000-02-28 | 2001-02-07 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001320135A true JP2001320135A (ja) | 2001-11-16 |
Family
ID=26586182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001031161A Pending JP2001320135A (ja) | 2000-02-28 | 2001-02-07 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001320135A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004289112A (ja) * | 2003-03-06 | 2004-10-14 | Ricoh Co Ltd | 半導体発光素子およびその製造方法および光送信モジュールおよび光送受信モジュールおよび光通信システム |
| JP2005166921A (ja) * | 2003-12-02 | 2005-06-23 | Hitachi Ltd | ＧａＩｎＮＡｓ系半導体レーザ |
| JP2006120884A (ja) * | 2004-10-22 | 2006-05-11 | Ricoh Co Ltd | 半導体発光素子および面発光レーザおよび面発光レーザアレイおよび画像形成装置および光ピックアップシステムおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
| US7714338B2 (en) | 2002-11-21 | 2010-05-11 | Ricoh Company, Ltd. | Semiconductor light emitter |
| US8279904B2 (en) * | 2006-06-23 | 2012-10-02 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
-
2001
- 2001-02-07 JP JP2001031161A patent/JP2001320135A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7714338B2 (en) | 2002-11-21 | 2010-05-11 | Ricoh Company, Ltd. | Semiconductor light emitter |
| US7872270B2 (en) | 2002-11-21 | 2011-01-18 | Ricoh Company, Ltd. | Semiconductor light emitter |
| JP2004289112A (ja) * | 2003-03-06 | 2004-10-14 | Ricoh Co Ltd | 半導体発光素子およびその製造方法および光送信モジュールおよび光送受信モジュールおよび光通信システム |
| JP2005166921A (ja) * | 2003-12-02 | 2005-06-23 | Hitachi Ltd | ＧａＩｎＮＡｓ系半導体レーザ |
| JP4668529B2 (ja) * | 2003-12-02 | 2011-04-13 | 株式会社日立製作所 | ＧａＩｎＮＡｓ系半導体レーザ |
| JP2006120884A (ja) * | 2004-10-22 | 2006-05-11 | Ricoh Co Ltd | 半導体発光素子および面発光レーザおよび面発光レーザアレイおよび画像形成装置および光ピックアップシステムおよび光送信モジュールおよび光送受信モジュールおよび光通信システム |
| US8279904B2 (en) * | 2006-06-23 | 2012-10-02 | Samsung Electronics Co., Ltd. | Semiconductor light-emitting device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11220224A (ja) | 半導体レーザ装置 | |
| US6580738B2 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
| EP0936709B1 (en) | Semiconductor laser | |
| JP2001053384A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP3859839B2 (ja) | 屈折率導波型半導体レーザ装置 | |
| JP2002374042A (ja) | 半導体レーザ素子 | |
| US6973109B2 (en) | Semiconductor laser device having strain buffer layer between compressive-strain quantum well layer and tensile-strain barrier layer | |
| JP2001320135A (ja) | 半導体レーザ装置 | |
| JP2002124739A (ja) | 半導体レーザ素子 | |
| US6856636B2 (en) | Semiconductor laser device | |
| EP1211766A2 (en) | InGaAsP semiconductor laser device | |
| US20010017871A1 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
| JP4033930B2 (ja) | 半導体レーザ | |
| JP2001223436A (ja) | 半導体レーザ装置 | |
| JP2002204032A (ja) | 半導体レーザ素子 | |
| EP1251609B1 (en) | High-power semiconductor window laser device | |
| JP2001308466A (ja) | 半導体レーザ装置 | |
| JP2003023218A (ja) | 半導体レーザ素子 | |
| JP2001053383A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2003347679A (ja) | 半導体レーザ素子 | |
| JP2003152282A (ja) | 半導体レーザ素子 | |
| JP3654315B2 (ja) | 半導体レーザ | |
| KR100817487B1 (ko) | 반도체 레이저 장치 | |
| JPH1197794A (ja) | 半導体レーザ装置 | |
| EP1263100A2 (en) | Semiconductor laser device and method of manufacture thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060113 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061202 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090709 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20090714 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20091117 Free format text: JAPANESE INTERMEDIATE CODE: A02 |