KR100817487B1 - 반도체 레이저 장치 - Google Patents

반도체 레이저 장치 Download PDF

Info

Publication number
KR100817487B1
KR100817487B1 KR1020010031492A KR20010031492A KR100817487B1 KR 100817487 B1 KR100817487 B1 KR 100817487B1 KR 1020010031492 A KR1020010031492 A KR 1020010031492A KR 20010031492 A KR20010031492 A KR 20010031492A KR 100817487 B1 KR100817487 B1 KR 100817487B1
Authority
KR
South Korea
Prior art keywords
layer
conductive
semiconductor laser
laser device
optical waveguide
Prior art date
Application number
KR1020010031492A
Other languages
English (en)
Other versions
KR20020084404A (ko
Inventor
후쿠나가도시아키
Original Assignee
후지필름 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지필름 가부시키가이샤 filed Critical 후지필름 가부시키가이샤
Publication of KR20020084404A publication Critical patent/KR20020084404A/ko
Application granted granted Critical
Publication of KR100817487B1 publication Critical patent/KR100817487B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region

Abstract

반도체 레이저 장치에 있어서, 고출력 구동시의 끝면에서의 발열을 방지하여, 신뢰성을 향상시키는 것을 목적으로 한다.
n-GaAs 기판(11)상에, n-Alz1Ga1-z1As 하부 클래드층(12), n 또는 i-In0.49Ga0.51P 하부 광도파층(13), Inx3Ga1-x3As1-y3Py3 양자우물활성층(14), p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(15), GaAs 캡층(16). SiO2막(17)을 적층한다. 벽개면부터 내측으로 20㎛정도의 폭의 SiO2막(17)을 제거한다. 이 SiO2막(17)을 마스크로 하여, 끝면근방의 GaAs 캡층 및 p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(15)을 제거한다. 다음으로, SiO2막(17)을 제거하고, 끝면근방의 Inx3Ga1-x3As1-y3Py3 양자우물활성층(14)과 남아있는 GaAs 캡층(16)을 제거한다. 그 위에, p 또는 i-In0.49Ga0.51P 상부 제2 광도파층 (18), p-Alz1Ga1-z1As 상부 클래드층(19), p-GaAs 접촉층(20)을 성장시킨다.

Description

반도체 레이저 장치{SEMICONDUCTOR LASER DEVICE}
도1은 본 발명의 제1 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도2는 본 발명의 제2 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도3은 본 발명의 제3 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도4는 본 발명의 제4 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도5는 본 발명의 제5 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도6은 본 발명의 제6 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도7은 본 발명의 제7 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도8은 본 발명의 제8 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도9는 본 발명의 제9 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
도10은 본 발명의 제10 실시예에 의한 반도체 레이저 소자를 나타내는 단면도이다.
* 부호의 설명 *
11, 31, 51 --- GaAs 기판
12, 32 --- n-Ga1-z1Alz1As 하부 클래드층
13,33,53 --- n 또는 i-In0.49Ga0.51P 하부 광도파층
14,34,54 --- Inx3Ga1-X3As1-y3Py3 압축변형양자우물활성층
15,35,55 --- p 또는 i-In0.49Ga0.51P 상부 제1 광도파층
16,36,56 --- GaAs 캡층
18,38 --- p 또는 i-In0.49Ga0.51P 상부 제2 광도파층
19,39 --- n-Ga1-z1Alz1As 상부 클래드층
20,40,64 --- p-GaAs 접촉층
22,44,65 --- p측 전극
23,45,66 --- n측 전극
24,46,67 --- 고반사율 코트
24,47,68 --- 저반사율 코트
52 --- n-In0.49(Ga1-z2Alz2)0.51P 하부 클래드층
58 --- p-In0.49Ga0.51P 상부 제2 광도파층
59 --- p-Inx4Ga1-x4As1-y4Py4 에칭저지층
60 --- n-In0.49(Ga1-z3Alz3)0.51P 전류협착층
63 --- p-In0.49(Ga1-z1Alz1)0.51P 상부 클래드층
101 --- n-GaAs 기판
102 --- n-Ga1-z5Alz5As 클래드층
103 --- n 또는 i-In0.49Ga0.51P 하부 광도파층
104 --- i-Inx5Ga1-x5As1-y5Py5 하부 장벽층
105 --- Inx7Ga1-x7As1-y7Py7 압축변형양자우물활성층
106 --- i-Inx5Ga1-x5As1-y5Py5 상부 장벽층
107 --- In0.49Ga0.51P 캡층
108 --- p 또는 i-In0.49Ga0.51P 상부 광도파층
109 --- p-Ga1-z5Alz5As 제1 클래드층
110 --- p-In0.49Ga0.51P 제1 에칭저지층
111 --- GaAs 제2 에칭저지층
112 --- n-In0.5(Ga1-z6Alz6)0.5P 전류협착층
113 --- n-In0.49Ga0.51P 캡층
115 --- p-Ga1-z5Alz5As 제2 클래드층
116 --- p-GaAs 접촉층
117 --- p측 전극
118 --- n측 전극
119 --- 절연막
120 --- 제2 도전형 클래드층부
본 발명은, 반도체 레이저 장치, 특히 발진파장이 0.7㎛에서 1.2㎛인 반도체 레이저 장치에 관한 것이다.
종래부터, 발진파장이 0.7㎛에서 1.2㎛인 반도체 레이저 장치에 있어서, 기본 횡모드를 얻기 위해, 결정층의 내부에 전류협착층과 굴적률도파기구를 형성하는 것이 광범위하게 이루어져 있다.
예컨대, 1998년 발행의 Applied Physics Letters, Vol. 72, No.1. pp.4-6에 있어서, J. KWade씨들에 의한 6.1W continuous wave front-facet power from Al-free active-region(λ= 805nm) diode laser가 보고되어 있다. 여기에서는 활성영역에 Al을 포함하지 않고, InGaAsP를 활성층으로 하고, InGaP를 광도파층으로 하고, 클래드층을 InAlGaP로 한 구조를 채용한 805nm띠의 반도체 레이저가 보고되어 있다. 본 문헌에서는, 고출력 특성을 개선하기 위해, 활성층의 광밀도를 저감하는 구조로서 광도파층의 두께를 두껍게 한 LOC(Large Optical Cavity)구조가 고안되어 있고, 최고 광출력의 증대가 보고되어 있다. 단, 최고 광출력은 끝면에서의 광흡수에 의해 흐르는 전류에 의해서 생기는 발열에 의해서, 끝면온도가 상승하고, 또 끝면에서의 밴드갭이 작아지고, 또한 광흡수가 많아 진다는 순환에 의해 끝면이 파괴된다는 COMD(Catastrophic optical mirror damage)현상이 생긴다. 이 COMD에 달하는 광출력은 시간의 경과에 따라 열화하고, 또한, 이 COMD에 의해 반도체 레이저의 구동이 돌연정지할 가능성이 높아져서, 고출력 구동시에 높은 신뢰성을 얻지 못한다는 결점이 있다.
한편, 발진파장이 0.8㎛띠에서 활성층이 Al프리로 이루어진 반도체 레이저로서, 1995년 발행의 Jap. J. Appl. Phys. Vol.34. pp.L1175-1177에 있어서, 본 출원인들에 의한 Highly Reliable Operation of High-Power InGaAsP/InGaP/AlGaAs 0.8㎛ Separate Confinement Heterostructure Lasers가 보고되어 있다. 이 반도체 레이저에서는 n-GaAs 기판상에, n-AlGaAs 클래드층, i-InGaP 광도파층, InGaAsP 양자우물활성층, i-InGaP 광도파층, p-AlGaAs 클래드층, 및 p-GaAs 캡층이 적층된 구조가 소개되어 있지만, 최고 광출력이 1.8W로 작다는 문제가 있었다.
상기와 같이, 발진파장이 0.8㎛띠인 반도체 레이저 장치에 있어서, 고출력 구동시의 끝면파괴 등에 의해 신뢰성이 낮다는 문제가 있었다.
본 발명은 상기 사정을 감안하여, 발진파장이 0.7㎛∼1.2㎛인 반도체 레이저 장치에 있어서, 고출력하에서도 신뢰성이 높은 반도체 레이저 장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
본 발명의 반도체 레이저 장치는, 제1 도전형 GaAs 기판상에, 적어도,
제1 도전형 하부 클래드층,
제1 도전형 또는 언도프(undope)의 InGaP 하부 광도파층,
InGaAsP 또는 InGaAs로 이루어지는 활성층,
제2 도전형 또는 언도프의 InGaP 상부 제1 광도파층,
제2 도전형 또는 언도프의 InGaP 상부 제2 광도파층,
제2 도전형 상부 클래드층, 및
제2 도전형 접촉층이 이 순서로 적층된 반도체층으로 이루어지는 반도체 레이저 장치에 있어서,
상기 활성층 및 상기 InGaP 상부 제1 광도파층이, 상기 반도체층이 벽개(劈開)되어 이루어지는 끝면 중, 레이저광이 출사되는 2개의 평행한 끝면에 인접하는 부분이 제거되어 있고,
상기 끝면에 인접하는 부분이 제거된 InGaP 상부 제1 광도파층상에, 그 제거된 부분을 덮도록 상기 InGaP 상부 제2광도파층이 형성되어 있는 것을 특징으로 하는 것이다.
상기 활성층의 상부에, 상기 반도체층의 일부가 상기 InGaP 상부 제2 광도파층의 상면까지 제거되어 생긴 리지부를 구비하고 있어도 좋고, 그 경우 상기 리지부의 저변의 길이가 1.5㎛이상인 것이 바람직하다.
또한, 상기 InGaP 상부 제2 광도파층상에, 전류주입창으로 되는 부분이 라인형상으로 제거된 제1 도전형 InGaAlP층이 형성되어 있고, 이 제1 도전형 InGaAlP층상에, 상기 라인형상으로 제거된 부분을 채우도록 상기 제2 도전형 상부 클래드층이 형성되어 있어도 좋고, 그 제거된 부분의 짧은 변 방향의 저변의 길이는 1.5㎛ 이상인 것이 바람직하다.
또한, 상기 활성층은, 조성비가 0 ≤x1 ≤0.3 및 0 ≤y1 ≤0.5인 Inx1Ga1-x1As1-y1Py1로 되어 있어도 좋고, 이 경우, 상기 활성층의 변형량과 막두께의 곱이 -0.15nm이상 +0.15nm이하인 것이 바람직하다.
여기에서, 활성층의 변형량은, GaAs 기판의 격자정수를 cs, 성장층의 격자정수를 c로 하면, (c-cs)/cs로 정의된다.
또한, 상기 활성층은 변형양자우물구조이고, 상기 활성층에 상기 활성층의 변형과 역변형을 보유하는 InGaP 장벽층이 인접하고 있어도 좋고, 상기 활성층의 변형량과 막두께의 곱과 상기 장벽층의 변형량과 막두께의 곱의 합은 -0.15nm이상 +0.15nm이하인 것이 바람직하다.
상기 각 클래드층은, 어느 것도 조성비가 0.55 ≤z1 ≤0.8인 Alz1Ga1-z1As, 또는 조성비가 x3 = 0.49y3 ±0.01, 0 < y3 ≤1 및 0 < z3 ≤1인 Inx3(Alz3Ga1-z3 )1-x3As1- y3Py3로 되어 있어도 좋다.
또한, 상기 각 광도파층은, 조성비가 x2 = 0.49 ±0.01인 Inx2Ga1-x2P인 것이 바람직하다.
본 발명의 다른 반도체 레이저 장치는, 제1 도전형 GaAs 기판상에,
제1 도전형 클래드층,
제1 도전형 또는 언도프의 InGaP 하부 광도파층,
InGaAsP 또는 InGaAs로 이루어지는 압축변형활성층,
제2 도전형 또는 언도프의 InGaP 상부 광도파층, 및
제2 도전형 클래드층부가 이 순서로 적층된 반도체층으로 이루어지는 반도체 레이저 장치에 있어서,
상기 하부 광도파층과 상기 압축변형활성층의 사이에, 그 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 하부 장벽층을 구비하고,
상기 압축변형활성층과 상기 상부 광도파층의 사이에, 그 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 상부 장벽층을 구비하고,
상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층의 상기 반도체층이 벽개되어 이루어지는 끝면 중, 공진기 끝면을 구성하는 대향하는 2개의 끝면에 인접하는 부분이 제거되어 있고,
상기 하부 및 상부 광도파층이 상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하고,
상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에, 상기 상부 광도파층이 채워져 있는 것을 특징으로 하는 것이다.
여기에서, 상기 압축변형활성층이, 0.49y6 < x6 ≤0.4 및 0 ≤y6 ≤0.1인 Inx6Ga1-x6As1-y6Py6으로 이루어지는 것이 바람직하다. 더욱이, y6 = 0일때, P를 포함하지 않은 InGaAs로 이루어지는 것으로 된다.
또한, InGaAsP 하부 및 상부 장벽층은, 압축변형 또는 인장변형을 보유하는 것이어도 좋고, 격자정합하는 것이어도 좋다. 단, 변형량과 막두께의 곱의 합의 절대값이 0.3nm이하가 되도록 한다.
상기 제2 도전형 클래드층부 상의, 상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에 대응하는 영역을 제외한 영역에 제2 도전형 접촉층이 형성되고, 상기 제2 도전형 클래드층부 상의, 상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에 대응하는 영역에 절연막이 형성되어 있는 것이 바람직하다.
상기 제2 도전형 클래드층부의, 상기 공진기 끝면의 한쪽에서 다른쪽으로 까지 이르는 줄무늬형상 부분의 양측이, 그 제2 도전형 클래드층부 상면측으로부터 소정위치까지 제거되어 형성된 리지부를 구비하고 있어서도 좋다.
더욱이, 상기 제2 도전형 클래드층부는, 한층으로 이루어지는 것이어도 좋고, 복수층으로 이루어지는 것이어도 좋으며, 예컨대, 상기 상부 광도파층측부터, 제2 도전형 제1 클래드층, 제2 도전형 InGaP 제1 에칭저지층, 상기 공진기끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 GaAs 제2 에칭저지층, 상기 공진기끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaAlP 전류협착층, 상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaP캡층, 및 제2 도전형 제2 클래드층을 이 순서로 구비하여 이루어지는 것이어도 좋고, 또는, 상기 상부 광도파층측부터, 상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 GaAs에칭저지층, 상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaAlP 전류협착층, 상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaP캡층, 및 제2 도전형 클래드층을 이 순서로 구비하여 이루어지는 것이어도 좋다.
상기 각 반도체 레이저 장치에 있어서는, 상기 각 클래드층이 상기 GaAs 기판에 격자정합하는 AlGaAs, InGaAlP, InGaAlAsP의 어느 하나로 이루어지는 것이 바람직하다.
상기 하부 및 상부 장벽층은 각각, 0 ≤x4 ≤0.3 및 0 ≤y4 ≤0.6인 Inx4Ga1-x4As1-y4Py4으로 이루어지는 1층의 것이어도 좋고, 0 ≤x5 ≤0.3 및 x5 = 0.49y5인 Inx5Ga1-x5As1-y5Py5 장벽층과, 0.49y7 > x6 ≥0 및 0 < y7 ≤0.5인 Inx7Ga1-x7As1-y7Py7 인장변형 장벽층의 2층으로 이루어지는 것이어도 좋고, 2층으로 이루어지는 경우에는, 그 2층 중, 상기 인장변형장벽층이 상기 압축변형활성층에 인접하여 배치되어 있는 것이 바람직하다.
본 발명의 반도체 레이저 장치의 제조방법은, 기판상에, 압축변형활성층을 포함하여 복수의 반도체층이 적층되어 이루어지고, 2개의 대향하는 끝면에 의해 공진기 끝면이 구성되어 이루어지는 반도체 레이저 장치의 제조방법으로서,
제1 도전형 GaAs 기판상에,
제1 도전형 클래드층,
상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 제1 도전형 또는 언도프의 InGaP 하부 광도파층,
상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 하부 장벽층,
InGaAsP 또는 InGaAs로 이루어지는 상기 압축변형활성층,
상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 상부 장벽층,
InGaP 캡층, 및
GaAs 캡층을 이 순서로 적층하고,
상기 GaAs 캡층의, 상기 공진기 끝면에 인접하는 끝면근방부분을 제거하고,
그 GaAs 캡층을 마스크로 하여, 상기 InGaP캡층의 상기 끝면근방부분을 제거하고,
상기 마스크로 한 GaAs 캡층을 제거함과 동시에, 상기 InGaP캡층을 마스크로 하여, 상기 상부 장벽층, 상기 압축변형활성층 및 상기 하부 장벽층의 상기 끝면 근방부분을 제거하고,
상기 제거된 끝면근방부분 및 InGaP캡층상에, 상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 제2 도전형 또는 언도프의 InGaP 상부 광도파층을 형성하고, 또 그 상부 광도파층상에 제2 도전형 클래드층부를 형성하는 것을 특징으로 하는 것이다.
여기에서, 상기 제2 도전형 클래드층부는, 상기 상부 광도파층측부터, 제2 도전형 제1 클래드층, 제2 도전형 InGaP 제1 에칭저지층, GaAs 제2 에칭저지층, 제1 도전형 InGaAlP 전류협착층, 제1 도전형 InGaP캡층, 및 제2 GaAs 캡층을 이 순서로 적층하고,
그 제2 GaAs 캡층의, 줄무늬형상의 전류주입개구에 대응하는 부분을 제거하고,
그 다음에, 그 제2 GaAs 캡층을 마스크로 하여, 상기 제1 도전형 InGaP 캡층 및 상기 전류협착층, 상기 전류주입개구가 되는 부분을 제거하고,
상기 마스크로 한 제2 GaAs 캡층을 제거함과 동시에, 상기 제1 도전형 InGaP캡층을 마스크로 하여, 상기 제2 에칭저지층의 상기 전류주입개구가 되는 부분을 제거하고,
상기 전류주입개구를 덮도록 제2 도전형 제2 클래드층을 형성함으로써 형성할 수 있다.
또한, 상기 제2 도전형 클래드층부는, 상기 상부 광도파층측부터, GaAs 에칭저지층, 제1 도전형 InGaAlP 전류협착층, 제1 도전형 InGaP 캡층, 및 제2 GaAs 캡층을 이 순서로 적층하고,
그 제2 GaAs 캡층의, 줄무늬형상의 전류주입개구에 대응하는 부분을 제거하고,
그 다음에, 그 제2 GaAs 캡층을 마스크로 하여, 상기 제1 도전형 InGaP캡층 및 상기 전류협착층의 상기 전류주입개구가 되는 부분을 제거하고,
상기 마스크로한 제2 GaAs 캡층을 제거함과 동시에, 상기 제1 도전형 InGaP 캡층을 마스크로 하여, 상기 GaAs 에칭저지층의 상기 전류주입개구가 되는 부분을 제거하고,
상기 전류주입개구를 덮도록 제2 도전형 클래드층을 형성함으로써 형성해도 좋다.
이하에 본 발명의 실시예를 도면을 사용하여 상세하게 설명한다.
본 발명의 제1 실시예에 의한 반도체 레이저 소자에 대해서 설명하고, 그 반도체 레이저 소자의 레이저광에 평행한 적층방향의 단면도를 도1a에 나타내고, 그 반도체 레이저 소자의 단면도를 도1b에 나타낸다.
도1a에 나타내듯이, 유기금속 기상성장법에 의해, n-GaAs 기판(11)상에, n-Alz1Ga1-z1As 하부 클래드층(12)(0.55 ≤z1 ≤0.8), n 또는 i-In0.49Ga 0.51P 하부 광도파층(13), Inx3Ga1-x3As1-y3Py3 양자우물활성층(14)(0≤x3 ≤0.4, 0≤y3 ≤0.5), p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(15), GaAs 캡층(16)(두께 10nm정도)을 적층한다. 연속하여, SiO2막(17)을 적층한다.
그 다음에 도1b에 나타내듯이, 레이저의 벽개끝면을 포함하는 영역의 SiO2막 (17)을 폭 40㎛정도로 제거한다. 요컨대, 소자단체에서는 벽개면으로부터 20㎛정도의 SiO2막(17)을 제거하는 것으로 된다. 이 SiO2막(17)을 마스크로 하고, 황산계 에칭액으로 GaAs 캡(16)을 제거하고, 염산계 에칭액으로 p 또는 i-In0.49Ga0.51P 상부 제1광도파층(15)을 제거한다. 그 후, SiO2막(17)을 제거하고, 연속하여, 황산계 에칭액으로 끝면근방의 Inx3Ga1-x3As1-y3Py3 양자우물활성층(14)과 남아있는 GaAs 캡층 (16)을 제거한다.
그 다음에, p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(15)상에, p 또는 i-In0.49Ga0.51P 상부 제2 광도파층(18), p-Alz1Ga1-z1As 상부 클래드층(19)(0.55 ≤z1 ≤ 0.8), p-GaAs 접촉층(20)을 성장시킨다. 그 후, p측 전극(22)을 형성하고, 기판의 연마를 행하고 n측 전극(23)을 형성한다. 그 후, 이 시료를 벽개(劈開)하여 형성한 공진기에 고반사율 코트(24), 저반사율 코트(25)를 실시하고, 칩화하여 반도체 레이저 소자를 완성시킨다.
본 실시예에 의한 반도체 레이저 장치는, 고반사율 코트된 끝면과 저반사율 코트된 끝면에 의해 광이 공진되어져서, 저반사율 코트된 끝면으로부터 레이저광을 출사한다. 출사끝면 근방의 활성층(14)이 제거되어 있기 때문에, 끝면에서의 광흡수에 의한 발열을 억제할 수 있고, COMD를 억제할 수 있다.
활성층은 압축변형, 또는 기판에 격자정합하거나, 또는 인장변형의 어느 조성이어도 좋다.
활성층이 변형양자우물로 구성되는 경우, 활성층에 인접하여, 활성층과 역변형을 보유하는 InGaP 장벽층을 배치하여, 활성층의 변형을 보상하여도 좋고, 그 경우, 활성층의 변형량과 막두께의 곱과 장벽층의 변형량과 막두께의 곱의 합을 -0.15nm이상 +0.15nm이하로 하는 것이 바람직하다.
본 실시예에서는 단순한 전면전극의 경우에 대해서 기재하고 있지만, 본 발명은 상기 구성으로 절연막 줄무늬가 형성된 이득 도파 줄무늬 레이저, 또는 상기 구성으로 통상의 포토리소그래피나 건식에칭에 의한 가공을 실시하여 얻어진 굴절률 도파기구 부착 반도체 레이저, 회절격자 부착 반도체 레이저 소자, 또는 집적회로에도 사용할 수 있다.
또한, 본 실시예에 있어서는, GaAs 기판에 n형의 도전성의 것을 사용하고 있지만, p형의 도전성의 기판을 사용하여도 좋고, 그 경우, 상기 전체층의 도전성을 역으로 하여 적층하면 좋다.
상기 활성층은 InGaP/InGaAsP 다중양자우물이어도 좋지만, 인장변형량과 두께의 곱의 합계의 절대치는 0.15nm이내로 하는 것이 바람직하다. 이 조성에 의한 다중양자우물의 경우는, 황산계와 염산계의 에칭액을 교대로 적절하게 구분하여 사용하고, 하부 광도파층을 노출시키고 나서, 채움성장을 실시하는 것이 바람직하다.
다음으로, 본 발명의 제2 실시예에 의한 반도체 레이저 소자에 대해서 설명하고, 그 반도체 레이저 소자의 레이저광에 평행한 적층방향의 단면도를 도2a에 나타내고, 이 반도체 레이저 소자의 끝면근방(B-B')의 단면도를 도2b에 나타내고, 소자내부(A-A')의 단면도를 도2c에 나타낸다.
도2a에 나타내듯이, 유기금속 기상성장법에 의해, n-GaAs 기판(31)상에, n-Alz1Ga1-z1As 하부 클래드층(32)(0.55 ≤z1 ≤0.8), n 또는 i-In0.49Ga 0.51P 하부 광도파층(33), Inx3Ga1-x3As1-y3Py3 양자우물활성층(34)(0 ≤x3 ≤0.3, 0 ≤y3 ≤0.5), p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(35), GaAs 캡층(36)(두께 10nm정도, 도시하지 않음)을 적층한다. 그 위에 SiO2막(37)(도시하지 않음)을 적층하고, 레이저의 벽개끝면을 포함하는 영역의 SiO2막(37)을 폭 40㎛으로 제거한다. 요컨대, 단체에서는 벽개면으로부터 소자내부로 폭 20㎛정도의 SiO2막(37)을 제거하는 것으로 이루어진다. 이 SiO2막(37)을 마스크로 하여, 황산계 에칭액으로 GaAs 캡층(36)을 제거하고, 염산계 에칭액으로 p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(35)을 제거한다. 그 후, SiO2막 (37)을 제거하고, 계속해서, 황산계 에칭액으로 끝면근방의 Inx3Ga1-x3 As1-y3Py3 양자우물활성층(34)과 남아있는 GaAs 캡층(36)을 제거한다.
그 다음에, p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(35)상에, p-In0.49Ga0.51P 상부 제2 광도파층(38), p-Alz1Ga1-z1As 상부 클래드층(39), p-GaAs 접촉층(40)을 성장시킨다. 절연막(41)(도시하지 않음)을 형성시킨다. 그 후, 도2b에 나타내듯이, 통상의 리소그래피에 의해, 줄무늬로 이루어지는 폭 3㎛정도의 절연막(41)을 남기도록, 이것에 연속하는 평행한 폭 6㎛정도의 줄무늬의 절연막(41)을 제거하고, 이 남아있는 절연막(41)을 마스크로 하여, 웨트에칭에 의해, p-In0.49Ga0.51P 상부 제2 광도파층(38)의 상부까지 제거하여, 리지줄무늬를 형성시킨다. 에칭액으로는, 황산과 과산화수소수계를 사용한다. 이것에 의해, 자동적으로 에칭을 p-In0.49Ga0.51P 상부 제2 광도파층(38)의 상부에서 정지시킬 수 있다.
상부 제1 광도파층 및 상부 제2 광도파층의 합계 두께는, 공진기 중앙부의 리지구조의 폭의 도파로에서 단일기본모드에 의한 굴절률도파가 고출력까지 달성되도록한 두께로 한다.
그 다음에, 절연막(42)을 형성시키고, 통상의 리소그래피에 의해, 리지줄무늬상의 절연막(42)을 제거하고, p측 전극(44)을 형성시키고, 그 후 기판의 연마를 행하여 n측 전극(45)을 형성한다. 이 시료를 벽개하여 형성한 공진기에 고반사율 코트(46), 저반사율 코트(47)를 행하고, 칩화하여 반도체 레이저 소자를 완성시킨다.
이 반도체 레이저 소자는, 도2b에 나타내듯이, 끝면으로부터 떨어진 소자내부에는, Inx3Ga1-x3As1-y3Py3 양자우물활성층(34) 및 p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(35)이 존재하고 있지만, 도2c에 나타내듯이, 레이저광의 출사끝면근방에 있어서는, 상기 활성층과 상부 제2 광도파층이 제거되어 있어, 출사되는 레이저광에 대해서 비흡수의 끝면으로 되어 있다. 이와 같이, 끝면에서의 발열이 억제되어 COMD레벨을 향상시킬 수 있다. 따라서, 고출력하에서도 높은 신뢰성이 얻어진다.
본 실시예에서는 기본횡모드 발진하는 레이저에 대해서 기술하지만, 본 발명을 발진영역폭이 1.5㎛이상인 반도체 레이저 소자에 적용함으로써, 멀티모드에서 저잡음의 고출력을 얻을 수 있다.
또한, 본 실시예에 있어서는, GaAs 기판에 n형의 도전성의 것을 사용하고 있지만, p형의 도전성의 기판을 사용해도 좋고, 그 경우, 상기 전체 층의 도전성을 역으로 하여 적층하면 좋다.
다음으로, 본 발명의 제3 실시예에 의한 반도체 레이저 소자에 대해서 설명하고, 그 반도체 레이저 소자의 레이저광에 평행한 적층방향의 단면도를 도3a에 나타내고, 이 반도체 레이저 소자의 끝면근방(B-B')의 단면도를 도3b에 나타내고, 소자내부(A-A')의 단면도를 도3c에 나타낸다.
도3a에 나타내듯이, 유기금속 기상성장법에 의해, n-GaAs 기판(51)상에, n-In0.49(Ga1-z2Alz2)0.51P 하부 클래드층(52)(0.1 ≤z2 < z3), n 또는 i-In0.49Ga0.51P 하부 광도파층(53), Inx3Ga1-x3As1-y3Py3 양자우물활성층(54)(0 ≤x3 ≤0.3, 0 ≤y3 ≤0.5), p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(55), GaAs 캡층(56)(두께 10nm정도, 도시하지 않음)을 적층한다. SiO2막(57)(도시하지 않음)을 적층하고, 레이저의 벽개끝면을 포함하는 영역의 SiO2막(57)을 폭 40㎛정도 제거한다. 요컨대, 소자단체에서는 벽개면으로부터 소자내부로 20㎛정도의 폭의 SiO2막(57)을 제거하는 것으로 이루어진다. 이 SiO2막(57)을 마스크로 하고, 황산계 에칭액으로 GaAs 캡층(56)을 제거하고, 염산계 에칭액으로, p 또는 i-In0.49Ga0.51P 상부 제1 광도파층(55)을 제거한다. 그 후, SiO2막(57)을 제거하고, 계속하여, 황산계 에칭액으로 끝면근방의 Inx3Ga1-x3As1-y3Py3 양자우물활성층(54)과 남아있는 GaAs 캡층(56)(도시하지 않음)을 제거한다.
그 다음에, 도3b에 나타내듯이, p-In0.49Ga0.51P 상부 제2 광도파층(58), p-Inx4Ga1-x4As1-y4Py4 에칭저지층(59)(0≤x4 ≤0.3, 0≤y4 ≤0.6), n-In0.49(Ga1-z3Alz3)0.51P 전류협착층(60)(z2< z3 ≤1), n-GaAs 캡층(61)(도시하지 않음)을 성장시킨다. 그 후 레지스트를 도포하고, 통상의 리소그래피에 의해, 레이저의 벽개면에 수직방향으로 폭 3㎛정도의 전류주입창으로 되는 영역을 제거한다. 이 레지스트마스크를 사용하여, 황산계 에칭액으로 GaAs 캡층(61)을 제거하고, 염산계 에칭액으로 n-In0.49(Ga1-z3Alz3)0.51P 전류협착층(60)을 제거한다. 레지스트제거 후, 황산계 에칭액으로 p-Inx4Ga1-4xAs1-y4Py4 에칭저지층(59)과 n-GaAs 캡층(61)을 제거한다.
전류협착층상에, p-In0.49(Ga1-z1Alz1)0.51P 상부 클래드층(63), p-GaAs 접촉층 (64)을 성장시킨다. 상부 제1 광도파층(55) 및 상부 제2 광도파층(58)의 합계의 두께는, 공진기 중앙부의 홈속의 도파로에서 단일기본모드에 의한 굴절률도파가 고출력까지 달성가능한 두께로 한다. p측 전극(65)을 형성하고, 기판의 연마를 행하여 n측 전극(66)을 형성한다. 그 후, 이 시료를 벽개하여 형성한 공진기에 고반사율 코트(67), 저반사율 코트(68)를 실시하고, 칩화하여 반도체 레이저 소자를 완성시킨다.
도3b에 나타내듯이, 본 실시예에 의한 반도체 레이저 소자는 전류협착층을 설치한 내부 줄무늬형 굴절률 도파기구를 구비하고 있고, 소자내부는 활성층 (54)과 상부 제1 광도파층(55)을 보유하고 있지만, 도3c에 표시하듯이, 끝면근방에서는, 상기 활성층(54)과 제1 광도파층(55)이 제거되어 있어, 출사되는 레이저광에 대해서 비흡수의 끝면구조로 되어 있다. 이와 같이, 끝면에서의 발열이 억제되어 COMD레벨을 향상시킬 수 있다. 따라서, 고출력하에서도 높은 신뢰성이 얻어진다.
본 실시예에 의한 구조를 채용함으로써, 단일기본 횡모드를 보유한 채, 높은 레벨의 광출력의 레이저광을 발생시킨다.
본 실시예에서는, 기본 횡모드 발진하는 레이저에 대해서 기술하지만, 본 발명을 발진영역폭이 1.5㎛이상인 반도체 레이저 소자에 적용함으로써, 멀티모드에서도 저잡음의 고출력을 얻을 수 있다.
또한, 본 실시예에 있어서는, GaAs 기판에 n형의 도전성의 것을 사용하고 있지만, p형의 도전성의 기판을 사용하여도 좋고, 이 경우, 상기 전체 층의 도전성을 역으로 하여 적층하면 좋다.
다음으로, 본 발명의 제4 실시예에 의한 반도체 레이저 소자에 대해서 설명하고, 그 반도체 레이저 소자의 레이저광에 평행한 적층방향의 단면도를 도4a에 나타내고, 그 반도체 레이저 소자의 단면도를 도4b에 나타낸다.
본 실시예에 의한 반도체 레이저 소자의 구성은, 제1 실시예의 n-GaAs 기판 (11)부터 p-Alz1Ga1-z1As 상부 클래드층(19)까지 동일하여, 제1 실시예와 다른 부분에 대해서만 설명한다. 제1 실시예와 동일하게, p-Alz1Ga1-z1As 상부 클래드층(19), p-GaAs 접촉층(20)을 형성한 후, 통상의 리소그래피에 의해 끝면근방의 접촉층(20)을 제거한다. 그 후, 절연막(26)을 형성시키고, 전극과의 접촉을 할 수 있게 하기 위해서 전류주입창으로 되는 부분의 절연막(26)을 제거한다. 그 위에 p측 전극(22)을 형성시키고, 기판의 연마를 행하고, n측 전극(23)을 형성시켜, 반도체 레이저 소자를 완성시킨다.
또한, 상기 어느 실시예에 의한 반도체 레이저 소자의 발진하는 파장띠( λ)에 관해서는 Inx3Ga1-x3As1-y3Py3 압축변형 양자우물활성층(0 ≤x3 ≤0.3, 0 ≤y3 ≤0.5)에서, 700< λ<1200(nm)의 범위에서 제어가 가능하다.
이하, 도5∼10을 사용하여 본 발명의 실시예에 대해서 상세하게 설명한다. 각 도에 있어서, (a)는, 활성영역을 포함하는 면에서 절단한 측단면도이고, (b)는 그 A-A' 단면도(반도체 레이저 소자의 공진방향에 수직한 방향의 소자 중앙부의 단면도)이고, (c)는, B-B' 단면도(반도체 레이저 소자의 공진방향에 수직한 방향의 소자 끝면근방의 단면도)이다.
본 발명의 제5 실시예를 도5에 나타내고, 그 제조과정과 아울러 구조를 설명한다. 우선, 유기금속 기상성장법에 의해 n-GaAs 기판(101)상에, n-Ga1-z5Alz5As 클래드층(102)(0.57 ≤z5 ≤0.8), n 또는 i-In0.49Ga0.51P 하부 광도파층(103), i-Inx5Ga1-x5As1-y5Py5 하부 장벽층(104)(0 ≤x5 ≤0.3, 0 ≤y5 ≤0.6), Inx7Ga1-x7As1-y7Py7 압축변형양자우물활성층(105)(0.49y7 < y7 ≤0.4, 0 ≤x7 ≤0.1), i-Inx5Ga1-x5As1-y5Py5 상부 장벽층(5nm정도)(106), In0.49Ga0.51P캡층(10nm 정도)(107)을 적층한다. 이 캡층(107)상에 레지스트를 도포하고, 통상의 리소그래피에 의해, 소정의 공진기 장주기에서,
Figure 112006039499778-pat00007
방향으로 연장하는, 40㎛정도의 폭을 보유하는 줄무늬형상 부분의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 염산계의 에칭액으로 In0.49Ga0.51P캡층(107)을 에칭하고, Inx5Ga1-x5As1-y5Py5 상부 장벽층(106)을 노출시킨다. 이 때, 염산계의 에칭액을 사용함으로써, Inx5Ga1-x5As1-y5Py5 상부 장벽층(106)의 상면에서 에칭액이 자동적으로 정지한다. 연속하여 레지스트를 제거 후, 황산계의 에칭액으로 In0.49Ga0.51P 하부 광도파층(103)이 노출될 때까지 에칭한다. 이 때, 황산계의 에칭액을 사용함으로써, In0.49Ga0.51P 하부 광도파층(103)의 상면에서 에칭이 자동적으로 정지한다. 이와 같이하여, 활성층(105), 하부 및 상부 장벽층(104, 106), In0.49Ga0.51P 캡층 (107)의, 공진기 끝면설정위치를 포함하는 폭 40㎛의 줄무늬형상 부분(끝면근방부분)을 제거한다.
연속하여, 끝면근방부분의 제거된 곳을 채우도록, p 또는 i-In0.49Ga0.51P 상부 광도파층(108)을 성장시키고, 또 p-Ga1-z5Alz5As 제1 클래드층(109), p-In0.49 Ga0.51P 제1 에칭저지층(10nm정도)(110), GaAs 제2 에칭저지층(10nm정도)(111), n-In0.5(Ga1- z6Alz6)0.5P 전류협착층(112)(0.2 ≤z6 ≤1), n-In0.49Ga0.51 P 캡층(113), 및 GaAs 캡층(도시하지 않음)을 형성한다. 그 후, 레지스트를 도포 후, 먼저 제거된 줄무늬형상 부분과 수직한 <011> 방향으로 1∼3㎛폭정도의 전류주입개구에 대응하는 줄무늬형상 영역의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 황산계의 에칭액으로 레지스트로부터 노출되는 GaAs 캡층의, 전류주입개구에 대응하는 줄무늬형상 부분을 제거한다. 이때, In0.49Ga0.51P 캡층(113) 상면에서 에칭이 자동적으로 정지한다. 그 후, 레지스트를 제거하고, GaAs 캡층을 마스크로 하여, 염산계 에칭액으로, GaAs 캡층의 줄무늬형상 부분에 노출되는 In0.49Ga0.51P 캡층(113)의 줄무늬형상 부분을 제거하여 전류주입개구를 형성하고, 연속하여, n-In0.5(Ga1-z6Alz6) 0.5P 전류협착층(112)의 줄무늬형상 부분을 제거하여 전류주입개구를 형성한다. 그 후, 마스크로서 사용한 GaAs 캡층을 황산계의 에칭액으로 제거함과 동시에, GaAs 제2 에칭저지층(111)의 줄무늬형상 부분을 제거하여 전류주입개구를 형성한다.
연속하여, p-Ga1-z5Alz5As 제2 클래드층(115), p-GaAs 접촉층(116)을 성장시켜, 이 접촉층(116)상에 p측 전극(117)을 형성하고, 그 후 기판(101)의 연마를 행하고, 이 연마면에 n측 전극(118)을 형성한다. 여기에서, p형 제1 클래드층(109)∼ p형 제2 클래드층(115)까지가 p형 클래드층부(제2 도전형 클래드층부)(120)를 구성한다.
그 후, 공진기 끝면설정위치에서 시료를 벽개하여 형성한 공진기면의 한쪽에 고반사율 코트, 다른쪽에 저반사율 코드를 행하고, 또한 칩화하여 반도체 레이저 소자를 완성시킨다.
더욱이, p형 제1 클래드층(109)의 막두께, p형 제1 및 제2 클래드층(109, 115)의 조성은, 기본 횡모드 발진이 고출력까지 실현할 수 있는 두께 및 조성으로 한다. 즉, 등가굴절률 단차가 1.5 ×10-3부터 7 ×10-3으로 되도록 설정한다. 또한, 각 클래드층의 조성은, 광도파층의 밴드갭보다 큰 밴드갭을 보유하는 조성이면 좋고, 상기 GaAlAs로 이루어지는 것 이외에, GaAs 기판(101)에 격자정합하는 InGaAlP 또는 InGaAlAsP계를 사용할 수도 있다. 또, 활성층은 다중양자우물이어도 좋다.
또한, 끝면근방부분을 제거하는 제조공정에 있어서, In0.49Ga0.51P캡층(107)상에 GaAs 캡층(10nm정도)을 적층하고, 이 GaAs 캡층상에 레지스트를 도포하고, 통상의 리소그래피에 의해, 소정의 공진기 장주기에서,
Figure 112001013459131-pat00008
방향으로 연장하는, 40㎛정도의 폭을 보유하는 줄무늬형상 부분의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 황산계 에칭액으로, GaAs 캡층을 줄무늬형상으로 제거하고, 레지스트 제거 후 GaAs 캡층을 마스크로 하여, 염산계 에칭액으로, In0.49Ga0.51P캡층(107)을 제거하고, 연속하여, 황산계 에칭액으로, 마스크로 사용한 GaAs 캡층 전체를 제거함과 동시에 In0.49Ga0.51P 하부 광도파층(103)이 노출될때 까지 에칭한다는 공정을 사용해도 좋다. 이와 같이 In0.49Ga0.51P캡층(107)상에 GaAs 캡 층을 형성하고, 그 후에 이 GaAs 캡층을 제거한다는 공정을 사용함으로써, 재성장표면에 남아있는 유기물 등의 부착을 방지할 수 있다.
본 발명의 제6 실시예를 도6에 나타낸다. 제5 실시예의 반도체 레이저 소자와의 상위점만을 설명하고, 동등의 층에는 동부호를 붙여 상세한 설명을 생략한다.
p-GaAs 접촉층(116)을 형성할 때까지의 공정은 제5 실시예의 제조공정과 전부 동일하다. p-GaAs 접촉층(116) 형성 후, 활성층(105)를 제거한 영역(끝면근방부분)에 상기 줄무늬형상 영역의 p-GaAs 접촉층(116)을 제거하고, 그 접촉층 제거부분을 절연막(119)으로 덮는다. 즉, 끝면근방부분에는 접촉층(116)의 대신으로 절연막 (119)을 형성한다. 이것에 의해, 창영역(끝면근방부분)으로의 전류의 주입을 대폭으로 억제할 수 있어, 광출력의 증대를 도모할 수 있다.
본 발명의 제7 실시예를 도7에 나타내고, 그 제조과정과 아울러 구조를 설명한다. 우선, 유기금속 기상성장법에 의해 n-GaAs 기판(121)상에, n-Ga1-z5Alz5As 클래드층(122)(0.57 ≤z5 ≤0.8), n 또는 i-In0.49Ga0.51P 하부 광도파층(123), i-Inx6Ga1-x6As1-y6Py6 하부 장벽층(124)(0 ≤x6 ≤0.3, x6 = 0.49y6, 10nm정도), i-Inx8Ga1-x8As1-y8Py8 하부 인장변형장벽층(125)(0.49y8 > x8 ≥0, 0 < y8 ≤ 0.5), Inx7Ga1-x7As1-y7Py7 압축변형양자우물활성층(126)(0.49y7 < x7 ≤0.4, 0 ≤ y7 ≤0.1), i-Inx8Ga1-x8As1-y8Py8 상부 인장변형장벽층(127), i-Inx6Ga1-x6As1-y6Py6 상부 장벽층(10nm정도) (128), In0.49Ga0.51P캡층(5nm정도)(129)를 적층한다. 이 캡층(129)상에 레지스트를 도포하고, 통상의 리소그래피에 의해, 소정의 공진기 장주기에서,
Figure 112001013459131-pat00009
방향으로 연장하는, 40㎛정도의 폭을 보유하는 줄무늬형상 부분의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 염산계의 에칭액으로 In0.49Ga0.51P캡층(129)을 에칭하고, Inx6Ga1-x6As1-y6Py6 상부 장벽층(128)을 노출시킨다. 이때, 염산계의 에칭액을 사용함으로써, Inx6Ga1-x6As1-y6Py6 상부 장벽층(128)의 상면에서 에칭이 자동적으로 정지한다. 연속하여 레지스트를 제거 후, 황산계의 에칭액으로 In0.49Ga0.51P 하부 광도파층(123)이 노출될 때까지 에칭한다. 이 때, 황산계의 에칭액을 사용함으로써, In0.49Ga0.51P 하부 광도파층(123)의 상면에서 에칭이 자동적으로 정지한다. 이와 같이하여, 활성층(126), 하부 및 상부 인장변형장벽층(125, 127), 하부 및 상부 장벽층(124, 128), In0.49Ga0.51P캡층(129)의, 공진기 끝면설정위치를 포함하는 폭 40㎛의 줄무늬형상 부분(끝면근방부분)을 제거한다.
연속하여, 끝면근방부분의 제거된 곳을 채우도록, p 또는 i-In0.49Ga0.51P 상부 광도파층(130)을 성장시키고, 또 p-Ga1-z5Alz5As 제1 클래드층(131), p-In0.49Ga0.51P 제1 에칭저지층(10nm정도)(132), GaAs 제2 에칭저지층(10nm정도)(133), n-In0.5(Ga1-z6Alz6)0.5P 전류협착층(134)(0.2 ≤z6 ≤1), n-In0.49Ga0.51P 캡층(135)을 형성한다. 그 후, 레지스트를 도포 후, 먼저 제거된 줄무늬형상 부분과 수직한 <011>방향으로 1∼3㎛폭 정도의 전류주입개구에 대응하는 줄무늬형상 영역의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, n-In0.49Ga0.51P캡층(135), n-In0.5(Ga1-z6Alz6)0.5P 전류협착층(134)의 줄무늬형상부분을 제거하여 전류주입개구를 형성한다. 이 때, GaAs 제2 에칭저지층(133)의 상면에서 에칭이 자동적으로 정지한다. 그 후, 레지스트를 제거하고, 황산계 에칭액으로, GaAs 제2 에칭저지층(133)의 줄무늬형상부분을 제거하여 전류주입개구를 형성한다.
연속하여, p-Ga1-z5Alz5As 제2 클래드층(137), p-GaAs 접촉층(138)을 성장시켜, 이 접촉층(138)상에 p측 전극(139)을 형성하고, 그 후 기판(121)의 연마를 행하여, 이 연마면에 n측 전극(140)을 형성한다.
그 후, 공진기 끝면설정위치에서 시료를 벽개하여 형성한 공진기면의 한쪽에 고반사율 코트, 다른쪽에 저반사율 코트를 행하고, 또 칩화하여 반도체 레이저 소자를 완성시킨다.
더욱이, p형 제1 클래드층(131)의 막두께 및 p형 제2 클래드층(137)의 조성은, 기본 횡모드 발진이 고출력까지 실현할 수 있는 두께로 한다. 즉, 등가굴절률 단차가 1.5 ×10-3부터 7 ×10-3이 되도록 설정한다. 또한, 각 클래드층의 조성은, 광도파층의 밴드갭보다 큰 밴드갭을 보유하는 조성이면 좋고, 상기 GaAlAs로 이루어지는 것 이외는, GaAs 기판(101)에 격자정합하는 InGaAlP 또는 InGaAlAsP계를 사용할 수도 있다. 활성층은 다중양자우물이어도 좋지만, 인장변형장벽층 및 압축변형활성층의 변형량과 막두께의 곱의 합계의 절대값이 0.3nm이내가 되도록 한다.
본 발명의 제8 실시예를 도8에 나타내고, 그 제조과정과 아울러 구조를 설명한다. 우선, 유기금속 기상성장법에 의해 n-GaAs 기판(141)상에, n-Ga1-z5Alz5As 클래드층(142)(0.57 ≤z5 ≤0.8), n 또는 i-In0.49Ga0.51P 하부 광도파층(143), i-Inx5Ga1-x5As1-y5Py5 하부 장벽층(144)(0 ≤x5 ≤0.3, 0 ≤y5 ≤0.6), Inx7Ga1-x7As1-y7Py7 압축변형양자우물활성층(145)(0.49y7 < x7 ≤0.4, 0 ≤y7 ≤0.1), i-Inx5Ga1-x5As1-y5Py5 상부 장벽층(5nm정도)(146), In0.49Ga0.51P 캡층(10nm정도)(147)을 적층한다. 이 캡층 (147)상에 레지스트를 도포하고, 통상의 리소그래피에 의해, 소정의 공진기 장주기에서,
Figure 112001013459131-pat00010
방향으로 연장한, 40㎛정도의 폭을 보유하는 줄무늬형상 부분의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 염산계의 에칭액으로 In0.49Ga0.51P 캡층(147)을 에칭하고, Inx5Ga1-x5As1-y5Py5 상부 장벽층(146)을 노출시킨다. 이 때, 염산계의 에칭액을 사용함으로써, Inx5Ga1-x5As1-y5Py5 상부 장벽층(146)의 상면에서 에칭이 자동적으로 정지한다. 연속하여 레지스트를 제거 후, 황산계의 에칭액으로 In0.49Ga0.51P 하부 광도파층(143)이 노출될 때까지 에칭한다. 이 때, 황산계 에칭액을 사용함으로써, In0.49Ga0.51P 하부 광도파층(143)의 상면에서 에칭이 자동적으로 정지한다. 이와 같이하여, 활성층(145), 하부 및 상부 장벽층(144, 146), In0.49Ga0.51P캡층(147)의, 공 진기 끝면설정위치를 포함하는 폭 40㎛의 줄무늬형상부분(끝면근방부분)을 제거한다.
연속하여, 끝면근방부분의 제거된 곳을 채우도록, p 또는 i-In0.49Ga0.51P 상부 광도파층(148), GaAs 에칭저지층(10nm정도)(149), n-In0.5(Ga1-z6Alz6)0.5P 전류협착층 (150)(0.2 ≤z6 ≤1), n-In0.49Ga0.15P 캡층(151), GaAs 캡층(도시하지 않음)을 형성한다. 그 후, 레지스트를 도포 후, 먼저 제거된 줄무늬형상 부분과 수직한 <011>방향으로 1∼3㎛폭 정도의 영역 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 황산계의 에칭액으로 GaAs 캡층의 줄무늬형상 부분을 제거하여 전류주입개구를 형성한다. 이 때, In0.49Ga0.51P캡층(151)의 상면에서 에칭이 자동적으로 정지한다. 그 후, 레지스트를 제거하고, GaAs 캡층을 마스크로 하여, 염산계 에칭액으로, In0.49Ga0.51P캡층(151), n-In0.5(Ga1-z6Alz6)0.5P 전류협착층(150)의 줄무늬형상 부분을 제거하여 전류주입개구를 형성한다. 마스크로도 사용한 GaAs 캡층을 제거함과 동시에 GaAs에칭저지층(149)의 줄무늬형상 부분을 제거하여 전류주입개구를 형성한다.
연속하여, p-Ga1-z5Alz5As 제2 클래드층(153), p-GaAs 접촉층(154)을 성장시켜, 이 접촉층(154)상에 p측 전극(155)을 형성하고, 그 후 기판(141)의 연마를 행하고, 이 연마면에 n측 전극(156)을 형성한다.
그 후, 공진기 끝면설정위치에서 시료를 벽개하여 형성한 공진기면의 한쪽에 고반사율 코트, 다른쪽에 저반사율 코트를 행하고, 칩화하여 반도체 레이저 소자를 완성시킨다.
더욱이, 상부 광도파층(148)의 두께, 및 p형 제2 클래드층(153)의 조성은, 기본 횡모드 발진이 고출력까지 실현할 수 있는 두께로 한다. 즉, 등가굴절률 단차가 1.5 ×10-3부터 7 ×10-3이 되도록 설정한다.
본 발명의 제9 실시예를 도9에 나타내고, 그 제조과정과 아울러 구조를 설명한다. 우선, 유기금속 기상성장법에 의해 n-GaAs 기판(161)상에, n-Ga1-z5Alz5As 클래드층(162)(0.57 ≤z5 ≤0.8), n 또는 i-In0.49Ga0.51P 하부 광도파층(163)(5nm정도), i-Inx5Ga1-x5As1-y5Py5 하부 장벽층(164)(0 ≤x5 ≤0.3, 0 ≤y5 ≤0.6, 10nm정도), Inx7Ga1-x7As1-y7Py7 압축변형양자우물활성층(165)(0.49y7 < x7 ≤0.4, 0 ≤y7 ≤0.1), i-Inx5Ga1-x5As1-y5Py5 상부 장벽층(10nm정도)(166), In0.49Ga0.51P캡층(5nm정도)(167)을 적층한다. 이 캡층(167)상에 레지스트를 도포하고, 통상의 리소그래피에 의해, 소정의 공진기 장주기에서,
Figure 112001013459131-pat00011
방향으로 연장하는, 40㎛정도의 폭을 보유하는 줄무늬형상 부분의 레지스트를 제거하고, 이 레지스트를 마스크로 하여, 염산계의 에칭액으로 In0.49Ga0.51P 캡층(167)을 에칭하고, Inx5Ga1-x5As1-y5Py5 상부 장벽층(166)을 노출시킨다. 이 때, 염산계의 에칭액을 사용함으로써, Inx5Ga1-x5As1-y5Py5 상부 장벽층(166)의 상면에서 에칭이 자동적으 로 정지한다. 연속하여 레지스트를 제거 후, 황산계의 에칭액으로 In0.49Ga0.51P 하부 광도파층(163)이 노출될 때까지 에칭한다. 이 때, 황산계의 에칭액을 사용함으로써, In0.49Ga0.51P 하부 광도파층(163)의 상면에서 에칭이 자동적으로 정지한다. 이와 같이 하여, 활성층(165), 하부 및 상부 장벽층(164, 166), In0.49Ga0.51P 캡층(167)의, 공진기 끝면설정위치를 포함하는 폭 40㎛의 줄무늬형상부분(끝면근방부분)을 제거한다.
연속하여, 끝면근방부분의 제거된 부분을 채우도록, p 또는 i-In0.49Ga0.51P 상부 광도파층(168), p-Ga1-z5Alz5As 제1 클래드층(169), p-In0.49Ga0.51P 에칭저지층(10nm정도)(170), p-Ga1-z5Alz5As 제2 클래드층(171), p-GaAs 접촉층(172)을 성장시킨다. 더욱이, 도시하지 않은 절연막을 형성하고, 그 절연막의 1∼3㎛ 정도의 <011> 방향의 줄무늬형상 부분을 남기고, 그 이외의 부분을 제거한다. 이 절연막을 마스크로 하여, 황산계 에칭액으로, p-GaAs 접촉층(172), p-Ga1-z5Alz5As 제2 클래드층(171)의 줄무늬형상부분 양측을 제거하여 리지를 형성한다. 연속하여, 절연막(173)을 형성하고, 통상의 리소그래피에 의해 리지 상부만큼 전류주입개구를 형성한다. 이 전류쥬입개구를 덮도록 p측 전극(174)를 형성하고, 그 후 기판(161)의 연마를 행하고, 이 연마면에 n측 전극(175)를 형성한다.
그 후, 공진기 끝면설정위치에 시료를 벽개하여 형성한 공진기면의 한쪽에 고반사율 코트, 다른쪽에 저반사율 코트를 행하고, 칩화하여 반도체 레이저 소자를 완성시킨다.
더욱이, p형 제2 클래드층의 두께는, 기본 횡모드 발진이 고출력까지 실현할 수 있는 값으로 한다. 즉, 등가굴절률 단차가 1.5 ×10-3부터 7 ×10-3이 되도록 설정한다.
본 발명의 제10 실시예을 도10에 표시한다. 여기에서는, 제9 실시예의 반도체 레이저 소자와의 상위점만을 설명하고, 동등의 층에는 동부합을 부여하고 상세한 설명은 생략한다.
제10 실시예의 반도체 레이저 소자는, 제9 실시예의 반도체 레이저 소자의 상부 광도파층(168)상에 형성되어 있는 p-Gal-z5Alz5As 제1 클래드층(169), p-In0.49Ga0.51P 에칭저지층(170)을 구비하지 않은 것이다. 이와 같이, p형 클래드층부를 한층의 p형 클래드층만으로 이루어지는 것으로 하여도 좋다.
더욱이, 이 경우, 상부 광도파층(168)의 두께는, 기본 횡모드 발진이 고출력까지 실현할 수 있는 값으로 한다. 즉, 등가 굴절률 단차가 1.5 ×10-3 부터 7 ×10-3이 되도록 설정한다.
상기 본 발명의 각 실시예에 관계되는 반도체 레이저 소자는, Inx7Ga1-x7Asy7P1-7y 압축변형활성층의 조성을 0.49y7 < x7 ≤0.4, 0 ≤y7 ≤0.1의 범위로 제어함으로써, 발진파장을 900 < λ< 1200(nm)의 범위로 제어할 수 있다.
또한, 상기 각 층의 성장법으로는, 고체 또는 가스를 원료로 하는 분자선 에 피택셜 성장법으로 하여도 좋다. 특히, 범위지정을 지정하지 않은 첨자 x, y, z 등은, 0이상 1이하의 범위의 수치이고, 격자정합 또는 부정합조건, 밴드갭의 크기, 및 발진파장에 대한 굴절률의 크기 등에 따라서 적당하게 정한다.
상기 실시예에 있어서는, GaAs 기판으로서 n형의 도전성의 것을 사용했지만, p형의 도전성의 기판을 사용해도 좋고, 그 경우는, 상기 각 층의 도전성을 반전하여 적층하면 좋다.
상기 각 실시예의 반도체 레이저 소자는, 어떤 것도 기본 횡모드를 유지한 채로, 높은 레벨의 광출력의 레이저광을 발생시킬 수 있다. 본 발명은, 기본 횡모드 발진하는 레이저뿐만 아니라, 3㎛이상의 발진영역폭을 보유하는 멀티모드발진을 하는 반도체 레이저 소자에 있어서도 동일한 효과를 얻을 수 있고, 저잡음의 고출력 발진을 가능하게 한 신뢰성이 높은 멀티모드발진의 반도체 레이저를 얻을 수 있다.
본 발명의 반도체 레이저 장치에 의하면, 출사되는 레이저광에 수직한 2개의 평행한 끝면근방의 활성층 및 상부 제1 광도파층이 제거되어 있어, 그 위에 상기 활성층의 결정보다 밴드갭이 큰 상부 제2 광도파층을 형성하는 구조를 채용하고 있기 때문에, 끝면근방에 발진광에 대해서 투명한 영역을 형성할 수 있으므로, 끝면에서의 광흡수에 의해 생기는 전류를 저지할 수 있다. 이것에 의해, 그 전류에 의한 고출력 동작시의 끝면에서의 발열을 저감할 수 있고, 끝면에서의 발열에 의해서 끝면의 밴드갭이 작아지고, 또한 광흡수가 많아 져서 발생하는 끝면파괴를 억제할 수 있다. 따라서, 끝면파괴할 때의 광출력 레벨을 대폭으로 향상시킬 수 있어, 고출력 작동시에 있어서도 신뢰성이 높은 반도체 레이저 장치를 제공할 수 있다.
또한, 상기와 같이, 출사되는 레이저광에 대해서 비흡수하게 되는 구조를, 리지형상 또는 내부 줄무늬형상의 굴절률 도파기구를 보유하는 반도체 레이저 장치에 있어서, 발진영역 폭이 1.5㎛이상인 기본 횡모드 발진하는 반도체 레이저의 끝면에 형성함으로써, 마찬가지로 고출력하에 있어서도 높은 신뢰성을 얻을 수 있다.
본 발명의 다른 레이저 장치는, 하부 광도파층과 압축변형활성층의 사이, 및 압축변형활성층과 상부 광도파층의 사이에, 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 하부 장벽층을 구비하고, 상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층의, 상기 반도체층이 벽개되어 이루어지는 끝면 중, 공진기끝면을 구성하는 대향하는 2개의 끝면에 인접하는 부분이 제거되어 있고, 이 제거된 부분에, 활성층의 밴드갭보다 큰 밴드갭을 보유하는 상부 광도파층이 채워진 구조(이른바 창구조)이고, 끝면근방에 발진광에 대해서 투명한 영역을 형성할 수 있기 때문에, 끝면에서의 광흡수에 의해 생기는 전류를 저감할 수 있다. 이것에 의해, 끝면에서의 소자의 발열을 저감할 수 있고, 끝면에 생기는 열폭주에 의한 끝면파괴레벨을 대폭으로 향상시킬 수 있어, 고출력 동작시에 있어서도 신뢰성이 높은 반도체 레이저 장치를 제공할 수 있다.
또한, InGaP 광도파층과 InGaAsP 압축변형활성층의 사이에 InGaAsP 장벽층을 형성하지 않은 경우, 제조공정에 있어서, P로부터 As로의 가스를 교체하기 위해서 일반적으로 시간이 걸리고, 계면에서의 P와 As의 치환이 발생하여 계면의 품질열화 즉, 활성층의 품질열화를 야기하는 일이 있었지만, 본 발명과 같이 InGaAsP 장벽층을 형성함으로써, 가스교체 등이 원활하게 행해지기 때문에, 활성층의 품질향상을 도모할 수 있다. 또한, 특히, InGaAsP 장벽층을 인장변형을 보유한 것이면, 소자의 온도특성의 향상을 도모할 수 있다는 이점이 있다.
제2 도전형 클래드층부상의, 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에 대응하는 영역을 제외한 영역에 제2 도전형 접촉층을 형성하고, 상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에 대응하는 영역에 절연막을 형성함으로써, 보다 효과적으로, 창영역으로의 전류의 주입을 대폭으로 억제할 수 있고, 광출력의 증대를 도모할 수 있다.
제2 도전형 클래드층부의 일부를 제거한 리지부를 형성하거나, 제2 도전형 클래드층부를 복수층으로 이루어지는 것으로 하고, 내부에 전류협착구조를 형성함으로써, 굴절률 도전기구를 설치한 구조로 하는 것에 의해, 레이저광의 모드제어를 매우 정밀하게 행할 수 있다.
본 발명의 반도체 레이저 장치의 제조방법에 의하면, 복수의 반도체층을 적층하고, 창구조를 형성할 때나 전류주입개구를 형성할 때에, 나중에 재성장면이 되는 InGaP 캡층상에 GaAs 캡층을 적층하고, 이 GaAs 캡층을 마스크로 하여, 그 하층에 형성되어 있는 층의 소정의 곳을 제거하고, 그 후에 이 GaAs 캡층을 제거한다는 공정을 사용함으로써, InGaP캡층 상에 자연산화막이 형성되거나, 직접 레지스트층이 형성되어 생기는 층의 변성 등을 방지함과 아울러, 또, 재성장면에 잔류되기 쉬운 경향이 있는 유기물 등의 부착을 방지함으로써, 결정결함의 발생을 억제하고, 소자특성 및 신뢰성을 향상시킬 수 있다.

Claims (30)

  1. 제1 도전형 GaAs 기판상에, 적어도,
    제1 도전형 하부 클래드층,
    제1 도전형 또는 언도프의 InGaP 하부 광도파층,
    InGaAsP 또는 InGaAs로 이루어지는 활성층,
    제2 도전형 또는 언도프의 InGaP 상부 제1 광도파층,
    제2 도전형 또는 언도프의 InGaP 상부 제2 광도파층,
    제2 도전형 상부 클래드층, 및
    제2 도전형 접촉층이 이 순서로 적층된 반도체층으로 이루어지는 반도체 레이저 장치에 있어서,
    상기 활성층 및 상기 InGaP 상부 제1 광도파층은, 상기 반도체층이 벽개(劈開)되어 이루어지는 끝면 중, 레이저광이 출사되는 2개의 평행한 끝면에 인접하는 부분이 제거되어 있고,
    그 끝면에 인접하는 부분이 제거된 InGaP 상부 제1 광도파층상에, 그 제거된 부분을 덮도록, 상기 InGaP 상부 제2 광도파층이 형성되어 있는 것을 특징으로 하는 반도체 레이저 장치.
  2. 제1항에 있어서, 상기 활성층의 상부에, 상기 반도체층의 일부가 상기 InGaP 상부 제2 광도파층의 상면까지 제거되어 생긴 리지부를 구비하고 있고, 이 리지부 의 저변의 길이가 1.5㎛ 이상인 것을 특징으로 하는 반도체 레이저 장치.
  3. 제1항에 있어서, 상기 InGaP 상부 제2 광도파층상에, 전류주입창으로 되는 부분이 라인형상으로 제거된 제1 도전형 InGaAlP층이 형성되어 있고, 이 제1 도전형 InGaAlP층상에, 상기 라인형상으로 제거된 부분을 채우도록 상기 제2 도전형 상부 클래드층이 형성되어 있고,
    상기 제거된 부분의 짧은 변 방향의 저변의 길이가 1.5㎛이상인 것을 특징으로 하는 반도체 레이저 장치.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 활성층이, 조성비가 0 ≤x1 ≤0.3 및 0 ≤y1 ≤0.5인 Inx1Ga1-x1As1-y1Py1으로 이루어지고, 이 활성층의 변형량과 막두께의 곱이 -0.15nm이상 +0.15nm이하이고, 여기에서, 활성층의 변형량은, GaAs 기판의 격자정수를 cs, 성장층의 격자정수를 c로 하면, (c-cs)/cs로 정의되는 것을 특징으로 하는 반도체 레이저 장치.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 활성층이 변형양자우물구조이고, 이 활성층에 이 활성층의 변형과 역변형을 보유하는 InGaP 장벽층이 인접하여 있고, 이 활성층의 변형량과 막두께의 곱과 상기 장벽층의 변형량과 막두께의 곱의 합이 -0.15nm이상 +0.15nm이하이고, 여기에서, 활성층의 변형량은, GaAs 기판의 격자정수를 cs, 성장층의 격자정수를 c로 하면, (c-cs)/cs로 정의되고, 장벽층의 변형량은, 기판의 격자정수를 cs, 장벽층의 격자정수를 cb로 하면, (cb-cs)/cs로 정의되는 것을 특징으로 하는 반도체 레이저 장치.
  6. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 상부 클래드층 및 상기 하부 클래드층은, 조성비가 0.55 ≤z1 ≤0.8인 Alz1Ga1-z1As, 또는 조성비가 x3 = 0.49y3 ±0.01, 0 < y3 ≤1 및 0 < z3 ≤1인 Inx3(Alz3Ga1-z3)1-x3As1-y3Py3으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  7. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 각 광도파층이, 조성비가 x2 = 0.49 ±0.01인 Inx2Ga1-x2P인 것을 특징으로 하는 반도체 레이저 장치.
  8. 제1 도전형 GaAs 기판상에,
    제1 도전형 클래드층,
    제1 도전형 또는 언도프의 InGaP 하부 광도파층,
    InGaAsP 또는 InGaAs로 이루어지는 압축변형활성층,
    제2 도전형 또는 언도프의 InGaP 상부 광도파층, 및
    제2 도전형 클래드층부가 이 순서로 적층된 반도체층으로 이루어지는 반도체 레이저 장치에 있어서,
    상기 하부 광도파층과 상기 압축변형활성층의 사이에, 그 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 하부 장벽층을 구비하고,
    상기 압축변형활성층과 상기 상부 광도파층의 사이에, 그 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 상부 장벽층을 구비하고,
    상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층의, 상기 반도체층이 벽개되어 이루어지는 끝면 중, 공진기 끝면을 구성하는 대향하는 2개의 끝면에 인접하는 부분이 제거되어 있고,
    상기 하부 및 상부 광도파층이 상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하고,
    상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에, 상기 상부 광도파층이 채워져 있는 것을 특징으로 하는 반도체 레이저 장치.
  9. 제8항에 있어서, 상기 압축변형활성층이, 0.49y6 < x6 ≤0.4 및 0 ≤y6 ≤0.1인 Inx6Ga1-x6As1-y6Py6으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  10. 제8항에 있어서, 상기 제2 도전형 클래드층부상의, 상기 하부 장벽층, 상기 압축변형활성층, 및 상기 상부 장벽층이 제거된 부분에 대응하는 영역을 제외한 영역에 제2 도전형 접촉층이 형성되고,
    상기 제2 도전형 클래드층부상의, 상기 하부 장벽층, 상기 압축변형활성층 및 상기 상부 장벽층이 제거된 부분에 대응하는 영역에 절연막이 형성되어 있는 것을 특징으로 하는 반도체 레이저 장치.
  11. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 제2 도전형 클래드층부의, 상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상 부분의 양측이, 그 제2 도전형 클래드층부 상면측으로부터 소정 위치까지 제거되어 형성된 리지부를 구비한 것을 특징으로 하는 반도체 레이저 장치.
  12. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 제2 도전형 클래드층부가, 상기 상부 광도파층측부터,
    제2 도전형 제1 클래드층,
    제2 도전형 InGaP 제1 에칭저지층,
    상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 GaAs 제2 에칭저지층,
    상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaAlP 전류협착층,
    상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaP캡층, 및
    제2 도전형 제2 클래드층을 이 순서로 구비하여 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  13. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 제2 도전형 클래드층부가, 상기 상부 광도파층측부터,
    상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주 입개구를 보유하는 GaAs 에칭저지층,
    상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaAlP 전류협착층,
    상기 공진기 끝면의 한쪽으로부터 다른쪽에까지 이르는 줄무늬형상의 전류주입개구를 보유하는 제1 도전형 InGaP 캡층, 및
    제2 도전형 클래드층을 이 순서로 구비하여 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  14. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 각 클래드층이 상기 GaAs 기판에 격자정합하는 AlGaAs, InGaAlP, InGaAlAsP의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  15. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x4 ≤0.3 및 0 ≤y4 ≤0.6인 Inx4Ga1-x4As1-y4Py4으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  16. 제8항 내지 제10항 중 어느 한 항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x5 ≤0.3 및 x5 = 0.49y5인 Inx5Ga1-x5As1-y5Py5 장벽층과, 0.49y7 > x7 ≥0 및 0 < y7 ≤0.5인 Inx7Ga1-x7As1-y7Py7 인장변형 장벽층의 2층으로 이루어지고, 그 2층 중 상기 인장변형장벽층이 상기 압축변형활성층에 인접하여 배치되어 있는 것을 특징으로 하는 반도체 레이저 장치.
  17. 기판상에, 압축변형활성층을 포함하는 복수의 반도체층이 적층되어 이루어지고, 2개의 대향하는 끝면에 의해 공진기 끝면이 구성되어 이루어지는 반도체 레이저 장치의 제조방법으로서,
    제1 도전형 GaAs 기판상에,
    제1 도전형 클래드층,
    상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 제1 도전형 또는 언도프의 InGaP 하부 광도파층,
    상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 하부 장벽층,
    InGaAsP 또는 InGaAs로 이루어지는 상기 압축변형활성층,
    상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 InGaAsP 상부 장벽층,
    InGaP 캡층, 및
    GaAs 캡층을 이 순서로 적층하고,
    상기 GaAs 캡층의, 상기 공진기 끝면에 인접하는 끝면근방부분을 제거하고,
    그 GaAs 캡층을 마스크로 하여, 상기 InGaP캡층의 상기 끝면근방부분을 제거하고,
    상기 마스크로한 GaAs 캡층을 제거함과 동시에, 상기 InGaP 캡층을 마스크로 하여, 상기 상부 장벽층, 상기 압축변형활성층 및 상기 하부 장벽층의 상기 끝면근방부분을 제거하고,
    상기 제거된 끝면근방부분 및 InGaP 캡층상에, 상기 압축변형활성층의 밴드갭보다 큰 밴드갭을 보유하는 제2 도전형 또는 언도프의 InGaP 상부 광도파층을 형성하고, 또 그 상부 광도파층상에 제2 도전형 클래드층부를 형성하는 것을 특징으로 하는 반도체 레이저 장치의 제조방법.
  18. 제17항에 있어서, 상기 제2 도전형 클래드층부를, 상기 상부 광도파층측부터,
    제2 도전형 제1 클래드층,
    제2 도전형 InGaP 제1 에칭저지층,
    GaAs 제2 에칭저지층,
    제1 도전형 InGaAlP 전류협착층,
    제1 도전형 InGaP 캡층, 및
    제2 GaAs 캡층을 이 순서로 적층하고,
    이 제2 GaAs 캡층의, 줄무늬형상의 전류주입개구에 대응하는 부분을 제거하고,
    그 다음에, 그 제2 GaAs 캡층을 마스크로 하여, 상기 제1 도전형 InGaP캡층 및 상기 전류협착층, 상기 전류주입개구가 되는 부분을 제거하고,
    상기 마스크로 한 제2 GaAs 캡층을 제거함과 동시에, 상기 제1 도전형 InGaP캡층을 마스크로 하여, 상기 제2 에칭저지층의, 상기 전류주입개구가 되는 부분을 제거하고,
    상기 전류주입개구를 덮도록 제2 도전형 제2 클래드층을 형성함으로써 형성하는 것을 특징으로 하는 반도체 레이저 장치의 제조방법.
  19. 제17항에 있어서, 상기 제2 도전형 클래드층부를, 상기 상부 광도파층측부터,
    GaAs 에칭저지층,
    제1 도전형 InGaAlP 전류협착층,
    제1 도전형 InGaP 캡층, 및
    제2 GaAs 캡층을 이 순서로 적층하고,
    이 제2 GaAs 캡층의, 줄무늬형상의 전류주입개구에 대응하는 부분을 제거하고,
    그 다음에, 그 제2 GaAs 캡층을 마스크로 하여, 상기 제1 도전형 InGaP캡층 및 상기 전류협착층의 상기 전류주입개구가 되는 부분을 제거하고,
    상기 마스크로 한 제2 GaAs 캡층을 제거함과 동시에, 상기 제1 도전형 InGaP 캡층을 마스크로 하여, 상기 GaAs 에칭저지층의 상기 전류주입개구가 되는 부분을 제거하고,
    상기 전류주입개구를 덮도록 제2 도전형 클래드층을 형성함으로써 형성하는 것을 특징으로 하는 반도체 레이저 장치의 제조방법.
  20. 제11항에 있어서, 상기 각 클래드층이 상기 GaAs 기판에 격자정합하는 AlGaAs, InGaAlP, InGaAlAsP의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  21. 제12항에 있어서, 상기 각 클래드층이 상기 GaAs 기판에 격자정합하는 AlGaAs, InGaAlP, InGaAlAsP의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  22. 제13항에 있어서, 상기 각 클래드층이 상기 GaAs 기판에 격자정합하는 AlGaAs, InGaAlP, InGaAlAsP의 어느 하나로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  23. 제11항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x4 ≤0.3 및 0 ≤y4 ≤0.6인 Inx4Ga1-x4As1-y4Py4으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  24. 제12항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x4 ≤0.3 및 0 ≤y4 ≤0.6인 Inx4Ga1-x4As1-y4Py4으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  25. 제13항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x4 ≤0.3 및 0 ≤y4 ≤0.6인 Inx4Ga1-x4As1-y4Py4으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  26. 제14항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x4 ≤0.3 및 0 ≤y4 ≤0.6인 Inx4Ga1-x4As1-y4Py4으로 이루어지는 것을 특징으로 하는 반도체 레이저 장치.
  27. 제11항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x5 ≤0.3 및 x5 = 0.49y5인 Inx5Ga1-x5As1-y5Py5 장벽층과, 0.49y7 > x7 ≥0 및 0 < y7 ≤0.5인 Inx7Ga1-x7As1-y7Py7 인장변형 장벽층의 2층으로 이루어지고, 그 2층 중 상기 인장변형장벽층이 상기 압축변형활성층에 인접하여 배치되어 있는 것을 특징으로 하는 반도체 레이저 장치.
  28. 제12항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x5 ≤0.3 및 x5 = 0.49y5인 Inx5Ga1-x5As1-y5Py5 장벽층과, 0.49y7 > x7 ≥0 및 0 < y7 ≤0.5인 Inx7Ga1-x7As1-y7Py7 인장변형 장벽층의 2층으로 이루어지고, 그 2층 중 상기 인장변형장벽층이 상기 압축변형활성층에 인접하여 배치되어 있는 것을 특징으로 하는 반도체 레이저 장치.
  29. 제13항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x5 ≤0.3 및 x5 = 0.49y5인 Inx5Ga1-x5As1-y5Py5 장벽층과, 0.49y7 > x7 ≥0 및 0 < y7 ≤0.5인 Inx7Ga1-x7As1-y7Py7 인장변형 장벽층의 2층으로 이루어지고, 그 2층 중 상기 인장변형장벽층이 상기 압축변형활성층에 인접하여 배치되어 있는 것을 특징으로 하는 반도체 레이저 장치.
  30. 제14항에 있어서, 상기 하부 및 상부 장벽층이 각각, 0 ≤x5 ≤0.3 및 x5 = 0.49y5인 Inx5Ga1-x5As1-y5Py5 장벽층과, 0.49y7 > x7 ≥0 및 0 < y7 ≤0.5인 Inx7Ga1-x7As1-y7Py7 인장변형 장벽층의 2층으로 이루어지고, 그 2층 중 상기 인장변형장벽층이 상기 압축변형활성층에 인접하여 배치되어 있는 것을 특징으로 하는 반도체 레이저 장치.
KR1020010031492A 2001-04-30 2001-06-05 반도체 레이저 장치 KR100817487B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020010023377 2001-04-30
KR20010023377 2001-04-30

Publications (2)

Publication Number Publication Date
KR20020084404A KR20020084404A (ko) 2002-11-07
KR100817487B1 true KR100817487B1 (ko) 2008-03-27

Family

ID=37490565

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031492A KR100817487B1 (ko) 2001-04-30 2001-06-05 반도체 레이저 장치

Country Status (1)

Country Link
KR (1) KR100817487B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412678A (en) * 1992-09-22 1995-05-02 Xerox Corporation Multi-beam, orthogonally-polarized emitting monolithic quantum well lasers
US5960023A (en) * 1996-04-15 1999-09-28 Sharp Kabushiki Kaisha Distributed feedback semiconductor laser diode, method for producing the same, and exposure method therefor
US6285695B1 (en) * 1998-02-10 2001-09-04 Fuji Photo Film Co., Ltd. Semiconductor laser

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5412678A (en) * 1992-09-22 1995-05-02 Xerox Corporation Multi-beam, orthogonally-polarized emitting monolithic quantum well lasers
US5960023A (en) * 1996-04-15 1999-09-28 Sharp Kabushiki Kaisha Distributed feedback semiconductor laser diode, method for producing the same, and exposure method therefor
US6285695B1 (en) * 1998-02-10 2001-09-04 Fuji Photo Film Co., Ltd. Semiconductor laser

Also Published As

Publication number Publication date
KR20020084404A (ko) 2002-11-07

Similar Documents

Publication Publication Date Title
JP3753216B2 (ja) 半導体レーザ装置
US6580738B2 (en) High-power semiconductor laser device in which near-edge portions of active layer are removed
EP1104057B1 (en) High-power semiconductor laser device having current confinement structure and index-guided structure
EP0936709B1 (en) Semiconductor laser
JP2001053384A (ja) 半導体レーザ装置およびその製造方法
JP3859839B2 (ja) 屈折率導波型半導体レーザ装置
JP2002374042A (ja) 半導体レーザ素子
US6400743B1 (en) High-power semiconductor laser device having current confinement structure and index-guided structure
KR100771082B1 (ko) 반도체 레이저소자 및 그 제조방법
JP2002124739A (ja) 半導体レーザ素子
KR100817487B1 (ko) 반도체 레이저 장치
US20030039289A1 (en) Semiconductor laser device
JP2001168458A (ja) 半導体レーザ装置
JP4033930B2 (ja) 半導体レーザ
JP2001223436A (ja) 半導体レーザ装置
EP1251609B1 (en) High-power semiconductor window laser device
JP2002204032A (ja) 半導体レーザ素子
JP2001308466A (ja) 半導体レーザ装置
JP2003023218A (ja) 半導体レーザ素子
JP2001053382A (ja) 半導体レーザ装置
JP2003347679A (ja) 半導体レーザ素子
RU2272344C2 (ru) Полупроводниковое лазерное устройство, генерирующее излучение высокой мощности (варианты), и способ его изготовления
JP2001053383A (ja) 半導体レーザ装置およびその製造方法
JP3654315B2 (ja) 半導体レーザ
JPH1197794A (ja) 半導体レーザ装置

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130227

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20140220

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee