JP2001223436A - 半導体レーザ装置 - Google Patents
半導体レーザ装置Info
- Publication number
- JP2001223436A JP2001223436A JP2000031733A JP2000031733A JP2001223436A JP 2001223436 A JP2001223436 A JP 2001223436A JP 2000031733 A JP2000031733 A JP 2000031733A JP 2000031733 A JP2000031733 A JP 2000031733A JP 2001223436 A JP2001223436 A JP 2001223436A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- composition ratio
- strain
- quantum well
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】
【課題】 内部電流狭窄構造を有する半導体レーザ装置
において、等価屈折率段差を向上させ、高い出力まで基
本横モード発振を得る。 【解決手段】 n型GaAs基板１上にn-Inx8Ga1-x8P下部ク
ラッド層２、nあるいはi-Inx2Ga1-x2As1-y2Py2光導波層
３、Inｘ２Ga1-x2As1-y2Py2圧縮歪量子井戸活性層４、p
あるいはi-Inx2Ga1-x2As1-y2Py2光導波層５、p-Inx8Ga
1-x8P上部第一クラッド層６、p-Inx1Ga1-x1As1-y1Py1エ
ッチング阻止層７、n-Inx8Ga1-x8P電流狭窄層８を１μ
ｍ、GaAsキャップ層９を10nm積層する。この上にSiO２
膜10を形成し、３μm程度の幅のストライプ領域のSiO２
膜10を除去し、GaAsキャップ層９、n-Inx8Ga1-x8P電流
狭窄層８をエッチングした後、SiO２膜10を除去し、GaA
sキャップ層と溝の底面のInx1Ga1-x1As1-y1Py1エッチン
グ阻止層７を除去する。p-Alz4Ga1-z4As上部第二クラッ
ド層11、p-GaAsコンタクト層12を形成する。
において、等価屈折率段差を向上させ、高い出力まで基
本横モード発振を得る。 【解決手段】 n型GaAs基板１上にn-Inx8Ga1-x8P下部ク
ラッド層２、nあるいはi-Inx2Ga1-x2As1-y2Py2光導波層
３、Inｘ２Ga1-x2As1-y2Py2圧縮歪量子井戸活性層４、p
あるいはi-Inx2Ga1-x2As1-y2Py2光導波層５、p-Inx8Ga
1-x8P上部第一クラッド層６、p-Inx1Ga1-x1As1-y1Py1エ
ッチング阻止層７、n-Inx8Ga1-x8P電流狭窄層８を１μ
ｍ、GaAsキャップ層９を10nm積層する。この上にSiO２
膜10を形成し、３μm程度の幅のストライプ領域のSiO２
膜10を除去し、GaAsキャップ層９、n-Inx8Ga1-x8P電流
狭窄層８をエッチングした後、SiO２膜10を除去し、GaA
sキャップ層と溝の底面のInx1Ga1-x1As1-y1Py1エッチン
グ阻止層７を除去する。p-Alz4Ga1-z4As上部第二クラッ
ド層11、p-GaAsコンタクト層12を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体レーザ装置
およびその製造方法に関し、特に、内部に電流狭窄構造
と屈折率導波機構を備えた半導体レーザ装置およびその
製造方法に関するものである。
およびその製造方法に関し、特に、内部に電流狭窄構造
と屈折率導波機構を備えた半導体レーザ装置およびその
製造方法に関するものである。
【０００２】
【従来の技術】従来より、発振波長が０．９μｍから
１．１μｍの半導体レーザ装置において、基本横モード
を得るために、結晶層の内部に電流狭窄層と屈折率導波
機構を設けることが広くなされている。例えば、０．９
８μｍ帯の半導体レーザ装置として、1995年発行のIEEE
Journal of selected Topics in Quantum Electronic
s,Vol.1,No.2 pp.102において、ｎ−ＧａＡｓ基板上に
ｎ−Ａｌ０．４８Ｇａ０．５ ２Ａｓ下部クラッド層、ア
ンドープＡｌ０．２Ｇａ０．８Ａｓ光導波層 、Ａｌ
０．２Ｇａ０．８Ａｓ／Ｉｎ０．２Ｇａ０．８Ａｓ二重
量子井戸活性層、アンドープＡｌ０．２Ｇａ０．８Ａｓ
光導波層、ｐ−Ａｌ0.48Ｇａ0.52Ａｓ上部第一クラッド
層、ｐ−Ａｌ０．６７Ｇａ０．３３Ａｓエッチング阻止
層、ｐ−Ａｌ０． ４８Ｇａ０．５２Ａｓ上部第二クラッ
ド層、ｐ−ＧａＡｓキャップ層、絶縁膜を積層し、通常
のフォトリソグラフィにより、選択エッチングを利用し
て、ｐ−Ａｌ０．６７Ｇａ０．３３Ａｓエッチング阻止
層までの狭ストライプのリッジ構造を形成し、そのリッ
ジ構造の両サイドをＣｌガスのアシストによる選択ＭＯ
ＣＶＤ成長によりｎ−Ａｌ０．７Ｇａ０．３Ａｓとｎ−
ＧａＡｓを埋め込み、絶縁膜を除去した後、ｐ−ＧａＡ
ｓを積層した電流狭窄と屈折率導波機構を作り付けたこ
とを特徴とする基本横モード発振する半導体レーザ装置
が報告されている。この装置においては、酸化されやす
いＡｌ組成の高い上部第一クラッド層の上に選択成長の
困難なＡｌＧａＡｓ上部第二クラッド層を再成長するこ
とが非常に難しいという問題がある。
１．１μｍの半導体レーザ装置において、基本横モード
を得るために、結晶層の内部に電流狭窄層と屈折率導波
機構を設けることが広くなされている。例えば、０．９
８μｍ帯の半導体レーザ装置として、1995年発行のIEEE
Journal of selected Topics in Quantum Electronic
s,Vol.1,No.2 pp.102において、ｎ−ＧａＡｓ基板上に
ｎ−Ａｌ０．４８Ｇａ０．５ ２Ａｓ下部クラッド層、ア
ンドープＡｌ０．２Ｇａ０．８Ａｓ光導波層 、Ａｌ
０．２Ｇａ０．８Ａｓ／Ｉｎ０．２Ｇａ０．８Ａｓ二重
量子井戸活性層、アンドープＡｌ０．２Ｇａ０．８Ａｓ
光導波層、ｐ−Ａｌ0.48Ｇａ0.52Ａｓ上部第一クラッド
層、ｐ−Ａｌ０．６７Ｇａ０．３３Ａｓエッチング阻止
層、ｐ−Ａｌ０． ４８Ｇａ０．５２Ａｓ上部第二クラッ
ド層、ｐ−ＧａＡｓキャップ層、絶縁膜を積層し、通常
のフォトリソグラフィにより、選択エッチングを利用し
て、ｐ−Ａｌ０．６７Ｇａ０．３３Ａｓエッチング阻止
層までの狭ストライプのリッジ構造を形成し、そのリッ
ジ構造の両サイドをＣｌガスのアシストによる選択ＭＯ
ＣＶＤ成長によりｎ−Ａｌ０．７Ｇａ０．３Ａｓとｎ−
ＧａＡｓを埋め込み、絶縁膜を除去した後、ｐ−ＧａＡ
ｓを積層した電流狭窄と屈折率導波機構を作り付けたこ
とを特徴とする基本横モード発振する半導体レーザ装置
が報告されている。この装置においては、酸化されやす
いＡｌ組成の高い上部第一クラッド層の上に選択成長の
困難なＡｌＧａＡｓ上部第二クラッド層を再成長するこ
とが非常に難しいという問題がある。
【０００３】また、０．９８−１．０２μｍ帯の半導体
レーザ装置として、1993年発行のIEEE Journal of Quan
tum Electronics Vol.29,No.6 pp.1936において、ｎ−
ＧａＡｓ基板上にｎ−Ａｌ０．４Ｇａ０．６Ａｓ下部ク
ラッド層、アンドープＡｌ０ ．２Ｇａ０．８Ａｓ光導波
層、ＧａＡｓ／ＩｎＧａＡｓ二重量子井戸活性層、アン
ドープＡｌ０．２Ｇａ０．８Ａｓ光導波層、ｐ−Ａｌ
０．４Ｇａ０．６Ａｓ上部クラッド層、ｐ−ＧａＡｓキ
ャップ層、絶縁膜を積層し、通常のフォトリソグラフィ
により選択エッチングを利用して、ｐ−Ａｌ0.4Ｇａ0.6
Ａｓ上部クラッド層の途中まで狭ストライプのリッジ構
造を形成し、そのリッジ構造の両サイドを選択ＭＯＣＶ
Ｄ成長により、ｎ−Ｉｎ0.5Ｇａ0.5Ｐとｎ−ＧａＡｓで
埋め込み、絶縁膜を除去した後電極を形成した、電流狭
窄と屈折率導波機構を作り付けたことを特徴とする基本
横モード発振する半導体レーザ装置が報告されている。
この装置においては、酸化されやすいＡｌ組成の高い上
部クラッド層の上にＶ族組成の違うＩｎＧａＰを再成長
することが非常に難しいという問題がある。
レーザ装置として、1993年発行のIEEE Journal of Quan
tum Electronics Vol.29,No.6 pp.1936において、ｎ−
ＧａＡｓ基板上にｎ−Ａｌ０．４Ｇａ０．６Ａｓ下部ク
ラッド層、アンドープＡｌ０ ．２Ｇａ０．８Ａｓ光導波
層、ＧａＡｓ／ＩｎＧａＡｓ二重量子井戸活性層、アン
ドープＡｌ０．２Ｇａ０．８Ａｓ光導波層、ｐ−Ａｌ
０．４Ｇａ０．６Ａｓ上部クラッド層、ｐ−ＧａＡｓキ
ャップ層、絶縁膜を積層し、通常のフォトリソグラフィ
により選択エッチングを利用して、ｐ−Ａｌ0.4Ｇａ0.6
Ａｓ上部クラッド層の途中まで狭ストライプのリッジ構
造を形成し、そのリッジ構造の両サイドを選択ＭＯＣＶ
Ｄ成長により、ｎ−Ｉｎ0.5Ｇａ0.5Ｐとｎ−ＧａＡｓで
埋め込み、絶縁膜を除去した後電極を形成した、電流狭
窄と屈折率導波機構を作り付けたことを特徴とする基本
横モード発振する半導体レーザ装置が報告されている。
この装置においては、酸化されやすいＡｌ組成の高い上
部クラッド層の上にＶ族組成の違うＩｎＧａＰを再成長
することが非常に難しいという問題がある。
【０００４】さらに、０．９８μｍ帯のオールＡｌフリ
ー半導体レーザ装置として、1995年発行のIEEE Journal
of selected Topics in Quantum Electronics,Vol.1,N
o.2pp.189において、ｎ−ＧａＡｓ基板上に、ｎ−Ｉｎ
ＧａＰクラッド層、アンドープＩｎＧａＡｓＰ光導波
層、ＩｎＧａＡｓＰ引張り歪障壁層、ＩｎＧａＡｓ二重
量子井戸活性層、ＩｎＧａＡｓＰ引張り歪障壁層、アン
ドープＩｎＧａＡｓＰ光導波層、ｐ−ＩｎＧａＰ上部第
一クラッド層、ｐ−ＧａＡｓ光導波層、ｐ−ＩｎＧａＰ
上部第二クラッド層、ｐ−ＧａＡｓキャップ層、絶縁膜
を積層し、通常のフォトリソグラフィにより選択エッチ
ングを利用してｐ−ＩｎＧａＰ上部第一クラッド層の上
部までの狭ストライプのリッジ構造を形成し、そのリッ
ジ構造の両サイドを選択ＭＯＣＶＤ成長により、ｎ−Ｉ
ｎ0.5Ｇａ0.5Ｐで埋め込み、絶縁膜を除去したｐ−Ｇａ
Ａｓコンタクト層を形成した、電流狭窄層と屈折率導波
機構を作り付けたことを特徴とする基本横モード発振す
る半導体レーザが報告されている。この装置において
は、活性層の歪みを補償することにより、良好な信頼性
が得られている。しかし、リッジ幅の制御性が悪いため
にキンクレベルが１５０ｍＷ程度と低い。
ー半導体レーザ装置として、1995年発行のIEEE Journal
of selected Topics in Quantum Electronics,Vol.1,N
o.2pp.189において、ｎ−ＧａＡｓ基板上に、ｎ−Ｉｎ
ＧａＰクラッド層、アンドープＩｎＧａＡｓＰ光導波
層、ＩｎＧａＡｓＰ引張り歪障壁層、ＩｎＧａＡｓ二重
量子井戸活性層、ＩｎＧａＡｓＰ引張り歪障壁層、アン
ドープＩｎＧａＡｓＰ光導波層、ｐ−ＩｎＧａＰ上部第
一クラッド層、ｐ−ＧａＡｓ光導波層、ｐ−ＩｎＧａＰ
上部第二クラッド層、ｐ−ＧａＡｓキャップ層、絶縁膜
を積層し、通常のフォトリソグラフィにより選択エッチ
ングを利用してｐ−ＩｎＧａＰ上部第一クラッド層の上
部までの狭ストライプのリッジ構造を形成し、そのリッ
ジ構造の両サイドを選択ＭＯＣＶＤ成長により、ｎ−Ｉ
ｎ0.5Ｇａ0.5Ｐで埋め込み、絶縁膜を除去したｐ−Ｇａ
Ａｓコンタクト層を形成した、電流狭窄層と屈折率導波
機構を作り付けたことを特徴とする基本横モード発振す
る半導体レーザが報告されている。この装置において
は、活性層の歪みを補償することにより、良好な信頼性
が得られている。しかし、リッジ幅の制御性が悪いため
にキンクレベルが１５０ｍＷ程度と低い。
【０００５】
【発明が解決しようとする課題】上記のように、発振波
長が０．９−１．１μｍで内部電流狭窄構造と屈折率導
波機構を有する半導体レーザ装置においては、高出力で
かつ基本横モードを得るための層構成が、特性上または
信頼性上最適ではなかった。
長が０．９−１．１μｍで内部電流狭窄構造と屈折率導
波機構を有する半導体レーザ装置においては、高出力で
かつ基本横モードを得るための層構成が、特性上または
信頼性上最適ではなかった。
【０００６】本発明は上記事情に鑑みて、高出力発振下
においても基本横モード発振する信頼性の高い半導体レ
ーザ装置を提供することを目的とするものである。
においても基本横モード発振する信頼性の高い半導体レ
ーザ装置を提供することを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の半導体レーザ装
置は、第一導電型ＧａＡｓ基板上に、第一導電型下部ク
ラッド層、下部光導波層、組成比が0 ＜x3≦0.4および0
≦y3≦0.1であるＩｎ x3Ｇａ1-x3Ａｓ1-y3Ｐy3圧縮歪量
子井戸活性層、上部光導波層、組成比がx8＝0.49±0.01
である第二導電型Ｉｎx8Ｇａ1-x8Ｐ上部第一クラッド
層、電流注入窓となるストライプ状の部分が除去され
た、組成比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二
導電型Ｉｎx1Ｇａ1-z1Ａｓ1-y1Ｐy1エッチング阻止層、
電流注入窓となるストライプ状の部分が除去された、組
成比がx8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ1-x8
Ｐ電流狭窄層がこの順に積層された結晶層の上に、組成
比が0.20≦z4≦0.50である第二導電型Ａｌz4Ｇａ1-z4Ａ
ｓ上部第二クラッド層および第二導電型コンタクト層が
この順に積層されてなり、前記圧縮歪量子井戸活性層の
歪量と膜厚の積の絶対値が０．２５ｎｍ以下であり、前
記エッチング阻止層の歪量と膜厚の積の絶対値が０．２
５ｎｍ以下であり、前記圧縮歪量子井戸活性層および前
記エッチング阻止層以外の全ての層が、前記第一導電型
ＧａＡｓ基板と格子整合する組成であることを特徴とす
るものである。
置は、第一導電型ＧａＡｓ基板上に、第一導電型下部ク
ラッド層、下部光導波層、組成比が0 ＜x3≦0.4および0
≦y3≦0.1であるＩｎ x3Ｇａ1-x3Ａｓ1-y3Ｐy3圧縮歪量
子井戸活性層、上部光導波層、組成比がx8＝0.49±0.01
である第二導電型Ｉｎx8Ｇａ1-x8Ｐ上部第一クラッド
層、電流注入窓となるストライプ状の部分が除去され
た、組成比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二
導電型Ｉｎx1Ｇａ1-z1Ａｓ1-y1Ｐy1エッチング阻止層、
電流注入窓となるストライプ状の部分が除去された、組
成比がx8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ1-x8
Ｐ電流狭窄層がこの順に積層された結晶層の上に、組成
比が0.20≦z4≦0.50である第二導電型Ａｌz4Ｇａ1-z4Ａ
ｓ上部第二クラッド層および第二導電型コンタクト層が
この順に積層されてなり、前記圧縮歪量子井戸活性層の
歪量と膜厚の積の絶対値が０．２５ｎｍ以下であり、前
記エッチング阻止層の歪量と膜厚の積の絶対値が０．２
５ｎｍ以下であり、前記圧縮歪量子井戸活性層および前
記エッチング阻止層以外の全ての層が、前記第一導電型
ＧａＡｓ基板と格子整合する組成であることを特徴とす
るものである。
【０００８】ここで、量子井戸活性層の歪量Δａとは、
ＧａＡｓ基板の格子定数をｃsとし、活性層の格子定数
をｃaとすると、Δａ＝（ｃa−ｃs）／ｃsで表される値
であり、量子井戸活性層の膜厚をｄaとすると、両者の
関係が-0.25nm≦Δａ・ｄａ≦0.25nmと表される。
ＧａＡｓ基板の格子定数をｃsとし、活性層の格子定数
をｃaとすると、Δａ＝（ｃa−ｃs）／ｃsで表される値
であり、量子井戸活性層の膜厚をｄaとすると、両者の
関係が-0.25nm≦Δａ・ｄａ≦0.25nmと表される。
【０００９】また、エッチング阻止層の歪量Δｅとは、
ＧａＡｓ基板の格子定数をｃsとし、エッチング阻止層
の格子定数をｃeとすると、Δｅ＝（ｃe−ｃs）／ｃsで
表される値である。エッチング阻止層の膜厚をｄｅとす
ると、両者の関係が-0.25nm≦Δｅ・ｄｅ≦0.25nmと表
される。
ＧａＡｓ基板の格子定数をｃsとし、エッチング阻止層
の格子定数をｃeとすると、Δｅ＝（ｃe−ｃs）／ｃsで
表される値である。エッチング阻止層の膜厚をｄｅとす
ると、両者の関係が-0.25nm≦Δｅ・ｄｅ≦0.25nmと表
される。
【００１０】また、上記格子整合するとは、ＧａＡｓ基
板の格子定数をｃsとし、成長層の格子定数をｃとする
と（ｃ-ｃs）／ｃsで表される値が±０．００３以内で
あることを示す。
板の格子定数をｃsとし、成長層の格子定数をｃとする
と（ｃ-ｃs）／ｃsで表される値が±０．００３以内で
あることを示す。
【００１１】本発明の他の半導体レーザ装置は、第一導
電型ＧａＡｓ基板上に、第一導電型下部クラッド層、下
部光導波層、組成比が0 ＜x3≦0.4および0 ≦y3≦0.1で
あるＩｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3圧縮歪量子井戸活性
層、上部光導波層、第二導電型上部第一クラッド層、電
流注入窓となるストライプ状の部分が除去された、組成
比が0 ≦x7≦1である第二導電型Ｉｎx7Ｇａ1-x7Ｐ第一
エッチング阻止層、電流注入窓となるストライプ状の部
分が除去された、組成比が0 ≦x1≦0.3および0≦y1≦0.
3である第二導電型Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第二エ
ッチング阻止層、電流注入窓となるストライプ状の部分
が除去された、組成比がx8＝0.49±0.01である第一導電
型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層がこの順に積層された結
晶層の上に、組成比が0.20≦z4≦0.50である第二導電型
Ａｌz４Ｇａ１−z４Ａｓ上部第二クラッド層および第二
導電型コンタクト層がこの順に積層されてなり、前記圧
縮歪量子井戸活性層の歪量と膜厚の積の絶対値が０．２
５ｎｍ以下であり、前記第一および第二エッチング阻止
層の各歪量と各膜厚との積の和の絶対値が０．２５ｎｍ
以下であり、前記圧縮歪量子井戸活性層、前記第一およ
び第二エッチング阻止層以外の全ての層が、前記第一導
電型ＧａＡｓ基板と格子整合する組成であることを特徴
とするものである。
電型ＧａＡｓ基板上に、第一導電型下部クラッド層、下
部光導波層、組成比が0 ＜x3≦0.4および0 ≦y3≦0.1で
あるＩｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3圧縮歪量子井戸活性
層、上部光導波層、第二導電型上部第一クラッド層、電
流注入窓となるストライプ状の部分が除去された、組成
比が0 ≦x7≦1である第二導電型Ｉｎx7Ｇａ1-x7Ｐ第一
エッチング阻止層、電流注入窓となるストライプ状の部
分が除去された、組成比が0 ≦x1≦0.3および0≦y1≦0.
3である第二導電型Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第二エ
ッチング阻止層、電流注入窓となるストライプ状の部分
が除去された、組成比がx8＝0.49±0.01である第一導電
型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層がこの順に積層された結
晶層の上に、組成比が0.20≦z4≦0.50である第二導電型
Ａｌz４Ｇａ１−z４Ａｓ上部第二クラッド層および第二
導電型コンタクト層がこの順に積層されてなり、前記圧
縮歪量子井戸活性層の歪量と膜厚の積の絶対値が０．２
５ｎｍ以下であり、前記第一および第二エッチング阻止
層の各歪量と各膜厚との積の和の絶対値が０．２５ｎｍ
以下であり、前記圧縮歪量子井戸活性層、前記第一およ
び第二エッチング阻止層以外の全ての層が、前記第一導
電型ＧａＡｓ基板と格子整合する組成であることを特徴
とするものである。
【００１２】上記本発明の他の半導体レーザ装置におい
ては、前記第二導電型上部第一クラッド層が、組成比が
x6＝(0.49±0.01)y6および0.2 ＜y6＜1であるＩｎx6Ｇ
ａ1- x6Ａｓ1-y6Ｐy6、または、組成比が0.25≦z5≦0.7
であるＡｌz5Ｇａ1-z5Ａｓのいずれかの組成であること
が望ましい。
ては、前記第二導電型上部第一クラッド層が、組成比が
x6＝(0.49±0.01)y6および0.2 ＜y6＜1であるＩｎx6Ｇ
ａ1- x6Ａｓ1-y6Ｐy6、または、組成比が0.25≦z5≦0.7
であるＡｌz5Ｇａ1-z5Ａｓのいずれかの組成であること
が望ましい。
【００１３】上述の各半導体レーザ装置においては、前
記結晶層と前記第二導電型Ａｌz4Ｇａ1-z4Ａｓ上部第二
クラッド層との間に、１０〜４００ｎｍの厚みの、組成
比がx8＝0.49±0.01である第二導電型Ｉｎx8Ｇａ1-x8Ｐ
層が積層されていることをが望ましい。
記結晶層と前記第二導電型Ａｌz4Ｇａ1-z4Ａｓ上部第二
クラッド層との間に、１０〜４００ｎｍの厚みの、組成
比がx8＝0.49±0.01である第二導電型Ｉｎx8Ｇａ1-x8Ｐ
層が積層されていることをが望ましい。
【００１４】また、前記圧縮歪量子井戸活性層の上下
に、組成比が0 ≦x5≦0.3よび0 ＜y5≦0.6であるＩｎx5
Ｇａ1-x5Ａｓ1-y5Ｐy5引張り歪障壁層が形成されてお
り、前記圧縮歪量子井戸活性層の歪量と膜厚の積と、該
引張り歪障壁層の歪量と該２つの引張り歪障壁層の合計
の膜厚の積との和の絶対値が０．２５ｎｍ以下であるこ
とが望ましい。
に、組成比が0 ≦x5≦0.3よび0 ＜y5≦0.6であるＩｎx5
Ｇａ1-x5Ａｓ1-y5Ｐy5引張り歪障壁層が形成されてお
り、前記圧縮歪量子井戸活性層の歪量と膜厚の積と、該
引張り歪障壁層の歪量と該２つの引張り歪障壁層の合計
の膜厚の積との和の絶対値が０．２５ｎｍ以下であるこ
とが望ましい。
【００１５】ここで、上記引張り歪障壁層の歪量Δｂ
は、ＧａＡｓ基板の格子定数をｃsとし、障壁層の格子
定数をｃbとすると、（ｃb−ｃs）／ｃsで表される値で
ある。
は、ＧａＡｓ基板の格子定数をｃsとし、障壁層の格子
定数をｃbとすると、（ｃb−ｃs）／ｃsで表される値で
ある。
【００１６】障壁層の合計膜厚をｄｂとすると、-0.25n
m≦Δａ・ｄａ＋Δｂ・ｄｂ≦0.25nmと表される。
m≦Δａ・ｄａ＋Δｂ・ｄｂ≦0.25nmと表される。
【００１７】また、ストライプの幅は１μｍ以上であっ
てもよい。
てもよい。
【００１８】本発明の半導体レーザ装置の製造方法は、
第一導電型ＧａＡｓ基板上に、第一導電型下部クラッド
層、下部光導波層、組成比が0 ＜x3≦0.4および0 ≦y3
≦0.1であるＩｎx3Ｇａ1-x3Ａ1-y3Ｐy3圧縮歪量子井戸
活性層、上部光導波層、組成比がx8＝0.49±0.01である
第二導電型Ｉｎx8Ｇａ1-x8Ｐ上部第一クラッド層、組成
比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二導電型Ｉ
ｎx1Ｇａ1-x1Ａｓ1-y1Ｐ y1エッチング阻止層、組成比が
x8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流
狭窄層、ＧａＡｓキャップ層をこの順に積層し、前記Ｇ
ａＡｓキャップ層の電流注入窓となる部分をストライプ
状に除去し、次に、前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電
流狭窄層の電流注入窓となる部分をストライプ状に除去
し、次に、該電流注入窓となる部分がストライプ状に除
去されたＧａＡｓキャップ層およびＩｎx1Ｇａ1-x1Ａｓ
1-y1Ｐy1エッチング阻止層の電流注入窓となるストライ
プ状の部分を同時に除去した後、前記第一導電型Ｉｎx8
Ｇａ1-x8Ｐ電流狭窄層上に前記電流注入窓を覆うように
して、組成比が0.20≦z4≦0.50である第二導電型Ａｌ z4
Ｇａ1-z4Ａｓ上部第二クラッド層および第二導電型コン
タクト層をこの順に積層し、前記圧縮歪量子井戸活性層
の歪量と膜厚の積の絶対値を０．２５ｎｍ以下とし、前
記エッチング阻止層の歪量と膜厚の積の絶対値を０．２
５ｎｍ以下とし、前記圧縮歪量子井戸活性層および前記
エッチング阻止層以外の全ての層を、前記第一導電型Ｇ
ａＡｓ基板と格子整合させることを特徴とするものであ
る。
第一導電型ＧａＡｓ基板上に、第一導電型下部クラッド
層、下部光導波層、組成比が0 ＜x3≦0.4および0 ≦y3
≦0.1であるＩｎx3Ｇａ1-x3Ａ1-y3Ｐy3圧縮歪量子井戸
活性層、上部光導波層、組成比がx8＝0.49±0.01である
第二導電型Ｉｎx8Ｇａ1-x8Ｐ上部第一クラッド層、組成
比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二導電型Ｉ
ｎx1Ｇａ1-x1Ａｓ1-y1Ｐ y1エッチング阻止層、組成比が
x8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流
狭窄層、ＧａＡｓキャップ層をこの順に積層し、前記Ｇ
ａＡｓキャップ層の電流注入窓となる部分をストライプ
状に除去し、次に、前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電
流狭窄層の電流注入窓となる部分をストライプ状に除去
し、次に、該電流注入窓となる部分がストライプ状に除
去されたＧａＡｓキャップ層およびＩｎx1Ｇａ1-x1Ａｓ
1-y1Ｐy1エッチング阻止層の電流注入窓となるストライ
プ状の部分を同時に除去した後、前記第一導電型Ｉｎx8
Ｇａ1-x8Ｐ電流狭窄層上に前記電流注入窓を覆うように
して、組成比が0.20≦z4≦0.50である第二導電型Ａｌ z4
Ｇａ1-z4Ａｓ上部第二クラッド層および第二導電型コン
タクト層をこの順に積層し、前記圧縮歪量子井戸活性層
の歪量と膜厚の積の絶対値を０．２５ｎｍ以下とし、前
記エッチング阻止層の歪量と膜厚の積の絶対値を０．２
５ｎｍ以下とし、前記圧縮歪量子井戸活性層および前記
エッチング阻止層以外の全ての層を、前記第一導電型Ｇ
ａＡｓ基板と格子整合させることを特徴とするものであ
る。
【００１９】本発明の他の半導体レーザ装置の製造方法
は、第一導電型ＧａＡｓ基板上に、第一導電型下部クラ
ッド層、下部光導波層、組成比が0 ＜x3≦0.4および0
≦y3≦0.1であるＩｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3圧縮歪量
子井戸活性層、上部光導波層、第二導電型上部第一クラ
ッド層、組成比が0 ≦x7≦1である第二導電型Ｉｎx7Ｇ
ａ1-x7Ｐ第一エッチング阻止層、組成比が0 ≦x1≦0.3
および0 ≦y1≦0.3である第二導電型Ｉｎx1Ｇａ1-x1Ａ
ｓ1-y1Ｐy1第二エッチング阻止層、組成比がx8＝0.49±
0.01である第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層、Ｇ
ａＡｓキャップ層をこの順に積層し、前記ＧａＡｓキャ
ップ層の電流注入窓となる部分をストライプ状に除去
し、次に、前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層
の電流注入窓となる部分をストライプ状に除去し、次
に、該電流注入窓となる部分がストライプ状に除去され
たＧａＡｓキャップ層、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第
二エッチング阻止層およびＩｎx7Ｇａ1-x7Ｐ第一エッチ
ング阻止層の電流注入窓となるストライプ状の部分を同
時に除去した後、前記第一導電型Ｉｎx8Ｇａ１-x8Ｐ電
流狭窄層上に前記電流注入窓を覆うようにして、組成比
が0.20≦z4≦0.50である第二導電型Ａｌz4Ｇａ1-z4Ａｓ
上部第二クラッド層および第二導電型コンタクト層をこ
の順に積層し、前記圧縮歪量子井戸活性層の歪量と膜厚
の積の絶対値を０．２５ｎｍ以下とし、前記第一および
第二エッチング阻止層の各歪量と各膜厚との積の和の絶
対値を０．２５ｎｍ以下とし、前記圧縮歪量子井戸活性
層、前記第一およびエッチング阻止層以外の全ての層
を、前記第一導電型ＧａＡｓ基板と格子整合させること
を特徴とするものである。第一エッチング阻止層の歪量
をΔｅ１、第二エッチング阻止層の歪量をΔｅ２とし、
それぞれの膜厚をｄｅ１，ｄｅ２とすると、-0.25nm≦
Δｅ１・ｄｅ１＋Δｅ２・ｄｅ２≦0.25nmと表される。
は、第一導電型ＧａＡｓ基板上に、第一導電型下部クラ
ッド層、下部光導波層、組成比が0 ＜x3≦0.4および0
≦y3≦0.1であるＩｎx3Ｇａ1-x3Ａｓ1-y3Ｐy3圧縮歪量
子井戸活性層、上部光導波層、第二導電型上部第一クラ
ッド層、組成比が0 ≦x7≦1である第二導電型Ｉｎx7Ｇ
ａ1-x7Ｐ第一エッチング阻止層、組成比が0 ≦x1≦0.3
および0 ≦y1≦0.3である第二導電型Ｉｎx1Ｇａ1-x1Ａ
ｓ1-y1Ｐy1第二エッチング阻止層、組成比がx8＝0.49±
0.01である第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層、Ｇ
ａＡｓキャップ層をこの順に積層し、前記ＧａＡｓキャ
ップ層の電流注入窓となる部分をストライプ状に除去
し、次に、前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層
の電流注入窓となる部分をストライプ状に除去し、次
に、該電流注入窓となる部分がストライプ状に除去され
たＧａＡｓキャップ層、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第
二エッチング阻止層およびＩｎx7Ｇａ1-x7Ｐ第一エッチ
ング阻止層の電流注入窓となるストライプ状の部分を同
時に除去した後、前記第一導電型Ｉｎx8Ｇａ１-x8Ｐ電
流狭窄層上に前記電流注入窓を覆うようにして、組成比
が0.20≦z4≦0.50である第二導電型Ａｌz4Ｇａ1-z4Ａｓ
上部第二クラッド層および第二導電型コンタクト層をこ
の順に積層し、前記圧縮歪量子井戸活性層の歪量と膜厚
の積の絶対値を０．２５ｎｍ以下とし、前記第一および
第二エッチング阻止層の各歪量と各膜厚との積の和の絶
対値を０．２５ｎｍ以下とし、前記圧縮歪量子井戸活性
層、前記第一およびエッチング阻止層以外の全ての層
を、前記第一導電型ＧａＡｓ基板と格子整合させること
を特徴とするものである。第一エッチング阻止層の歪量
をΔｅ１、第二エッチング阻止層の歪量をΔｅ２とし、
それぞれの膜厚をｄｅ１，ｄｅ２とすると、-0.25nm≦
Δｅ１・ｄｅ１＋Δｅ２・ｄｅ２≦0.25nmと表される。
【００２０】上述の各半導体レーザ装置の製造方法にお
いては、前記ＧａＡｓキャップ層を、第一導電型または
第二導電型とすることができる、また、アンドープであ
ってもよい。
いては、前記ＧａＡｓキャップ層を、第一導電型または
第二導電型とすることができる、また、アンドープであ
ってもよい。
【００２１】さらには、前記ＧａＡｓキャップ層を積層
することなく、半導体レーザ装置を製造してもよい。
することなく、半導体レーザ装置を製造してもよい。
【００２２】また、前記第二導電型Ａｌz4Ｇａ1-z4Ａｓ
上部第二クラッド層を積層する前に、前記第一導電型電
流狭窄層上に前記電流注入窓を覆うようにして、１０〜
４００ｎｍの厚みの、組成比がx8＝0.49±0.01である第
二導電型Ｉｎx8Ｇａ1-x8Ｐ層を積層することが望まし
い。特に、該ＩｎＧａＰ層は２５０〜３００ｎｍの厚さ
であることが好ましい。
上部第二クラッド層を積層する前に、前記第一導電型電
流狭窄層上に前記電流注入窓を覆うようにして、１０〜
４００ｎｍの厚みの、組成比がx8＝0.49±0.01である第
二導電型Ｉｎx8Ｇａ1-x8Ｐ層を積層することが望まし
い。特に、該ＩｎＧａＰ層は２５０〜３００ｎｍの厚さ
であることが好ましい。
【００２３】さらに、前記圧縮歪量子井戸活性層の上下
に、組成比が0 ≦x5≦0.3および0＜y5≦0.6であるＩｎ
x5Ｇａ1-x5Ａｓ1-y5Ｐy5引張り歪障壁層を積層し、前記
圧縮歪量子井戸活性層の歪量と膜厚の積と、該引張り歪
障壁層の歪量と該２つの引張り歪障壁層の合計の膜厚の
積との和の絶対値を０．２５ｎｍ以下とすることが望ま
しい。
に、組成比が0 ≦x5≦0.3および0＜y5≦0.6であるＩｎ
x5Ｇａ1-x5Ａｓ1-y5Ｐy5引張り歪障壁層を積層し、前記
圧縮歪量子井戸活性層の歪量と膜厚の積と、該引張り歪
障壁層の歪量と該２つの引張り歪障壁層の合計の膜厚の
積との和の絶対値を０．２５ｎｍ以下とすることが望ま
しい。
【００２４】なお、上記第一導電型と第二導電型とは互
いに導電性が逆であり、例えば第一導電型がｐ型であれ
ば、第二導電型はｎ型であることを示す。また、アンド
ープとは、ｐ型あるいはｎ型のいずれの不純物もドープ
されていないことを示す。
いに導電性が逆であり、例えば第一導電型がｐ型であれ
ば、第二導電型はｎ型であることを示す。また、アンド
ープとは、ｐ型あるいはｎ型のいずれの不純物もドープ
されていないことを示す。
【００２５】
【発明の効果】本発明の半導体レーザ装置によると、特
に、電流狭窄層をＩｎx8Ｇａ1-x8Ｐとし、第二クラッド
層をＡｌz4Ｇａ1-z4Ａｓとしているため、電流狭窄層と
第二クラッド層との屈折率の差によって生じる等価屈折
率段差を1.5 〜７×１０−３程度に精度良く作りつける
ことができ、高次モード発振のカットオフが容易に実現
できる。このことにより、高い光出力まで、基本横モー
ド発振を実現することができる。
に、電流狭窄層をＩｎx8Ｇａ1-x8Ｐとし、第二クラッド
層をＡｌz4Ｇａ1-z4Ａｓとしているため、電流狭窄層と
第二クラッド層との屈折率の差によって生じる等価屈折
率段差を1.5 〜７×１０−３程度に精度良く作りつける
ことができ、高次モード発振のカットオフが容易に実現
できる。このことにより、高い光出力まで、基本横モー
ド発振を実現することができる。
【００２６】また、第二上部クラッド層を成長する界面
の層の組成にＡｌを含んでいると、Ａｌが酸化され、特
性上よくないという欠点があったが、本発明では再成長
界面の層の組成にＡｌを含まないため、容易に第二上部
クラッド層を成長させることができ、また、Ａｌの酸化
による結晶欠陥が生じないため、特性の劣化がなく、信
頼性を向上させることができる。
の層の組成にＡｌを含んでいると、Ａｌが酸化され、特
性上よくないという欠点があったが、本発明では再成長
界面の層の組成にＡｌを含まないため、容易に第二上部
クラッド層を成長させることができ、また、Ａｌの酸化
による結晶欠陥が生じないため、特性の劣化がなく、信
頼性を向上させることができる。
【００２７】また、内部に電流狭窄層を設けているの
で、電極とコンタクト層の接触面積を大きくとることが
でき、コンタクト抵抗を低減することができる。
で、電極とコンタクト層の接触面積を大きくとることが
でき、コンタクト抵抗を低減することができる。
【００２８】また、電流狭窄層を設けることにより、活
性領域への電流注入の際、電流の広がりを小さく押さえ
ることができ、横モード発振の光出力とのマッチングが
よくなり、キンクレベルを上昇させることができる。
性領域への電流注入の際、電流の広がりを小さく押さえ
ることができ、横モード発振の光出力とのマッチングが
よくなり、キンクレベルを上昇させることができる。
【００２９】さらに、エッチング阻止層にＩｎＧａＡｓ
Ｐを用いているため、ＩｎＧａＰ電流狭窄層とのエッチ
ングレートの違いを利用し、ウェットエッチングによる
ストライプ幅の制御性を高めることできる。
Ｐを用いているため、ＩｎＧａＰ電流狭窄層とのエッチ
ングレートの違いを利用し、ウェットエッチングによる
ストライプ幅の制御性を高めることできる。
【００３０】前記結晶層とＡｌz4Ｇａ1-z4Ａｓ上部第二
クラッド層との間に１０〜４００ｎｍの厚みのＩｎＧａ
Ｐ層を設けることにより、Ａｌz4Ｇａ1-z4Ａｓ上部第二
クラッド層のＡｌの組成制御範囲を広げることができ
る。
クラッド層との間に１０〜４００ｎｍの厚みのＩｎＧａ
Ｐ層を設けることにより、Ａｌz4Ｇａ1-z4Ａｓ上部第二
クラッド層のＡｌの組成制御範囲を広げることができ
る。
【００３１】また、圧縮歪量子井戸活性層の上下に、組
成比が0≦x5≦0.3および0＜y5≦0.6であるＩｎx5Ｇａ
1-x5Ａｓ1-y5Ｐy5引張り歪障壁層を形成した場合、しき
い値電流の低減等、種々の特性および信頼性を向上させ
ることができる。
成比が0≦x5≦0.3および0＜y5≦0.6であるＩｎx5Ｇａ
1-x5Ａｓ1-y5Ｐy5引張り歪障壁層を形成した場合、しき
い値電流の低減等、種々の特性および信頼性を向上させ
ることができる。
【００３２】また、ストライプ幅が１μｍ以上の半導体
レーザ装置において、上記構成による本発明を適用する
ことはより効果的であり、マルチモードであっても、低
雑音で高出力発振する半導体レーザを得ることができ
る。
レーザ装置において、上記構成による本発明を適用する
ことはより効果的であり、マルチモードであっても、低
雑音で高出力発振する半導体レーザを得ることができ
る。
【００３３】また、本発明の半導体レーザ装置の製造方
法によれば、特に、ＩｎＧａＰ電流狭窄層の上にＧａＡ
ｓキャップ層を形成することにより、ＩｎＧａＰ電流狭
窄層の上に自然酸化膜が形成されたり、直接レジスト層
が形成されて起こる層の変成等を防止できる。また、第
二クラッド層を再成長する前にそのＧａＡｓキャップ層
を除去することにより、再成長界面に残る残さを除去で
き、結晶欠陥の発生を防止することができる。
法によれば、特に、ＩｎＧａＰ電流狭窄層の上にＧａＡ
ｓキャップ層を形成することにより、ＩｎＧａＰ電流狭
窄層の上に自然酸化膜が形成されたり、直接レジスト層
が形成されて起こる層の変成等を防止できる。また、第
二クラッド層を再成長する前にそのＧａＡｓキャップ層
を除去することにより、再成長界面に残る残さを除去で
き、結晶欠陥の発生を防止することができる。
【００３４】
【発明の実施の形態】以下に本発明の実施の形態を図面
を用いて詳細に説明する。
を用いて詳細に説明する。
【００３５】本発明の第一の実施形態による半導体レー
ザ素子について、図１に作製過程の光出射方向に対して
の断面図を示し、その製造方法と併せて説明する。
ザ素子について、図１に作製過程の光出射方向に対して
の断面図を示し、その製造方法と併せて説明する。
【００３６】図１ａに示すように、ｎ型ＧａＡｓ基板１
上に有機金属気相成長法によりｎ−Ｉｎx8Ｇａ1-x8Ｐ下
部クラッド層２（x8＝0.49±0.01）、ｎあるいはｉ−Ｉ
ｎX2Ｇａ1-X2Ａｓ1-Y2ＰY2光導波層３（x2＝(0.49±0.0
1)y2、0≦x2≦0.3）、ＩｎX3Ｇａ1-X3Ａｓ1-Y3ＰY3圧縮
歪量子井戸活性層４（0＜x3≦0.4、0≦y3≦0.1）、ｐあ
るいはｉ−ＩｎZ2Ｇａ1-Z2Ａｓ1-Y2ＰY2光導波層５（x2
＝(0.49±0.01)y2、0≦x2≦0.3）、ｐ−Ｉｎx8Ｇａ1-x8
Ｐ上部第一クラッド層６（x8＝0.49±0.01）、厚さが例
えば２０ｎｍのｎあるいはｐ−ＩｎX1Ｇａ1-X1Ａｓ1-Y1
ＰY1エッチング阻止層７（0≦x1≦0.3、0≦y1≦0.3）、
厚さが例えば１μｍのｎ−Ｉｎx8Ｇａ 1-x8Ｐ電流狭窄層
８（x8＝0.49±0.01）、厚さが例えば１０ｎｍのＧａＡ
ｓキャップ層９を積層する。この上にＳｉＯ２膜10を形
成し、（０１１）方向に通常のリソグラフィにより３μ
ｍ程度の幅のストライプ領域のＳｉＯ２膜10を除去す
る。
上に有機金属気相成長法によりｎ−Ｉｎx8Ｇａ1-x8Ｐ下
部クラッド層２（x8＝0.49±0.01）、ｎあるいはｉ−Ｉ
ｎX2Ｇａ1-X2Ａｓ1-Y2ＰY2光導波層３（x2＝(0.49±0.0
1)y2、0≦x2≦0.3）、ＩｎX3Ｇａ1-X3Ａｓ1-Y3ＰY3圧縮
歪量子井戸活性層４（0＜x3≦0.4、0≦y3≦0.1）、ｐあ
るいはｉ−ＩｎZ2Ｇａ1-Z2Ａｓ1-Y2ＰY2光導波層５（x2
＝(0.49±0.01)y2、0≦x2≦0.3）、ｐ−Ｉｎx8Ｇａ1-x8
Ｐ上部第一クラッド層６（x8＝0.49±0.01）、厚さが例
えば２０ｎｍのｎあるいはｐ−ＩｎX1Ｇａ1-X1Ａｓ1-Y1
ＰY1エッチング阻止層７（0≦x1≦0.3、0≦y1≦0.3）、
厚さが例えば１μｍのｎ−Ｉｎx8Ｇａ 1-x8Ｐ電流狭窄層
８（x8＝0.49±0.01）、厚さが例えば１０ｎｍのＧａＡ
ｓキャップ層９を積層する。この上にＳｉＯ２膜10を形
成し、（０１１）方向に通常のリソグラフィにより３μ
ｍ程度の幅のストライプ領域のＳｉＯ２膜10を除去す
る。
【００３７】次に、図１ｂに示すように、ＳｉＯ２膜10
をマスクとして、硫酸系エッチャントでＧａＡｓキャッ
プ層９をエッチングし、引き続き塩酸系エッチャントで
ｎ−Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層８をエッチングするこ
とにより、ＩｎX1Ｇａ1-X1Ａｓ1-Y1ＰY1エッチング阻止
層７を露出させる。
をマスクとして、硫酸系エッチャントでＧａＡｓキャッ
プ層９をエッチングし、引き続き塩酸系エッチャントで
ｎ−Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層８をエッチングするこ
とにより、ＩｎX1Ｇａ1-X1Ａｓ1-Y1ＰY1エッチング阻止
層７を露出させる。
【００３８】次に、図１ｃに示すように、ＳｉＯ２膜10
をフッ酸系のエッチャントで除去し、引き続き硫酸系の
エッチャントで、ｎ−ＧａＡｓキャップ層９と溝の底面
のp-ＩｎX1Ｇａ1-X1Ａｓ1-Y1ＰY1エッチング阻止層７を
除去する。
をフッ酸系のエッチャントで除去し、引き続き硫酸系の
エッチャントで、ｎ−ＧａＡｓキャップ層９と溝の底面
のp-ＩｎX1Ｇａ1-X1Ａｓ1-Y1ＰY1エッチング阻止層７を
除去する。
【００３９】その後、図１ｄに示すように、ｐ−ＡｌZ4
Ｇａ1-Z4Ａｓ上部第二クラッド層11(0.2 ≦z4≦0.5 )、
ｐ−ＧａＡｓコンタクト層12を形成する。その上にｐ側
電極13を形成し、基板の研磨を行いｎ側電極14を形成す
る。その後、試料を劈開して形成した共振器面に高反射
率コート、低反射率コートを行い、チップ化して半導体
レーザ素子を完成させる。ｐ−Ｉｎx8Ｇａ1-x8Ｐ上部第
一クラッド層６は基本横モード発振が高出力まで維持で
きる厚さとする。
Ｇａ1-Z4Ａｓ上部第二クラッド層11(0.2 ≦z4≦0.5 )、
ｐ−ＧａＡｓコンタクト層12を形成する。その上にｐ側
電極13を形成し、基板の研磨を行いｎ側電極14を形成す
る。その後、試料を劈開して形成した共振器面に高反射
率コート、低反射率コートを行い、チップ化して半導体
レーザ素子を完成させる。ｐ−Ｉｎx8Ｇａ1-x8Ｐ上部第
一クラッド層６は基本横モード発振が高出力まで維持で
きる厚さとする。
【００４０】本実施の形態においては、上部第二クラッ
ド層をＡｌZ4Ｇａ1-Z4Ａｓとし、電流狭窄層をＩｎx8Ｇ
ａ1-x8Ｐとして内部電流狭窄構造と実屈折率構造を形成
しており、屈折率段差を1.5 〜７×１０−３程度にでき
るため、高い出力まで基本横モード発振を実現し、信頼
性の高い半導体レーザを供給することができる。
ド層をＡｌZ4Ｇａ1-Z4Ａｓとし、電流狭窄層をＩｎx8Ｇ
ａ1-x8Ｐとして内部電流狭窄構造と実屈折率構造を形成
しており、屈折率段差を1.5 〜７×１０−３程度にでき
るため、高い出力まで基本横モード発振を実現し、信頼
性の高い半導体レーザを供給することができる。
【００４１】なお、上記実施の形態において、ＧａＡｓ
キャップ層は、ｎ型、ｐ型、アンドープのいずれであっ
てもよい。ＩｎＧａＰ電流狭窄層の上にＧａＡｓキャッ
プ層を形成することにより、ＩｎＧａＰ電流狭窄層の上
に自然酸化膜が形成されたり、直接レジスト層が形成さ
れて起こる層の変成等を防止できる。また、第二クラッ
ド層を再成長する前にそのＧａＡｓキャップ層を除去す
ることにより、再成長界面に残る残さを除去でき、結晶
欠陥の発生を防止することができる。
キャップ層は、ｎ型、ｐ型、アンドープのいずれであっ
てもよい。ＩｎＧａＰ電流狭窄層の上にＧａＡｓキャッ
プ層を形成することにより、ＩｎＧａＰ電流狭窄層の上
に自然酸化膜が形成されたり、直接レジスト層が形成さ
れて起こる層の変成等を防止できる。また、第二クラッ
ド層を再成長する前にそのＧａＡｓキャップ層を除去す
ることにより、再成長界面に残る残さを除去でき、結晶
欠陥の発生を防止することができる。
【００４２】しかしながら、必ずしもＧａＡｓキャップ
層を形成する必要はなく、第二の実施形態として図２に
示すように、ＩｎＧａＰ電流狭窄層８上に直接ＳｉＯ
２ 膜10を形成し（図２ａ参照）、ＳｉＯ２膜10をマス
クとして、塩酸系エッチャントでｎ−Ｉｎx8Ｇａ1-x8Ｐ
電流狭窄層８をエッチングすることにより、Ｉｎx1Ｇａ
1-x1Ａｓ1-y1Ｐy1エッチング阻止層７を露出させ（図２
ｂ参照）、ＳｉＯ２膜10をフッ酸系のエッチャントで除
去し、引き続き硫酸系のエッチャントで、溝の底面のＩ
ｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1エッチング阻止層７を除去し
て（図２ｃ参照）、上記第一の実施の形態と同様の半導
体レーザ素子（図２ｄ参照）を製造することもできる。
層を形成する必要はなく、第二の実施形態として図２に
示すように、ＩｎＧａＰ電流狭窄層８上に直接ＳｉＯ
２ 膜10を形成し（図２ａ参照）、ＳｉＯ２膜10をマス
クとして、塩酸系エッチャントでｎ−Ｉｎx8Ｇａ1-x8Ｐ
電流狭窄層８をエッチングすることにより、Ｉｎx1Ｇａ
1-x1Ａｓ1-y1Ｐy1エッチング阻止層７を露出させ（図２
ｂ参照）、ＳｉＯ２膜10をフッ酸系のエッチャントで除
去し、引き続き硫酸系のエッチャントで、溝の底面のＩ
ｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1エッチング阻止層７を除去し
て（図２ｃ参照）、上記第一の実施の形態と同様の半導
体レーザ素子（図２ｄ参照）を製造することもできる。
【００４３】さらに、本発明の第三の実施形態による半
導体レーザ素子の光出射方向に対しての断面図を図３に
示す。第一の実施形態と同様の製造過程および層構成に
ついては同符号を付し説明を省略する。
導体レーザ素子の光出射方向に対しての断面図を図３に
示す。第一の実施形態と同様の製造過程および層構成に
ついては同符号を付し説明を省略する。
【００４４】上記第一の実施形態と同様の過程を経て、
ＳｉＯ２膜10をフッ酸系エッチャントで除去し、引き続
き硫酸系のエッチャントでＧａＡｓキャップ層９と溝の
底面のＩｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1エッチング阻止層７
を除去した後、図３に示すように、厚さが例えば５０ｎ
ｍ程度のｐ-Ｉｎx8Ｇａ1-x8Ｐ層15（x8＝0.49±0.01）
を積層し、このｐ-Ｉｎx8Ｇａ1-x8Ｐ層15上にｐ−Ａｌ
z4Ｇａ1-z4Ａｓ（0.20≦ｚ4≦0.50）上部第二クラッド
層11、ｐ−ＧａＡｓコンタクト層12を形成する。その後
第一の実施形態と同様の過程を経て、チップ化して半導
体レーザ素子を完成させる。
ＳｉＯ２膜10をフッ酸系エッチャントで除去し、引き続
き硫酸系のエッチャントでＧａＡｓキャップ層９と溝の
底面のＩｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1エッチング阻止層７
を除去した後、図３に示すように、厚さが例えば５０ｎ
ｍ程度のｐ-Ｉｎx8Ｇａ1-x8Ｐ層15（x8＝0.49±0.01）
を積層し、このｐ-Ｉｎx8Ｇａ1-x8Ｐ層15上にｐ−Ａｌ
z4Ｇａ1-z4Ａｓ（0.20≦ｚ4≦0.50）上部第二クラッド
層11、ｐ−ＧａＡｓコンタクト層12を形成する。その後
第一の実施形態と同様の過程を経て、チップ化して半導
体レーザ素子を完成させる。
【００４５】本実施の形態のように、ｐ−ＩｎＧａＰ層
15を設けることにより、上部第二クラッド層のＡｌ組成
の制御範囲を広げることができる。なお、このｐ−Ｉｎ
ＧａＰ層15の厚みは１００ｎｍ程度のクラッド層に対し
て、１０〜４００ｎｍの範囲が好ましく、特に２５０〜
３００ｎｍが最適である。
15を設けることにより、上部第二クラッド層のＡｌ組成
の制御範囲を広げることができる。なお、このｐ−Ｉｎ
ＧａＰ層15の厚みは１００ｎｍ程度のクラッド層に対し
て、１０〜４００ｎｍの範囲が好ましく、特に２５０〜
３００ｎｍが最適である。
【００４６】本発明の第四の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図４に示す。第
一および第三の実施形態と同様の製造過程および層構成
については同符号を付し説明を省略する。
ザ素子の光出射方向に対しての断面図を図４に示す。第
一および第三の実施形態と同様の製造過程および層構成
については同符号を付し説明を省略する。
【００４７】本実施形態は、第三の実施形態の半導体レ
ーザ素子において、ＩｎX3Ｇａ1-X3Ａｓ1-Y3ＰY3圧縮歪
量子井戸活性層４（0＜x3≦0.4、0≦y3≦0.1）の上下
に、Ｉｎｘ５Ｇａ１−ｘ５Ａｓ１−ｙ５Ｐｙ５引張り歪
障壁層16（0≦x5≦0.3、0＜y5≦0.6）、Ｉｎｘ５Ｇａ
１−ｘ５Ａｓ１−ｙ５Ｐｙ５引張り歪障壁層17（0≦x5
≦0.3、0＜y5≦0.6）をさらに積層させたものである。
本実施の形態は、この障壁層のない実施形態と比較し
て、しきい値電流の低下等特性の改善がなされ、信頼性
が向上する。
ーザ素子において、ＩｎX3Ｇａ1-X3Ａｓ1-Y3ＰY3圧縮歪
量子井戸活性層４（0＜x3≦0.4、0≦y3≦0.1）の上下
に、Ｉｎｘ５Ｇａ１−ｘ５Ａｓ１−ｙ５Ｐｙ５引張り歪
障壁層16（0≦x5≦0.3、0＜y5≦0.6）、Ｉｎｘ５Ｇａ
１−ｘ５Ａｓ１−ｙ５Ｐｙ５引張り歪障壁層17（0≦x5
≦0.3、0＜y5≦0.6）をさらに積層させたものである。
本実施の形態は、この障壁層のない実施形態と比較し
て、しきい値電流の低下等特性の改善がなされ、信頼性
が向上する。
【００４８】なお、上記第一から第四の実施形態におい
て、下部クラッド層の組成をＡｌz5Ｇａ1-z5Ａｓ（0.25
≦z5≦0.7 ）とし、光導波層の組成をＡｌz2Ｇａ1-z2Ａ
ｓ（0 ≦z2≦0.2 ）としてもよい。
て、下部クラッド層の組成をＡｌz5Ｇａ1-z5Ａｓ（0.25
≦z5≦0.7 ）とし、光導波層の組成をＡｌz2Ｇａ1-z2Ａ
ｓ（0 ≦z2≦0.2 ）としてもよい。
【００４９】次に、本発明の第五の実施形態による半導
体レーザ素子について、その作製過程の光出射方向に対
しての断面図を図５に示し、その製造方法と併せて説明
する。
体レーザ素子について、その作製過程の光出射方向に対
しての断面図を図５に示し、その製造方法と併せて説明
する。
【００５０】図５ａに示すように、有機金属気相成長法
により、ｎ−ＧａＡｓ基板81上に、ｎ−Ｉｎx6Ｇａ1-x6
Ａｓ1-y6Ｐy6下部クラッド層82(x6＝(0.49±0.01)y6、
0.2＜y6＜１）、ｎあるいはｉ−Ｉｎｘ２Ｇａ１−ｘ２
Ａｓ１−ｙ２Ｐｙ２光導波層83（x2＝(0.49±0.01)y2、
0≦x2＜x6）、Ｉｎｘ３Ｇａ１−ｘ３Ａｓ１−ｙ３Ｐｙ
３圧縮歪量子井戸活性層84（0＜x3≦0.4、0≦y3≦0.
1）、ｐあるいはｉ−Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2光導
波層85、ｐ−Ｉｎx6Ｇａ1-x6Ａｓ1-y6Ｐy6上部第一クラ
ッド層86、ｐ−Ｉｎx7Ｇａ1-x7Ｐ第一エッチング阻止層
87(0 ≦x7≦1 )、厚さが例えば２０ｎｍのｐ−ＩｎX1Ｇ
ａ1-X1Ａｓ1-Y1ＰY1第二エッチング阻止層88（0≦x1≦
0.3、0≦y1≦0.3）、厚さが例えば１μｍのｎ−Ｉｎx8
Ｇａ1-x8Ｐ電流狭窄層（x8＝0.49±0.01）89、厚さが例
えば１０ｎｍのＧａＡｓキャップ層90を積層する。この
上にＳｉＯ２膜91を形成し、（０１１）方向に通常のリ
ソグラフィにより３μｍ程度の幅のストライプ領域のＳ
ｉＯ２膜91を除去する。
により、ｎ−ＧａＡｓ基板81上に、ｎ−Ｉｎx6Ｇａ1-x6
Ａｓ1-y6Ｐy6下部クラッド層82(x6＝(0.49±0.01)y6、
0.2＜y6＜１）、ｎあるいはｉ−Ｉｎｘ２Ｇａ１−ｘ２
Ａｓ１−ｙ２Ｐｙ２光導波層83（x2＝(0.49±0.01)y2、
0≦x2＜x6）、Ｉｎｘ３Ｇａ１−ｘ３Ａｓ１−ｙ３Ｐｙ
３圧縮歪量子井戸活性層84（0＜x3≦0.4、0≦y3≦0.
1）、ｐあるいはｉ−Ｉｎx2Ｇａ1-x2Ａｓ1-y2Ｐy2光導
波層85、ｐ−Ｉｎx6Ｇａ1-x6Ａｓ1-y6Ｐy6上部第一クラ
ッド層86、ｐ−Ｉｎx7Ｇａ1-x7Ｐ第一エッチング阻止層
87(0 ≦x7≦1 )、厚さが例えば２０ｎｍのｐ−ＩｎX1Ｇ
ａ1-X1Ａｓ1-Y1ＰY1第二エッチング阻止層88（0≦x1≦
0.3、0≦y1≦0.3）、厚さが例えば１μｍのｎ−Ｉｎx8
Ｇａ1-x8Ｐ電流狭窄層（x8＝0.49±0.01）89、厚さが例
えば１０ｎｍのＧａＡｓキャップ層90を積層する。この
上にＳｉＯ２膜91を形成し、（０１１）方向に通常のリ
ソグラフィにより３μｍ程度の幅のストライプ領域のＳ
ｉＯ２膜91を除去する。
【００５１】次に、図５ｂに示すように、ＳｉＯ２膜91
をマスクとして、硫酸系エッチャントでＧａＡｓキャッ
プ層90をエッチングし、引き続き塩酸系エッチャントで
ｎ−Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層89をエッチングするこ
とにより、ｐ−ＩｎX1Ｇａ1- X1Ａｓ1-Y1ＰY1第二エッチ
ング阻止層88を露出させる。
をマスクとして、硫酸系エッチャントでＧａＡｓキャッ
プ層90をエッチングし、引き続き塩酸系エッチャントで
ｎ−Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層89をエッチングするこ
とにより、ｐ−ＩｎX1Ｇａ1- X1Ａｓ1-Y1ＰY1第二エッチ
ング阻止層88を露出させる。
【００５２】次に、図５ｃに示すように、ＳｉＯ２膜91
をフッ酸系のエッチャントで除去し、引き続き硫酸系の
エッチャントで、ＧａＡｓキャップ層90と溝の底面のp-
Ｉｎ X1Ｇａ1-X1Ａｓ1-Y1ＰY1第二エッチング阻止層88を
除去する。
をフッ酸系のエッチャントで除去し、引き続き硫酸系の
エッチャントで、ＧａＡｓキャップ層90と溝の底面のp-
Ｉｎ X1Ｇａ1-X1Ａｓ1-Y1ＰY1第二エッチング阻止層88を
除去する。
【００５３】次に、図５ｄに示すようにｐ−Ａｌz4Ｇａ
1-z4Ａｓ（0.20≦ｚ4≦0.50）上部第二クラッド層92、
ｐ−ＧａＡｓコンタクト層93を形成する。その上にｐ側
電極94を形成し、基板の研磨を行いｎ側電極95を形成す
る。その後、試料を劈開して形成した共振器面に高反射
率コート、低反射率コートを行い、チップ化して半導体
レーザ素子を完成させる。ｐ−Ｉｎx6Ｇａ1-x6Ａｓ1-y6
Ｐy6上部第一クラッド層86は基本横モード発振が高出力
まで維持できる厚さとする。
1-z4Ａｓ（0.20≦ｚ4≦0.50）上部第二クラッド層92、
ｐ−ＧａＡｓコンタクト層93を形成する。その上にｐ側
電極94を形成し、基板の研磨を行いｎ側電極95を形成す
る。その後、試料を劈開して形成した共振器面に高反射
率コート、低反射率コートを行い、チップ化して半導体
レーザ素子を完成させる。ｐ−Ｉｎx6Ｇａ1-x6Ａｓ1-y6
Ｐy6上部第一クラッド層86は基本横モード発振が高出力
まで維持できる厚さとする。
【００５４】なお、上記実施の形態においては、前述の
第一の実施形態の場合と同様に、ＧａＡｓキャップ層
は、ｎ型、ｐ型、アンドープのいずれであってもよい。
さらには、必ずしもＧａＡｓキャップ層を形成する必要
はない。
第一の実施形態の場合と同様に、ＧａＡｓキャップ層
は、ｎ型、ｐ型、アンドープのいずれであってもよい。
さらには、必ずしもＧａＡｓキャップ層を形成する必要
はない。
【００５５】第六の実施形態として図６に示すように、
ＩｎＧａＰ電流狭窄層89上に直接ＳｉＯ２ 膜91を形成
し（図６ａ参照）、ＳｉＯ２膜91をマスクとして、塩酸
系エッチャントでｎ−Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層89を
エッチングすることにより、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐ
y1第二エッチング阻止層88を露出させ（図６ｂ参照）、
ＳｉＯ２膜91をフッ酸系のエッチャントで除去し、引き
続き硫酸系のエッチャントで、溝の底面のp-Ｉｎx1Ｇａ
1-x1Ａｓ1-y1Ｐy1第二エッチング阻止層88を除去して
（図６ｃ参照）、上記第五の実施形態と同様の半導体レ
ーザ素子（図６ｄ参照）を製造することもできる。
ＩｎＧａＰ電流狭窄層89上に直接ＳｉＯ２ 膜91を形成
し（図６ａ参照）、ＳｉＯ２膜91をマスクとして、塩酸
系エッチャントでｎ−Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層89を
エッチングすることにより、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐ
y1第二エッチング阻止層88を露出させ（図６ｂ参照）、
ＳｉＯ２膜91をフッ酸系のエッチャントで除去し、引き
続き硫酸系のエッチャントで、溝の底面のp-Ｉｎx1Ｇａ
1-x1Ａｓ1-y1Ｐy1第二エッチング阻止層88を除去して
（図６ｃ参照）、上記第五の実施形態と同様の半導体レ
ーザ素子（図６ｄ参照）を製造することもできる。
【００５６】さらに、本発明の第七の実施形態による半
導体レーザ素子の光出射方向に対しての断面図を図７に
示す。第一の実施形態と同様の製造過程および層構成に
ついては同符号を付し説明を省略する。
導体レーザ素子の光出射方向に対しての断面図を図７に
示す。第一の実施形態と同様の製造過程および層構成に
ついては同符号を付し説明を省略する。
【００５７】上記第五の実施形態と同様の過程を経て、
ＳｉＯ２膜91をフッ酸系エッチャントで除去し、引き続
き硫酸系のエッチャントでＧａＡｓキャップ層90と溝の
底面のｐ−Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第二エッチング
阻止層88を除去した後、図７に示すように、厚さが例え
ば５０ｎｍ程度のｐ-Ｉｎx8Ｇａ1-x8Ｐ層96（x8＝0.49
±0.01）を積層し、このｐ-Ｉｎx8Ｇａ1-x8Ｐ層96上に
ｐ−Ａｌz4Ｇａ1-z4Ａｓ（0.20≦ｚ4≦0.50）上部第二
クラッド層92、ｐ−ＧａＡｓコンタクト層93を形成す
る。その後第五の実施形態と同様の過程を経て、チップ
化して半導体レーザ素子を完成させる。
ＳｉＯ２膜91をフッ酸系エッチャントで除去し、引き続
き硫酸系のエッチャントでＧａＡｓキャップ層90と溝の
底面のｐ−Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第二エッチング
阻止層88を除去した後、図７に示すように、厚さが例え
ば５０ｎｍ程度のｐ-Ｉｎx8Ｇａ1-x8Ｐ層96（x8＝0.49
±0.01）を積層し、このｐ-Ｉｎx8Ｇａ1-x8Ｐ層96上に
ｐ−Ａｌz4Ｇａ1-z4Ａｓ（0.20≦ｚ4≦0.50）上部第二
クラッド層92、ｐ−ＧａＡｓコンタクト層93を形成す
る。その後第五の実施形態と同様の過程を経て、チップ
化して半導体レーザ素子を完成させる。
【００５８】前述の第三の実施形態と同様に、このｐ−
ＩｎＧａＰ層96の厚みは１００ｎｍ程度のクラッド層に
対して、１０〜４００ｎｍの範囲が好ましく、特に２５
０〜３００ｎｍが最適である。
ＩｎＧａＰ層96の厚みは１００ｎｍ程度のクラッド層に
対して、１０〜４００ｎｍの範囲が好ましく、特に２５
０〜３００ｎｍが最適である。
【００５９】本発明の第八の実施形態による半導体レー
ザ素子の光出射方向に対しての断面図を図８に示す。第
五および第七の実施形態と同様の製造過程および層構成
については同符号を付し説明を省略する。
ザ素子の光出射方向に対しての断面図を図８に示す。第
五および第七の実施形態と同様の製造過程および層構成
については同符号を付し説明を省略する。
【００６０】本実施形態は、第七の実施形態の半導体レ
ーザ素子において、ＩｎX3Ｇａ1-X3Ａｓ1-Y3ＰY3圧縮歪
量子井戸活性層84（0＜x3≦0.4、0≦y3≦0.1）の上下
に、Ｉｎx5Ｇａ1-x5Ａｓ1-y5Ｐy5引張り歪障壁層97（0
≦x5≦0.3、0＜y5≦0.6）、Ｉｎ x5Ｇａ1-x5Ａｓ1-y5Ｐ
y5引張り歪障壁層98（0≦x5≦0.3、0＜y5≦0.6）をさら
に積層させたものである。本実施の形態は、この障壁層
のない実施形態と比較して、しきい値電流の低下等特性
の改善がなされ、信頼性が向上する。
ーザ素子において、ＩｎX3Ｇａ1-X3Ａｓ1-Y3ＰY3圧縮歪
量子井戸活性層84（0＜x3≦0.4、0≦y3≦0.1）の上下
に、Ｉｎx5Ｇａ1-x5Ａｓ1-y5Ｐy5引張り歪障壁層97（0
≦x5≦0.3、0＜y5≦0.6）、Ｉｎ x5Ｇａ1-x5Ａｓ1-y5Ｐ
y5引張り歪障壁層98（0≦x5≦0.3、0＜y5≦0.6）をさら
に積層させたものである。本実施の形態は、この障壁層
のない実施形態と比較して、しきい値電流の低下等特性
の改善がなされ、信頼性が向上する。
【００６１】なお、上記第五から第八の実施形態におい
て、下部クラッド層および第一上部クラッド層の組成を
Ａｌz5Ｇａ1-z5Ａｓ（0.25≦z5≦0.7 ）としてもよい。
て、下部クラッド層および第一上部クラッド層の組成を
Ａｌz5Ｇａ1-z5Ａｓ（0.25≦z5≦0.7 ）としてもよい。
【００６２】また、上記各実施の形態の半導体レーザ装
置において、発振する波長帯λに関しては、ＩｎX3Ｇａ
1-X3Ａｓ1-Y3ＰY3圧縮歪活性層（0＜x3≦0.4、0≦y3≦
0.1）より、９００＜λ＜１２００（ｎｍ）の範囲まで
の制御が可能である。
置において、発振する波長帯λに関しては、ＩｎX3Ｇａ
1-X3Ａｓ1-Y3ＰY3圧縮歪活性層（0＜x3≦0.4、0≦y3≦
0.1）より、９００＜λ＜１２００（ｎｍ）の範囲まで
の制御が可能である。
【００６３】また、上記の実施の形態においては、屈折
率導波機構付き半導体レーザ装置についてのみ記載して
いるが、回折格子付きの半導体レーザ装置や光集積回路
の作製にも用いることが可能である。
率導波機構付き半導体レーザ装置についてのみ記載して
いるが、回折格子付きの半導体レーザ装置や光集積回路
の作製にも用いることが可能である。
【００６４】また、層構成は、ｎ型の導電性を有するＧ
ａＡｓ基板を使用した場合について記述しているが、ｐ
型の導電性を有する基板を用いた層構成でもよく、この
場合、上記すべての導電性を反対にすればよい。
ａＡｓ基板を使用した場合について記述しているが、ｐ
型の導電性を有する基板を用いた層構成でもよく、この
場合、上記すべての導電性を反対にすればよい。
【００６５】また、上記の実施の形態においては、基本
横モード発振する半導体レーザ装置の製造方法について
述べたが、高出力化をはかる観点から３μｍ以上のスト
ライプ幅の多モード発振する屈折率導波型幅広半導体レ
ーザの作製にも用いることができる。
横モード発振する半導体レーザ装置の製造方法について
述べたが、高出力化をはかる観点から３μｍ以上のスト
ライプ幅の多モード発振する屈折率導波型幅広半導体レ
ーザの作製にも用いることができる。
【００６６】また、上記の実施の形態では、量子井戸が
単一で光導波層組成が一定のＳＱＷ−ＳＣＨと呼ばれる
構造を示したが、ＳＱＷの代わりに量子井戸を複数とす
る多重量子井戸構造であってもよい。
単一で光導波層組成が一定のＳＱＷ−ＳＣＨと呼ばれる
構造を示したが、ＳＱＷの代わりに量子井戸を複数とす
る多重量子井戸構造であってもよい。
【００６７】また、結晶層の成長法として、固体あるい
はガスを原料とする分子線エピタキシャル成長法を用い
てもよい。
はガスを原料とする分子線エピタキシャル成長法を用い
てもよい。
【図１】本発明の第一の実施形態による半導体レーザ素
子の作製過程を示す断面図
子の作製過程を示す断面図
【図２】本発明の第二の実施形態による半導体レーザ素
子の作製過程を示す断面図
子の作製過程を示す断面図
【図３】本発明の第三の実施形態による半導体レーザ素
子の断面図
子の断面図
【図４】本発明の第四の実施形態による半導体レーザ素
子の断面図
子の断面図
【図５】本発明の第五の実施形態による半導体レーザ素
子の作製過程を示す断面図
子の作製過程を示す断面図
【図６】本発明の第六の実施形態による半導体レーザ素
子の作製過程を示す断面図
子の作製過程を示す断面図
【図７】本発明の第七の実施形態による半導体レーザ素
子の断面図
子の断面図
【図８】本発明の第八の実施形態による半導体レーザ素
子の断面図
子の断面図
１ ＧａＡｓ基板 ２ ＩｎＧａＰ下部クラッド層 ３ ＩｎＧａＡｓＰ光導波層 ４ ＩｎＧａＡｓＰ量子井戸活性層 ５ ＩｎＧａＡｓＰ光導波層 ６ ＩｎＧａＰ上部第一クラッド層 ７ ＩｎＧａＡｓＰエッチング阻止層 ８ ＩｎＧａＰ電流狭窄層 ９ ＧａＡｓキャップ層 10 ＳｉＯ2 膜 11 ＡｌＧａＡｓ上部第二クラッド層 12 ＧａＡｓコンタクト層
Claims (8)
- 【請求項１】 第一導電型ＧａＡｓ基板上に、 少なくとも第一導電型下部クラッド層、 下部光導波層、 組成比が0 ＜x3≦0.4および0 ≦y3≦0.1であるＩｎx3Ｇ
ａ1-x3Ａｓ1-y3Ｐy3圧縮歪量子井戸活性層、 上部光導波層、 組成比がx8＝0.49±0.01である第二導電型Ｉｎx8Ｇａ
1-x8Ｐ上部第一クラッド層、 電流注入窓となるストライプ状の部分が除去された、組
成比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二導電型
Ｉｎx1Ｇａ1-z1Ａｓ1-y1Ｐy1エッチング阻止層、 電流注入窓となるストライプ状の部分が除去された、組
成比がx8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ1-x8
Ｐ電流狭窄層がこの順に積層された結晶層の上に、 組成比が0.20≦z4≦0.50である第二導電型Ａｌz4Ｇａ
1-z4Ａｓ上部第二クラッド層および第二導電型コンタク
ト層がこの順に積層されてなり、 前記圧縮歪量子井戸活性層の歪量と膜厚の積の絶対値が
０．２５ｎｍ以下であり、 前記エッチング阻止層の歪量と膜厚の積の絶対値が０．
２５ｎｍ以下であり、 前記圧縮歪量子井戸活性層および前記エッチング阻止層
以外の全ての層が、前記第一導電型ＧａＡｓ基板と格子
整合する組成であることを特徴とする半導体レーザ装
置。 - 【請求項２】 第一導電型ＧａＡｓ基板上に、 少なくとも第一導電型下部クラッド層、 下部光導波層、 組成比が0 ＜x3≦0.4および0 ≦y3≦0.1であるＩｎx3Ｇ
ａ1-x3Ａｓ1-y3Ｐy3圧縮歪量子井戸活性層、 上部光導波層、 第二導電型上部第一クラッド層、 電流注入窓となるストライプ状の部分が除去された、組
成比が0 ≦x7≦1である第二導電型Ｉｎx7Ｇａ1-x7Ｐ第
一エッチング阻止層、 電流注入窓となるストライプ状の部分が除去された、組
成比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二導電型
Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1第二エッチング阻止層、 電流注入窓となるストライプ状の部分が除去された、組
成比がx8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ1-x8
Ｐ電流狭窄層がこの順に積層された結晶層の上に、 組成比が0.20≦z4≦0.50である第二導電型Ａｌz４Ｇａ
１−z４Ａｓ上部第二クラッド層および第二導電型コン
タクト層がこの順に積層されてなり、 前記圧縮歪量子井戸活性層の歪量と膜厚の積の絶対値が
０．２５ｎｍ以下であり、 前記第一および第二エッチング阻止層の各歪量と各膜厚
との積の和の絶対値が０．２５ｎｍ以下であり、 前記圧縮歪量子井戸活性層、前記第一および第二エッチ
ング阻止層以外の全ての層が、前記第一導電型ＧａＡｓ
基板と格子整合する組成であることを特徴とする半導体
レーザ装置。 - 【請求項３】 前記第二導電型上部第一クラッド層が、
組成比がx6＝(0.49±0.01)y6および0.2 ＜y6＜1である
Ｉｎx6Ｇａ1-x6Ａｓ1-y6Ｐy6、または、組成比が0.25≦
z5≦0.7であるＡｌz5Ｇａ1-z5Ａｓのいずれかの組成で
あることを特徴とする請求項２記載の半導体レーザ装
置。 - 【請求項４】 前記結晶層と前記第二導電型Ａｌz4Ｇａ
1-z4Ａｓ上部第二クラッド層との間に、１０〜４００ｎ
ｍの厚みの、組成比がx8＝0.49±0.01である第二導電型
Ｉｎx8Ｇａ1-x8Ｐ層が積層されていることを特徴とする
請求項１から３いずれか記載の半導体レーザ装置。 - 【請求項５】 前記圧縮歪量子井戸活性層の上下に、組
成比が0 ≦x5≦0.3よび0 ＜y5≦0.6であるＩｎx5Ｇａ
1-x5Ａｓ1-y5Ｐy5引張り歪障壁層が形成されており、 前記圧縮歪量子井戸活性層の歪量と膜厚の積と、該引張
り歪障壁層の歪量と該２つの引張り歪障壁層の合計の膜
厚の積との和の絶対値が０．２５ｎｍ以下であることを
特徴とする請求項１から４いずれか記載の半導体レーザ
装置。 - 【請求項６】 前記ストライプの幅が１μｍ以上である
ことを特徴とする請求項１から５いずれか記載の半導体
レーザ装置。 - 【請求項７】 第一導電型ＧａＡｓ基板上に、 第一導電型下部クラッド層、 下部光導波層、 組成比が0 ＜x3≦0.4および0 ≦y3≦0.1であるＩｎx3Ｇ
ａ1-x3Ａ1-y3Ｐy3圧縮歪量子井戸活性層、 上部光導波層、 組成比がx8＝0.49±0.01である第二導電型Ｉｎx8Ｇａ
1-x8Ｐ上部第一クラッド層、 組成比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二導電
型Ｉｎx1Ｇａ1-x1Ａｓ 1-y1Ｐy1エッチング阻止層、 組成比がx8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ
1-x8Ｐ電流狭窄層、 ＧａＡｓキャップ層をこの順に積層し、 前記ＧａＡｓキャップ層の電流注入窓となる部分をスト
ライプ状に除去し、 次に、前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層の電
流注入窓となる部分をストライプ状に除去し、 次に、該電流注入窓となる部分がストライプ状に除去さ
れたＧａＡｓキャップ層およびＩｎx1Ｇａ1-x1Ａｓ1-y1
Ｐy1エッチング阻止層の電流注入窓となるストライプ状
の部分を除去した後、 前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層上に前記電
流注入窓を覆うようにして、組成比が0.20≦z4≦0.50で
ある第二導電型Ａｌz4Ｇａ1-z4Ａｓ上部第二クラッド層
および第二導電型コンタクト層をこの順に積層し、 前記圧縮歪量子井戸活性層の歪量と膜厚の積の絶対値を
０．２５ｎｍ以下とし、 前記エッチング阻止層の歪量と膜厚の積の絶対値を０．
２５ｎｍ以下とし、 前記圧縮歪量子井戸活性層および前記エッチング阻止層
以外の全ての層を、前記第一導電型ＧａＡｓ基板と格子
整合させることを特徴とする半導体レーザ装置の製造方
法。 - 【請求項８】 第一導電型ＧａＡｓ基板上に、 第一導電型下部クラッド層、 下部光導波層、 組成比が0 ＜x3≦0.4および0 ≦y3≦0.1であるＩｎx3Ｇ
ａ1-x3Ａｓ1-y3Ｐy3圧縮歪量子井戸活性層、 上部光導波層、 第二導電型上部第一クラッド層、 組成比が0 ≦x7≦1である第二導電型Ｉｎx7Ｇａ1-x7Ｐ
第一エッチング阻止層、 組成比が0 ≦x1≦0.3および0 ≦y1≦0.3である第二導電
型Ｉｎx1Ｇａ1-x1Ａｓ 1-y1Ｐy1第二エッチング阻止層、 組成比がx8＝0.49±0.01である第一導電型Ｉｎx8Ｇａ
1-x8Ｐ電流狭窄層、 ＧａＡｓキャップ層をこの順に積層し、 前記ＧａＡｓキャップ層の電流注入窓となる部分をスト
ライプ状に除去し、 次に、前記第一導電型Ｉｎx8Ｇａ1-x8Ｐ電流狭窄層の電
流注入窓となる部分をストライプ状に除去し、 次に、該電流注入窓となる部分がストライプ状に除去さ
れたＧａＡｓキャップ層、Ｉｎx1Ｇａ1-x1Ａｓ1-y1Ｐy1
第二エッチング阻止層およびＩｎx7Ｇａ1-x7Ｐ第一エッ
チング阻止層の電流注入窓となるストライプ状の部分を
除去した後、 前記第一導電型Ｉｎx8Ｇａ１-x8Ｐ電流狭窄層上に前記
電流注入窓を覆うようにして、組成比が0.20≦z4≦0.50
である第二導電型Ａｌz4Ｇａ1-z4Ａｓ上部第二クラッド
層および第二導電型コンタクト層をこの順に積層し、 前記圧縮歪量子井戸活性層の歪量と膜厚の積の絶対値を
０．２５ｎｍ以下とし、 前記第一および第二エッチング阻止層の各歪量と各膜厚
との積の和の絶対値を０．２５ｎｍ以下とし、 前記圧縮歪量子井戸活性層、前記第一およびエッチング
阻止層以外の全ての層を、前記第一導電型ＧａＡｓ基板
と格子整合させることを特徴とする半導体レーザ装置の
製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000031733A JP2001223436A (ja) | 2000-02-09 | 2000-02-09 | 半導体レーザ装置 |
| EP00124832A EP1104057B1 (en) | 1999-11-19 | 2000-11-14 | High-power semiconductor laser device having current confinement structure and index-guided structure |
| DE60021505T DE60021505T2 (de) | 1999-11-19 | 2000-11-14 | Hochleistungshalbleiterlaser mit Strombegrenzung und indexgeführter Struktur |
| US09/715,192 US6516016B1 (en) | 1999-11-19 | 2000-11-20 | High-power semiconductor laser device having current confinement structure and index-guided structure, and oscillating in transverse mode |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000031733A JP2001223436A (ja) | 2000-02-09 | 2000-02-09 | 半導体レーザ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001223436A true JP2001223436A (ja) | 2001-08-17 |
Family
ID=18556446
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000031733A Pending JP2001223436A (ja) | 1999-11-19 | 2000-02-09 | 半導体レーザ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001223436A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100444481C (zh) * | 2003-11-20 | 2008-12-17 | 罗姆股份有限公司 | 半导体激光器 |
| JP2009038410A (ja) * | 2002-01-28 | 2009-02-19 | Sharp Corp | 半導体レーザ素子 |
| KR100895056B1 (ko) * | 2002-11-06 | 2009-04-30 | 미쓰비시덴키 가부시키가이샤 | 반도체 레이저장치 |
| US7801194B2 (en) | 2002-07-01 | 2010-09-21 | Sharp Kabushiki Kaisha | Semiconductor laser device and optical disk unit using the same |
| JP7038913B1 (ja) * | 2020-12-23 | 2022-03-18 | 三菱電機株式会社 | 半導体レーザ装置 |
-
2000
- 2000-02-09 JP JP2000031733A patent/JP2001223436A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009038410A (ja) * | 2002-01-28 | 2009-02-19 | Sharp Corp | 半導体レーザ素子 |
| US7801194B2 (en) | 2002-07-01 | 2010-09-21 | Sharp Kabushiki Kaisha | Semiconductor laser device and optical disk unit using the same |
| KR100895056B1 (ko) * | 2002-11-06 | 2009-04-30 | 미쓰비시덴키 가부시키가이샤 | 반도체 레이저장치 |
| CN100444481C (zh) * | 2003-11-20 | 2008-12-17 | 罗姆股份有限公司 | 半导体激光器 |
| JP7038913B1 (ja) * | 2020-12-23 | 2022-03-18 | 三菱電機株式会社 | 半導体レーザ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3753216B2 (ja) | 半導体レーザ装置 | |
| US6580738B2 (en) | High-power semiconductor laser device in which near-edge portions of active layer are removed | |
| US6396863B1 (en) | High-power semiconductor laser device having index-guided structure with InAlGaP current confinement layer | |
| JP3317335B2 (ja) | 半導体レーザ装置 | |
| JP3859839B2 (ja) | 屈折率導波型半導体レーザ装置 | |
| US6400743B1 (en) | High-power semiconductor laser device having current confinement structure and index-guided structure | |
| JP2002374042A (ja) | 半導体レーザ素子 | |
| JP2002124739A (ja) | 半導体レーザ素子 | |
| US6973109B2 (en) | Semiconductor laser device having strain buffer layer between compressive-strain quantum well layer and tensile-strain barrier layer | |
| EP1211766B1 (en) | InGaAsP semiconductor laser device | |
| JP2001223436A (ja) | 半導体レーザ装置 | |
| US6856636B2 (en) | Semiconductor laser device | |
| JP4033930B2 (ja) | 半導体レーザ | |
| JP2001308466A (ja) | 半導体レーザ装置 | |
| JP2001320135A (ja) | 半導体レーザ装置 | |
| JP2002204032A (ja) | 半導体レーザ素子 | |
| JP2001168458A (ja) | 半導体レーザ装置 | |
| JP2001053390A (ja) | 半導体レーザ装置およびその製造方法 | |
| KR100817487B1 (ko) | 반도체 레이저 장치 | |
| JP2001053383A (ja) | 半導体レーザ装置およびその製造方法 | |
| JP2003347679A (ja) | 半導体レーザ素子 | |
| EP1251609B1 (en) | High-power semiconductor window laser device | |
| JP3654315B2 (ja) | 半導体レーザ | |
| JP2001267689A (ja) | 半導体レーザ素子 | |
| JPH1197794A (ja) | 半導体レーザ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Effective date: 20050912 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061201 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081127 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20081202 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A02 | Decision of refusal |
Effective date: 20090331 Free format text: JAPANESE INTERMEDIATE CODE: A02 |