DE3887232T2 - Verfahren zur Herstellung von Bildsensorbauelementen, die zu Modulen zusammengesetzt werden. - Google Patents
Verfahren zur Herstellung von Bildsensorbauelementen, die zu Modulen zusammengesetzt werden.Info
- Publication number
- DE3887232T2 DE3887232T2 DE3887232T DE3887232T DE3887232T2 DE 3887232 T2 DE3887232 T2 DE 3887232T2 DE 3887232 T DE3887232 T DE 3887232T DE 3887232 T DE3887232 T DE 3887232T DE 3887232 T2 DE3887232 T2 DE 3887232T2
- Authority
- DE
- Germany
- Prior art keywords
- wafer
- devices
- grooves
- shaped grooves
- cutting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000005520 cutting process Methods 0.000 claims description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 239000013078 crystal Substances 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 238000005530 etching Methods 0.000 claims description 7
- 239000002178 crystalline material Substances 0.000 claims description 4
- 239000002131 composite material Substances 0.000 claims description 2
- 235000012431 wafers Nutrition 0.000 description 66
- 239000004065 semiconductor Substances 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 4
- YCIMNLLNPGFGHC-UHFFFAOYSA-N catechol Chemical compound OC1=CC=CC=C1O YCIMNLLNPGFGHC-UHFFFAOYSA-N 0.000 description 4
- 238000003491 array Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- PIICEJLVQHRZGT-UHFFFAOYSA-N Ethylenediamine Chemical compound NCCN PIICEJLVQHRZGT-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 238000003698 laser cutting Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000005488 sandblasting Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000002699 waste material Substances 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B27—WORKING OR PRESERVING WOOD OR SIMILAR MATERIAL; NAILING OR STAPLING MACHINES IN GENERAL
- B27G—ACCESSORY MACHINES OR APPARATUS FOR WORKING WOOD OR SIMILAR MATERIALS; TOOLS FOR WORKING WOOD OR SIMILAR MATERIALS; SAFETY DEVICES FOR WOOD WORKING MACHINES OR TOOLS
- B27G19/00—Safety guards or devices specially adapted for wood saws; Auxiliary devices facilitating proper operation of wood saws
- B27G19/10—Measures preventing splintering of sawn portions of wood
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
- H01L21/3043—Making grooves, e.g. cutting
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/028—Dicing
Landscapes
- Engineering & Computer Science (AREA)
- Life Sciences & Earth Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Mechanical Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wood Science & Technology (AREA)
- Forests & Forestry (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Dicing (AREA)
- Processing Of Stones Or Stones Resemblance Materials (AREA)
- Weting (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen von Bauelementen von einem Wafer aus kristallinem Material und insbesondere ein Verfahren zum Herstellen von Bildsensorbauelementen zum Zusammensetzen mit anderen ähnlichen Bauelementen, um eine längere zusammengesetzte Anordnung ohne Verlust an Bildqualität zu bilden.
- Bildsensorbauelemente, wie ladungsgekoppelte Einrichtungen (CCD), zum Abtasten von Vorlagenbildern, weisen typischerweise eine Reihe oder lineare Gruppierung von Fotostellen zusammen mit einem geeignetem Unterstützungsschaltkreis auf, der auf Silizium integriert ist. Üblicherweise wird ein Element dieser Art verwendet, um Linie um Linie über die Weite einer Vorlage abzutasten, wobei die Vorlage in Längsrichtung synchron dazu bewegt oder schrittweise bewegt wird.
- Bei der oben genannten Anwendung ist die Bildauflösung proportional dem Verhältnis der Abtastweite und der Anzahl von Fotostellen der Anordnung. Wegen der Schwierigkeit lange Elemente wirtschaftlich zu entwerfen und herzustellen, ist die Bildauflösung für das typische Bauelement, das im Handel heute erhältlich ist, relativ niedrig, wenn das Bauelement verwendet wird, eine volle Linie abzutasten. Während die Auflösung elektronisch verbessert werden kann, indem zusätzliche Bildsignale interpoliert werden oder indem mehrere kleinere Bauelemente zueinander in einer nichtlinearen Weise versetzt werden, um von einem Bauelement zu dem nächsten zu übergreifen, wenn das Abtasten längs der Linie fortschreitet, erhöhen elektronische Verarbeitungen dieser Art sowohl die Komplexität als auch die Kosten des Systems. Ferner verlangen einzelne oder mehrfache Bauelementkombinationen, wie es vorstehend beschrieben wurde, üblicherweise komplexere und kostspieligere, optische Systeme.
- Jedoch ist eine lange Anordnung oder eine voller Weite mit einer Länge, die gleich derjenigen oder größer als die Vorlagenzeile ist, und mit einer großen Dichte kollinearer Fotostellen, um eine hohe Auflösung sicherzustellen, ein sehr erwünschtes aber bisher unerreichbares Ziel und auch geblieben. Bei der Verfolgung einer langen Anordnung oder einer Anordnung voller Weite ist häufig gefordert worden, die Anordnung zu bilden, indem mehrere kleine Bauelemente Ende an Ende zusammengesetzt werden. Jedoch hat sich die Notwendigkeit, die kritisch ist, Bauelemente bereitzustellen, deren Fotostellen sich bis zum Rand oder der Kante des Bauelementes erstrecken, um eine Kontinuität sicherzustellen, wenn das Bauelement Ende an Ende mit anderen Bauelementen zusammengesetzt wird, und gleichzeitig Kanten zu schaffen, die ausreichend glatt und geradlinig sind, damit sie ohne Verlust von Bilddaten zusammengebaut werden können, als ein schwerwiegendes Hindernis herausgestellt.
- Obgleich die übliche Technik des Anzeichnens und Spaltens von Siliziumwafern, die seit vielen Jahren von der Halbleiterindustrie verwendet wird, Bauelemente mit vernünftig gesteuerten Abmessungen erzeugt, hat die mikroskopische Beschädigung, die auf der Bauelementoberfläche während des Anzeichnungsvorganges auftritt, wirkungsvoll die Anordnung von Fotostellen an dem Bauelementrand verhindert. Der Grund hierfür besteht darin, daß die obere Oberfläche von Siliziumwafern prinzipiell stets parallel zu der < 100> Ebene des Kristallgitters derart ist, daß, wenn ein Wafer dieser Art mit einem Hochgeschwindigkeits-Diamantblatt geschnitten oder geteilt wird, kleine Teilchen und Splitter von der oberen Oberfläche des Wafers in der unmittelbaren Nähe des von dem Blatt erzeugten Kanals weggebrochen werden. Dieses Absplittern der Oberfläche erstreckt sich typischerweise bis ungefähr 50 um, so daß es für aktive Elemente unmöglich gemacht wird, näher als ungefähr 50 um von dem Teilungskanal angeordnet zu werden. Als Ergebnis sind lange, lineare Anordnungen, die aus einzelnen Ende an Ende zusammengesetzten Bauelementen aufgebaut sind, nur für Einrichtungen niederer Auflösung möglich, das heißt für jene, die eine Raumfrequenz von 5 Linien pro Millimeter oder weniger haben.
- Ein früheres Patent von Araghi, US-A-4,604,161, wandte sich diesem Problem zu. Araghi offenbart das Konzept, chemisch eine V-Nute in die Oberfläche eines Wafers zu ätzen, woraufhin ein Teilschnitt in die Rückseite des Wafers folgt, der eine innere Nute mit ihrer Mittellinie parallel zu aber gegen die Mittellinie der V-Nute bildet. Dies ermöglicht, daß die Bauelemente voneinander mittels eines mechanischen Spalt- oder Brechvorganges getrennt werden. Bei diesem Ansatz wurde der Schnitt durch die obere Oberfläche des Wafers, in der die aktiven Elemente gebaut werden, nicht mit einem abschleifenden Blatt sondern mittels der chemisch geätzten V-Nute durchgeführt. Als Ergebnis wurde das Fortschreiten einer mechanischen Beschädigung längs der oberen Oberfläche des Wafers vermieden, was erlaubte, aktive Elemente so nahe an der V-Nute anzuordnen, wie es die Genauigkeit der Fotolithographie und des Ätzvorganges erlauben.
- Jedoch läßt die Technik von Araghi mindestens eine Seite des gespalteten Stückes mit einer vorstehenden Messerkante, die durch die zwei sich schneidenden < 111> Ebenen definiert ist. Diese Messerkante kann sehr empfindlich sein und leicht beschädigt werden. Solche Beschädigung mag erfordern, daß das Stück zurückgewiesen wird, wodurch die Herstellungsanzahl verringert und die Kosten erhöht werden.
- In dem Stand der Technik offenbart US-A-4,610,079 von Abe u. a. ein Verfahren zum würfelartigen Zerschneiden eines Halbleiterwafers, in den eine weitere Nute als die Zerschneidelinie über der Zerschneidelinie gebildet ist, um Sprünge und Absplitterung zu begrenzen, die während des nachfolgenden Zerschneidevorganges erzeugt werden. US-A-4,624,741 von Daniele offenbart ein Herstellungsverfahren, bei dem das vorgenannte Araghi-Verfahren zur Herstellung von elektromechanisch Modulationsbauelementen angewendet wird, während US-A- 3,608,186 von Hutson ein Verfahren zum Herstellen von Halbleitern offenbart, bei dem durchgehende Nuten in den Boden und die Oberseite eines Wafers geätzt werden, um eine Beschädigung während des Zerteilungsvorganges zu vermeiden. US-A-3,628,107 von Kennedy ist ähnlich demjenigen von Hutson, verwendet aber statt dessen polierte Nuten. In US-A- 4,033,027 von Fair u. a. ist ein Verfahren zum Zerteilen von Halbleiterwafern in Chips geoffenbart, wobei ein metallisiertes Gitter auf der Unterseite des Wafers gebildet wird und das Schneiden durch das Metall und teilweise in den Wafer vorgenommen wird, woraufhin der Wafer längs des Schnittes gebrochen wird. Ein anderes Patent US-A-4,217,689 von Fujii u. a. beschreibt ein Herstellungsverfahren für Halbleiter, bei dem eine Isolierbeschichtung zuerst auf der Oberfläche des Substrates angeordnet wird, woraufhin eine Teilnute durch Sägen gebildet und das Substrat dann längs der Nute gebrochen wird.
- Andere Patente US-A-4,236,296 und US-A-4,237,601 von Woolhouse u. a. aus dem Stand der Technik offenbaren Verfahrensschritte zum Spalten von Halbleiterlaserdiodenwafern, bei denen eine V-Nute zuerst geätzt wird, wonach mechanisch der Wafer längs der Nute gebrochen wird, während US-A-4,355,457 von Barlett ein Verfahren zum Bilden einer Mesa in einer Halbleitereinrichtung offenbart, in die Kanäle geschnitten werden, woraufhin der Wafer geätzt wird, um Kratzer zu entfernen, und der Wafer längs der Kanäle gebrochen wird. Und US-A-3,852,576; 3,972,113; 4,040,877; 4,135,291; 4,179,794; 4,259,682; und 3,628,106; GB-A-1,118,536; und JP-A-55- 124,243 offenbaren verschiedene andere Techniken und Verfahren zum Herstellen von Transistoren und insbesondere Verfahren, die Nuten vorsehen, die dazu dienen, Schaltkreiselemente voneinander zu trennen und zu isolieren.
- Die vorliegende Erfindung bestrebt diese vorstehend angegebenen Schwierigkeiten anzugehen und zu überwinden, indem bereitgestellt wird ein Verfahren zum Herstellen von Bauelementen aus einem Wafer aus einem kristallinen Material, das das Bilden von V-förmigen Nuten in einer Oberfläche des Wafers und das Bilden gegenüberliegender Nuten in der anderen Oberfläche des Wafers umfaßt, wobei die Achsen der gegenüberliegenden Nuten parallel zu den Achsen der V-förmigen Nuten sind, gekennzeichnet durch Schneiden des Wafers in einer zu der genannten einen Oberfläche senkrechten Richtung von den V-förmigen Nuten aus durch die entsprechenden gegenüberliegenden Nuten, wobei eine Seite des Schnittes im wesentlichen die gleiche Ausdehnung mit dem Tiefpunkt der V-förmigen Nute hat.
- Bei einer bevorzugten Ausführungsform stellt die Erfindung ein Verfahren zum Herstellen eines Abtastbauelementes bereit, das genau geregelte Enden aufweist, die ermöglichen, daß das genannte Bauelement mit anderen gleichen Bauelementen zusammengebaut werden kann, um eine längere, zusammengesetzte Anordnung ohne Störung oder Beschädigung der Bildabtasteigenschaften der Bauelemente zu bilden, wobei die genannten Bauelemente aus einem größeren < 100> Siliziumwafer geschnitten sind, und das die Schritte umfaßt:
- a) Ätzen einer kleinen V-förmigen Nute in eine Seite des genannten Wafers, wo das genannte Bauelement von dem genannten Wafer geschnitten werden soll, wobei die Wände der genannten V-förmigen Nute parallel zu der < 111> Kristallebene des genannten Wafers verlaufen;
- b) Bilden einer zweiten Nute in der gegenüberliegenden Seite des genannten Wafers im wesentlichen der genannten V-förmigen Nute gegenüberliegend, wobei die Achse der genannten zweiten Nute parallel zu der Achse der genannten V-förmigen Nute ist;
- c) Schneiden des genannten Bauelementes von dem genannten Wafer, indem bei der genannten V-förmigen Nute durch den genannten Wafer geschnitten wird, wobei die Weite des Schnittes, der durch das Schneiden hergestellt wird, im wesentlichen weiter als die Weite der genannten V-förmigen Nute ist; und
- d) Anordnen des genannten Schnittes so, daß ein Rand des genannten Schnittes im wesentlichen zu dem Tiefpunkt der genannten V-förmigen Nute ausgerichtet ist, wodurch der genannte Schnitt die dem genannten Bauelement gegenüberliegende Seite der genannten V-förmigen Nute entfernt, während im wesentlichen die andere Seite der genannten V-förmigen Nute intakt bewahrt wird, die genannte andere Seite der genannten V-förmigen Nute Brechen und Absplittern verhindert, das von dem Schneiden herrührt, wodurch ein Bauelement bereitgestellt wird, das ein gleichförmiges genaues Ende ohne Beschädigen aktiver Elemente an dem genannten Bauelement aufweist, die nahe dem genannten Ende sind.
- Bei einer andersartigen Ausführungsform wird ein Verfahren zum Herstellen von Bildsensorbauelementen hoher Auflösung aus einem Wafer so bereitgestellt, daß die genannten Bauelemente Präzisionsseiten besitzen, damit die genannten Bauelemente mit anderen ähnlichen Bauelementen zusammengebaut werden können, um eine größere Anordnung ohne Bildverlust oder Verzerrung an den Punkten zu bilden, wo die genannten Bauelemente zusammengebaut werden, wobei es die Schritte umfaßt:
- a) Ätzen kleiner V-förmiger Nuten in eine Seite eines < 100> Siliziumwafers, die die Seiten der Bauelemente begrenzen, wo die Bauelemente von dem genannten Wafer getrennt werden sollen, wobei die Wände der genannten V-förmigen Nuten parallel zu der < 111> Kristallebene des genannten Wafers verlaufen;
- b) Bilden von Linien im wesentlichen senkrecht zu der Achse der genannten V-förmigen Nuten;
- c) Bilden zweiter Nuten in der gegenüberliegenden Seite des genannten Wafers den genannten V-förmigen Nuten gegenüberliegend, wobei die Achsen der genannten zweiten Nuten parallel zu den Achsen der genannten V-förmigen Nuten sind;
- d) Schneiden des genannten Wafers längs der genannten V-förmigen Nuten, wobei eine Seite des Schnittes im wesentlichen von gleicher Weite wie der Tiefpunkt der genannten V-förmigen Nuten ist, wodurch eine Seite der genannten V-förmigen Nuten durch das genannte Schneiden ausgelöscht wird, die Seiten der genannten V-förmigen Nuten, die verbleiben, dazu dienen, die Entwicklung von Brüchen in dem genannten Bauelement zu verhindern, wenn der genannte Wafer geschnitten wird; und
- e) Schneiden längs der genannten Linien, um das Abtrennen der genannten Bauelemente von dem genannten Wafer abzuschließen.
- Ein Verfahren zum Herstellen von Bauelementen von einem Wafer aus kristallinem Material gemäß der Erfindung wird nun in beispielhafter Weise unter Bezugnahme auf die beigefügten Zeichnungen beschrieben, in denen:
- Fig. 1 eine Draufsicht ist, die eine lange Anordnung darstellt, die aus mehreren gemäß der Lehre dieser Erfindung hergestellten Bauelementen gebildet ist, die zusammengesetzt sind;
- Fig. 2 eine Draufsicht auf einen Siliziumwafer vor dem Abschneiden einzelner Bauelemente von diesem ist;
- Fig. 3 eine vergrößerte Seitenansicht im Querschnitt des in Fig. 2 gezeigten Wafers ist, wobei Einzelheiten der Herstellungstechnik der vorliegenden Erfindung unter Einschluß der kleinen V-förmigen, in den Wafer geätzten Nute gezeigt sind, um das Bauelementende und die Stelle des Sägeblattes in bezug darauf während des Schneidens darzustellen;
- Fig. 4 eine vergrößerte Seitenansicht im Querschnitt ist, die die verbleibende Seite der V-förmigen Nut nach der Abtrennung zeigt;
- Fig. 5 eine vergrößerte Ansicht ist, die mehrere gemäß der Lehre der vorliegenden Erfindung hergestellte Bauelemente in zusammengebauter Beziehung zeigt, um eine eindimensionale Anordnung zu bilden, wobei eine mögliche abmessungsmäßige Beziehung zwischen dem Fotostellenabstand und den Wänden der Nut gezeigt ist, die durch den Rest der V-förmigen Nuten beim Zusammenbau der Bauelemente gebildet wird;
- Fig. 6a ist eine vergrößerte Ansicht, die mehrere gemäß der Lehre der vorliegenden Erfindung hergestellte Bauelemente in zusammengebauter Beziehung zeigt, um eine zweidimensionale Anordnung zu bilden, wobei die Fotostellenreihe und die aktiven Schaltkreise einander an der Stelle gegenüberliegen, wo die Bauelemente zusammengesetzt sind; und
- Fig. 6 eine vergrößerte Ansicht ist, die mehrere gemäß der Lehre der vorliegenden Erfindung hergestellter Bauelemente in zusammengesetzter Beziehung zeigt, um eine zweidimensionale Anordnung zu bilden, wobei die Fotostellenreihen einander an der Stelle gegenüberliegen, wo die Bauelemente zusammengesetzt sind.
- Wie hier der Ausdruck Seite verwendet wird, bezieht er sich auf irgendeine Seite oder ein Ende eines Bauelementes, von dem erwünscht ist, daß es für den Zweck mit Präzision gebildet wird, um mit anderen ähnlichen Bauelementen zusammengesetzt zu werden, um eine größere eindimensionale und/oder zweidimensionale Anordnung zu bilden.
- Es wird besonders auf die Fig. 1 der Zeichnungen Bezug genommen, in der eine lange Abtasteinrichtung 4 oder eine Abtasteinrichtung voller Weite gezeigt ist, die aus einer Mehrzahl kleiner Sensorbauelemente 5 gebildet ist, die mit ihren Enden (mit den Bezugszeichen 5a, 5b, . . . 5n in Fig. 1 der Zeichnungen bezeichnet sind) zusammengesetzt ist. Die Bauelemente 5, die beispielsweise ladungsgekoppelte Einrichtungen (CCD) umfassen können, sind gemäß der Lehre der Erfindung hergestellt, wie es näher unten erscheint. Der Durchschnittsfachmann begreift, daß die Anordnung 4 typischerweise verwendet wird, eine ursprüngliche Vorlage Zeile um Zeile abzulesen oder abzutasten und das Vorlagenbild in elektrische Signale umzuwandeln. Vorzugsweise ist die Anordnung 4 eine Anordnung voller Länge mit einer Gesamtlänge gleich der oder größer als die Weite der größten, abzutastenden Vorlage. Wie man erkennt, sind die Bauelemente 5 so hergestellt, daß sich die Reihe 14 von Fotostellen 12 von jedem Bauelement den Rändern oder Enden des Bauelementes benachbart so erstreckt, daß, wenn die Bauelemente 5 zusammengebaut werden, eine durchgehende und ununterbrochene Reihe von Fotostellen mit einer im wesentlichen gleichförmigen Periodizität auf der Anordnung 4 gebildet wird.
- Typischerweise sind die Bauelemente 5 aus relativ dünnem Silizium hergestellt und weisen eine allgemein rechteckförmige Form auf, wobei sich die Achse der Reihe 14 der Fotostellen parallel zu der Längsachse der Bauelemente erstreckt. Während eine einzelne Reihe 14 von Fotostellen 12 gezeigt ist, können mehrere Fotostellenreihen in Betracht gezogen werden. Andere aktive Elemente, wie Schieberegister, Tore, Bildelementtakteinrichtungen, und so weiter (hier allgemein mit dem Bezugszeichen 17 bezeichnet) werden vorzugsweise einstückig mit dem Bauelement 5 gebildet. Geeignete, äußere Anschlüsse (nicht gezeigt) werden zur elektrischen Verbindung der Bauelemente 5 mit zugeordneten, äußeren Schaltkreisen vorgesehen.
- Wenn einzelnes Bauelement 5 für einen Abtastzweck verwendet wird, ist die erzielte Bildauflösung eine Funktion der Anzahl von Fotostellen 12, die an dem Bauelement hergestellt werden kann, dividiert durch die Weite der Abtastlinie. Da die Anzahl von Fotostellen 12, die auf ein einzelnes Bauelement gepackt werden kann, begrenzt ist, wäre es vorteilhaft, wenn mehrere Bauelemente Ende an Ende zusammengebaut werden könnten, um eine längere Anordnung zu bilden, und vorzugsweise um eine Anordnung voller Weite oder voller Größe zu bilden, deren Abtastbereich sich gemeinsam mit der Abtastlinie erstreckt.
- Bezug nehmend auf die Fig. 2-5 werden die Bauelemente 5 von einem relativ großen Wafer 20 aus < 100> Silizium von der Art hergestellt, das üblicherweise verwendet wird, um integrierte Schaltkreise zu machen. Normalerweise besitzt der Wafer 20 eine Mehrzahl von Bauelementen 5, die vorhergehend auf ihm durch Bildungstechniken für integrierte Schaltkreise hergestellt worden sind, wobei verstanden wird, daß die Reihe von Fotostellen 14 zusammen mit irgendeinem Schaltkreis auf dem Wafer 20 vor dem Trennen der Bauelemente 5 von diesem gebildet wird.
- Mittels üblicher fotolithographischer Techniken und anisotroper Ätzmittel, wie Ethylendiamin/Pyrocatechol/H&sub2;O Lösung (EDA) werden V-Nuten 34 in der obersten Schicht 23 des Wafers gebildet. Andere Verfahren zum Bilden der Nuten 34 mit der erwünschten genauen Lage und Größe können in Betracht gezogen werden, wie Plasmaätzen, reaktives Ionenätzen, und so weiter. Wie der Durchschnittsfachmann erkennt, ist normalerweise auf industriellen Wafern eine Flachstelle 26 vorhanden, die bis auf einen Bruchteil eines Grades zu der (110) Kristallachse 25 ausgerichtet ist. Diese Flachstelle ermöglicht es, daß die V-Nute 34 genau zu der (110) Kristallorientierung ausgerichtet wird, typischerweise innerhalb eines Grades. Die V-Nuten 34 stellen die kurzen Seiten oder "Enden" 11 der Bauelemente 5 dar und begrenzen dazwischen einen Bereich 15 des Wafers, der gegebenenfalls ausgemustert wird, wie noch näher zu sehen sein wird. Zusätzlich ist ein Bezugsmuster wie die Linien 33, auf der Oberfläche des Wafers während der Verarbeitung angeordnet, um die langen Seiten (das heißt die Oberseite und den Boden) 6 der Bauelemente 5 festzulegen.
- Die Nuten 34 sind relativ klein mit Wänden oder Seiten 35, 36. Während des Schneidens wird, wie man sieht, eine Seite (das heißt die Seite 36) der V-förmigen Nute 34 ausgelöscht, wobei die übrige Seite (das heißt die Seite 35) im wesentlichen intakt bleibt. Die Tiefe D der Nuten 34 wird vorzugsweise so ausgewählt, daß die effektive Weite (L' in Fig. 5), die zwischen aneinander angrenzenden Bauelementen 5 beim Zusammenbau der Bauelemente Ende an Ende hergestellt wird, sich dem Abstand L zwischen den Fotostellen 12 annähert. Dies bewahrt eine im wesentlichen gleichförmige Periodizität bei den Fotostellen über die Weite der zusammengesetzten Abtastanordnung 4.
- Die Nuten 34 besitzen typischerweise einen Größenbereich zwischen einer Weite B von 5 bis 20 um mit einer Tiefe D von 2 bis 10 um. Jedoch können andere Weiten W und Tiefen D in Betracht gezogen werden. Bei einem Beispiel hat sich eine Weite W von 7 um und eine Tiefe D von 5 um als geeignet herausgestellt.
- Man erkennt, daß die Seiten 35, 36 der Nuten 34 in dem Wafer 20 durch die < 111> Kristallebenen 37 festgelegt sind. Grundsätzlich können andere Kristallorientierungen zu unterschiedlichen Weite-zu-Tiefe-Verhältnissen der Nuten 34 führen, wie man erkennt.
- Eine zweite Nute 40 wird in dem Boden oder in der inaktiven Oberfläche 24 des Wafers 20 jeder V-förmigen Nute 34 gegenüberliegend und parallel dazu gebildet. Die Nuten 40, die mechanisch durch Sägen gebildet werden können, besitzen eine solche Tiefe, daß der Tiefpunkt 42 der Nuten 40 ausreichend weit von irgendeinem aktiven Schaltkreis 17 auf dem Bauelement 5 beabstandet ist, um eine Störung damit zu verhindern. Die Nuten 40 können nach dem Bilden in Ethylendiamin/Pyrocatechol/H&sub2;O Lösung (EDA) oder irgendeinem anderen geeigneten anisotropen Ätzmittel geätzt werden, um irgendwelche Spannungen, die sich aus ihrer Herstellung ergeben, zu entfernen. Die Nuten 40 sind relativ weit und wesentlich weiter als die Nuten 34.
- Die Nuten 40 werden normalerweise nur unter den und gegenüberliegend den V-förmigen Nuten 34 geätzt, die die Enden 11 der Bauelemente 5 darstellen. Da eine Beschädigung der Bauelemente 5 längs der Seiten 6 normalerweise kein Problem insoweit ist, als irgendein aktiver Schaltkreis mit einem sicheren Abstand von beiden Seiten 6 angeordnet werden kann, und da von den Bauelementen bei dieser Ausführungsform nicht beabsichtigt ist, daß sie arbeitsmäßig längs irgendeiner Seite 6 aneinanderstoßen, sind Nuten 40 in zu den Bezugslinien 33 gegenüberliegender Beziehung normalerweise nicht vorgesehen.
- Es wird besonders auf die Fig. 3 Bezug genommen; nach dem Bilden der Linien 33 und der Nuten 34 und 40 in dem Wafer 20, wird ein geeignetes Waferbefestigungsmedium 58 auf der inaktiven Oberfläche 24 des Wafers 20 als eine Einrichtung angebracht, um den Wafer sicher zu halten und seine Lage genau zu steuern. Der Wafer wird somit genau in seiner Lage zum Schneiden einer geeigneten Schneideeinrichtung gegenüberliegend, wie einem Hochgeschwindigkeits-Diamantschneideblatt 60, befestigt. Der Wafer 20 wird derart positioniert, daß das Blatt 60 der Nute 34 gegenüberliegt und oberhalb derselben ist, wobei die Ebene des Blattes 60 parallel zu der Längsachse der Nute 34 ist und die Seite 62 des Blattes 60, die zu dem aktiven Bauelement 5 weist, im wesentlichen zu dem Tiefpunkt der Nute 34 ausgerichtet ist.
- Man versteht, daß die Weite des Blattes 60 und damit die Weite des von dem Blatt 60 hergestellten Schnittes beträchtlich größer als die Weite der V-förmigen Nuten 34 ist, die in dem Wafer 20 geätzt sind. Als Ergebnis überlappt der Rest des Blattes 60 nicht nur die ferne Seitenwand 36 der V-förmigen Nute darunter, sondern erstreckt sich auch über den Abschnitt 15 des Wafers 20, der an die Nute 34 angrenzt. Als ein Ergebnis werden während des Sägens die Seite 36 der V-förmigen Nute 34 und ein Abschnitt des Wafers 20 (mit 20' bezeichnet), der an die V-förmige Nute angrenzt, eingeschnitten und damit von dem Abfallabschnitt 15 ausgelöscht, der selbst entfernt wird.
- Das Blatt 60 schneidet durch den Wafer 20 zu der Nute 40 in der inaktiven Seite 24 des Wafers 20, wobei das Bauelement 5 von dem Wafer 20 getrennt und eine Präzisionskante 65 mit der Seite 35 der V-förmigen Nute 34 gelassen wird, die sich zwischen der aktiven Oberfläche 23 des Chips und dem Rand 65 erstreckt oder überbrückt. Kratzer, Bruchstücke und so weiter, die sich aus der Sägewirkung des Blattes 60 ergeben, werden auf der Seite 35 der Nute 34 konzentriert und aufgehalten, wodurch eine Beschädigung der aktiven Oberfläche 23 des Bauelementes und irgendwelcher Schaltkreise 17 auf diesem vermieden wird. Zur gleichen Zeit wird eine Präzisionskante 65 gebildet, die ermöglicht, daß das Bauelement 5 Ende an Ende mit anderen ähnlichen Bauelementen ohne Verlust oder Störung des Bildes an den Bauelementverbindungen zusammengebaut werden kann. Man erkennt, daß das gegenüberliegende Ende des Bauelementes 5 in derselben Weise gebildet wird.
- Dieser Vorgang wird in jeder V-Nute 34 des Wafers 20 wiederholt, woraufhin das Schneiden längs der Linie 33 erfolgt, um das Abschneiden der einzelnen Bauelemente abzuschließen. Als ein Ergebnis wird jedes Ende 11 des Bauelementes 5 mit einer gleichförmigen flachen und glatten Oberfläche gebildet, wobei die Oberflächen genau die Bauelementenden festlegen und ermöglichen, das Bauelement 5 mit anderen Bauelementen Ende an Ende zusammenzubauen, um eine lange, aus einer Mehrzahl von Bauelementen 5 zusammengesetzte Anordnung 4 zu bilden.
- Man erkennt, daß andere chemische Ätzmittel, andere Ätztechniken, wie Plasmaätzen, und so weiter, und/oder die Verwendung von Materialien mit unterschiedlichen Kristallorientierungen andere Nuten als die erörterten V-förmigen Nuten ergeben können. Man erkennt ferner, daß die Reihenfolge, in der die Bauelemente 5 von dem Wafer 20 abgeschnitten werden, geändert werden kann, indem zuerst längs der Linien 33 geschnitten und dann längs der Nuten 34 geschnitten wird. Und, während die V-förmigen Nuten 34 beschrieben worden sind, daß sie durch Ätzen gebildet worden sind, können die Nuten 34 statt dessen durch andere geeignete Verfahren, wie Anzeichnen, Sandstrahlen, Wasserstrahlschneiden, Laserschneiden, und so weiter gebildet werden. Ähnlich kann das Bilden weiter Nuten 40, das Schneiden längs der Linien 33 und/oder das Einschneiden V-förmiger Nuten 34 durch andere geeignete Verfahren vorgenommen werden, wie Wasserstrahlschneiden, Laserschneiden, und so weiter, statt durch Sägen.
- Während Sensorbauelemente vom ladungsgekoppelten Einrichtungstyp hier gezeigt und beschrieben worden sind, können andere Arten von Anordnungen, andere Materialien als Silizium und andere Kristallorientierungen in Betracht gezogen werden. Während ferner Bildabtast- oder Bildlesebauelemente beschrieben worden sind, können Bildschreibebauelemente mit beispielsweiser einer oder mehreren linearen Reihen selektiv betätigbarer lichtaussendender Dioden in Betracht gezogen werden.
- Bezug nehmend besonders auf die Fig. 6a und 6b erkennt man, daß, wo zweidimensionale Anordnungen in Betracht gezogen werden, V-förmige Nuten 34 längs der Linien 33 gebildet und die Bauelemente von dem Wafer in der beschriebenen Weise getrennt werden können. Dies liefert Präzisionsseiten, die ermöglichen, daß die Bauelemente Seite an Seite zusammengesetzt werden können, um eine zweidimensionale Anordnung zu schaffen. Fig. 6a zeigt eine Bauelementeanordnung, bei der Fotostellen 12 und aktive Elemente 17 in entgegengesetzter Beziehung zueinander sind, während Fig. 6b eine Bauelementeanordnung zeigt, bei der die Reihe 14 der Fotostellen 12 von jedem Bauelement einander gegenüberliegt. Alle vier Seiten, das heißt die langen Seiten 6 und die Enden 11 können in der hier beschriebenen Weise hergestellt werden, um Präzisionsseiten zu schaffen, die ermöglichen, die Bauelemente Ende an Ende und Seite-an-Seite zusammenzubauen, um eine längere, zweidimensionale Anordnung zu bilden.
- Man erkennt, daß die Seite an Seite Anordnung von Bauelementen 5, wie es hier beschrieben und gezeigt worden ist, durchgeführt werden kann, indem die Seiten körperlich gegeneinander stoßen oder nahe beieinander aber eng beabstandet sind.
Claims (10)
1. Verfahren zum Herstellen von Bauelementen aus einem
Wafer (20) aus einem kristallinen Material, das das
Bilden von V-förmigen Nuten (34) in einer Oberfläche
des Wafers und das Bilden gegenüberliegender Nuten (40)
in der anderen Oberfläche des Wafers umfaßt, wobei die
Achsen der gegenüberliegender Nuten (40) parallel zu
den Achsen der V-förmigen Nuten (34) sind,
gekennzeichnet durch Schneiden (20') des Wafers in einer zu der
genannten einen Oberfläche senkrechten Richtung von den
V-förmigen Nuten (34) aus durch die entsprechenden
gegenüberliegenden Nuten (40), wobei eine Seite des
Schnittes im wesentlichen die gleiche Ausdehnung mit
dem Tiefpunkt der V-förmigen Nute hat.
2. Das Verfahren nach Anspruch 1, bei dem die V-förmigen
Nuten (34) durch Ätzen gebildet werden.
3. Das Verfahren nach Anspruch 1 oder des Anspruches 2,
bei dem die V-förmigen Nuten eine Weite von 5 bis 20 um
aufweisen.
4. Das Verfahren nach irgendeinem der Ansprüche 1 bis 3,
bei dem die gegenüberliegenden Nuten (40) mechanisch
gebildet werden.
5. Das Verfahren nach irgendeinem der Ansprüche 1 bis 4,
bei dem die gegenüberliegenden Nuten weiter als die
V-förmigen Nuten sind.
6. Das Verfahren nach irgendeinem der Ansprüche 1 bis 5,
bei dem das Schneiden des Wafers längs der V-förmigen
Nuten durch Sägen durchgeführt wird.
7. Das Verfahren nach irgendeinem der Ansprüche 1 bis 6,
bei dem der Wafer ein < 100> Siliziumwafer ist und die
Wende (35, 36) der V-förmigen Nuten parallel zu der
< 111> Kristallebene des Wafers sind.
8. Das Verfahren nach irgendeinem der Ansprüche 1 bis 7,
das enthält, das Verfahren für beide Enden eines
Bauelementes durchzuführen, wobei sich der Schnitt an
jedem Ende des Bauelementes weitenmäßig nach außen (20')
von dem Tiefpunkt der V-förmigen Nute erstreckt, um ein
Bauelement mit zwei genauen Enden zu schaffen.
9. Das Verfahren nach irgendeinem der Ansprüche 1 bis 8,
das einschließt, mechanisch durch den Wafer im
wesentlichen unter rechten Winkeln zu dem genannten Schnitt
längs der V-förmigen Nuten zu schneiden, um Reihen von
Bauelementen voneinander zu trennen.
10. Ein Verfahren zum Herstellen eines Abtastbauelementes
(5) mit genau geregelten Enden (11), die ermöglichen,
daß das genannte Bauelement mit anderen ähnlichen
Bauelementen zusammengebaut wird, um eine längere
zusammengesetzte Anordnung ohne Störung oder Beschädigung
der Bildabtasteigenschaften der Bauelemente zu bilden,
wobei jedes der genannten Bauelemente durch ein
Verfahren hergestellt wird, wie es in Anspruch 7
beansprucht ist, und wobei die Weite des durch Schneiden
hergestellten Schnittes wesentlich weiter als die Weite
der genannten V-förmigen Nute ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US07/090,827 US4814296A (en) | 1987-08-28 | 1987-08-28 | Method of fabricating image sensor dies for use in assembling arrays |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3887232D1 DE3887232D1 (de) | 1994-03-03 |
DE3887232T2 true DE3887232T2 (de) | 1994-06-16 |
Family
ID=22224512
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE3887232T Expired - Fee Related DE3887232T2 (de) | 1987-08-28 | 1988-08-26 | Verfahren zur Herstellung von Bildsensorbauelementen, die zu Modulen zusammengesetzt werden. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4814296A (de) |
EP (1) | EP0305204B1 (de) |
JP (1) | JPH0834197B2 (de) |
DE (1) | DE3887232T2 (de) |
Families Citing this family (69)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5637175A (en) * | 1988-10-05 | 1997-06-10 | Helisys Corporation | Apparatus for forming an integral object from laminations |
WO1990003893A1 (en) * | 1988-10-05 | 1990-04-19 | Michael Feygin | An improved apparatus and method for forming an integral object from laminations |
US5876550A (en) * | 1988-10-05 | 1999-03-02 | Helisys, Inc. | Laminated object manufacturing apparatus and method |
US4966862A (en) * | 1989-08-28 | 1990-10-30 | Cree Research, Inc. | Method of production of light emitting diodes |
US4976802A (en) * | 1989-10-16 | 1990-12-11 | Xerox Corporation | Process for assembling smaller scanning or printing arrays together to form a longer array |
US5034083A (en) * | 1989-10-16 | 1991-07-23 | Xerox Corporation | Process and apparatus for assembling smaller scanning or printing arrays together to form an extended array |
US4997792A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method for separation of diode array chips during fabrication thereof |
US5053836A (en) * | 1989-11-21 | 1991-10-01 | Eastman Kodak Company | Cleaving of diode arrays with scribing channels |
US4997793A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method of improving cleaving of diode arrays |
US5000811A (en) * | 1989-11-22 | 1991-03-19 | Xerox Corporation | Precision buttable subunits via dicing |
US5119181A (en) * | 1990-03-30 | 1992-06-02 | Xerox Corporation | Color array for use in fabricating full width arrays |
US5031032A (en) * | 1990-03-30 | 1991-07-09 | Xerox Corporation | Color array for use in fabricating full width arrays |
US5041190A (en) * | 1990-05-16 | 1991-08-20 | Xerox Corporation | Method of fabricating channel plates and ink jet printheads containing channel plates |
EP0477600A1 (de) * | 1990-09-26 | 1992-04-01 | Siemens Aktiengesellschaft | Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat |
US5192959A (en) * | 1991-06-03 | 1993-03-09 | Xerox Corporation | Alignment of pagewidth bars |
US5160403A (en) * | 1991-08-09 | 1992-11-03 | Xerox Corporation | Precision diced aligning surfaces for devices such as ink jet printheads |
US5128282A (en) * | 1991-11-04 | 1992-07-07 | Xerox Corporation | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste |
US5219796A (en) * | 1991-11-04 | 1993-06-15 | Xerox Corporation | Method of fabricating image sensor dies and the like for use in assembling arrays |
EP0573724B1 (de) * | 1992-06-09 | 1995-09-13 | International Business Machines Corporation | Herstellung von Laserdioden mit durch Spaltung erzeugten Stirnflächen auf einem vollständigen Wafer |
DE4220284C1 (de) * | 1992-06-20 | 1993-09-30 | Bosch Gmbh Robert | Verfahren zum Zerteilen von Verbundwafern |
US5272113A (en) * | 1992-11-12 | 1993-12-21 | Xerox Corporation | Method for minimizing stress between semiconductor chips having a coefficient of thermal expansion different from that of a mounting substrate |
JP2868384B2 (ja) * | 1993-02-23 | 1999-03-10 | 株式会社東京精密 | ダイシング溝の深さ測定方法及びダイシング装置 |
FR2707401B1 (fr) * | 1993-07-09 | 1995-08-11 | Menigaux Louis | Procédé de fabrication d'une structure intégrant un guide optique clivé à un support de fibre optique pour un couplage optique guide-fibre et structure obtenue. |
US5580831A (en) * | 1993-07-28 | 1996-12-03 | Fujitsu Limited | Sawcut method of forming alignment marks on two faces of a substrate |
US5462636A (en) * | 1993-12-28 | 1995-10-31 | International Business Machines Corporation | Method for chemically scribing wafers |
US5654204A (en) * | 1994-07-20 | 1997-08-05 | Anderson; James C. | Die sorter |
US5620614A (en) * | 1995-01-03 | 1997-04-15 | Xerox Corporation | Printhead array and method of producing a printhead die assembly that minimizes end channel damage |
US6165813A (en) * | 1995-04-03 | 2000-12-26 | Xerox Corporation | Replacing semiconductor chips in a full-width chip array |
US5510273A (en) * | 1995-04-03 | 1996-04-23 | Xerox Corporation | Process of mounting semiconductor chips in a full-width-array image |
SG67365A1 (en) * | 1995-11-21 | 1999-09-21 | Texas Instruments Inc | Trench scribe line for decreased chip spacing |
DE19601261C1 (de) * | 1996-01-16 | 1997-04-10 | Itt Ind Gmbh Deutsche | Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen |
US5730817A (en) * | 1996-04-22 | 1998-03-24 | Helisys, Inc. | Laminated object manufacturing system |
US5904548A (en) * | 1996-11-21 | 1999-05-18 | Texas Instruments Incorporated | Trench scribe line for decreased chip spacing |
US6127245A (en) * | 1997-02-04 | 2000-10-03 | Micron Technology, Inc. | Grinding technique for integrated circuits |
US6075280A (en) * | 1997-12-31 | 2000-06-13 | Winbond Electronics Corporation | Precision breaking of semiconductor wafer into chips by applying an etch process |
US6271102B1 (en) | 1998-02-27 | 2001-08-07 | International Business Machines Corporation | Method and system for dicing wafers, and semiconductor structures incorporating the products thereof |
JP3497722B2 (ja) * | 1998-02-27 | 2004-02-16 | 富士通株式会社 | 半導体装置及びその製造方法及びその搬送トレイ |
US6069973A (en) * | 1998-06-30 | 2000-05-30 | Xerox Corporation | Method and apparatus for color correction in a multi-chip imaging array |
US6201293B1 (en) | 1998-11-19 | 2001-03-13 | Xerox Corporation | Electro optical devices with reduced filter thinning on the edge pixel photosites and method of producing same |
US6198093B1 (en) | 1998-11-19 | 2001-03-06 | Xerox Corporation | Electro optical devices with reduced filter thinning on the edge pixel photosites and method of producing same |
TWI228780B (en) * | 2000-05-11 | 2005-03-01 | Disco Corp | Semiconductor wafer dividing method |
US6528336B2 (en) | 2000-05-23 | 2003-03-04 | Xerox Corporation | Method for fabrication of a silicon photosensor array on a wafer and testing the same |
US6670598B1 (en) | 2000-09-06 | 2003-12-30 | Xerox Corporation | Low power autozero of pixel amplifier |
US6316284B1 (en) | 2000-09-07 | 2001-11-13 | Xerox Corporation | Infrared correction in color scanners |
US6768565B1 (en) | 2000-09-07 | 2004-07-27 | Xerox Corporation | Infrared correction in color scanners |
US6747259B1 (en) | 2000-10-03 | 2004-06-08 | Xerox Corporation | Assembly of imaging arrays for large format documents |
US6342403B1 (en) | 2000-12-14 | 2002-01-29 | Xerox Corporation | Electrical detection of V-groove width |
US6396297B1 (en) | 2000-12-14 | 2002-05-28 | Xerox Corporation | Electrical detection of V-groove width |
US20020164832A1 (en) * | 2001-05-04 | 2002-11-07 | Amir Mirza | Method for separating silica waveguides |
JP2003100666A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | 半導体装置の製造方法 |
US6955989B2 (en) | 2001-11-30 | 2005-10-18 | Xerox Corporation | Use of a U-groove as an alternative to using a V-groove for protection against dicing induced damage in silicon |
US20040235272A1 (en) * | 2003-05-23 | 2004-11-25 | Howard Gregory E. | Scribe street width reduction by deep trench and shallow saw cut |
US7232957B2 (en) * | 2003-09-25 | 2007-06-19 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device and method of manufacturing the same |
KR100789200B1 (ko) * | 2003-12-05 | 2008-01-02 | 쇼와 덴코 가부시키가이샤 | 반도체 칩 제조 방법 및 반도체 칩 |
US20060057777A1 (en) * | 2004-09-14 | 2006-03-16 | Howell William C | Separating die on a substrate to reduce backside chipping |
US7468284B2 (en) * | 2005-02-28 | 2008-12-23 | Silverbrook Research Pty Ltd | Method of bonding substrates |
WO2006089337A1 (en) | 2005-02-28 | 2006-08-31 | Silverbrook Research Pty Ltd | Method of bonding substrates |
US7287831B2 (en) * | 2005-02-28 | 2007-10-30 | Silverbrook Research Pty Ltd | Printhead integrated circuit adapted for adhesive bonding |
US7858493B2 (en) * | 2007-02-23 | 2010-12-28 | Finisar Corporation | Cleaving edge-emitting lasers from a wafer cell |
US8129258B2 (en) * | 2009-12-23 | 2012-03-06 | Xerox Corporation | Method for dicing a semiconductor wafer, a chip diced from a semiconductor wafer, and an array of chips diced from a semiconductor wafer |
US8801889B2 (en) * | 2011-02-04 | 2014-08-12 | Apple Inc. | Water jet shaping of displays and structures for electronic devices |
US8836478B2 (en) * | 2011-09-25 | 2014-09-16 | Authentec, Inc. | Electronic device including finger sensor and related methods |
US9806219B2 (en) | 2013-02-14 | 2017-10-31 | Apple Inc. | Displays with camera window openings |
JP5637331B1 (ja) * | 2013-07-01 | 2014-12-10 | 富士ゼロックス株式会社 | 半導体片の製造方法、半導体片を含む回路基板および画像形成装置 |
CN105453250A (zh) * | 2013-08-08 | 2016-03-30 | 夏普株式会社 | 半导体元件衬底及其制造方法 |
KR102194727B1 (ko) * | 2015-04-29 | 2020-12-23 | 삼성전기주식회사 | 인덕터 |
US10242912B2 (en) * | 2016-07-08 | 2019-03-26 | Analog Devices, Inc. | Integrated device dies and methods for singulating the same |
JP6814646B2 (ja) * | 2017-01-23 | 2021-01-20 | 株式会社ディスコ | 光デバイスウェーハの加工方法 |
US10943895B2 (en) * | 2019-01-14 | 2021-03-09 | Xerox Corporation | Method of fabricating a plurality of linear arrays with submicron y-axis alignment |
Family Cites Families (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3078559A (en) * | 1959-04-13 | 1963-02-26 | Sylvania Electric Prod | Method for preparing semiconductor elements |
GB1118536A (en) * | 1966-09-30 | 1968-07-03 | Standard Telephones Cables Ltd | Improvements in or relating to semiconductor devices |
DE1652512B2 (de) * | 1967-05-29 | 1976-08-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen |
US3628106A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with protective peripheral junction portion |
US3628107A (en) * | 1969-05-05 | 1971-12-14 | Gen Electric | Passivated semiconductor device with peripheral protective junction |
US3579815A (en) * | 1969-08-20 | 1971-05-25 | Gen Electric | Process for wafer fabrication of high blocking voltage silicon elements |
US3608186A (en) * | 1969-10-30 | 1971-09-28 | Jearld L Hutson | Semiconductor device manufacture with junction passivation |
US3698080A (en) * | 1970-11-02 | 1972-10-17 | Gen Electric | Process for forming low impedance ohmic attachments |
US3852876A (en) * | 1973-01-02 | 1974-12-10 | Gen Electric | High voltage power transistor and method for making |
US3838501A (en) * | 1973-02-09 | 1974-10-01 | Honeywell Inf Systems | Method in microcircuit package assembly providing nonabrasive, electrically passive edges on integrated circuit chips |
US3972113A (en) * | 1973-05-14 | 1976-08-03 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor devices |
US4179794A (en) * | 1975-07-23 | 1979-12-25 | Nippon Gakki Seizo Kabushiki Kaisha | Process of manufacturing semiconductor devices |
US4033027A (en) * | 1975-09-26 | 1977-07-05 | Bell Telephone Laboratories, Incorporated | Dividing metal plated semiconductor wafers |
JPS584814B2 (ja) * | 1976-04-27 | 1983-01-27 | 三菱電機株式会社 | 半導体装置 |
DE2633324C2 (de) * | 1976-07-24 | 1983-09-15 | SEMIKRON Gesellschaft für Gleichrichterbau u. Elektronik mbH, 8500 Nürnberg | Verfahren zum Herstellen von Halbleiterbauelementen hoher Sperrspannungsbelastbarkeit |
US4040877A (en) * | 1976-08-24 | 1977-08-09 | Westinghouse Electric Corporation | Method of making a transistor device |
DE2730130C2 (de) * | 1976-09-14 | 1987-11-12 | Mitsubishi Denki K.K., Tokyo | Verfahren zum Herstellen von Halbleiterbauelementen |
US4236296A (en) * | 1978-10-13 | 1980-12-02 | Exxon Research & Engineering Co. | Etch method of cleaving semiconductor diode laser wafers |
US4237601A (en) * | 1978-10-13 | 1980-12-09 | Exxon Research & Engineering Co. | Method of cleaving semiconductor diode laser wafers |
JPS55124243A (en) * | 1979-03-20 | 1980-09-25 | Nec Corp | Compound semiconductor device |
JPS56103447A (en) * | 1980-01-22 | 1981-08-18 | Toshiba Corp | Dicing method of semiconductor wafer |
US4355457A (en) * | 1980-10-29 | 1982-10-26 | Rca Corporation | Method of forming a mesa in a semiconductor device with subsequent separation into individual devices |
US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
US4624741A (en) * | 1985-12-13 | 1986-11-25 | Xerox Corporation | Method of fabricating electro-mechanical modulator arrays |
-
1987
- 1987-08-28 US US07/090,827 patent/US4814296A/en not_active Expired - Lifetime
-
1988
- 1988-08-19 JP JP20622588A patent/JPH0834197B2/ja not_active Expired - Lifetime
- 1988-08-26 DE DE3887232T patent/DE3887232T2/de not_active Expired - Fee Related
- 1988-08-26 EP EP88307937A patent/EP0305204B1/de not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPS6470695A (en) | 1989-03-16 |
EP0305204B1 (de) | 1994-01-19 |
EP0305204A1 (de) | 1989-03-01 |
US4814296A (en) | 1989-03-21 |
JPH0834197B2 (ja) | 1996-03-29 |
DE3887232D1 (de) | 1994-03-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3887232T2 (de) | Verfahren zur Herstellung von Bildsensorbauelementen, die zu Modulen zusammengesetzt werden. | |
US5128282A (en) | Process for separating image sensor dies and the like from a wafer that minimizes silicon waste | |
DE69834292T2 (de) | Gehäuse für laserdiodenreihe | |
DE69634877T2 (de) | Ein siliziumsubstrat mit einer ausnehmung zur aufnahme eines elements, und verfahren zur herstellung einer solchen ausnehmung | |
DE68918982T2 (de) | Verfahren zur Trennung integrierter Schaltkreise auf einem Substrat. | |
DE69026665T2 (de) | Herstellungsverfahren einer Matrix von Abtast- oder Bildwandlereinheiten ganzer Breite aus Untereinheiten | |
DE69231990T2 (de) | Feld aus integrierten mikromechanischen strahlungssensoren und verfahren zur herstellung. | |
US5219796A (en) | Method of fabricating image sensor dies and the like for use in assembling arrays | |
DE4025144C2 (de) | ||
DE102016224978B4 (de) | Substratbearbeitungsverfahren | |
DE3731312A1 (de) | Verfahren zum vereinzeln von monolithisch hergestellten laserdioden | |
EP0335104A2 (de) | Vorrichtung zum optischen Verbinden eines oder mehrerer optischer Sender mit einem oder mehreren optischen Detektoren eines oder mehrerer integrierter Schaltkreise | |
DE3688611T2 (de) | Detektorreihen. | |
DE60317156T2 (de) | Aktuator und dessen Herstellungsverfahren | |
DE4318241A1 (de) | Substrat | |
DE68918372T2 (de) | Piezoelektrischer Wandler zur Volumenwellenerregung. | |
EP0865081B1 (de) | Verfahren zum Herstellen von elektronischen Elementen | |
DE112004002561T5 (de) | Verfahren, Vorrichtung und Beugungsgitter zum Trennen von Halbleiterelementen, die auf einem Substrat gebildet werden, durch Änderung besagten Beugungsgitters | |
DE3117923C2 (de) | ||
DE69029936T2 (de) | Diodenmatrixtrennung | |
DE10241981B4 (de) | Oberflächenwellenbauelement vom Kantenreflexionstyp und Verfahren zum Herstellen desselben | |
DE10010865B4 (de) | Verfahren zum Schneiden eines laminierten Werkstücks | |
DE4308705C2 (de) | Integrierte Schaltungs-Chips und ein Verfahren zu deren Vereinzelung aus einem Halbleiterwafer | |
DE4133885C2 (de) | Dreidimensionale Silizium-Struktur | |
DE602004010097T2 (de) | Piezoelektrische kompositmaterialien und herstellungsverfahren dafür |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |