DE3688611T2 - Detektorreihen. - Google Patents
Detektorreihen.Info
- Publication number
- DE3688611T2 DE3688611T2 DE86309606T DE3688611T DE3688611T2 DE 3688611 T2 DE3688611 T2 DE 3688611T2 DE 86309606 T DE86309606 T DE 86309606T DE 3688611 T DE3688611 T DE 3688611T DE 3688611 T2 DE3688611 T2 DE 3688611T2
- Authority
- DE
- Germany
- Prior art keywords
- chip
- photosensors
- array
- photosensor
- chips
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000000758 substrate Substances 0.000 claims description 19
- 238000003491 array Methods 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 12
- 229910052710 silicon Inorganic materials 0.000 claims description 12
- 239000010703 silicon Substances 0.000 claims description 12
- 238000000034 method Methods 0.000 claims description 9
- 230000001154 acute effect Effects 0.000 claims description 8
- 239000002131 composite material Substances 0.000 claims description 8
- 238000005530 etching Methods 0.000 claims description 8
- 230000000295 complement effect Effects 0.000 claims description 7
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 230000001419 dependent effect Effects 0.000 claims description 2
- 238000000926 separation method Methods 0.000 description 4
- 230000013011 mating Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/30604—Chemical etching
- H01L21/30608—Anisotropic liquid etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1446—Devices controlled by radiation in a repetitive configuration
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Electromagnetism (AREA)
- Facsimile Heads (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
- Die vorliegende Erfindung betrifft Bildsensor-Anordnungen und Verfahren zu ihrer Herstellung und insbesondere ein Bildsensor-Anordnungs-Chip, das hergestellt ist, um zuzulassen, daß die Anordnung mit anderen gleichartigen Chips zusammengebaut werden kann zur Bildung einer längeren Anordnung ohne Verzerrung oder Bildverlust an den Chip-Verbindungsstellen.
- Bildsensor-Anordnungen zum Abtasten von Dokumentbildern, wie ladungsgekoppelte Bauelemente (charge-coupled-devices = CCD's) besitzen typischerweise eine Reihe oder Linearanordnung von Fotostellen, d. h. Stellen von Fotosensoren, zusammen mit einer an einem Substrat integrierten entsprechenden Stützschaltung. Üblicherweise tastet eine Anordnung dieses Typs ein Bild Zeile um Zeile über die Dokumentbreite ab, während das Dokument synchron dazu in einer zur Dokumentlänge parallelen Richtung bewegt wird.
- Die Bildauflösung einer Anordnung dieses Typs ist proportional zu dem Verhältnis der Abtastlänge zur Anzahl der Fotostellen der Anordnung. Wegen der Schwierigkeit, Anordnungen mit einer großen Anzahl von Fotostellen an einem Chip wirtschaftlich auszulegen und herzustellen, ist die Bildauflösung bei typischen kommerziellen heute erhältliche Anordnung relativ niedrig. Zwar kann die Auflösung elektronisch durch Interpolieren weiterer Bildsignale oder Pixel verbessert werden oder durch Benutzen verschiedener Sensor-Anordnungen und elektrischem Verschachteln der Anordnungen miteinander, um so der Reihe nach von einer Anordnung zur nächsten umzuschalten, wenn die Abtastung über die Zeile fortschreitet, doch sind elektronische Manipulationen dieses Typs kostensteigernd. Weiter erfordern einfache oder mehrfache Anordnungskombinationen des beschriebenen Typs üblicherweise ein komplexeres und teureres optisches System, um sicherzustellen, daß die Anordnung(en) genau die Bildzeile ohne Verlust oder Verzerrung abtastet bzw. abtasten.
- Eine einzige Anordnung, deren Größe gleich der Breite des abzutastenden Dokuments ist, jedoch mit einer sehr hohen Packungsdichte von Fotostellen, um die hohe Auflösung sicherzustellen, wird benötigt, ist jedoch auf diesem Gebiet gegenwärtig nicht verfügbar. Ein Konzept, das angeregt wurde, besteht darin, eine einzelne lange oder vollbreite Anordnung durch Aneinanderfügen mehrerer kleiner Chips zu bilden. Da Fotostellen an kleineren Chips ohne wesentliche und kostensteigernde Herabsetzung der Ausbeute dicht gepackt werden können, könnte eine Anordnung mit voller Breite mit der benötigten großen Anzahl von Fotostellen auf diese Weise erzielt werden, um so eine hohe Auflösung zu erreichen. Gleichzeitig würden die optischen Anforderungen in hohem Maße vereinfacht. Jedoch hat die Unfähigkeit, an den Chips Enden anzubringen, die glatt und gerade genug sind, um ein Zusammenfügen der Chips zu ermöglichen, wie auch die Unfähigkeit, ein fehlerhaftes Chip von den anderen Chips zum Ersatz oder zur Reparatur abzutrennen, ohne die Fotostellen der benachbarten Chips zu beschädigen, bisher wirksam diese Verfahrensweise verhindert.
- EP-A-0 115 946 beschreibt ein Verfahren zum Aneinanderfügen einer Vielzahl kleinerer Chips mit Fotosensor-Anordnungen in exakter Lagenbeziehung miteinander zur Bildung einer längeren ununterbrochenen Anordnung, bei der V-förmige Ausrichtnuten in dem Körper der Chips ausgebildet werden zur selbstausrichtenden Anlage an Stiften eines Ausrichtwerkzeugs
- Der Aufsatz "Long Arrays of Silicon Nozzles" von W. Crooks u. a. im IBM Technical Disclosure Bulletin, Bd. 6, Nummer 2, November 1979, Seite 2469, beschreibt einen Vorgang zum Ausrichten einer kurzen Reihe von Farbstrahldüsen zum Erzeugen einer längeren Anordnung, bei der genau aneinander anstoßende Flächen durch anisotropes Ätzen längs der (111)-Ebenen gebildet werden.
- Die vorliegende Erfindung sucht das Vorstehende anzuwenden und einzurichten durch Schaffen eines Chips mit Sensoranordnungen, das dazu geeignet ist, physikalisch mit anderen gleichartigen Chips genau und ohne Bildqualitätsverlust aneinandergefügt zu werden, um eine längere zusammengesetzte Anordnung zu bilden, wobei das Chip gemäß dem Verfahren nach Anspruch 1 hergestellt wird.
- Die vorliegende Erfindung wird nun beispielsweise mit Bezug auf die beigefügten Zeichnungen beschrieben, in welchen:
- Fig. 1 eine vergrößerte Querschnitts-Vorderansicht einer Bildsensor-Anordnung ist;
- Fig. 2 eine isometrische Ansicht einer auf (110)-Silizium erfindungsgemäß hergestellten Bildsensor-Anordnung ist zur Schaffung eines Bildsensor-Chips mit gewinkelten und gleichförmig geglätteten Chip-Enden, wobei sich unbeeinträchtigte Fotostellen bis zu den Chip- Enden hin erstrecken;
- Fig. 3 eine isometrische Ansicht ist, die Bildsensorchips der in Fig. 1 dargestellten Art zeigt, die mit ihren Enden zur Bildung einer längeren kontinuierlichen Anordnung aneinandergefügt sind;
- Fig. 4a und 4b isometrische Darstellungen sind, die unterschiedliche Formschluß-Ausgestaltungen für die Chip-Enden darstellen, um das Aneinanderfügen der Chip-Enden zu erleichtern, und
- Fig. 5 eine isometrische Darstellung der in Fig. 1 gezeigten Anordnung ist, bei der Isolationsnuten zwischen jeder Fotostelle in der Fotostellenreihe gebildet werden, um im wesentlichen gleichgroße Fotostellen sicherzustellen.
- In Fig. 1 der Zeichnungen ist eine Bildsensor-Anordnung oder ein Chip mit einer Basis oder einem Substrat 11 aus Silizium dargestellt, mit einer Reihe von Fotostellen 21 längs einer Oberfläche der- bzw. desselben. Die Basis 11 kann z. B. Silizium vom p-Typ umfassen, während die Fotostellen 21 n-Typ- Fotodioden umfassen können. Eine Trennfläche 22 ist jeweils zwischen den Fotostellen 21 vorgesehen, um die Fotostellen voneinander zu isolieren und dadurch übersprechen zu verhindern.
- In den Fig. 2 und 3 der Zeichnungen besitzt das allgemein mit 10 bezeichnete Fotosensor-Anordnungschip der vorliegenden Erfindung ein Grundteil 11 aus Silizium vom Typ (110). Wie der Fachmann versteht, besitzt (110)-Silizium vier (111)-Ebenen, welche die (110)-Oberfläche 14 des Grundteils 11 mit 90º schneiden. Das Chip 10 ist aus einem größeren (110)-Siliziumsubstrat oder -Wafer hergestellt, an welchem eine Vielzahl von Chips 10 ausgebildet ist. Die Chips 10 sind mit einer oder mehreren Reihen 25 von Fotostellen 21 hergestellt und können andere daran integrierte Stützkreise oder Komponenten enthalten. Orientierungsabhängiges Ätzen wird benutzt, um die oberen und unteren Kanten 15, 16 und die Anordnungsenden 17, 18 des Chips 10 während der Herstellung genau zu umreißen. Später werden die Chips des Substrats 8 längs der geätzten Linien voneinander getrennt. Da jedoch die (111)-Ebenen nicht senkrecht aufeinander stehen, sondern sich statt dessen mit einem spitzen Winkel von 75,53º schneiden, verlaufen die Enden 17, 18 des Chips 10 nicht senkrecht zu den oberen und unteren Kanten 15, 16 des Chips 10, sondern statt dessen mit einem spitzen Winkel von 75,53º dazu. Damit wird das Chip 10, das der Orientierungsätzung und -Trennung von dem Wafer folgt, die Form eines Parallelogramms besitzen.
- Die Reihe 25 von Fotostellen 21, die beispielsweise anisotrop geätzt sein kann, besitzt zu der oberen bzw. unteren Kante 15, 16 und den Enden 17, 18 des Chips 10 parallele Begrenzungen, so daß die Fotostellen 21 in gleicher Weise in Parallelogrammform vorhanden sind. Um die den Chip-Enden 17, 18 benachbarten Fotostellen nicht zu beeinträchtigen oder sie nicht zu beschädigen, werden die Enden 17, 18 längs einer Linie 26 in der Trennfläche 22 zwischen benachbarten Fotostellen an der Stelle geätzt, an der die Trennung stattfinden soll. Zwar ist nur eine einzelne Reihe 25 von Fotostellen 21 gezeigt und beschrieben, doch können auch mehrere Reihen von Fotostellen benutzt werden. Die Fotostellen 21 werden vorzugsweise vor dem Atzen des Chips 10 ausgebildet, jedoch können die Fotostellen auch gebildet werden, nachdem das Chip 10 von dem (110)-Siliziumwafer abgetrennt wurde.
- Andere Stützschaltungen und -Komponenten der Sensor-Anordnung wie Schieberegister 31, 32 sind vorzugsweise integral mit dem Chip hergestellt. Komponenten wie Schieberegister 31, 32 können die übliche rechtwinklige Gestalt, wie dargestellt, besitzen, oder sie können alternativ in der Form eines Parallelogramms gleichartig der des Chips 10 und der Fotostellen 21 vorhanden sein.
- Es ist beabsichtigt, Chips 10 mit Fotostellen 21 der Reihe 25, die sich zu den gegenüberliegenden Seitenkanten 17, 18 des Chip-Grundteils 11 erstrecken, aneinander zu fügen, um eine zusammengesetzte Anordnung 40 mit voller Breite zu bilden. Vorteilhafterweise sollte die Anzahl miteinander verbundener Chips 10 ausreichen zur Bildung einer längeren zusammengesetzten Anordnung 40 mit einer gesamten Betriebs- Abtastlänge, die gleich der oder etwas größer als die Breite des längsten abzutastenden Dokuments unter diesen Umständen ist, und eine solche Anordnung 40 wird dann als eine Vollbreite- oder Kontakttyp-Anordnung bezeichnet. Wie jedoch zu verstehen ist, kann die Gesamtlänge der zusammengesetzten Anordnung 40 größer oder kleiner als die Breite des größten Dokuments sein, und-in diesem Fall werden entsprechende (nicht dargestellte) Mittel benutzt, um die Betriebs-Abtastlänge der Anordnung mit der des Dokuments in Übereinstimmung zu bringen.
- Wie besonders in Fig. 3 gezeigt, werden während des Aneinanderfügens von Chips 10 zum Ausbilden der zusammengesetzten Anordnung 40 die Chips so auf ein Substrat 23 gesetzt, daß die Fotostellenreihen 25 jedes Chips mit der oder denen des nächsten Chips ausgerichtet sind, um etwaigen Bildversatz oder -Verlust längs der Abtastzeile an der Verbindungsstelle der Chips miteinander zu vermeiden. Nach der Ausrichtung werden die Chips aneinandergefügt, wobei das Ende 17 des ersten Chips in Paßeingriff (Formschluß) mit dem Ende 18 des zweiten Chips und das Ende 17 des zweiten Chips in Papeingriff mit dem Ende des dritten Chips ist, usw. Ein geeigneter (nicht dargestellter) Kleber kann benutzt werden, um die Chips in angeordneter Beziehung zueinander an dem Substrat 23 zu halten.
- Wie in Fig. 4a und 4b gezeigt, bei denen gleiche Bezugszeichen sich auf gleiche Teile beziehen, können zum Erleichtern des Anordnens und Aneinanderstoßens des Chips an andere gleichartige Chips zur Ausbildung einer längeren zusammengesetzten Anordnung 40 die Chip-Enden 17, 18 mit komplementären geometrischen Formschlußgestaltungen ausgebildet werden. In Fig. 4a ist das Ende 17 des Grundteils 11 des Chips 10 so geätzt, daß sich eine zentrale Vertiefung oder ein zentraler Ausschnitt 50 ergibt, während das gegenüberliegende Ende 18 einen entsprechenden Fortsatz 53 aufweist. Der Ausschnitt 50 und der Fortsatz 53 besitzen jeweils eine Breite w und eine Tiefe d, die im wesentlichen einander gleich sind, um eine enge Formschluppassung zwischen dem Ende 17 oder 18 eines Chips mit dem komplementären Ende 18 bzw. 17 eines zweiten Chips sicherzustellen. Der angepaßte Ausschnitt 50 bzw. Fortsatz 53 besitzt eine Breite w, die ausreicht, die Breite der Fotostellen 21 zu überdecken, um ein etwaiges Eindringen in oder Beschädigung von an den Chip-Enden 17, 18 liegenden Fotostellen zu verhindern.
- In der in Fig. 4b gezeigten Anordnung erstreckt sich der Ausschnitt 50' längs des Chip-Endes 17 zu einer Kante des Grundteils 11, während der komplementäre Fortsatz 53' am anderen Ende 18 in gleicher Weise sich zur Kante 15 des Grundteils 11 erstreckt. Die Breite w und die Tiefe d des Ausschnitts 50' und des Fortsatzes 53 sind im wesentlichen einander gleich, um eine enge Passung sicherzustellen, wobei die Breite w sowohl des Ausschnitts 50' wie auch des Fortsatzes 53' eine ausreichende Dimension besitzen, um die Breite der Fotostellen 21 zu überspannen.
- In der in Fig. 5 gezeigten Ausführung, bei der sich ebenfalls gleiche Bezugszeichen auf gleiche Teile beziehen, werden allgemein U-förmige Nuten 65 längs der Grenzlinien zwischen den jeweiligen Fotostellen 21 der Fotostellenreihe 25 geätzt. Die Nuten 65 dienen dazu, eine Isolierung der Fotostellen 21 voneinander zu unterstützen und dadurch übersprechen zwischen den Fotostellen zu beseitigen oder zu reduzieren und damit die mittlere Übertragungsfunktion (mean transfer function = MTF) zu verbessern und Sicherzustellen, daß alle Fotostellen, welche die Fotostellenreihe 25 bilden, im wesentlichen gleiche Größe besitzen.
- Um das Hantieren und das Aneinanderfügen der Chips 10 zu erleichtern, können Ausrichtnuten in der Oberfläche 14 des Grundteils 11 der Sensor-Anordnung 10 ausgebildet werden. Derartige Nuten besitzen jedoch, wie der Fachmann einsieht, bei dieser Anwendung eine U-förmige Ausgestaltung.
Claims (8)
1. Verfahren zur Herstellung eines Chips (10) mit einer
linearen Fotosensor-Anordnung zum Zusammenfügen mit anderen
gleichartigen Chips zum Schaffen einer längeren
zusammengesetzten Abtast-Anordnung, mit den Schritten:
a) es wird mindestens eine lineare Reihe von Fotosensoren
(21) an einem (110)-Siliziumsubstrat (11) ausgebildet,
wobei die Längsachse der oder jeder linearen Reihe von
Fotosensoren (21) parallel zu einer ersten (111)-Ebene des
Substrats (11) gebildet wird und die Begrenzungen
zwischen den Fotosensoren parallel zu einer zweiten
(111)-Ebene des Siliziumsubstrats gebildet wird, wodurch
die Grenzen zwischen Fotosensoren sich mit einem spitzen
Winkel zu der Längsachse der Fotosensorreihe erstrecken;
b) das Substrat wird längs der zweiten (111)-Ebene an
vorbestimmten Stellen, die voneinander längs der Sensorreihe
Abstand haben, orientierungsabhängig geätzt, um die
entgegengesetzt liegenden Enden (17, 18) des Chips zu
begrenzen, wobei die Ätzung längs einer Linie stattfindet, die
mit der Grenze zwischen den Fotosensoren zusammenfällt,
wodurch die Chip-Enden einen spitzen Winkel mit der
Längsachse der Fotosensorreihe aufweisen und die Fotosensoren
an jedem Ende des Chips unbeeinträchtigt sind, und
c) das Chip wird von dem Substrat an der Stelle getrennt,
an der die Chip-Enden begrenzt sind, um dadurch ein Chip
mit allgemein Parallelogrammförmiger Gestalt zu schaffen,
bei dem die Chip-Enden sich mit einem spitzen Winkel zu
der Längsachse der Fotosensorreihe erstrecken, um das
Aneinanderstoßen und Ausrichten des Chips Ende an Ende mit
anderen gleichartigen Chips zur Ausbildung einer längeren
zusammengesetzten Abtast-Anordnung zu ermöglichen.
2. Verfahren nach Anspruch 1 mit dem Schritt, daß die
Fotosensoren voneinander durch Ätznuten (22) zwischen
benachbarten Fotosensoren isoliert werden.
3. Verfahren nach Anspruch 1 oder 2 mit dem Schritt, daß
mindestens ein Schieberegister (31, 32) an dem Substrat
hergestellt wird, wobei die Längsachse des Schieberegisters
parallel zur Längsache der Fotosensorreihe verläuft und
die Enden des Schieberegisters senkrecht zu der
Längsachse der Fotosensorreihe verlaufen.
4. Verfahren nach einem der vorangehenden Ansprüche mit den
Schritten:
a) daß eines der Chip-Enden orientierungsabhängig geätzt
wird, um eine irregulär geformte Oberfläche zu schaffen,
und
b) daß das andere Chip-Ende orientierungsabhängig geätzt
wird, um eine zur Form der Oberfläche des einen Endes
komplementäre irregulär geformte Oberfläche zu schaffen,
wodurch beim Aneinanderschieben des Chips Ende an Ende mit
den anderen gleichartigen Chips die irregulär geformten
Oberflächen an jedem Ende mit den entsprechenden
komplementären irregulär geformten Oberflächen der
angeschobenen Chips zusammenpassen, um die Chips in ausgerichteter
Beziehung formschlüssig zu verbinden.
5. Verfahren nach einem der Ansprüche 1 bis 3 mit den
Schritten:
a) daß ein Chip-Ende orientierungsabhängig so geätzt
wird, daß eine allgemein rechtwinklige Vertiefung (50) in
der Oberfläche des einen Endes geschaffen wird; und
b) daß das andere Ende des Chips orientierungsabhängig
geätzt wird, um einen allgemein rechtwinkligen Fortsatz
(53) an der Oberfläche des anderen Endes komplementär zu
der Oberfläche des einen Endes zu schaffen, wodurch beim
Aufreihen des Chips mit anderen gleichartigen Chips die
Enden der Chips miteinander in Eingriff kommen.
6. Verfahren zum Herstellen einer Fotosensor-Anordnung (10)
voller Breite aus einigen kleineren Anordnungen, welches
die Schritte umfaßt:
a) daß mindestens eine lineare Reihe von Fotosensoren
(21) an einem (110)-Siliziumsubstrat (11) ausgebildet
wird, wobei die Längsachse der oder jeder linearen Reihe
von Fotosensoren (21) parallel zu einer ersten (111)-
Ebene des Substrats (11) gebildet wird und die Grenze
zwischen den jeweils aufeinanderfolgenden Fotosensoren
parallel zu einer zweiten (111)-Ebene des Substrats verläuft,
wodurch die Fotosensorgrenzen mit spitz ein Winkel zu der
Längsachse der Fotosensorreihe vorhanden sind;
b) das Substrat wird längs der zweiten (111)-Ebene an
vorbestimmten Stellen, die längs der Fotosensorreihe Abstand
voneinander haben, orientierungsabhängig geätzt, um die
einander gegenüberliegenden Enden einer Reihe von
kleineren Anordnungen zu bestimmen, wobei die Ätzung längs
einer Linie ausgeführt wird, die mit der Fotosensor-
Begrenzung zusammenfällt, wodurch die Enden der kleineren
Anordnungen parallel zu den Fotosensor-Begrenzungen
verlaufen und die letzten Fotosensoren in jeder
Fotosensorreihe sich bis zu einem Anordnungsende erstrecken;
c) die kleineren Anordnungen werden von dem Substrat an
den Enden abgetrennt, um eine Vielzahl von kleineren
Anordnungen zu schaffen, wobei jede kleinere Anordnung die
Gestalt eines Parallelogramms besitzt mit Enden, die sich
mit einem spitzen Winkel zu der Längsachse der
Fotosensorreihe erstrecken, und
d) eine ausgewählte Anzahl der kleineren Anordnungen wird
Ende an Ende miteinander zusammengefügt, so daß die
Fotosensorreihe jeder kleineren Anordnung mit der
Fotosensorreihe der anderen kleineren Anordnungen zur Bildung einer
Anordnung voller Breite ausgerichtet ist.
7. Verfahren nach Anspruch 6 mit dem-Schritt:
das Substrat wird längs der (111)-Ebenen des Substrats
orientierungsabhängig geätzt, um die oberen und unteren
Seitenwände der kleineren Anordnungen zu bestimmen.
8. Fotosensor-Anordnung (10), die zum Zusammenbau mit
anderen gleichartigen Anordnungen ausgelegt ist, und welche
umfaßt:
a) ein (110)-Siliziumchip (11);
b) mindestens eine Reihe von Fotosensoren an dem Chip
(11), wobei die Längsachse der oder jeder Reihe von
Fotosensoren (21) parallel zu einer ersten (111)-Ebene des
Chips (11) ausgebildet ist und die Begrenzungen der
Fotosensoren parallel zu der (111)-Ebene des Chips verlaufen,
wodurch die Fotosensoren allgemein in Gestalt eines
Parallelogramms vorhanden sind;
c) wobei die zueinander entgegengesetzt liegenden Enden
des Chips gleichförmig glatt und parallel zu denen einer
zweiten der (111)-Ebenen des Chips sind, wodurch die
Enden des Chips sich mit einem spitzen Winkel zu der
Längsachse der Fotosensorreihe erstrecken, so daß das
Chip eine allgemein zu den Fotosensoren komplementäre
parallelogrammförmige Gestalt besitzt, und
d) jedes Ende des Chips längs einer Linie ausgebildet
ist, die längs der Begrenzung zwischen benachbarten
Fotosensoren hindurchgeht, so daß die Fotosensoren an der
Grenze jedes Endes des Chips unbeeinträchtigt sind und
die gleiche Größe wie die anderen Fotosensoren in der
Fotosensorreihe besitzen, wodurch das Chip mit anderen
gleichartigen Chips dadurch zusammengefügt werden kann,
daß die Chip-Enden in aneinandergefügte Anlage
miteinander gebracht werden, wobei die Fotosensorreihe des Chips
mit der Fotosensorreihe der benachbarten Chips
ausgerichtet ist.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US06/808,797 US4668333A (en) | 1985-12-13 | 1985-12-13 | Image sensor array for assembly with like arrays to form a longer array |
Publications (2)
Publication Number | Publication Date |
---|---|
DE3688611D1 DE3688611D1 (de) | 1993-07-29 |
DE3688611T2 true DE3688611T2 (de) | 1993-10-07 |
Family
ID=25199769
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE86309606T Expired - Fee Related DE3688611T2 (de) | 1985-12-13 | 1986-12-10 | Detektorreihen. |
Country Status (4)
Country | Link |
---|---|
US (1) | US4668333A (de) |
EP (1) | EP0226451B1 (de) |
JP (1) | JPH07120760B2 (de) |
DE (1) | DE3688611T2 (de) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4830985A (en) * | 1985-12-13 | 1989-05-16 | Xerox Corporation | Method of replacing an image sensor array |
US6379998B1 (en) * | 1986-03-12 | 2002-04-30 | Hitachi, Ltd. | Semiconductor device and method for fabricating the same |
US5297260A (en) * | 1986-03-12 | 1994-03-22 | Hitachi, Ltd. | Processor having a plurality of CPUS with one CPU being normally connected to common bus |
EP0314494A3 (de) * | 1987-10-30 | 1991-10-23 | Seiko Epson Corporation | Festkörper-Bildsensor |
US4990462A (en) * | 1989-04-12 | 1991-02-05 | Advanced Micro Devices, Inc. | Method for coplanar integration of semiconductor ic devices |
US4999077A (en) * | 1989-08-31 | 1991-03-12 | Xerox Corporation | Method of fabricating full width scanning or imaging arrays from subunits |
US5053836A (en) * | 1989-11-21 | 1991-10-01 | Eastman Kodak Company | Cleaving of diode arrays with scribing channels |
US4997793A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method of improving cleaving of diode arrays |
US4997792A (en) * | 1989-11-21 | 1991-03-05 | Eastman Kodak Company | Method for separation of diode array chips during fabrication thereof |
US5031032A (en) * | 1990-03-30 | 1991-07-09 | Xerox Corporation | Color array for use in fabricating full width arrays |
US5119181A (en) * | 1990-03-30 | 1992-06-02 | Xerox Corporation | Color array for use in fabricating full width arrays |
DE4012080A1 (de) * | 1990-04-14 | 1991-10-17 | Bosch Gmbh Robert | Verfahren zum aufbau von mikromechanischen sensoren |
DE4031192A1 (de) * | 1990-09-28 | 1992-04-09 | Siemens Ag | Kammartiger funktionsbaustein mit einem einzigen substrat aus einem einkristallinen silizium |
US5148268A (en) * | 1991-04-26 | 1992-09-15 | Xerox Corporation | Multiplexing arrangement for controlling data produced by a color images sensor array |
US5977575A (en) * | 1992-04-27 | 1999-11-02 | Seiko Instruments Inc. | Semiconductor sensor device comprised of plural sensor chips connected to function as a unit |
US6864570B2 (en) * | 1993-12-17 | 2005-03-08 | The Regents Of The University Of California | Method and apparatus for fabricating self-assembling microstructures |
US5474635A (en) * | 1994-03-07 | 1995-12-12 | United Technologies Corporation | Joining non-coplanar panels and structures of fiber reinforced composites |
US5599415A (en) * | 1995-07-11 | 1997-02-04 | Reynolds Consumer Products Inc. | Method of thermally splicing zippers |
AU1823899A (en) * | 1997-12-16 | 1999-07-05 | Photobit Corporation | Three-sided buttable cmos image sensor |
US20030230377A1 (en) * | 2002-06-14 | 2003-12-18 | Turvey Robert R. | Apparatus and method for automated splicing of closer tape |
US8283566B2 (en) * | 2009-03-14 | 2012-10-09 | Palo Alto Research Center Incorporated | Printed circuit boards by massive parallel assembly |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL144778B (nl) * | 1966-12-20 | 1975-01-15 | Western Electric Co | Werkwijze voor het vervaardigen van een halfgeleiderinrichting door anisotroop etsen alsmede aldus vervaardigde inrichting. |
FR2123113B1 (de) * | 1971-01-08 | 1976-05-28 | Sescosem | |
US4029962A (en) * | 1975-06-23 | 1977-06-14 | Texas Instruments Incorporated | Arrays for infrared image detection |
US4063268A (en) * | 1976-07-15 | 1977-12-13 | The United States Of America As Represented By The Secretary Of The Army | Silicon-polysilicon infrared image device with orientially etched detector |
US4106046A (en) * | 1977-01-26 | 1978-08-08 | Westinghouse Electric Corp. | Radiant energy sensor |
JPS56145580A (en) * | 1980-04-15 | 1981-11-12 | Yumiba Nobuo | Information recording system |
US4418472A (en) * | 1981-11-23 | 1983-12-06 | Xerox Corporation | Method of delineating thin film magnetic head arrays |
US4690391A (en) * | 1983-01-31 | 1987-09-01 | Xerox Corporation | Method and apparatus for fabricating full width scanning arrays |
US4542397A (en) * | 1984-04-12 | 1985-09-17 | Xerox Corporation | Self aligning small scale integrated circuit semiconductor chips to form large area arrays |
JPH0654802B2 (ja) * | 1985-04-05 | 1994-07-20 | セイコーエプソン株式会社 | 固体撮像装置 |
JPS61234562A (ja) * | 1985-04-11 | 1986-10-18 | Seiko Epson Corp | 固体撮像装置 |
US4604161A (en) * | 1985-05-02 | 1986-08-05 | Xerox Corporation | Method of fabricating image sensor arrays |
-
1985
- 1985-12-13 US US06/808,797 patent/US4668333A/en not_active Expired - Lifetime
-
1986
- 1986-12-04 JP JP61289736A patent/JPH07120760B2/ja not_active Expired - Fee Related
- 1986-12-10 EP EP86309606A patent/EP0226451B1/de not_active Expired - Lifetime
- 1986-12-10 DE DE86309606T patent/DE3688611T2/de not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US4668333A (en) | 1987-05-26 |
EP0226451B1 (de) | 1993-06-23 |
JPH07120760B2 (ja) | 1995-12-20 |
DE3688611D1 (de) | 1993-07-29 |
EP0226451A2 (de) | 1987-06-24 |
EP0226451A3 (en) | 1989-08-23 |
JPS62141762A (ja) | 1987-06-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE3688611T2 (de) | Detektorreihen. | |
DE69026665T2 (de) | Herstellungsverfahren einer Matrix von Abtast- oder Bildwandlereinheiten ganzer Breite aus Untereinheiten | |
DE2602800C3 (de) | Festkörper-Bildsensor | |
DE3887232T2 (de) | Verfahren zur Herstellung von Bildsensorbauelementen, die zu Modulen zusammengesetzt werden. | |
DE69400678T2 (de) | Verbinderanordnung | |
DE69313024T2 (de) | Festkörperbildaufnahmeanordnung und Verfahren zu ihrer Herstellung | |
DE3786202T2 (de) | Bildsensornetz. | |
DE4036093A1 (de) | Ic-modul | |
DE69325182T2 (de) | Festkörper-Bildaufnahmevorrichtung | |
US4695716A (en) | Image sensor array for assembly with like arrays to form a longer array | |
DE69416625T2 (de) | Elektrischer Verbinder für Bandkabel hoher Packungsdichte | |
DE69417351T2 (de) | Vorrichtung zur Strahlungsdetektion mit aneinanderstossenden Detektionselementen sowie Verfahren zur Herstellung dieser Vorrichtung | |
DE69110797T2 (de) | Bildsensor. | |
DE3043671A1 (de) | Farbfilter | |
DE3782748T2 (de) | Feldeffekttransistor mit isoliertem gate. | |
DE69128577T2 (de) | Ladungsgekoppelte Anordnung | |
DE2440648A1 (de) | Elektrische steckverbindung | |
DE3408344C2 (de) | Verfahren zur Vorspannung der Gateelektroden eines Ladungsübertragungselementes und Vorrichtung zur Durchführung des Verfahrens | |
DE3640434C2 (de) | ||
DE69426689T2 (de) | CCD-Bildsensor mit reduziertem Übersprechen zwischen Fotodioden | |
DE69327629T2 (de) | Bildaufnahmevorrichtung mit Dual-H-CCD und Verbundkanal | |
US4830985A (en) | Method of replacing an image sensor array | |
DE1524385B2 (de) | Zeichenabtaster | |
DE2634312A1 (de) | Ladungsuebertragvorrichtung auf halbleiterbasis | |
DE2811961C3 (de) | Farbbildabtasteinrichtung in Festkörpertechnik |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8339 | Ceased/non-payment of the annual fee |