KR20130092945A - 탄화규소 기판의 제조 방법 및 제조 장치 - Google Patents

탄화규소 기판의 제조 방법 및 제조 장치 Download PDF

Info

Publication number
KR20130092945A
KR20130092945A KR1020127010056A KR20127010056A KR20130092945A KR 20130092945 A KR20130092945 A KR 20130092945A KR 1020127010056 A KR1020127010056 A KR 1020127010056A KR 20127010056 A KR20127010056 A KR 20127010056A KR 20130092945 A KR20130092945 A KR 20130092945A
Authority
KR
South Korea
Prior art keywords
single crystal
silicon carbide
substrate
crystal substrate
base substrate
Prior art date
Application number
KR1020127010056A
Other languages
English (en)
Inventor
히로키 이노우에
신 하라다
마코토 사사키
다로 니시구치
교코 오키타
야스오 나미카와
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20130092945A publication Critical patent/KR20130092945A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/7602—Making of isolation regions between components between components manufactured in an active substrate comprising SiC compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
    • H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02529—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Recrystallisation Techniques (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

적층체(TX)를 준비하는 공정이, 제1 단결정 기판군(10a)의 각각과 제1 베이스 기판(30a)이 서로 마주보고, 제2 단결정 기판군(10b)의 각각과 제2 베이스 기판(30b)이 서로 마주보고, 제1 단결정 기판군(10a)과 제1 베이스 기판(30a)과 삽입부(60X)와 제2 단결정 기판군(10b)과 제2 베이스 기판(30b)이 한 방향을 향해 이 순서대로 겹쳐 쌓이도록 행해진다. 다음으로, 적층체(TX)의 온도가 탄화규소가 승화할 수 있는 온도에 도달하도록, 또한 적층체(TX) 내에서 한 방향을 향해 온도가 높아지는 온도 구배가 형성되도록 적층체(TX)가 가열된다. 이에 따라, 효율적으로 탄화규소 기판(81)을 제조할 수 있다.

Description

탄화규소 기판의 제조 방법 및 제조 장치{SILICON CARBIDE SUBSTRATE MANUFACTURING METHOD AND MANUFACTURING DEVICE}
본 발명은 탄화규소 기판의 제조 방법 및 제조 장치에 관한 것이다.
최근, 반도체 장치의 제조에 이용되는 반도체 기판으로서 탄화규소 기판의 채택이 진행되고 있다. 탄화규소는, 보다 일반적으로 이용되고 있는 실리콘에 비해 큰 밴드갭을 갖는다. 그 때문에 탄화규소 기판을 이용한 반도체 장치는, 내압이 높고, 온 저항이 낮고, 또 고온 환경하에서의 특성의 저하가 작다는 이점을 갖는다.
반도체 장치를 효율적으로 제조하기 위해서는, 어느 정도 이상의 기판의 크기가 요구된다. 미국 특허 제7314520호 명세서(특허문헌 1)에 의하면, 76 mm(3 인치) 이상의 탄화규소 기판을 제조할 수 있다고 되어 있다.
특허문헌 1 : 미국 특허 제7314520호 명세서
탄화규소 기판의 크기는 공업적으로는 100 mm(4 인치) 정도에 그치고 있고, 이 때문에 대형 기판을 이용하여 반도체 장치를 효율적으로 제조할 수 없다고 하는 문제가 있다. 특히 육방정계의 탄화규소에서, (0001)면 이외의 면의 특성이 이용되는 경우, 상기 문제가 특히 심각해진다. 이것에 관해, 이하에 설명한다.
결함이 적은 탄화규소 기판은, 통상 적층 결함이 생기기 어려운 (0001)면 성장으로 얻어진 탄화규소 잉곳으로부터 절취됨으로써 제조된다. 이 때문에 (0001)면 이외의 면방위를 갖는 탄화규소 기판은, 성장면에 대하여 평행하지 않게 절취되게 된다. 이 때문에 기판의 크기를 충분히 확보하는 것이 어렵거나, 잉곳의 많은 부분을 유효하게 이용할 수 없다. 이 때문에, 탄화규소의 (0001)면 이외의 면을 이용한 반도체 장치는 효율적으로 제조하는 것이 특히 어렵다.
전술한 바와 같이 어려움을 수반하는 탄화규소 기판의 대형화 대신, 단결정 기판군과, 그 각각에 접합된 베이스 기판을 갖는 탄화규소 기판을 이용하는 것이 고려된다. 베이스 기판은 결정 결함 밀도가 높아도 지장이 없는 경우가 많고, 따라서 대형인 것을 비교적 용이하게 준비할 수 있다. 그리고 단결정 기판군이 갖는 단결정 기판의 수를 늘림으로써, 필요에 따라 탄화규소 기판을 크게 할 수 있다.
본 발명자들은, 단결정 기판군의 각각과 베이스 기판을 접합하는 방법으로서, 베이스 기판으로부터 발생된 승화 가스를 단결정 기판군의 각각의 위에서 재결정시키는 방법을 이용할 수 있는 것을 발견했다. 그러나, 이러한 방법을 이용하여 탄화규소 기판을 제조함에 있어서, 복수의 탄화규소 기판을 효율적으로 제조하기 위한 방법은 지금까지 충분히 검토되지 않았다.
본 발명은, 상기 문제점을 감안하여 이루어진 것으로, 그 목적은, 효율적으로 탄화규소 기판을 제조할 수 있는 탄화규소 기판의 제조 방법 및 제조 장치를 제공하는 것이다.
본 발명의 탄화규소 기판의 제조 방법은 이하의 공정을 갖는다. 탄화규소로 만들어진 제1 및 제2 단결정 기판군과, 탄화규소로 만들어진 제1 및 제2 베이스 기판과, 탄화규소의 승화 온도에서 고체 상태를 갖는 재료로 만들어진 삽입부를 포함하는 적층체가 준비된다. 적층체를 준비하는 공정은, 제1 단결정 기판군의 각각과 제1 베이스 기판이 서로 마주보고, 제2 단결정 기판군의 각각과 제2 베이스 기판이 서로 마주보고, 제1 단결정 기판군과 제1 베이스 기판과 삽입부와 제2 단결정 기판군과 제2 베이스 기판이 한 방향을 향해 이 순서대로 겹쳐 쌓이도록 행해진다. 다음으로, 적층체의 온도가 탄화규소가 승화할 수 있는 온도에 도달하도록, 또한 적층체 내에서 한 방향을 향해 온도가 높아지는 온도 구배가 형성되도록 적층체가 가열된다.
본 발명의 탄화규소 기판의 제조 방법에 의하면, 단결정 기판군 및 베이스 기판의 복수조가 적층된 상태로 가열됨으로써, 복수의 탄화규소 기판이 동시에 제조된다. 또 가열전에 제1 베이스 기판과 제2 단결정 기판군 사이에 삽입부가 배치됨으로써, 상이한 탄화규소 기판 사이에서 접합이 생겨 버리는 것이 방지된다. 이에 따라, 효율적으로 탄화규소 기판을 제조할 수 있다.
바람직하게는 온도 구배는 0.1℃/mm 이상 20℃/mm 이하이다. 온도 구배가 0.1℃/mm 이상이 됨으로써, 베이스 기판과 단결정 기판군 사이의 접합을 보다 확실하게 진행시킬 수 있다. 또 온도 구배가 20℃ 이하가 됨으로써, 가열을 위한 장치를 보다 간편한 것으로 할 수 있다.
바람직하게는 삽입부는, 제2 단결정 기판군의 전체와 제1 베이스 기판 사이를 이격시키는 칸막이 부재를 포함한다. 이에 따라, 상이한 탄화규소 기판의 사이에서 바람직하지 않은 접합이 생겨 버리는 것이 보다 확실하게 방지된다. 보다 바람직하게는, 칸막이 부재는, 탄소, 몰리브덴, 텅스텐 및 금속 카바이드 중 어느 것으로 만들어져 있다. 이에 따라, 상기 가열에 견딜 수 있는 내열성을 칸막이 부재에 부여할 수 있다. 또 칸막이 부재의 탄화규소에 대한 반응성을 작게 할 수 있다.
바람직하게는 삽입부는, 제2 단결정 기판군의 각각의, 제2 베이스 기판과 마주보게 되는 면과 반대면의 위에 형성된 보호막을 포함한다. 이에 따라 가열시에 제2 단결정 기판군의 표면이 보호된다. 보다 바람직하게는 보호막은, 유기막을 탄화시킴으로써 형성된 막, 탄소막, 다이아몬드형 카본막 및 다이아몬드막 중 적어도 어느 것을 포함한다. 이에 따라, 상기 가열에 견딜 수 있는 내열성을 보호막에 부여할 수 있다. 또 보호막의 탄화규소에 대한 반응성을 작게 할 수 있다.
본 발명의 탄화규소 기판의 제조 장치는 용기 및 가열부를 갖는다. 용기는, 탄화규소로 만들어진 제1 및 제2 단결정 기판군과, 탄화규소로 만들어진 제1 및 제2 베이스 기판과, 탄화규소의 승화 온도에서 고체 상태를 갖는 재료로 만들어진 삽입부를 포함하는 적층체를 수용하기 위한 것이다. 적층체는, 제1 단결정 기판군의 각각과 제1 베이스 기판이 서로 마주보고, 또한 제2 단결정 기판군의 각각과 제2 베이스 기판이 서로 마주보고, 또한 제1 단결정 기판군과 제1 베이스 기판과 삽입부와 제2 단결정 기판군과 제2 베이스 기판이 한 방향을 향해 겹쳐 쌓이도록 구성된다. 가열부는, 적층체의 온도가 탄화규소가 승화할 수 있는 온도에 도달하도록, 또한 적층체 내에서 한 방향을 향해 온도가 높아지는 온도 구배가 형성되도록 적층체를 가열하기 위한 것이다.
또한, 전술한 내용에서의 「제1 및 제2」라는 문언의 사용은, 「제1 및 제2」의 것에 더하여 하나 이상의 것을 더 이용하는 형태를 제외하는 것을 의미하는 것은 아니다.
이상의 설명에서 분명한 바와 같이, 본 발명에 의하면, 효율적으로 탄화규소 기판을 제조할 수 있다.
도 1은 본 발명의 실시형태 1에서의 탄화규소 기판의 구성을 개략적으로 나타내는 평면도이다.
도 2는 도 1의 선 II-II를 따른 개략 단면도이다.
도 3은 본 발명의 실시형태 1에서의 탄화규소 기판의 제조 방법의 제1 공정을 개략적으로 나타내는 단면도이다.
도 4는 본 발명의 실시형태 1에서의 탄화규소 기판의 제조 방법의 제2 공정을 개략적으로 나타내는 단면도이다.
도 5는 본 발명의 실시형태 1에서의 탄화규소 기판의 제조 방법의 제3 공정을 개략적으로 나타내는 부분 단면도이다.
도 6은 본 발명의 실시형태 2에서의 탄화규소 기판의 제조 방법의 한 공정을 개략적으로 나타내는 단면도이다.
도 7은 본 발명의 실시형태 3에서의 반도체 장치의 구성을 개략적으로 나타내는 부분 단면도이다.
도 8은 본 발명의 실시형태 3에서의 반도체 장치의 제조 방법의 개략적인 흐름도이다.
도 9는 본 발명의 실시형태 3에서의 반도체 장치의 제조 방법의 제1 공정을 개략적으로 나타내는 부분 단면도이다.
도 10은 본 발명의 실시형태 3에서의 반도체 장치의 제조 방법의 제2 공정을 개략적으로 나타내는 부분 단면도이다.
도 11은 본 발명의 실시형태 3에서의 반도체 장치의 제조 방법의 제3 공정을 개략적으로 나타내는 부분 단면도이다.
도 12는 본 발명의 실시형태 3에서의 반도체 장치의 제조 방법의 제4 공정을 개략적으로 나타내는 부분 단면도이다.
도 13은 본 발명의 실시형태 3에서의 반도체 장치의 제조 방법의 제5 공정을 개략적으로 나타내는 부분 단면도이다.
이하, 도면에 기초하여 본 발명의 실시형태를 설명한다.
(실시형태 1)
도 1 및 도 2에 나타낸 바와 같이, 본 실시형태의 탄화규소 기판(81)은, 탄화규소로 만들어진 베이스 기판(30)과, 탄화규소로 만들어진 단결정 기판군(10)을 갖는다. 단결정 기판군(10)은 단결정 기판(11∼19)을 갖는다.
단결정 기판(11∼19)의 각각은, 서로 마주보는 이면 및 표면과, 이 이면 및 표면을 연결하는 측면을 갖는다. 예를 들어, 단결정 기판(11)은, 서로 마주보는 이면(B1) 및 표면(F1)과, 이면(B1) 및 표면(F1)을 연결하는 측면(S1)을 가지며, 단결정 기판(12)은, 서로 마주보는 이면(B2) 및 표면(F2)과, 이면(B2) 및 표면(F2)을 연결하는 측면(S2)을 갖는다.
베이스 기판(30)은, 서로 마주보는 주면(P1) 및 주면(P2)을 갖는다. 단결정 기판(11∼19)의 각각은 베이스 기판(30) 상에 배치되어 있다. 구체적으로는, 단결정 기판(11∼19)의 각각의 이면(이면(B1, B2) 등)은 베이스 기판(30)의 주면(P1)에 접합되어 있다. 또 단결정 기판(11∼19) 중 인접하는 것의 사이에는 간극(GP)이 형성되어 있다. 따라서, 예를 들어 측면(S1 및 S2)은 간극(GP)을 두고 서로 마주보고 있다. 간극(GP)이 단결정 기판(11∼19) 사이를 완전히 분리할 필요는 없고, 예를 들어 측면(S1)의 일부와 측면(S2)의 일부가 서로 접촉하고 있어도 좋다.
전술한 바와 같이, 베이스 기판(30)의 주면(P1)은, 단결정 기판(11∼19)의 이면(이면(B1, B2) 등)을 서로 연결하고 있고, 이에 따라 단결정 기판(11∼19)은 서로 고정되어 있다. 단결정 기판(11∼19)의 각각은 동일 평면상에서 노출된 표면(표면(F1, F2) 등)을 가지며, 이에 따라 탄화규소 기판(81)은, 단결정 기판(11∼19)의 각각에 비하여 큰 표면을 갖는다. 따라서 단결정 기판(11∼19)의 각각을 단독으로 이용하는 경우에 비하여 탄화규소 기판(81)을 이용하는 경우가, 반도체 장치를 보다 효율적으로 제조할 수 있다.
다음으로, 복수의 탄화규소 기판(81)의 제조 방법에 관해 설명한다. 본 실시형태에서는 3개의 탄화규소 기판(81)이 동시에 제조되는 경우에 관해 예시한다.
우선, 복수의 탄화규소 기판(81)의 각각의 재료로서, 3개의 베이스 기판(30)과, 3조의 단결정 기판군(10)이 준비된다. 단결정 기판군(10)의 각각은, 예를 들어, 육방정계에서의 (0001)면에서 성장한 SiC 잉곳을 (0-33-8)면을 따라서 슬라이스함으로써 준비된다. 이 경우, 바람직하게는, (0-33-8)면측이 표면으로서 이용되고, (03-38)면측이 이면으로서 이용된다. 또 바람직하게는, 단결정 기판군(10)의 각각의 이면은, 상기 슬라이스에 의해 형성된 면(소위 애즈슬라이스면), 즉 상기 슬라이스후에 연마가 행해지지 않은 면이다. 단결정 기판군(10)의 각각의 두께는, 예를 들어 400 ㎛이다. 베이스 기판(30)의 두께는, 예를 들어 400 ㎛이다.
도 3을 참조하여, 단결정 기판(11∼19)(도 3에서는 단결정 기판(11)만을 나타냄)의 각각의 표면(단결정 기판(11)의 경우는 표면(F1)) 상에 보호막(60f)이 형성된다. 보호막(60f)은, 탄화규소의 승화 온도에서 고체 상태를 갖는 재료로 만들어진다. 구체적으로는, 보호막(60f)은, 유기막을 탄화시킴으로써 형성된 막, 탄소막, 다이아몬드형 카본막 및 다이아몬드막 중 적어도 어느 것을 포함한다. 유기막을 탄화시킴으로써 형성된 막은, 유기물을 포함하는 유동체의 도포 및 탄화에 의해 용이하게 형성할 수 있다. 이러한 유동체로는, 예를 들어 포토레지스트 또는 카본 접착제가 있다.
도 4를 참조하여 가열 장치가 준비된다. 가열 장치는, 단열 용기(40)와, 제1 및 제2 가열체(91, 92), 히터(50) 및 히터 전원(150)으로 구성되는 가열부를 갖는다. 단열 용기(40)는, 단열성이 높은 재료로 형성되어 있다. 히터(50)는, 예를 들어 전기 저항 히터이다. 제1 및 제2 가열체(91, 92)는, 히터(50)로부터의 방사열을 흡수하여 얻은 열을 재방사함으로써, 베이스 기판(30) 및 단결정 기판군(10)을 가열하는 기능을 갖는다. 제1 및 제2 가열체(91, 92)는, 예를 들어 공극률이 작은 그래파이트로 형성되어 있다.
다음으로 제1∼제3 단결정 기판군(10a∼10c)과, 제1∼제3 베이스 기판(30a∼30c)과, 삽입부(60X)를 포함하는 적층체(TX)가 준비된다. 여기서 제1∼제3 단결정 기판군(10a∼10c) 및 제1∼제3 베이스 기판(30a∼30c)의 각각은, 상기 설명에서의 3개의 단결정 기판군(10) 및 3개의 베이스 기판(30)에 대응한다. 또 삽입부(60X)는, 단결정 기판(11∼19)의 각각의 위에 형성된 보호막(60f)과, 칸막이 부재(60p)를 포함하는 부분을 말한다.
칸막이 부재(60p)는, 탄화규소의 승화 온도에서 고체 상태를 갖는 재료로 만들어져 있고, 바람직하게는, 탄소, 몰리브덴, 텅스텐 및 금속 카바이드 중 어느 것으로 만들어져 있다. 칸막이 부재(60p)의 두께는, 바람직하게는 100 nm∼10 mm이다. 칸막이 부재(60p)로는, 예를 들어 두께 1 mm 정도의 탄소판, 또는 탄소를 주성분으로서 포함하는 두께 0.2 mm∼1 mm의 가요성막을 이용할 수 있다.
적층체(TX)를 준비하는 공정은 구체적으로는, 제1 단결정 기판군(10a)의 각각의 이면과 제1 베이스 기판(30a)이 서로 마주보고, 또한 제2 단결정 기판군(10b)의 각각의 이면과 제2 베이스 기판이 서로 마주보고, 또한 제3 단결정 기판군(10c)의 각각의 이면과 제3 베이스 기판(30c)이 서로 마주보도록 행해진다. 제1∼제3 단결정 기판군(10a∼10c)의 각각이 갖는 단결정 기판(11∼19)은, 예를 들어 도 1에 나타낸 바와 같이 매트릭스형으로 배치된다. 바람직하게는, 제1∼제3 단결정 기판군(10a∼10c)의 각각에서, 단결정 기판(11∼19) 사이의 최단 간격은 5 mm 이하가 되고, 보다 바람직하게는 1 mm 이하가 되고, 더욱 바람직하게는 100 ㎛ 이하가 되고, 더욱 더 바람직하게는 10 ㎛ 이하가 된다.
또 이 공정은, 제1 단결정 기판군(10a)과, 제1 베이스 기판(30a)과, 제1 삽입부(60X)와, 제2 단결정 기판군(10b)과, 제2 베이스 기판(30b)과, 제2 삽입부(60X)와, 제3 단결정 기판군(10c)과, 제3 베이스 기판(30c)이, 한 방향(도 4의 상방향)을 향하여 겹쳐 쌓이도록 행해진다. 제1 삽입부(60X)는 제2 단결정 기판군(10b)의 전체와 제1 베이스 기판(30a) 사이를 이격시키도록 배치되고, 제2 삽입부(60X)는 제3 단결정 기판군(10c)의 전체와 제2 베이스 기판(30b) 사이를 이격시키도록 배치된다.
이 적층체(TX)는 제1 가열체(91) 상에 적재되고, 또 이 적층체(TX) 상에 제2 가열체(92)가 적재된다. 이에 따라 적층체(TX)는 제1 및 제2 가열체(91, 92) 사이에 끼워진다. 다음으로 제1 및 제2 가열체(91, 92) 사이에 끼워진 적층체(TX)가 단열 용기(40) 내에 수용된다. 이 때, 제2 가열체(92)는 제1 가열체(91)에 비하여 히터(50) 가까이에 배치되는 것이 바람직하다.
다음으로 단열 용기(40) 내의 분위기가, 대기 분위기의 감압에 의해 얻어진 분위기, 또는 불활성 가스 분위기가 된다. 불활성 가스로는, 예를 들어, He, Ar 등의 희가스, 질소 가스 또는 희가스와 질소 가스의 혼합 가스를 이용할 수 있다. 단열 용기(40) 내의 압력은, 바람직하게는 0.01∼104 Pa 가 되고, 보다 바람직하게는 0.1∼104 Pa 가 된다.
다음으로 히터(50)에 의해, 제1 및 제2 가열체(91, 92)의 각각을 통해 적층체(TX)가 가열된다. 이 가열은, 적층체(TX)가, 탄화규소가 승화할 수 있는 온도, 예를 들어 1800℃ 이상 2500℃ 이하의 온도, 보다 바람직하게는 2000℃ 이상 2300℃ 이하의 온도에 도달하도록 행해진다. 가열 시간은 예를 들어 1∼24 시간이 된다.
또 이 가열은, 적층체(TX) 내에서 상기 한 방향(도 4의 상방향)을 향하여 온도가 높아지는 온도 구배가 형성되도록 행해진다. 이러한 온도 구배는, 예를 들어, 히터(50)가 제1 가열체(91)에 비하여 제2 가열체(92) 가까이에 위치함으로써 얻어진다. 또 이 온도 구배는, 바람직하게는 0.1℃/mm 이상 20℃/mm 이하이다.
또한 도 5를 참조하여, 상기 가열이 시작되는 단계에서는, 제1∼제3 베이스 기판(30a∼30c)의 각각은 제1∼제3 단결정 기판군(10a∼10c) 위에 적재되어 있을 뿐 접합은 되어 있지 않다. 이 때문에 제2 단결정 기판군(10b)의 이면(이면(B1, B2) 등)의 각각과 제2 베이스 기판(30b)의 주면(P1) 사이에는, 마이크로적으로는 공극(GQ)이 존재한다. 공극(GQ)의 평균 높이(도 5에서의 세로 방향의 치수)는 예를 들어 수십 ㎛이다.
공극(GQ)에서는, 전술한 온도 구배에 의해, 승화 및 재결정화에 의한 탄화규소의 물질 이동이 생긴다. 구체적으로는, 제2 베이스 기판(30b)으로부터 탄화규소의 승화 가스가 형성되고, 이 가스는 제2 단결정 기판군(10b)의 각각의 이면 상에서 재결정화된다. 즉 공극(GQ)에 있어서 도면 중 화살표 Mc로 나타낸 바와 같이 제2 베이스 기판(30b)으로부터 제2 단결정 기판군(10b)의 각각으로의 물질 이동이 생긴다. 이 물질 이동에 의해, 제2 베이스 기판(30b)이 제2 단결정 기판군(10b)의 각각에 접합된다.
또 제2 단결정 기판군(10b)의 각각의 사이의 간극(GP)에서도, 전술한 온도 구배에 의해, 승화 및 재결정화에 의한 탄화규소의 물질 이동이 생긴다. 구체적으로는, 제2 베이스 기판(30b)으로부터 탄화규소의 승화 가스가 형성되고, 이 가스는 도면 중 화살표 Mb로 나타낸 바와 같이 제2 베이스 기판(30b)으로부터 간극(GP)으로 향한다. 이 승화 가스의 진행은, 칸막이 부재(60p)에 의해 차단되기 때문에, 칸막이 부재(60p)를 넘어서 위치하는 제1 베이스 기판(30a)(도 4)에는 도달하지 않는다. 따라서 이 승화 가스에 기인하여 제2 단결정 기판군(10b)과 제1 베이스 기판(30a)이 서로 부착되어 버리는 것, 즉, 상이한 탄화규소 기판(81)이 접합되어 버리는 것이 방지된다.
또한, 도 5에서는 제2 단결정 기판군(10b)과 제2 베이스 기판(30b)의 접합에 관해 설명했지만, 제1 단결정 기판군(10a)과 제1 베이스 기판(30a)의 접합, 및 제3 단결정 기판군(10c)과 제3 베이스 기판(30c)의 접합도 마찬가지로 행해진다.
다음으로 단열 용기(40)로부터 적층체(TX)가 취출된다. 다음으로 칸막이 부재(60p)가 제거된다. 칸막이 부재(60p)는 당겨져 박리됨으로써 용이하게 제거할 수 있다. 다음으로 보호막(60f)이 제거된다. 보호막(60f)의 제거는, 예를 들어 연마 또는 에칭에 의해 행해진다. 이상에 의해 복수의 탄화규소 기판(81)(도 1 및 도 2)이 동시에 제조된다.
본 실시형태의 탄화규소 기판(81)(도 2)의 제조 방법에 의하면, 단결정 기판군(10) 및 베이스 기판(30)의 복수조를 갖는 적층체(TX)가 가열됨으로써(도 4), 복수의 탄화규소 기판(81)이 동시에 제조된다. 또 가열전에 제1 베이스 기판(30a)과 제2 단결정 기판군(10b) 사이에 삽입부(60X)가 배치됨으로써, 상이한 탄화규소 기판(81) 사이에서 바람직하지 않은 접합이 생겨 버리는 것이 방지된다. 이에 따라, 효율적으로 탄화규소 기판(81)을 제조할 수 있다.
또 단결정 기판군(10)의 각각의 표면은, 상기 가열시에 보호막(60f)에 의해 보호되어 있다. 이에 따라, 단결정 기판군(10)의 표면이 승화하거나 다른 물질과 반응하거나 하는 것이 방지된다. 따라서 얻어지는 탄화규소 기판(81)의 표면의 품질을 높일 수 있다. 또 보호막(60f)이, 유기막을 탄화시킴으로써 형성된 막, 탄소막, 다이아몬드형 카본막 및 다이아몬드막 중 적어도 어느 것을 포함하는 경우, 상기 가열에 견딜 수 있는 내열성을 보호막(60f)에 부여할 수 있다. 또 보호막(60f)의 탄화규소에 대한 반응성을 작게 할 수 있다.
또 칸막이 부재(60p)가, 탄소, 몰리브덴, 텅스텐 및 금속 카바이드 중 어느 것으로 만들어져 있는 경우, 상기 가열에 견딜 수 있는 내열성을 칸막이 부재(60p)에 부여할 수 있다. 또 칸막이 부재(60p)의 탄화규소에 대한 반응성을 작게 할 수 있다.
또 상기 가열의 온도 구배가 0.1℃/mm 이상이 되는 경우, 베이스 기판과 단결정 기판군 사이의 접합을 보다 확실하게 진행시킬 수 있다. 또 온도 구배가 20℃ 이하가 되는 경우, 가열을 위한 장치를 보다 간편한 것으로 할 수 있다.
또 칸막이 부재(60p)의 두께가 100 nm 이상이 되는 경우, 칸막이 부재(60p)의 다공성 부분을 승화 가스가 투과해 버리는 것이 방지된다. 또 이 두께가 10 mm 이하가 되는 경우, 단열 용기(40) 내의 공간을 보다 유효하게 사용할 수 있다.
바람직하게는, 베이스 기판(30)의 불순물 농도는, 단결정 기판군(10)의 각각의 불순물 농도보다 높아진다. 즉 상대적으로, 베이스 기판(30)의 불순물 농도는 높고, 또 단결정 기판군(10)의 불순물 농도는 낮아진다. 베이스 기판(30)의 불순물 농도가 높은 것에 의해 베이스 기판(30)의 저항률을 작게 할 수 있기 때문에, 탄화규소 기판(81)에 흐르는 전류에 대한 저항이 저감된다. 또 단결정 기판군(10)의 불순물 농도가 낮은 것에 의해, 그 결정 결함을 보다 용이하게 저감시킬 수 있다. 또한, 불순물로는, 예를 들어 질소 또는 인을 이용할 수 있다.
단결정 기판군(10)의 각 단결정 기판의 탄화규소의 결정 구조는 육방정계인 것이 바람직하고, 4H형 또는 6H형인 것이 보다 바람직하다. 또 바람직하게는, 단결정 기판의 (000-1)면에 대한 표면(표면(F1) 등)의 오프각은 50° 이상 65° 이하이다. 보다 바람직하게는, 표면의 오프방위와 단결정 기판의 <1-100> 방향이 이루는 각은 5°이하이다. 더욱 바람직하게는, 단결정 기판의 <1-100> 방향에서의 (0-33-8)면에 대한 표면의 오프각은 -3° 이상 5° 이하이다. 이러한 결정 구조가 이용됨으로써, 탄화규소 기판(81)을 이용한 반도체 장치의 채널 이동도를 높게 할 수 있다. 또한,「<1-100> 방향에서의 (0-33-8)면에 대한 표면의 오프각」이란, <1-100> 방향 및 <0001> 방향으로 뻗어있는 사영면에 대한 표면의 법선의 정사영과, (0-33-8)면의 법선이 이루는 각도이며, 그 부호는, 상기 정사영이 <1-100> 방향에 대하여 평행하게 접근하는 경우가 플러스이고, 상기 정사영이 <0001> 방향에 대하여 평행하게 접근하는 경우가 마이너스이다. 또 표면의 바람직한 오프방위로서, 상기 이외에, 단결정 기판(11)의 <11-20> 방향과 이루는 각이 5° 이하가 되는 오프방위를 이용할 수도 있다.
또한, 본 실시형태에서는, 단결정 기판군(10) 및 베이스 기판(30)의 3조에 의해 3개의 탄화규소 기판(81)이 동시에 제조되는 경우에 관해 설명했지만, 적층체(TX)가 적절한 온도까지 가열되고, 또한 적층체(TX)의 온도 구배가 적절하게 되면, 이 조수는 2개 이상의 임의의 수일 수 있다. 예를 들어, 2조, 30조 및 50조의 경우에 관한 실험에서는, 모든 조에서 베이스 기판(30)과 단결정 기판군(10)이 접합되는 것이 확인되었다.
또 단결정 기판군(10)의 표면과 칸막이 부재(60p)의 면이 모두 높은 평탄성을 갖는 경우는, 양자를 밀착시킴으로써 단결정 기판군(10)의 표면을 보호할 수 있기 때문에, 보호막(60f)의 형성이 생략되어도 좋다.
(실시형태 2)
주로 도 6을 참조하여, 본 실시형태에서는 적층체(TX)(도 4 : 실시형태 1) 대신 적층체(TY)가 이용된다. 적층체(TY)의 삽입부(60Y)는 보호막(60f)을 갖지만 칸막이 부재(60p)(도 4)를 갖지 않는다.
또한, 상기 이외의 구성에 관해서는, 전술한 실시형태 1의 구성과 거의 동일하기 때문에, 동일 또는 대응하는 요소에 관해 동일한 부호를 붙이고 그 설명을 반복하지 않는다.
본 실시형태에 의하면, 칸막이 부재(60p)(도 4)를 이용할 필요가 없기 때문에, 그 만큼 적층체(TY)의 적층 높이(도 6의 세로 방향의 치수)를 작게 할 수 있다. 이에 따라 단열 용기(40) 내의 공간을 보다 유효하게 사용할 수 있다.
또한, 간극(GP) 내에 생기는 승화 가스의 재결정화에 의해 제2 단결정 기판군(10b)과 제1 베이스 기판(30a)이 부착되어 버리는 것을 피하기 위해서는, 간극(GP)이 충분히 좁아지면 된다. 바꿔 말하면, 본 실시형태는 간극(GP)이 좁은 경우에 적합하다.
(실시형태 3)
본 실시형태에서는, 탄화규소 기판(81)(도 1 및 도 2)을 이용한 반도체 장치의 제조에 관해 설명한다. 또한 설명을 간단하게 하기 위해 탄화규소 기판(81)이 갖는 단결정 기판(11∼19) 중 단결정 기판(11)만 언급하는 경우가 있지만, 다른 단결정 기판(12∼19)의 각각도 거의 동일하게 취급된다.
도 7을 참조하여, 본 실시형태의 반도체 장치(100)는, 세로형 DiMOSFET(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)이며, 베이스 기판(30), 단결정 기판(11), 버퍼층(121), 내압 유지층(122), p 영역(123), n+ 영역(124), p+ 영역(125), 산화막(126), 소스 전극(111), 상부 소스 전극(127), 게이트 전극(110) 및 드레인 전극(112)을 갖는다. 반도체 장치(100)의 평면형상(도 7의 상방향에서 본 형상)은, 예를 들어 2 mm 이상의 길이의 변으로 이루어진 장방형 또는 정방형이다.
드레인 전극(112)은 베이스 기판(30) 상에 설치되고, 또 버퍼층(121)은 단결정 기판(11) 상에 설치되어 있다. 이 배치에 의해, 게이트 전극(110)에 의해 캐리어의 흐름이 제어되는 영역은, 베이스 기판(30)이 아니라 단결정 기판(11) 상에 배치되어 있다.
베이스 기판(30), 단결정 기판(11), 및 버퍼층(121)은 n형의 도전형을 갖는다. 버퍼층(121)에서의 n형의 도전성 불순물의 농도는 예를 들어 5×1017 cm-3이다. 또 버퍼층(121)의 두께는 예를 들어 0.5 ㎛이다.
내압 유지층(122)은 버퍼층(121) 상에 형성되어 있고, 또 도전형이 n형인 SiC를 포함한다. 예를 들어, 내압 유지층(122)의 두께는 10 ㎛이고, 그 n형의 도전성 불순물의 농도는 5×1015 cm-3이다.
이 내압 유지층(122)의 표면에는, 도전형이 p형인 복수의 p 영역(123)이 서로 간격을 두고 형성되어 있다. p 영역(123)의 내부에서, p 영역(123)의 표면층에 n+ 영역(124)이 형성되어 있다. 또, 이 n+ 영역(124)에 인접하는 위치에는, p+ 영역(125)이 형성되어 있다. 복수의 p 영역(123) 사이로부터 노출된 내압 유지층(122) 상에는 산화막(126)이 형성되어 있다. 구체적으로는, 산화막(126)은, 한쪽의 p 영역(123)에서의 n+ 영역(124) 위로부터, p 영역(123), 2개의 p 영역(123)의 사이에서 노출된 내압 유지층(122), 다른 쪽의 p 영역(123) 및 상기 다른 쪽의 p 영역(123)에서의 n+ 영역(124) 위에까지 연장되도록 형성되어 있다. 산화막(126) 상에는 게이트 전극(110)이 형성되어 있다. 또, n+ 영역(124) 및 p+ 영역(125) 상에는 소스 전극(111)이 형성되어 있다. 이 소스 전극(111) 상에는 상부 소스 전극(127)이 형성되어 있다.
산화막(126)과, 반도체층으로서의 n+ 영역(124), p+ 영역(125), p 영역(123) 및 내압 유지층(122)과의 계면으로부터 10 nm 이내의 영역에서의 질소 원자 농도의 최대값은 1×1021 cm-3 이상으로 되어 있다. 이에 따라, 특히 산화막(126) 아래의 채널 영역(산화막(126)에 접하는 부분으로서, n+ 영역(124)과 내압 유지층(122) 사이의 p 영역(123)의 부분)의 이동도를 향상시킬 수 있다.
다음으로 반도체 장치(100)의 제조 방법에 관해 설명한다. 우선 기판 준비 공정(단계 S110 : 도 8)에서 탄화규소 기판(81)(도 1 및 도 2)이 준비된다.
도 9를 참조하여, 에피택셜층 형성 공정(단계 S120 : 도 8)에 의해 버퍼층(121) 및 내압 유지층(122)이 이하와 같이 형성된다.
단결정 기판군(10)의 표면 상에 버퍼층(121)이 형성된다. 버퍼층(121)은, 도전형이 n형인 SiC를 포함하고, 예를 들어 두께 0.5 ㎛의 에피택셜층이다. 또 버퍼층(121)에서의 도전형 불순물의 농도는, 예를 들어 5×1017 cm-3이 된다.
다음으로 버퍼층(121) 상에 내압 유지층(122)이 형성된다. 구체적으로는, 도전형이 n형인 SiC를 포함하는 층이 에피택셜 성장법에 의해 형성된다. 내압 유지층(122)의 두께는 예를 들어 10 ㎛이 된다. 또 내압 유지층(122)에서의 n형의 도전성 불순물의 농도는 예를 들어 5×1015 cm-3이다.
도 10을 참조하여, 주입 공정(단계 S130 : 도 8)에 의해, p 영역(123)과, n+ 영역(124)과, p+ 영역(125)이 이하와 같이 형성된다.
우선 p형의 도전성 불순물이 내압 유지층(122)의 일부에 선택적으로 주입됨으로써, p 영역(123)이 형성된다. 다음으로, n형의 도전성 불순물을 정해진 영역에 선택적으로 주입함으로써 n+ 영역(124)이 형성되고, 또 p형의 도전성 불순물을 정해진 영역에 선택적으로 주입함으로써 p+ 영역(125)이 형성된다. 또한 불순물의 선택적인 주입은, 예를 들어 산화막을 포함하는 마스크를 이용하여 행해진다.
이러한 주입 공정후, 활성화 어닐링 처리가 행해진다. 예를 들어, 아르곤 분위기 중, 가열 온도 1700℃에서 30분간의 어닐링이 행해진다.
도 11을 참조하여, 게이트 절연막 형성 공정(단계 S140 : 도 8)이 행해진다. 구체적으로는, 내압 유지층(122)과, p 영역(123)과, n+ 영역(124)과, p+ 영역(125)의 위를 덮도록, 산화막(126)이 형성된다. 이 형성은 드라이 산화(열산화)에 의해 행해져도 좋다. 드라이 산화의 조건은, 예를 들어, 가열 온도가 1200℃이고, 또 가열 시간이 30분이다.
그 후, 질화 처리 공정(단계 S150)이 행해진다. 구체적으로는, 일산화질소(NO) 분위기 내에서의 어닐링 처리가 행해진다. 이 처리의 조건은, 예를 들어 가열 온도가 1100℃이고, 가열 시간이 120분이다. 그 결과, 내압 유지층(122), p 영역(123), n+ 영역(124), 및 p+ 영역(125)의 각각과 산화막(126)의 계면 근방에, 질소 원자가 도입된다.
또한, 이 일산화 질소를 이용한 어닐링 공정후, 불활성 가스인 아르곤(Ar) 가스를 이용한 어닐링 처리가 더 행해져도 좋다. 이 처리의 조건은, 예를 들어, 가열 온도가 1100℃이고, 가열 시간이 60분이다.
다음으로 전극 형성 공정(단계 S160 : 도 8)에 의해, 소스 전극(111) 및 드레인 전극(112)이 이하와 같이 형성된다.
도 12를 참조하여, 산화막(126) 상에 포토리소그래피법을 이용하여, 패턴을 갖는 레지스트막을 형성한다. 이 레지스트막을 마스크로서 이용하여, 산화막(126) 중 n+ 영역(124) 및 p+ 영역(125) 상에 위치하는 부분이 에칭에 의해 제거된다. 이에 따라 산화막(126)에 개구부가 형성된다. 다음으로, 이 개구부에서 n+ 영역(124) 및 p+ 영역(125)의 각각과 접촉하도록 도체막이 형성된다. 다음으로 레지스트막을 제거함으로써, 상기 도체막 중 레지스트막 상에 위치했던 부분의 제거(리프트오프)가 행해진다. 이 도체막은, 금속막이어도 좋고, 예를 들어 니켈(Ni)을 포함한다. 이 리프트오프의 결과, 소스 전극(111)이 형성된다.
또한, 여기서 얼로이화를 위한 열처리가 행해지는 것이 바람직하다. 예를 들어, 불활성 가스인 아르곤(Ar) 가스의 분위기 중, 가열 온도 950℃에서 2분간의 열처리가 행해진다.
도 13을 참조하여, 소스 전극(111) 상에 상부 소스 전극(127)이 형성된다. 또, 산화막(126) 상에 게이트 전극(110)이 형성된다. 또, 탄화규소 기판(81)의 이면 상에 드레인 전극(112)이 형성된다.
다음으로, 다이싱 공정(단계 S170 : 도 8)에 의해, 파선 DC에 나타낸 바와 같이 다이싱이 행해진다. 이에 따라 복수의 반도체 장치(100)(도 7)가 절취된다.
또한, 상기 각 실시형태에서, 도전형이 교체된 구성, 즉 p형과 n형이 교체된 구성을 이용할 수도 있다. 또 종형 DiMOSFET을 예시했지만, 본 발명의 반도체 기판을 이용하여 다른 반도체 장치가 제조되어도 좋고, 예를 들어 RESURF-JFET(Reduced Surface Field-Junction Field Effect Transistor) 또는 쇼트키 다이오드가 제조되어도 좋다.
이번에 개시된 실시형태는 모든 점에서 예시이며, 제한적인 것이 아니라고 생각되어야 한다. 본 발명의 범위는 상기 설명이 아니라 청구범위에 의해 나타나며, 청구범위와 균등한 의미 및 범위내에서의 모든 변경이 포함되는 것이 의도된다.
10 : 단결정 기판군 10a∼10c : 제1∼제3 단결정 기판군
11∼19 : 단결정 기판 30 : 베이스 기판
30a∼30c : 제1∼제3 베이스 기판 40 : 단열 용기
50 : 히터 91 : 제1 가열체
92 : 제2 가열체 150 : 히터 전원
TX, TY : 적층체

Claims (7)

  1. 탄화규소로 만들어진 제1 및 제2 단결정 기판군(10a, 10b)과, 탄화규소로 만들어진 제1 및 제2 베이스 기판(30a, 30b)과, 탄화규소의 승화 온도에서 고체 상태를 갖는 재료로 만들어진 삽입부(60X)를 포함하는 적층체(TX)를 준비하는 공정을 포함하고,
    상기 적층체를 준비하는 공정은, 상기 제1 단결정 기판군의 각각과 상기 제1 베이스 기판이 서로 마주보고, 상기 제2 단결정 기판군의 각각과 상기 제2 베이스 기판이 서로 마주보고, 상기 제1 단결정 기판군과 상기 제1 베이스 기판과 상기 삽입부와 상기 제2 단결정 기판군과 상기 제2 베이스 기판이 한 방향을 향해 이 순서대로 겹쳐 쌓이도록 행해지고,
    상기 적층체의 온도가 탄화규소가 승화할 수 있는 온도에 도달하도록, 또한 상기 적층체 내에서 상기 한 방향을 향해 온도가 높아지는 온도 구배가 형성되도록 상기 적층체를 가열하는 공정을 더 포함하는 탄화규소 기판(81)의 제조 방법.
  2. 제1항에 있어서, 상기 온도 구배는 0.1℃/mm 이상 20℃/mm 이하인 것인 탄화규소 기판의 제조 방법.
  3. 제1항에 있어서, 상기 삽입부는, 상기 제2 단결정 기판군의 전체와 상기 제1 베이스 기판 사이를 이격시키는 칸막이 부재(60p)를 포함하는 것인 탄화규소 기판의 제조 방법.
  4. 제3항에 있어서, 상기 칸막이 부재는, 탄소, 몰리브덴, 텅스텐 및 금속 카바이드 중 어느 것으로 만들어져 있는 것인 탄화규소 기판의 제조 방법.
  5. 제1항에 있어서, 상기 삽입부는, 상기 제2 단결정 기판군의 각각의, 상기 제2 베이스 기판과 마주보게 되는 면과 반대면의 위에 형성된 보호막(60f)을 포함하는 것인 탄화규소 기판의 제조 방법.
  6. 제5항에 있어서, 상기 보호막은, 유기막을 탄화시킴으로써 형성된 막, 탄소막, 다이아몬드형 카본막 및 다이아몬드막 중 적어도 어느 것을 포함하는 것인 탄화규소 기판의 제조 방법.
  7. 탄화규소로 만들어진 제1 및 제2 단결정 기판군과, 탄화규소로 만들어진 제1 및 제2 베이스 기판과, 탄화규소의 승화 온도에서 고체 상태를 갖는 재료로 만들어진 삽입부를 포함하는 적층체를 수용하기 위한 용기(40)를 포함하고,
    상기 적층체는, 상기 제1 단결정 기판군의 각각과 상기 제1 베이스 기판이 서로 마주보고, 상기 제2 단결정 기판군의 각각과 상기 제2 베이스 기판이 서로 마주보고, 상기 제1 단결정 기판군과 상기 제1 베이스 기판과 상기 삽입부와 상기 제2 단결정 기판군과 상기 제2 베이스 기판이 한 방향을 향해 겹쳐 쌓이도록 구성되고,
    상기 적층체의 온도가 탄화규소가 승화할 수 있는 온도에 도달하도록, 또한 상기 적층체 내에서 상기 한 방향을 향해 온도가 높아지는 온도 구배가 형성되도록 상기 적층체를 가열하기 위한 가열부(91, 92)를 더 포함하는 탄화규소 기판의 제조 장치.
KR1020127010056A 2010-06-21 2011-01-07 탄화규소 기판의 제조 방법 및 제조 장치 KR20130092945A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010140768A JP2012004494A (ja) 2010-06-21 2010-06-21 炭化珪素基板の製造方法および製造装置
JPJP-P-2010-140768 2010-06-21
PCT/JP2011/050142 WO2011161976A1 (ja) 2010-06-21 2011-01-07 炭化珪素基板の製造方法および製造装置

Publications (1)

Publication Number Publication Date
KR20130092945A true KR20130092945A (ko) 2013-08-21

Family

ID=45371181

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127010056A KR20130092945A (ko) 2010-06-21 2011-01-07 탄화규소 기판의 제조 방법 및 제조 장치

Country Status (7)

Country Link
US (1) US20120184113A1 (ko)
JP (1) JP2012004494A (ko)
KR (1) KR20130092945A (ko)
CN (1) CN102598213A (ko)
CA (1) CA2778185A1 (ko)
TW (1) TW201201279A (ko)
WO (1) WO2011161976A1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6119100B2 (ja) * 2012-02-01 2017-04-26 住友電気工業株式会社 炭化珪素半導体装置
JP2013219163A (ja) * 2012-04-09 2013-10-24 Sumitomo Electric Ind Ltd 炭化珪素半導体装置およびその製造方法
US8860040B2 (en) 2012-09-11 2014-10-14 Dow Corning Corporation High voltage power semiconductor devices on SiC
US9018639B2 (en) 2012-10-26 2015-04-28 Dow Corning Corporation Flat SiC semiconductor substrate
JP6026873B2 (ja) * 2012-11-30 2016-11-16 トヨタ自動車株式会社 半導体装置の製造方法
US9017804B2 (en) 2013-02-05 2015-04-28 Dow Corning Corporation Method to reduce dislocations in SiC crystal growth
US9738991B2 (en) 2013-02-05 2017-08-22 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a supporting shelf which permits thermal expansion
US9797064B2 (en) 2013-02-05 2017-10-24 Dow Corning Corporation Method for growing a SiC crystal by vapor deposition onto a seed crystal provided on a support shelf which permits thermal expansion
US8940614B2 (en) 2013-03-15 2015-01-27 Dow Corning Corporation SiC substrate with SiC epitaxial film
US9279192B2 (en) 2014-07-29 2016-03-08 Dow Corning Corporation Method for manufacturing SiC wafer fit for integration with power device manufacturing technology
WO2016104291A1 (ja) * 2014-12-22 2016-06-30 信越化学工業株式会社 複合基板、ナノカーボン膜の作製方法及びナノカーボン膜
CN109192350B (zh) * 2018-10-08 2020-03-24 山西大同大学 一种基于碳化硅材料的肖特基微型核电池及其制备方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4091257A (en) * 1975-02-24 1978-05-23 General Electric Company Deep diode devices and method and apparatus
US4033786A (en) * 1976-08-30 1977-07-05 General Electric Company Temperature gradient zone melting utilizing selective radiation coatings
JP3254559B2 (ja) * 1997-07-04 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP3254557B2 (ja) * 1997-06-27 2002-02-12 日本ピラー工業株式会社 単結晶ＳｉＣおよびその製造方法
JP4035862B2 (ja) * 1997-07-11 2008-01-23 ソニー株式会社 半導体基板の製造方法
JPH11279760A (ja) * 1998-03-30 1999-10-12 Kobe Steel Ltd 被処理基板のガス処理方法
US6734461B1 (en) * 1999-09-07 2004-05-11 Sixon Inc. SiC wafer, SiC semiconductor device, and production method of SiC wafer
JP2005197464A (ja) * 2004-01-07 2005-07-21 Rohm Co Ltd 半導体装置の製造方法
US7314520B2 (en) 2004-10-04 2008-01-01 Cree, Inc. Low 1c screw dislocation 3 inch silicon carbide wafer
WO2008120469A1 (ja) * 2007-03-29 2008-10-09 Panasonic Corporation 炭化珪素半導体素子の製造方法
JP2009117533A (ja) * 2007-11-05 2009-05-28 Shin Etsu Chem Co Ltd 炭化珪素基板の製造方法
JP5157843B2 (ja) * 2007-12-04 2013-03-06 住友電気工業株式会社 炭化ケイ素半導体装置およびその製造方法

Also Published As

Publication number Publication date
US20120184113A1 (en) 2012-07-19
TW201201279A (en) 2012-01-01
JP2012004494A (ja) 2012-01-05
CA2778185A1 (en) 2011-12-29
WO2011161976A1 (ja) 2011-12-29
CN102598213A (zh) 2012-07-18

Similar Documents

Publication Publication Date Title
KR20130092945A (ko) 탄화규소 기판의 제조 방법 및 제조 장치
JP5344037B2 (ja) 炭化珪素基板および半導体装置
US8435866B2 (en) Method for manufacturing silicon carbide substrate
JP2011243619A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
KR20120108912A (ko) 탄화규소 기판
WO2011077797A1 (ja) 炭化珪素基板
US20110262681A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
KR20120090764A (ko) 반도체 기판의 제조 방법
JP2011256053A (ja) 複合基板およびその製造方法
US20110287603A1 (en) Method for manufacturing silicon carbide substrate
JP2011243617A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011243618A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
US20120241741A1 (en) Silicon carbide substrate
US20110262680A1 (en) Silicon carbide substrate and method for manufacturing silicon carbide substrate
JP2013087048A (ja) 炭化珪素基板の製造方法
KR20120090763A (ko) 반도체 기판의 제조 방법
JP2011243640A (ja) 炭化珪素基板の製造方法、半導体装置の製造方法、炭化珪素基板および半導体装置
JP2011071204A (ja) 半導体基板の製造方法
WO2012053253A1 (ja) 単結晶炭化珪素基板を有する複合基板
JP2011210864A (ja) 半導体基板
JP2011068504A (ja) 半導体基板の製造方法
WO2011158535A1 (ja) 複合基板の製造方法および複合基板
JP2011086691A (ja) 半導体基板の製造方法
JP2011108727A (ja) 半導体基板の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid