JP2011233638A - 炭化珪素基板およびその製造方法 - Google Patents

Abstract

【課題】複数の単結晶層を有する炭化珪素基板中にボイドが形成されることを防止することができる炭化珪素基板およびその製造方法を提供する。
【解決手段】材料基板２２の主面Ｍ２の第１の領域Ｒ１を覆う昇華防止層３１が形成される。第１および第２の側面Ｓ１、Ｓ２によって挟まれた空隙ＧＰが昇華防止層３１上に配置されるように、材料基板２２上に第１および第２の単結晶層１１、１２が並べられる。材料基板２２と第１および第２の単結晶層１１、１２とを加熱することによって、主面Ｍ２の第２の領域Ｒ２から昇華した炭化珪素を、第１の単結晶層１１の第１の裏面Ｂ１および第２の単結晶層１２の第２の裏面Ｂ２の各々の上に再結晶させることで、第１および第２の裏面Ｂ１、Ｂ２の各々と接合したベース基板３０が形成される。
【選択図】図５

Description

本発明は炭化珪素基板およびその製造方法に関し、特に複数の単結晶層を有する炭化珪素基板およびその製造方法に関するものである。

近年、半導体装置の製造に用いられる半導体基板としてＳｉＣ（炭化珪素）基板の採用が進められつつある。ＳｉＣは、より一般的に用いられているＳｉ（シリコン）に比べて大きなバンドギャップを有する。そのためＳｉＣ基板を用いた半導体装置は、耐圧が高く、オン抵抗が低く、また高温環境下での特性の低下が小さい、といった利点を有する。

半導体装置を効率的に製造するためには、ある程度以上の基板の大きさが求められる。米国特許第７３１４５２０号明細書（特許文献１）によれば、７６ｍｍ（３インチ）以上のＳｉＣ基板を製造することができるとされている。

米国特許第７３１４５２０号明細書

ＳｉＣ単結晶基板の大きさは工業的には１００ｍｍ（４インチ）程度にとどまっており、このため大型の単結晶基板を用いて半導体装置を効率よく製造することができないという問題がある。特に六方晶系のＳｉＣにおいて、（０００１）面以外の面の特性が利用される場合、上記の問題が特に深刻である。このことについて、以下に説明する。

欠陥の少ないＳｉＣ単結晶基板は、通常、積層欠陥の生じにくい（０００１）面成長で得られたＳｉＣインゴットから切り出されることで製造される。このため（０００１）面以外の面方位を有する単結晶基板は、成長面に対して非平行に切り出されることになる。このため単結晶基板の大きさを十分確保することが困難であったり、インゴットの多くの部分が有効に利用できなかったりする。このため、ＳｉＣの（０００１）面以外の面を利用した半導体装置は、効率よく製造することが特に困難である。

このように困難をともなうＳｉＣ単結晶基板の大型化に代わって、ベース基板と、各々がこのベース基板に接合された複数の小さな単結晶層とを有する炭化珪素基板を用いることが考えられる。この炭化珪素基板は、単結晶層の枚数を増やすことで、必要に応じて大型化することができる。複数の単結晶層の各々に接合されたベース基板は、昇華させた炭化珪素を複数の単結晶層の各々の上で再結晶させることによって形成することができる。しかしこのように昇華および再結晶によってベース基板が形成される場合、平面視における複数の単結晶層の間の位置においてベース基板中に多数のボイドが形成され、この結果、ベース基板の機械的強度が低下してしまう。また極端な場合、厚さ方向にボイドがつながってしまうことで、炭化珪素基板に貫通孔が形成されてしまう。このような貫通孔があると、炭化珪素基板を用いた半導体装置の製造工程においてフォトレジストなどの液体が用いられた場合に、この液体が貫通孔を通って漏れてしまう。

本発明は、上記の問題点に鑑みてなされたものであり、その目的は、複数の単結晶層を有する炭化珪素基板中にボイドが形成されることを防止することができる炭化珪素基板およびその製造方法を提供することである。

本発明の炭化珪素基板の製造方法は、以下の工程を有する。
第１および第２の領域を有する主面を有し、かつ炭化珪素から作られた材料基板が準備される。炭化珪素の昇華温度において固体状態を有する材料から作られ、かつ主面の第１および第２の領域のうち第１の領域を覆う昇華防止層が形成される。材料基板上に、炭化珪素から作られた第１および第２の単結晶層が並べられる。第１の単結晶層は第１の裏面と第１の裏面に対向する第１の表面と第１の裏面および第１の表面をつなぐ第１の側面とを有し、第２の単結晶層は第２の裏面と第２の裏面に対向する第２の表面と第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の単結晶層を並べる工程は、第１および第２の裏面の各々が第２の領域に面する部分を有するように、かつ第１および第２の側面によって挟まれた空隙が昇華防止層上に配置されるように行われる。主面の温度が炭化珪素の昇華温度となりかつ第１および第２の裏面の各々の温度が主面の温度よりも低くなるように材料基板と第１および第２の単結晶層とを加熱することによって、第２の領域から昇華した炭化珪素を第１および第２の裏面の各々の上に再結晶させることで、第１および第２の裏面の各々と接合したベース基板が形成される。

この製造方法によれば、第１および第２の側面によって挟まれた空隙は、材料基板上に形成された昇華防止層上に配置される。これにより、材料基板を加熱することでベース基板が形成される際に、材料基板から空隙中への炭化珪素の昇華が防止される。よって空隙への炭化珪素の昇華に起因して生じるボイドの発生を防止することができる。

上記の製造方法において好ましくは、第１および第２の単結晶層を並べる工程は、第１および第２の裏面の各々の一部が、主面上に形成された昇華防止層と接触するように行われる。これにより、主面のうち昇華防止層が形成されていない第２の領域と、第１および第２の裏面の各々との間に空間が保持される。この空間によって、前記第１および第２の裏面の各々の温度を、前記主面の温度に比して、より低くすることができる。これにより第１および第２の裏面上への炭化珪素の再結晶を促進することができるので、炭化珪素基板を効率よく製造することができる。

上記の製造方法において好ましくは、上記の材料は炭素である。これにより昇華防止層の材料を、炭化珪素の昇華温度において固体状態を有するものとすることができる。

上記の製造方法において、昇華防止層を形成する工程は、スパッタ法を用いて行われてもよい。または昇華防止層を形成する工程は、第１の領域上に炭素原子を含む流動体を塗布する工程と、塗布された流動体を炭化する工程とを含んでもよい。流動体は、接着剤であってもよく、またはフォトレジストであってもよい。

本発明の炭化珪素基板は、ベース基板と、昇華防止層と、第１および第２の単結晶層とを有する。ベース基板は、主面を有し、かつ炭化珪素から作られている。昇華防止層は、炭化珪素の昇華温度において固体状態を有する材料から作られ、かつ主面の一部を覆っている。第１および第２の単結晶層は、ベース基板上に並べられ、かつ炭化珪素から作られている。第１の単結晶層は第１の裏面と第１の裏面に対向する第１の表面と第１の裏面および第１の表面をつなぐ第１の側面とを有し、第２の単結晶層は第２の裏面と第２の裏面に対向する第２の表面と第２の裏面および第２の表面をつなぐ第２の側面とを有する。第１および第２の裏面の各々はベース基板に接合されている。第１および第２の側面によって挟まれた空隙が昇華防止層上に配置されている。

この炭化珪素基板によれば、第１および第２の側面によって挟まれた空隙は、ベース基板上に設けられた昇華防止層上に配置される。これによりベース基板を形成するための材料基板が加熱される際に、材料基板から空隙中への炭化珪素の昇華が防止される。よって空隙への炭化珪素の昇華に起因して生じるボイドの発生を防止することができる。

以上の説明から明らかなように、本発明によれば、複数の単結晶層を有する炭化珪素基板中にボイドが形成されることを防止することができる。

本発明の実施の形態１における炭化珪素基板の構成を概略的に示す平面図である。 図１の線ＩＩ−ＩＩに沿う概略断面図である。 本発明の実施の形態１における炭化珪素基板の製造方法の第１工程を概略的に示す平面図（Ａ）と、この平面図の線ＩＩＩＢ−ＩＩＩＢに沿う概略断面図（Ｂ）とである。 本発明の実施の形態１における炭化珪素基板の製造方法の第２工程を概略的に示す平面図（Ａ）と、この平面図の線ＩＶＢ−ＩＶＢに沿う概略断面図（Ｂ）とである。 本発明の実施の形態１における炭化珪素基板の製造方法の第３工程を概略的に示す平面図（Ａ）と、この平面図の線ＶＢ−ＶＢに沿う概略断面図（Ｂ）とである。 比較例の炭化珪素基板の製造方法の第１工程を示す断面図である。 比較例の炭化珪素基板の製造方法の第２工程を示す断面図である。 本発明の実施の形態２における炭化珪素基板の製造方法の第１工程を概略的に示す断面図である。 本発明の実施の形態２における炭化珪素基板の製造方法の第２工程を概略的に示す断面図である。 本発明の実施の形態３における炭化珪素基板の構成を概略的に示す平面図である。 本発明の実施の形態４における半導体装置の構成を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の概略的なフロー図である。 本発明の実施の形態４における半導体装置の製造方法の第１工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第２工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第３工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第４工程を概略的に示す部分断面図である。 本発明の実施の形態４における半導体装置の製造方法の第５工程を概略的に示す部分断面図である。

以下、図面に基づいて本発明の実施の形態を説明する。
（実施の形態１）
図１および図２を参照して、炭化珪素基板８１は、ベース基板３０と、昇華防止層３１と、単結晶層１１〜１９（総称して単結晶層１０とも称する）とを有する。

ベース基板３０は、炭化珪素から作られており、非成長部３２および再成長部３３を有する。非成長部３２および再成長部３３の界面は、おおよそ厚さ方向（図２における縦方向）に沿っている。非成長部３２および再成長部３３のうち、再成長部３３のみが、単結晶層１０上に炭化珪素が再結晶させられることによって形成された部分である。このため非成長部３２および再成長部３３のうち再成長部３３のみが、単結晶層１０の結晶構造の影響を受けてエピタキシャルに成長している。よって非成長部３２および再成長部３３の間には、結晶学的な差異が存在する。またベース基板３０は、領域Ｒ１（第１の領域）および領域Ｑ２（第２の領域）を有する主面Ｍ１（図２における上面）を有する。領域Ｒ１は非成長部３２から形成されており、領域Ｑ２は再成長部３３から形成されている。

単結晶層１１〜１９（単結晶層１０）は、ベース基板３０上にマトリックス状に並べられている。単結晶層１１〜１９は、単結晶構造を有する炭化珪素から作られている。単結晶層１１（第１の単結晶層）は、裏面Ｂ１（第１の裏面）と、裏面Ｂ１に対向する表面Ｆ１（第１の表面）と、裏面Ｂ１および表面Ｆ１をつなぐ側面Ｓ１（第１の側面）とを有する。同様に単結晶層１２（第２の単結晶層）は、裏面Ｂ２（第２の裏面）と、裏面Ｂ２に対向する表面Ｆ２（第２の表面）と、裏面Ｂ２および表面Ｆ２をつなぐ側面Ｓ２（第２の側面）とを有する。単結晶層１１の裏面Ｂ１、および単結晶層１２の裏面Ｂ２の各々は、ベース基板３０に接合されている。他の単結晶層１３〜１９も同様の構成を有する。

昇華防止層３１は、炭化珪素の昇華温度において固体状態を有する材料から作られており、この材料は、たとえば炭素である。昇華防止層３１は、ベース基板３０の主面Ｍ１の一部である領域Ｒ１のみを覆っており、領域Ｑ２は覆っていない。単結晶層１１および１２によって挟まれた領域、すなわち側面Ｓ１およびＳ２によって挟まれた領域には、空隙ＧＰが形成されている。空隙ＧＰは昇華防止層３１上に配置されている。また裏面Ｂ１およびＢ２の縁も昇華防止層３１上に配置されている。

次に炭化珪素基板８１の製造方法について説明する。なお以下において、説明を簡略化するために単結晶層１１〜１９のうち単結晶層１１および１２に関してのみ説明する場合があるが、単結晶層１１〜１９の各々は同様に扱われる。

図３（Ａ）および（Ｂ）を参照して、まず、主面Ｍ２を有し、かつ炭化珪素から作られた材料基板２２が準備される。好ましくは、主面Ｍ２は平坦化処理されている。材料基板２２は、単結晶、多結晶、およびアモルファスのいずれの結晶構造を有してもよいが、好ましくは、単結晶層１１〜１９と同様の結晶構造を有する。材料基板２２の平面形状は特に限定されず、本実施の形態においては四角形である。なお四角形の代わりに円形が用いられてもよく、この場合、円形の直径は、好ましくは５ｃｍ以上であり、より好ましくは１５ｃｍ以上である。

図４（Ａ）および（Ｂ）を参照して、材料基板２２の主面Ｍ２は領域Ｒ１（第１の領域）および領域Ｒ２（第２の領域）を有する。両者のうち領域Ｒ１のみを選択的に覆う昇華防止層３１が形成される。すなわち領域Ｒ１上に選択的に昇華防止層３１が形成される。昇華防止層３１の堆積方法としては、通常の成膜法を用いることができ、たとえばスパッタ法を用いることができる。また主面Ｍ２のうち領域Ｒ１上に選択的に昇華防止層３１を形成するためには、たとえば、領域Ｒ１を露出しかつ領域Ｒ２を覆うメタルマスクが用いられればよい。

図５（Ａ）および（Ｂ）を参照して、材料基板２２上に、単結晶層１１〜１９がマトリックス状に並べられる。単結晶層１１および１２は、裏面Ｂ１およびＢ２の各々が領域Ｒ２に面する部分を有するように、かつ側面Ｓ１およびＳ２によって挟まれた空隙ＧＰが昇華防止層３１上に配置されるように行われる。また本実施の形態においては、前工程（図４）において昇華防止層３１がその厚さ分だけ主面Ｍ２から突出するように形成され、本工程（図５）において、裏面Ｂ１、Ｂ２の各々の一部が、主面Ｍ２から突出した昇華防止層３１と接触させられる。より詳しくは、裏面Ｂ１およびＢ２の各々の縁が昇華防止層３１に接触させられる。これにより、単結晶層１１の裏面Ｂ１および単結晶層１２の裏面Ｂ２の各々と、材料基板２２の領域Ｒ２との間に空間ＧＱが保持される。

次に材料基板２２の主面Ｍ２の温度が炭化珪素の昇華温度となり、かつ裏面Ｂ１およびＢ２の各々の温度が主面Ｍ２の温度よりも低くなるように材料基板２２と単結晶層１１および１２とを加熱することによって、領域Ｒ２から昇華した炭化珪素を裏面Ｂ１およびＢ２の各々の上に再結晶させることで、裏面Ｂ１およびＢ２の各々と接合したベース基板３０（図２）が形成される。以下、この加熱工程について詳しく説明する。

まず加熱装置の容器内において、上述したように、材料基板２２上に単結晶層１１〜１９が配置される。この容器は、高い耐熱性を有することが好ましく、たとえばグラファイトから作られている。次に加熱装置内の雰囲気が不活性ガスとされてもよく、この不活性ガスとしては、たとえば、Ｈｅ、Ａｒなどの希ガス、窒素ガス、または希ガスと窒素ガスとの混合ガスを用いることができる。あるいはこの雰囲気は、単純に大気雰囲気を減圧することによって得られたものであってもよい。また加熱装置内の圧力は、好ましくは５０ｋＰａ以下とされ、より好ましくは１０ｋＰａ以下とされる。

次に加熱装置によって単結晶層１１〜１９（単結晶層１０）および材料基板２２が加熱される。この加熱は、少なくとも材料基板２２の温度が炭化珪素の昇華温度以上となるように行われる。具体的には加熱装置の設定温度が、１８００℃超、２３００℃未満とされ、たとえば２０００℃とされる。温度が１８００℃以下であると炭化珪素を昇華させるための加熱が不十分となりやすく、温度が２３００℃以上であると単結晶層１０の表面荒れが著しくなりやすい。またこの加熱は、図５（Ｂ）において下から上に向かって温度が低くなるような温度勾配が形成されるように行われる。この温度勾配は、好ましくは１℃／ｃｍ以上２００℃／ｃｍ以下であり、より好ましくは１０℃／ｃｍ以上５０℃／ｃｍ以下とされる。このように厚さ方向（図５（Ｂ）における縦方向）に温度勾配が設けられると、温度勾配と空間ＧＱの厚さとの積に相当する温度差の分だけ、裏面Ｂ１およびＢ２の各々の温度が主面Ｍ２の温度に比して低くなる。この結果、空間ＧＱ内への炭化珪素の昇華反応は単結晶層１１および１２に比して材料基板２２から生じ易くなり、また空間ＧＱ内からの炭化珪素材料の供給による再結晶反応は材料基板２２上に比して単結晶層１１および１２上に生じ易くなる。この結果、破線矢印ＨＱ（図５（Ｂ））に示すように、昇華・再結晶反応にともなう空間ＧＱの移動が生じる。より詳しくは、まず空間ＧＱが材料基板２２中の多数のボイドへと分解され、そしてこのボイドが矢印ＨＱに示す方向に移動することで材料基板２２から消失する。

材料基板２２のうち平面視において領域Ｒ２に対応する部分は、上記の昇華・再結晶反応によって、単結晶層１０の裏面上にエピタキシャルに形成された再成長部３３（図２）へと変化する。これにより、単結晶層１０と接合された再成長部３３が形成される。また材料基板２２のうち平面視において領域Ｒ１に対応する部分は、昇華防止層３１によって覆われていることから昇華が生じず、非成長部３２（図２）として残存する。以上により、非成長部３２および再成長部３３を有するベース基板３０を含む炭化珪素基板８１（図２）が得られる。

図６および図７を参照して、比較例の炭化珪素基板の製造方法について説明する。
本比較例においては、材料基板２２上に昇華防止層３１（図５（Ｂ））が形成されない。このため加熱工程において、材料基板２２の空隙ＧＰに面する部分から、空隙ＧＰへと、炭化珪素の昇華が生じる。この結果、破線矢印ＨＰｚに示す方向に向かって材料基板２２中に多数のボイドＶＤが生成される。このボイドＶＤに起因して、炭化珪素基板の機械的強度が低下する。また極端な場合、厚さ方向にボイドＶＤがつながってしまうことで、炭化珪素基板に貫通孔が形成されてしまう。このような貫通孔があると、炭化珪素基板を用いた半導体装置の製造工程においてフォトレジストなどの液体が用いられた場合に、この液体が貫通孔を通って、破線矢印ＰＳに示すように漏れてしまう。

さらに本比較例においては、本実施の形態と異なり、空間ＧＱ（図５（Ｂ））が形成されない。このため裏面Ｂ１およびＢ２の各々と主面Ｍ２との間の温度差を大きくすることが困難となる。よって昇華・再結晶反応による主面Ｍ２から裏面Ｂ１およびＢ２の各々への炭化珪素の移動速度が低下するので、再成長部３３を形成する速度が低下し、よって炭化珪素基板の製造効率が低下してしまう。

これに対して本実施の形態によれば、側面Ｓ１およびＳ２によって挟まれた空隙ＧＰが、材料基板２２上に形成された昇華防止層３１上に配置される（図５（Ｂ））。これにより材料基板２２が炭化珪素の昇華温度まで加熱されても材料基板２２から空隙ＧＰ中への炭化珪素の昇華が防止される。よって材料基板２２を用いてベース基板３０（図２）を形成する際に、空隙ＧＰへの炭化珪素の昇華に起因して生じるボイドの発生を防止することができる。

また昇華防止層３１がスペーサとして機能することで空間ＧＱ（図５（Ｂ））が形成されるので、裏面Ｂ１およびＢ２の各々と、主面Ｍ２との間での温度差を大きくすることができる。このため、昇華・再結晶反応による主面Ｍ２から裏面Ｂ１およびＢ２の各々への炭化珪素の移動速度が高められるので、再成長部３３を形成する速度が高められ、よって炭化珪素基板の製造効率が高められる。

昇華防止層３１の厚さは、好ましくは１ｍｍ以下であり、より好ましくは１００μｍ以下であり、さらに好ましくは数十μｍ程度であり、たとえば２０〜３０μｍである。昇華防止層３１の厚さが小さ過ぎると空間ＧＱ（図５（Ｂ））の厚さも小さくなるので、上述した、空間ＧＱによる製造効率の向上の効果が小さくなってしまう。逆に昇華防止層３１の厚さが大き過ぎると、空間ＧＱ外へ炭化珪素が抜けやすくなるので、裏面Ｂ１およびＢ２上における炭化珪素の再結晶化の速度が低下し、その結果、炭化珪素基板８１の製造効率が低下してしまう。

なお昇華防止層３１の材料として、炭素の代わりに、炭化珪素の昇華温度において固体状態を有する他の材料が用いられてもよい。具体的には高融点金属を用いることができ、たとえば、タンタル、タングステン、モリブデン、チタン、ジルコニウム、またはハフニウムを用いることができる。

好ましくは、炭化珪素基板８１は、それを用いた半導体装置の製造工程における取り扱いの便宜上、ある程度以上の厚さ（図２における縦方向の寸法）を有し、たとえば３００μｍ以上の厚さを有する。また炭化珪素基板８１の平面形状は、たとえば６０ｍｍの辺を有する正方形である。

好ましくは、単結晶層１１〜１９の各々は、六方晶の結晶構造を有し、より好ましくは{０００１}面に対して５０°以上６５°以下のオフ角を有し、さらに好ましくは面方位{０３−３８}を有する。ただし面方位として、{０００１}、{１１−２０}、または{１−１００}も、好ましい面方位として用いることができる。また上記の各面方位から数度オフした面を用いることもできる。また六方晶における各種ポリタイプの中では、ポリタイプ４Ｈが特に好ましい。たとえば、単結晶層１１〜１９は、２０×２０ｍｍの平面形状と、３００μｍの厚さと、４Ｈのポリタイプと、｛０３−３８｝の面方位と、１×１０¹⁹ｃｍ^-3のｎ型不純物濃度と、５ｍΩ・ｃｍの抵抗率と、０．２ｃｍ^-2のマイクロパイプ密度と、１ｃｍ^-1未満の積層欠陥密度とを有する。

非成長部３２（図２）は、単結晶、多結晶、およびアモルファスのいずれの結晶構造を有してもよいが、好ましくは、単結晶層１１〜１９と同様の結晶構造を有する。ただし非成長部３２を含むベース基板３０の欠陥量は、単結晶層１１〜１９の欠陥量に比して大きくてもよい。このようにベース基板３０に関しては欠陥量の基準が緩やかであるために、ベース基板３０の不純物濃度は単結晶層１１〜１９の不純物濃度に比して容易に高めることができる。この不純物濃度は、好ましくは５×１０¹⁸ｃｍ^-3以上とされ、より好ましくは１×１０²⁰ｃｍ^-3以上とされる。このように不純物濃度が高くされることで、ベース基板３０の電気抵抗率を小さくすることができる。この電気抵抗率は、好ましくは５０ｍΩ・ｃｍ未満とされ、より好ましくは、１０ｍΩ・ｃｍ未満とされる。このような炭化珪素基板８１を用いて縦型ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effect Transistor)などのように縦方向に電流を流す縦型半導体装置を製造することにより、縦型半導体装置のオン抵抗を低減することができる。

また上記のようにベース基板３０に関して欠陥量の基準が緩やかであるために、単結晶層１１〜１９の各々に比して大きなベース基板３０を容易に作製することができる。ベース基板３０は、たとえば、６０×６０ｍｍの平面形状と、３００μｍの厚さと、４Ｈのポリタイプと、｛０３−３８｝の面方位と、１×１０²⁰ｃｍ^-3のｎ型不純物濃度と、１×１０⁴ｃｍ^-2のマイクロパイプ密度と、１×１０⁵ｃｍ^-1の積層欠陥密度とを有する。

なお好ましくは、炭化珪素基板８１の割れを防止するために、炭化珪素基板８１におけるベース基板３０の熱膨張係数と、単結晶層１１〜１９の熱膨張係数との差がなるべく小さくされる。これにより炭化珪素基板８１の割れや反りの発生を抑制することができる。また好ましくは、単結晶層１０および材料基板２２の各々の厚さのばらつきは小さいことが好ましく、このばらつきは、たとえば１０μｍ未満である。

（実施の形態２）
本実施の形態においては、実施の形態１における方法とは異なる方法によって、材料基板２２上に昇華防止層３１が形成される。この方法について、以下に説明する。

図８を参照して、材料基板２２の主面Ｍ２上に、フォトレジスト（流動体）３６が塗布される。すなわち領域Ｒ１およびＲ２の両方の上に、フォトレジスト３６が塗布される。次に、領域Ｒ１およびＲ２のパターンに対応したフォトマスクを用いて、フォトレジスト３６の露光および現像が行われる。

図９を参照して、上記の露光および現像によって、領域Ｒ１およびＲ２のうち領域Ｒ１上のみに、レジスト層３７が形成される。次にレジスト層３７が焼成されることによって炭化される。これによりレジスト層３７から昇華防止層３１（図４）が形成される。

なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

次に本実施の形態の変形例について説明する。本変形例においては、流動体として、フォトレジスト３６（図８）の代わりに接着剤が用いられる。この接着剤は、流動性を有し、かつ主成分として炭素を含む。またこの接着剤は、領域Ｒ１およびＲ２のうち領域Ｒ１上のみに選択的に塗布される。これにより、レジスト層３７（図９）の代わりに、接着剤層が形成される。次にこの接着剤層が焼成されることによって炭化される。これにより接着剤層から昇華防止層３１（図４）が形成される。

（実施の形態３）
図１０を参照して、本実施の形態の炭化珪素基板８２は、実施の形態１の炭化珪素基板８１（図１）と異なり、円形形状を有する。炭化珪素基板８２は、炭化珪素基板８１（図１）から円形形状の部分を切り出すことによって得られる。好ましくは、円形形状の直径は５ｃｍ以上であり、より好ましくは１５ｃｍ以上である。なお、上記以外の構成については、上述した実施の形態１の構成とほぼ同じであるため、同一または対応する要素について同一の符号を付し、その説明を繰り返さない。

（実施の形態４）
図１１を参照して、本実施の形態の半導体装置１００は、縦型ＤｉＭＯＳＦＥＴ(Double Implanted Metal Oxide Semiconductor Field Effect Transistor)であって、再成長部３３、単結晶層１０、バッファ層１２１、耐圧保持層１２２、ｐ領域１２３、ｎ⁺領域１２４、ｐ⁺領域１２５、酸化膜１２６、ソース電極１１１、上部ソース電極１２７、ゲート電極１１０、およびドレイン電極１１２を有する。半導体装置１００の平面形状（図１１の上方向から見た形状）は、たとえば、２ｍｍ以上の長さの辺からなる長方形または正方形である。

ドレイン電極１１２は再成長部３３上に設けられ、またバッファ層１２１は単結晶層１０上に設けられている。この配置によって、ゲート電極１１０によってキャリアの流れが制御される領域は、再成長部３３側ではなく単結晶層１０側の上に配置されている。再成長部３３および単結晶層１０は、本実施の形態においてはｎ型の導電型を有する。

バッファ層１２１は、導電型がｎ型であり、その厚さはたとえば０．５μｍである。またバッファ層１２１におけるｎ型の導電性不純物の濃度は、たとえば５×１０¹⁷ｃｍ^-3である。

耐圧保持層１２２は、バッファ層１２１上に形成されており、また導電型がｎ型のＳｉＣからなる。たとえば、耐圧保持層１２２の厚さは１０μｍであり、そのｎ型の導電性不純物の濃度は５×１０¹⁵ｃｍ^-3である。

この耐圧保持層１２２の表面には、導電型がｐ型である複数のｐ領域１２３が互いに間隔を隔てて形成されている。ｐ領域１２３の内部において、ｐ領域１２３の表面層にｎ⁺領域１２４が形成されている。また、このｎ⁺領域１２４に隣接する位置には、ｐ⁺領域１２５が形成されている。複数のｐ領域１２３の間から露出する耐圧保持層１２２上には酸化膜１２６が形成されている。具体的には、酸化膜１２６は、一方のｐ領域１２３におけるｎ⁺領域１２４上から、ｐ領域１２３、２つのｐ領域１２３の間において露出する耐圧保持層１２２、他方のｐ領域１２３および当該他方のｐ領域１２３におけるｎ⁺領域１２４上にまで延在するように形成されている。酸化膜１２６上にはゲート電極１１０が形成されている。また、ｎ⁺領域１２４およびｐ⁺領域１２５上にはソース電極１１１が形成されている。このソース電極１１１上には上部ソース電極１２７が形成されている。

酸化膜１２６と、半導体層としてのｎ⁺領域１２４、ｐ⁺領域１２５、ｐ領域１２３および耐圧保持層１２２との界面から１０ｎｍ以内の領域における窒素原子濃度の最大値は１×１０²¹ｃｍ^-3以上となっている。これにより、特に酸化膜１２６下のチャネル領域（酸化膜１２６に接する部分であって、ｎ⁺領域１２４と耐圧保持層１２２との間のｐ領域１２３の部分）の移動度を向上させることができる。

次に半導体装置１００の製造方法について説明する。なお図１３〜図１７においては単結晶層１１〜１９（図１）のうち単結晶層１１の近傍における工程のみを示すが、単結晶層１２〜１９の各々の近傍においても、同様の工程が行なわれる。

まず基板準備工程（ステップＳ１１０：図１２）にて、炭化珪素基板８１（図１および図２）が準備される。炭化珪素基板８１の導電型はｎ型とされる。

図１３を参照して、エピタキシャル層形成工程（ステップＳ１２０：図１２）により、バッファ層１２１および耐圧保持層１２２が、以下のように形成される。

まず炭化珪素基板８１の表面上にバッファ層１２１が形成される。バッファ層１２１は、導電型がｎ型のＳｉＣからなり、たとえば厚さ０．５μｍのエピタキシャル層である。またバッファ層１２１における導電型不純物の濃度は、たとえば５×１０¹⁷ｃｍ^-3とされる。

次にバッファ層１２１上に耐圧保持層１２２が形成される。具体的には、導電型がｎ型のＳｉＣからなる層が、エピタキシャル成長法によって形成される。耐圧保持層１２２の厚さは、たとえば１０μｍとされる。また耐圧保持層１２２におけるｎ型の導電性不純物の濃度は、たとえば５×１０¹⁵ｃｍ^-3である。

図１４を参照して、注入工程（ステップＳ１３０：図１２）により、ｐ領域１２３と、ｎ⁺領域１２４と、ｐ⁺領域１２５とが、以下のように形成される。

まずｐ型の導電性不純物が耐圧保持層１２２の一部に選択的に注入されることで、ｐ領域１２３が形成される。次に、ｎ型の導電性不純物を所定の領域に選択的に注入することによってｎ⁺領域１２４が形成され、またｐ型の導電性不純物を所定の領域に選択的に注入することによってｐ⁺領域１２５が形成される。なお不純物の選択的な注入は、たとえば酸化膜からなるマスクを用いて行われる。

このような注入工程の後、活性化アニール処理が行われる。たとえば、アルゴン雰囲気中、加熱温度１７００℃で３０分間のアニールが行われる。

図１５を参照して、ゲート絶縁膜形成工程（ステップＳ１４０：図１２）が行われる。具体的には、耐圧保持層１２２と、ｐ領域１２３と、ｎ⁺領域１２４と、ｐ⁺領域１２５との上を覆うように、酸化膜１２６が形成される。この形成はドライ酸化（熱酸化）により行われてもよい。ドライ酸化の条件は、たとえば、加熱温度が１２００℃であり、また加熱時間が３０分である。

その後、窒素アニール工程（ステップＳ１５０）が行われる。具体的には、一酸化窒素（ＮＯ）雰囲気中でのアニール処理が行われる。この処理の条件は、たとえば加熱温度が１１００℃であり、加熱時間が１２０分である。この結果、耐圧保持層１２２、ｐ領域１２３、ｎ⁺領域１２４、およびｐ⁺領域１２５の各々と、酸化膜１２６との界面近傍に、窒素原子が導入される。

なおこの一酸化窒素を用いたアニール工程の後、さらに不活性ガスであるアルゴン（Ａｒ）ガスを用いたアニール処理が行われてもよい。この処理の条件は、たとえば、加熱温度が１１００℃であり、加熱時間が６０分である。

図１６を参照して、電極形成工程（ステップＳ１６０：図１２）により、ソース電極１１１およびドレイン電極１１２が、以下のように形成される。

まず酸化膜１２６上に、フォトリソグラフィ法を用いて、パターンを有するレジスト膜が形成される。このレジスト膜をマスクとして用いて、酸化膜１２６のうちｎ⁺領域１２４およびｐ⁺領域１２５上に位置する部分がエッチングにより除去される。これにより酸化膜１２６に開口部が形成される。次に、この開口部においてｎ⁺領域１２４およびｐ⁺領域１２５の各々と接触するように導体膜が形成される。次にレジスト膜を除去することにより、上記導体膜のうちレジスト膜上に位置していた部分の除去（リフトオフ）が行われる。この導体膜は、金属膜であってもよく、たとえばニッケル（Ｎｉ）からなる。このリフトオフの結果、ソース電極１１１が形成される。

なお、ここでアロイ化のための熱処理が行なわれることが好ましい。たとえば、不活性ガスであるアルゴン（Ａｒ）ガスの雰囲気中、加熱温度９５０℃で２分の熱処理が行なわれる。

図１７を参照して、ソース電極１１１上に上部ソース電極１２７が形成される。また、酸化膜１２６上にゲート電極１１０が形成される。また、炭化珪素基板８１の裏面上にドレイン電極１１２が形成される。

次に、ダイシング工程（ステップＳ１７０：図１２）により、破線ＤＣに示すようにダイシングが行われる。これにより複数の半導体装置１００が切り出される。なおこのダイシングによって、昇華防止層３１および非成長部３２が除去される。

なお本実施の形態における導電型が入れ替えられた構成、すなわちｐ型とｎ型とが入れ替えられた構成を用いることもできる。また縦型ＤｉＭＯＳＦＥＴを例示したが、本発明の半導体基板を用いて他の半導体装置が製造されてもよく、たとえばＲＥＳＵＲＦ−ＪＦＥＴ(Reduced Surface Field-Junction Field Effect Transistor)またはショットキーダイオードが製造されてもよい。

今回開示された実施の形態はすべての点で例示であって、制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味、および範囲内でのすべての変更が含まれることが意図される。

１１ 単結晶層（第１の単結晶層）、１２ 単結晶層（第２の単結晶層）、１３〜１９ 単結晶層、２２ 材料基板、３０ ベース基板、３１ 昇華防止層、３２ 非成長部、３３ 再成長部、３６ フォトレジスト（流動体）、３７ レジスト層、８１，８２ 炭化珪素基板、１００ 半導体装置。

Claims (8)

1. 第１および第２の領域を有する主面を有し、かつ炭化珪素から作られた材料基板を準備する工程と、
   炭化珪素の昇華温度において固体状態を有する材料から作られ、かつ前記主面の前記第１および第２の領域のうち第１の領域を覆う昇華防止層を形成する工程と、
   前記材料基板上に、炭化珪素から作られた第１および第２の単結晶層を並べる工程とを備え、前記第１の単結晶層は第１の裏面と前記第１の裏面に対向する第１の表面と前記第１の裏面および前記第１の表面をつなぐ第１の側面とを有し、前記第２の単結晶層は第２の裏面と前記第２の裏面に対向する第２の表面と前記第２の裏面および前記第２の表面をつなぐ第２の側面とを有し、前記第１および第２の単結晶層を並べる工程は、前記第１および第２の裏面の各々が前記第２の領域に面する部分を有するように、かつ前記第１および第２の側面によって挟まれた空隙が前記昇華防止層上に配置されるように行われ、さらに
   前記主面の温度が炭化珪素の昇華温度となりかつ前記第１および第２の裏面の各々の温度が前記主面の温度よりも低くなるように前記材料基板と前記第１および第２の単結晶層とを加熱することによって、前記第２の領域から昇華した炭化珪素を前記第１および第２の裏面の各々の上に再結晶させることで、前記第１および第２の裏面の各々と接合したベース基板を形成する工程を備える、炭化珪素基板の製造方法。
2. 前記第１および第２の単結晶層を並べる工程は、前記第１および第２の裏面の各々の一部が、前記主面上に形成された前記昇華防止層と接触するように行われる、請求項１に記載の炭化珪素基板の製造方法。
3. 前記昇華防止層の材料は炭素である、請求項１または２に記載の炭化珪素基板の製造方法。
4. 前記昇華防止層を形成する工程はスパッタ法を用いて行われる、請求項１〜３のいずれかに記載の炭化珪素基板の製造方法。
5. 前記昇華防止層を形成する工程は、
   前記第１の領域上に炭素原子を含む流動体を塗布する工程と、
   塗布された前記流動体を炭化する工程とを含む、請求項１または２に記載の炭化珪素基板の製造方法。
6. 前記流動体は接着剤である、請求項５に記載の炭化珪素基板の製造方法。
7. 前記流動体はフォトレジストである、請求項５に記載の炭化珪素基板の製造方法。
8. 主面を有し、かつ炭化珪素から作られたベース基板と、
   炭化珪素の昇華温度において固体状態を有する材料から作られ、かつ前記主面の一部を覆う昇華防止層と、
   前記ベース基板上に並べられ、かつ炭化珪素から作られた第１および第２の単結晶層とを備え、前記第１の単結晶層は第１の裏面と前記第１の裏面に対向する第１の表面と前記第１の裏面および前記第１の表面をつなぐ第１の側面とを有し、前記第２の単結晶層は第２の裏面と前記第２の裏面に対向する第２の表面と前記第２の裏面および前記第２の表面をつなぐ第２の側面とを有し、前記第１および第２の裏面の各々は前記ベース基板に接合されており、前記第１および第２の側面によって挟まれた空隙が前記昇華防止層上に配置されている、炭化珪素基板。

Images