JP2015097261A - 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 - Google Patents
窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 Download PDFInfo
- Publication number
- JP2015097261A JP2015097261A JP2014205827A JP2014205827A JP2015097261A JP 2015097261 A JP2015097261 A JP 2015097261A JP 2014205827 A JP2014205827 A JP 2014205827A JP 2014205827 A JP2014205827 A JP 2014205827A JP 2015097261 A JP2015097261 A JP 2015097261A
- Authority
- JP
- Japan
- Prior art keywords
- nitride semiconductor
- multilayer structure
- layer
- region
- point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/16—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/02433—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02609—Crystal orientation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/005—Processes
- H01L33/0062—Processes for devices with an active region comprising only III-V compounds
- H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
- H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
- H01L33/26—Materials of the light emitting region
- H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
- H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
Abstract
Description
本発明者は、特許文献2に開示された欠陥を抑制する方法を詳細に検討した。特許文献2に開示された方法によれば、下地層として窒化物半導体層を用いる。そのため、特許文献2に開示された方法は、サファイア基板上に半極性面の窒化物半導体層を形成し、その上に誘電体層を形成し、その上に半極性面の窒化物半導体層を成長させる。つまり、窒化物半導体層の結晶成長工程が二度必要であるため、製造コストが増大し、製造に要する時間が長くなる。
本開示の一実施形態による窒化物半導体積層構造は、c軸に対して0°以上10°以下のオフ角φを備えたm面を主面として有するサファイア基板と、前記サファイア基板の前記主面に複数の露出領域を設けるパターンを有するマスク層であって、前記サファイア基板のc軸と平行な方向において、前記複数の露出複数の領域のそれぞれを挟む第1の側面部および第2の側面部を有するマスク層と、前記主面の前記複数の露出領域上および前記マスク層上に設けられた、窒化物半導体からなるバッファ層と、前記バッファ層上に設けられた窒化物半導体層とを備え、前記サファイア基板のm軸およびc軸に平行な断面において、前記マスク層の前記第1の側面部および第2の側面部と前記サファイア基板の前記主面とが接する点がそれぞれ点A、点Bと定義され、前記点Bを通り、前記主面から角度58°−φをなす直線と前記第1の側面部が交わる点が点Cと定義され、前記点Cを通り前記主面に垂直な直線と前記点Bを通り前記主面に垂直な直線との間隔がWと定義され、前記第1の側面部の高さがHと定義され、H≧W・tan(58°−φ)の関係を満たしている。
ていてもよい。
以下、図面を参照しながら本開示の実施形態の一例を説明する。
基板100は、m面を主面100aとするサファイア基板である。本開示において「m面」とは、(1−100)面およびそれと等価な面、ならびに、それらの面に対して10°以下のオフ角を備えた面を意味する。(1−100)面と等価な面は、(−1100)面、(01-10)面、(0−110)面、(10−10)面、および(−1010)面を含む。図1では、基板100は、主面100aの法線がm軸と一致しており、c軸に対して主面のオフ角が0°である。つまり、図1において、Y軸は、サファイア基板のc軸であり、Z軸はm軸であり、X軸はa軸である。サファイア基板は、c軸に対してオフ角を有するm面基板であってもよい。具体的には、m軸が主面100aの法線方向からc軸方向に0°以上10°以下の角度で傾斜している主面を有するサファイア基板であってもよい。本開示において、このようなオフ角を有する主面も「m面」と呼ぶことがある。
マスク層121は、基板100の主面100a上に設けられる。図2Aは基板100の主面100a上に設けられたマスク層121の平面図である。図2Bは、図2AにおけるL2−L2’断面図である。図1、図2Aおよび図2Bに示すように、マスク層121は、主面100aの複数の領域100bを露出するパターンを有している。本実施形態では、マスク層121は、ストライプ構造を備えている。具体的には、ストライプ構造は、X方向に伸びる棒状の単位パターンがY方向に所定の間隔を隔てて配置されたパターンを有する。マスク層121は、図1に示すように、各露出した領域100bを挟む第1の側面部122aおよび第2の側面部123bを含む。図1に示される例では、隣接する単位パターン121aおよび単位パターン121bにおいて、単位パターン121aの側面のうち単位パターン121bに対向する側面が、第1の側面部122aであり、単位パターン121bの側面のうち単位パターン121aに対向する側面が、第2の側面部123bである。隣接する単位パターン121aおよび単位パターン121bによって形成される開口121wにおいて、基板100の主面100aの領域100bが露出している。本開示では、この領域100bを「露出領域」と呼ぶことがある。
高さHと間隔Wと角度θとは以下の関係式(1)、(2)を満たしている。つまり、マスク層121は、式(1)、(2)を満たす形状を備えている。
H≧W・tanθ・・・・(1)
48°≦θ≦58°・・・・・(2)
なお、後述するように、基板100の主面が角度φのオフ角を備える場合において、θは58°−φの関係を満たす。
バッファ層110は、主面100aの露出した領域100bおよびマスク層121上に設けられる。バッファ層110は、窒化物半導体から形成される。本開示において「窒化物半導体」は、組成式AlxInyGazN(ここで、0≦x<1、0≦y<1、0<z≦1、およびx+y+z=1)で示される半導体を意味する。
窒化物半導体層300は、バッファ層110上に位置し、窒化物半導体によって構成される。図1に示すように、窒化物半導体層300は、マスク層121の第1の側面部122aおよび第2の側面部123b、ならびに、それらの間に形成されたバッファ層110に接している。
H≧W・tan(58°−φ)・・・・(3)
0°≦φ≦10°・・・・・(4)
また、c軸に対して角度φのオフ角を有するm面サファイア基板を基板100として用いた場合、実際には、窒化物半導体層の主面は(11−22)面から角度φだけ傾斜している。具体的には、窒化物半導体層の<11−22>方向が、主面の法線方向に対してc軸方向に角度φだけ傾斜している。本開示では、簡便のため、そのようなオフ角を有する窒化物半導体層に対しても、(11−22)面の主面を有する窒化物半導体層と呼ぶことがある。
本実施形態による窒化物半導体積層構造は、基板上に、(11−22)面の主面を有する窒化物半導体層をエピタキシャル成長させる典型的な方法によって製造され得る。m面サファイア基板上に、(11−22)面の主面を有する窒化物半導体層をエピタキシャル成長させる方法については、例えば非特許文献1を参照することができる。本実施形態の窒化物半導体積層構造の製造方法の一例は、以下の実施例において、詳細に説明する。
第1の実施形態にかかる窒化物半導体積層構造は、発光素子の窒化物半導体バルク基板に使用されてもよい。
第2の実施形態に係る発光素子52は、そのまま光源として用いることができる。しかし、第2の実施形態に係る発光素子は、波長変換のための蛍光物質を備える樹脂などと組み合わせれば、波長帯域の拡大した光源として使用され得る。
以下、第1の実施形態の窒化物半導体積層構造を作成し、特性を測定した結果を説明する。
図8Aおよび図8Bに示されるように、まず、基板100が準備された。基板100は、m面サファイア基板であり、京セラ株式会社より入手した。図8Aは、基板100の平面図を示す。図8Bは、図8Aに含まれる線L8−L8’の線に沿った基板100の断面図を示す。
基板100は、100℃に加熱された洗浄液を用いて10分間、洗浄された。洗浄液は、1:1の体積比を有する硫酸およびリン酸から構成されていた。続いて、基板100は、水を用いて洗浄された。
次に、図9Aおよび図9Bに示されるように、およそ3.5μmの厚みを有するSiO2膜140が、プラズマCVD法により、基板100上に形成された。
マスク層121を具備する基板100は、MOCVD装置内にセットされた。MOCVD装置内では、水素および窒素がキャリアガスとして用いられた。また成長中、基板100は、3rpmの回転速度で回転された。
表1に示されるバッファ層110を用いないこと、以下に示す昇温プロセス以外は、実施例1とほぼ同様の実験が行われた。
表2に示される成長条件に代えて、表3に示される成長条件が採用されたこと以外は、参考例Aと同様の実験が行われた。
マスク層121が形成されなかったこと以外は、参考例Aと同様の実験が行われた。言い換えれば、基板100が洗浄された後、マスク層121を形成することなく窒化物半導体層300が形成された。窒化物半導体層300は、3.3μmの厚みを有していた。
[X線回折プロファイル]
図13は、比較例1による窒化物半導体積層構造のX線回折プロファイルを示す。図13に示されるように、(30−30)面の回折ピークおよび(11−22)面の回折ピークが観測された。(30-30)面の回折ピークは、基板100のm面サファイア基板の主面からの回折に由来した。(11−22)面の回折ピークは、窒化物半導体層300に由来した。他の回折ピークが観測されていないため、(11−22)面の主面を有する窒化物半導体層300のみが成長されたことが見出された。言い換えれば、窒化物半導体層300の主面の法線は、窒化物半導体の<11−22>結晶軸と平行であった。
図14Aは、比較例1による窒化物半導体積層構造の断面走査型電子顕微鏡像(SEM像)を示す。図14Aに示されるように、基板100上に、(11−22)面の主面を有する一様な窒化物半導体層300が形成されていた。窒化物半導体層300の表面は平坦であった。しかし、比較例1による窒化物半導体層300は、1010cm-2以上という高い転位密度を有していた。
図15は、10Kの低温下における比較例1および参考例Aによる窒化物半導体層300の発光スペクトルを示す。およそ3.47eVの付近に観察されたピークは、バンド端付近の発光(ドナー束縛励起子発光強度)に対応する。およそ3.42eVの付近に観察されたピークは、積層欠陥に由来する発光(以下、「積層欠陥由来発光(stacking-fault-originated light emission)」という)に対応する。およそ3.3eVの付近に観察されたピークは、他の欠陥または転位に由来する発光に対応する。
図16Aは、参考例Aによる窒化物半導体積層構造の断面透過型電子顕微鏡像(以下、「TEM像」という)を示す。図16Bは、図16Aにおいて点線によって囲まれた領域の拡大像を示す。図16Cは、図16Bにおいて点線によって囲まれた領域の拡大像を示す。
前述したように参考例Aおよび参考例Bの構造では、サファイア基板100の表面にマスク層121を形成し、窒化物半導体層300を直接成長することで、転位密度が低い、高品質な窒化物半導体層300を実現することができた。
図19Aは、実施例1による窒化物半導体積層構造の断面TEM像を示す。図19Bは、図19Aの中心付近の拡大像を示す。図19C(b)は、図19C(a)の実線によって囲まれた領域の拡大像を示す。図19A、図19B、および図19Cは、図16A、図16B、および図16Cに示した参考例AのTEM像と同様の手法により評価された。ただし、図19A、図19B、および図19Cは、図16A、図16B、および図16Cと比較すると、a軸とc軸の方向が逆になっている点に注意が必要である。これはTEM測定用にサンプリングしたサンプルの表裏が逆になったためである。
c軸に対して5°のオフ角を有するm面サファイア基板によって構成される基板100が用いられたこと以外は、比較例1と同様の実験が行われた。この基板100は、京セラ株式会社より入手可能であった。
c軸に対して10°のオフ角を有する基板100が用いられたこと以外は、比較例1と同様の実験が行われた。この基板100は、京セラ株式会社より入手可能であった。
32 n型窒化物半導体層
34 活性層
35 p型窒化物半導体層
36 窒化物半導体層
37 p側電極
40 n側電極
42 凹部
51 窒化物半導体積層構造
52 発光素子
53 光源
100 基板(サファイア基板)
100a 主面
100b 領域(露出領域)
110 バッファ層
121 マスク層
121a 単位パターン
121b 単位パターン
121w 開口
122a 第1の側面部
123b 第2の側面部
124a 底面
124b 底面
125a 上面
125b 上面
200 転位
300 窒化物半導体層
G1 第1の領域
G2 第2の領域
G3 第3の領域
Claims (17)
- c軸に対して0°以上10°以下のオフ角φを備えたm面を主面として有するサファイア基板と、
前記サファイア基板の前記主面に複数の露出領域を設けるパターンを有するマスク層であって、前記サファイア基板のc軸と平行な方向において、前記複数の露出領域のそれぞれを挟む第1の側面部および第2の側面部を有するマスク層と、
前記主面の前記複数の露出領域上および前記マスク層上に設けられた、窒化物半導体からなるバッファ層と、
前記バッファ層上に設けられた窒化物半導体層と、
を備え、
前記サファイア基板のm軸およびc軸に平行な断面において、
前記マスク層の前記第1の側面部および第2の側面部と前記サファイア基板の前記主面とが接する点がそれぞれ点A、点Bと定義され、
前記点Bを通り、前記主面から角度58°−φをなす直線と前記第1の側面部が交わる点が点Cと定義され、
前記点Cを通り前記主面に垂直な直線と前記点Bを通り前記主面に垂直な直線との間隔がWと定義され、前記第1の側面部の高さがHと定義され、
H≧W・tan(58°−φ)
の関係を満たしている、窒化物半導体積層構造。 - 前記サファイア基板のm軸およびc軸に平行な断面において、
前記主面と、前記第1の側面部と、前記点Bおよび前記点Cを結ぶ直線とによって囲まれる領域が第1の領域と定義され、
前記第2の側面部と、前記点Bおよび前記点Cを結ぶ直線と、前記点Cを通り、前記主面に平行な直線とによって囲まれる領域が第2の領域と定義され、
前記点Cを通り、前記主面に平行な直線より上方の領域が第3の領域と定義され、
前記窒化物半導体層は、前記第1の領域において、前記第2の領域よりも高い転位密度を有する、
請求項1に記載の窒化物半導体積層構造。 - 前記窒化物半導体層は、前記第2の領域および前記第3の領域において、同じ転位密度を有する、
請求項2に記載の窒化物半導体積層構造。 - 前記窒化物半導体層は、前記第3の領域において108cm-2以下の転位密度を有する、
請求項2又は3に記載の窒化物半導体積層構造。 - 前記窒化物半導体層は、前記第1の領域において1010cm-2以上の転位密度を有する、
請求項2から4のいずれかに記載の窒化物半導体積層構造。 - 前記窒化物半導体層は、前記第2の領域において、108cm-2以下の転位密度を有する、
請求項2から5のいずれかに記載の窒化物半導体積層構造。 - 前記バッファ層は、前記主面の前記複数の露出領域上と前記マスク層上とで異なる結晶構造を有する、
請求項1から6のいずれかに記載の窒化物半導体積層構造。 - 前記バッファ層は、前記主面の前記複数の露出領域上において、前記窒化物半導体層と同じ面方位を有する、
請求項1から7のいずれかに記載の窒化物半導体積層構造。 - 前記バッファ層は、アルミニウムを含む窒化物半導体によって構成されている、
請求項1から8のいずれかに記載の窒化物半導体積層構造。 - 前記マスク層は、前記サファイア基板のa軸方向に伸びるストライプ構造を有し、前記第1の側面部および第2の側面部は、前記ストライプ構造の隣接する一対のストライプの対向する側面である、
請求項1から9のいずれかに記載の窒化物半導体積層構造。 - 前記マスク層は、独立した複数の開口を有し、前記複数の開口の底部に、前記主面の複数の前記露出領域が位置している、
請求項1から9のいずれかに記載の窒化物半導体積層構造。 - 前記複数の開口のそれぞれは円形状を有する、
請求項11に記載の窒化物半導体積層構造。 - 前記複数の開口のそれぞれはストライプ形状を有する、
請求項11に記載の窒化物半導体積層構造。 - 請求項1から13のいずれかに規定される窒化物半導体積層構造を備えた電子素子。
- 請求項1から13のいずれかに規定される窒化物半導体積層構造を備えた窒化物半導体バルク基板。
- 請求項1から13のいずれかに規定される窒化物半導体積層構造と、
前記窒化物半導体積層構造上に位置している他の窒化物半導体積層構造であって、n型窒化物半導体層と、p型窒化物半導体層と、前記n型窒化物半導体層および前記p型窒化物半導体層に挟まれた活性層とを含む、他の窒化物半導体積層構造と、
前記n型窒化物半導体層に接し、かつ、電気的に接続されたn側電極と、
前記p型窒化物半導体層に接し、かつ、電気的に接続されたp側電極と、
を備えた発光素子。 - c軸に対して0°以上10°以下のオフ角φを備えたm面を主面として有するサファイア基板を用意し、
前記サファイア基板の前記主面に複数の露出領域を設けるパターンを有するマスク層であって、前記サファイア基板のc軸と平行な方向において、前記複数の露出領域のそれぞれを挟む第1の側面部および第2の側面部を有するマスク層を前記サファイア基板の前記主面上に形成し、
前記主面の前記複数の露出領域上および前記マスク層上に窒化物半導体によって構成されるバッファ層を形成し、
前記バッファ層上に窒化物半導体層をエピタキシャル成長させる窒化物半導体積層構造の製造方法であって、
前記サファイア基板のm軸およびc軸に平行な断面において、
前記マスク層の前記第1の側面部および第2の側面部と前記サファイア基板の前記主面とが接する点がそれぞれ点A、点Bと定義され、
前記点Bを通り、前記主面から角度58°−φをなす直線と前記第1の側面部が交わる点が点Cと定義され、
前記点Cを通り前記主面に垂直な直線と前記点Bを通り前記主面に垂直な直線との間隔がWと定義され、前記第1の側面部の高さがHと定義され、
H≧W・tan(58°−φ)
の関係を満たしている、窒化物半導体積層構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014205827A JP5957771B2 (ja) | 2013-10-11 | 2014-10-06 | 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013213903 | 2013-10-11 | ||
JP2013213903 | 2013-10-11 | ||
JP2014205827A JP5957771B2 (ja) | 2013-10-11 | 2014-10-06 | 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2015097261A true JP2015097261A (ja) | 2015-05-21 |
JP5957771B2 JP5957771B2 (ja) | 2016-07-27 |
Family
ID=52808940
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014205827A Expired - Fee Related JP5957771B2 (ja) | 2013-10-11 | 2014-10-06 | 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20150102358A1 (ja) |
JP (1) | JP5957771B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019077587A (ja) * | 2017-10-25 | 2019-05-23 | 古河機械金属株式会社 | Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法 |
JP2019131441A (ja) * | 2018-01-31 | 2019-08-08 | 京セラ株式会社 | 結晶成長方法および半導体素子の製造方法 |
JP2022009378A (ja) * | 2018-01-31 | 2022-01-14 | 京セラ株式会社 | 結晶成長方法および半導体素子用基板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270516A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子 |
JP2007273659A (ja) * | 2006-03-31 | 2007-10-18 | Showa Denko Kk | GaN系半導体発光素子およびランプ |
JP2008546181A (ja) * | 2005-05-17 | 2008-12-18 | アンバーウェーブ システムズ コーポレイション | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
JP2010010692A (ja) * | 2009-07-24 | 2010-01-14 | Sony Corp | 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器 |
US20110068347A1 (en) * | 2009-09-18 | 2011-03-24 | Palo Alto Research Center Incorporated | Nitride Semiconductor Structure and Method of Making Same |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3925753B2 (ja) * | 1997-10-24 | 2007-06-06 | ソニー株式会社 | 半導体素子およびその製造方法ならびに半導体発光素子 |
US6812053B1 (en) * | 1999-10-14 | 2004-11-02 | Cree, Inc. | Single step pendeo- and lateral epitaxial overgrowth of Group III-nitride epitaxial layers with Group III-nitride buffer layer and resulting structures |
US7303630B2 (en) * | 2003-11-05 | 2007-12-04 | Sumitomo Electric Industries, Ltd. | Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate |
US7354477B2 (en) * | 2001-10-09 | 2008-04-08 | Sumitomo Electric Industries, Ltd. | Method of growing GaN crystal, method of producing single crystal GaN substrate, and single crystal GaN substrate |
JP3966207B2 (ja) * | 2003-03-28 | 2007-08-29 | 豊田合成株式会社 | 半導体結晶の製造方法及び半導体発光素子 |
US7956360B2 (en) * | 2004-06-03 | 2011-06-07 | The Regents Of The University Of California | Growth of planar reduced dislocation density M-plane gallium nitride by hydride vapor phase epitaxy |
JP4880456B2 (ja) * | 2004-11-22 | 2012-02-22 | パナソニック株式会社 | 窒素化合物系半導体装置およびその製造方法 |
KR20060127743A (ko) * | 2005-06-06 | 2006-12-13 | 스미토모덴키고교가부시키가이샤 | 질화물 반도체 기판과 그 제조 방법 |
US8173551B2 (en) * | 2006-09-07 | 2012-05-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | Defect reduction using aspect ratio trapping |
US8415682B2 (en) * | 2007-12-28 | 2013-04-09 | Rohm Co., Ltd. | Light emitting semiconductor device having an improved outward luminosity efficiency and fabrication method for the light emitting semiconductor device |
JP5353113B2 (ja) * | 2008-01-29 | 2013-11-27 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法 |
JP4935700B2 (ja) * | 2008-02-01 | 2012-05-23 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法、ウエハ、iii族窒化物系化合物半導体素子 |
JP2010040867A (ja) * | 2008-08-06 | 2010-02-18 | Showa Denko Kk | Iii族窒化物半導体積層構造体およびその製造方法 |
US8680581B2 (en) * | 2008-12-26 | 2014-03-25 | Toyoda Gosei Co., Ltd. | Method for producing group III nitride semiconductor and template substrate |
US8507304B2 (en) * | 2009-07-17 | 2013-08-13 | Applied Materials, Inc. | Method of forming a group III-nitride crystalline film on a patterned substrate by hydride vapor phase epitaxy (HVPE) |
JP4865047B2 (ja) * | 2010-02-24 | 2012-02-01 | 株式会社東芝 | 結晶成長方法 |
KR101105868B1 (ko) * | 2010-11-08 | 2012-01-16 | 한국광기술원 | 화학적 리프트 오프 방법을 이용한 ⅰⅰⅰ족 질화물 기판의 제조방법 |
JP5573632B2 (ja) * | 2010-11-25 | 2014-08-20 | 豊田合成株式会社 | Iii族窒化物半導体発光素子 |
US8674393B2 (en) * | 2010-12-21 | 2014-03-18 | Industrial Technology Research Institute | Substrate structure and fabrication thereof, and light emitting diode devices fabricated from the same |
JP5095842B2 (ja) * | 2011-05-24 | 2012-12-12 | 株式会社東芝 | 半導体発光素子、窒化物半導体層成長用基板及び窒化物半導体ウェーハ |
JP5811009B2 (ja) * | 2012-03-30 | 2015-11-11 | 豊田合成株式会社 | Iii族窒化物半導体の製造方法及びiii族窒化物半導体 |
-
2014
- 2014-10-06 JP JP2014205827A patent/JP5957771B2/ja not_active Expired - Fee Related
- 2014-10-08 US US14/509,048 patent/US20150102358A1/en not_active Abandoned
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002270516A (ja) * | 2001-03-07 | 2002-09-20 | Nec Corp | Iii族窒化物半導体の成長方法、iii族窒化物半導体膜およびそれを用いた半導体素子 |
JP2008546181A (ja) * | 2005-05-17 | 2008-12-18 | アンバーウェーブ システムズ コーポレイション | 転位欠陥密度の低い格子不整合半導体構造およびこれに関連するデバイス製造方法 |
JP2007273659A (ja) * | 2006-03-31 | 2007-10-18 | Showa Denko Kk | GaN系半導体発光素子およびランプ |
JP2010010692A (ja) * | 2009-07-24 | 2010-01-14 | Sony Corp | 半導体層の成長方法、半導体発光素子の製造方法、半導体発光素子および電子機器 |
US20110068347A1 (en) * | 2009-09-18 | 2011-03-24 | Palo Alto Research Center Incorporated | Nitride Semiconductor Structure and Method of Making Same |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019077587A (ja) * | 2017-10-25 | 2019-05-23 | 古河機械金属株式会社 | Iii族窒化物半導体基板、及び、iii族窒化物半導体基板の製造方法 |
JP2019131441A (ja) * | 2018-01-31 | 2019-08-08 | 京セラ株式会社 | 結晶成長方法および半導体素子の製造方法 |
JP2022009378A (ja) * | 2018-01-31 | 2022-01-14 | 京セラ株式会社 | 結晶成長方法および半導体素子用基板 |
US11244826B2 (en) | 2018-01-31 | 2022-02-08 | Kyocera Corporation | Crystal growth method and semiconductor device manufacturing method |
JP7090201B2 (ja) | 2018-01-31 | 2022-06-23 | 京セラ株式会社 | 結晶成長方法および半導体素子用基板 |
Also Published As
Publication number | Publication date |
---|---|
US20150102358A1 (en) | 2015-04-16 |
JP5957771B2 (ja) | 2016-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6573154B2 (ja) | 窒化物半導体構造、窒化物半導体構造を備えた電子デバイス、窒化物半導体構造を備えた発光デバイス、および窒化物半導体構造を製造する方法 | |
JP5400247B2 (ja) | 窒化物半導体層成長用構造、積層構造、窒化物系半導体素子および光源ならびにこれらの製造方法 | |
JP5392855B2 (ja) | 半導体基板及びその製造方法 | |
JP4529846B2 (ja) | Iii−v族窒化物系半導体基板及びその製造方法 | |
JP5955226B2 (ja) | 窒化物半導体構造、窒化物半導体発光素子、窒化物半導体トランジスタ素子、窒化物半導体構造の製造方法および窒化物半導体素子の製造方法 | |
JP4510931B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
JP5559814B2 (ja) | 窒化物系半導体発光ダイオードおよびその製造方法 | |
TW200419652A (en) | Growth of reduced dislocation density non-polar gallium nitride by hydride vapor phase epitaxy | |
Schwaiger et al. | Growth and coalescence behavior of semipolar (11̄22) GaN on pre‐structured r‐plane sapphire substrates | |
JP5891390B2 (ja) | 窒化物半導体構造、積層構造、および窒化物半導体発光素子 | |
KR101246832B1 (ko) | 무극성 또는 반극성 iii족 질화물 기반 발광 다이오드 및 이의 제조방법 | |
WO2013042297A1 (ja) | 窒化ガリウム系化合物半導体発光素子及びそれを用いた光源装置 | |
JP2004319711A (ja) | エピタキシャル成長用多孔質基板およびその製造方法ならびにiii族窒化物半導体基板の製造方法 | |
JP5293591B2 (ja) | Iii族窒化物半導体の製造方法、およびテンプレート基板 | |
JP2009018983A (ja) | GaN基板、エピタキシャル層付き基板、半導体装置、およびGaN基板の製造方法 | |
JP6925141B2 (ja) | 半導体基板、半導体発光素子および灯具 | |
JP5957771B2 (ja) | 窒化物半導体積層構造、半導体発光素子および窒化物半導体積層構造を製造する方法 | |
JP5293592B2 (ja) | Iii族窒化物半導体の製造方法およびテンプレート基板 | |
US8487327B2 (en) | Group-III nitride semiconductor device, epitaxial substrate, and method of fabricating group-III nitride semiconductor device | |
JP2015032730A (ja) | 窒化物半導体構造およびそれを製造する方法 | |
JP2014156388A (ja) | 窒化物半導体積層構造およびそれを製造する方法 | |
JP2001308464A (ja) | 窒化物半導体素子、窒化物半導体結晶の作製方法および窒化物半導体基板 | |
KR101379341B1 (ko) | 마스크 패턴을 삽입한 고품질 반도체 소자용 기판의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151013 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151209 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160531 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160602 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5957771 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |