JP2007299793A - Iii族窒化物系電子デバイスおよびエピタキシャル基板 - Google Patents

Iii族窒化物系電子デバイスおよびエピタキシャル基板 Download PDF

Info

Publication number
JP2007299793A
JP2007299793A JP2006124147A JP2006124147A JP2007299793A JP 2007299793 A JP2007299793 A JP 2007299793A JP 2006124147 A JP2006124147 A JP 2006124147A JP 2006124147 A JP2006124147 A JP 2006124147A JP 2007299793 A JP2007299793 A JP 2007299793A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
angle
substrate
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006124147A
Other languages
English (en)
Other versions
JP5135708B2 (ja
Inventor
Makoto Hashimoto
信 橋本
Makoto Kiyama
誠 木山
Tatsuya Tanabe
達也 田辺
Yusuke Yoshizumi
祐介 善積
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2006124147A priority Critical patent/JP5135708B2/ja
Publication of JP2007299793A publication Critical patent/JP2007299793A/ja
Application granted granted Critical
Publication of JP5135708B2 publication Critical patent/JP5135708B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

【課題】キャリア補償の影響を低減可能なIII族窒化物系電子デバイスを提供する。
【解決手段】III族窒化物系電子デバイス11では、ドリフト層15は主面13a上に設けられており、また1×1017cm−3未満のシリコン濃度を有するn型III族窒化物系半導体からなる。このシリコンはドナーとして作用する。合成オフ角は主面13aの全体にわたって0.15度以上である。合成オフ角は、例えばIII族窒化物支持基体13のC面の単位法線ベクトルVCと主面13aの単位法線ベクトルVPとの成す角度である。合成オフ角の値は、主面13a上にわたって分布している。ドリフト層15内における炭素濃度Nは3×1016cm−3以下である。
【選択図】図1

Description

本発明は、III族窒化物系電子デバイスおよびエピタキシャル基板に関する。
特許文献1には、レーザ発振寿命の一層優れた窒化物半導体レーザ素子が記載されている。窒化物半導体レーザ素子は、c面に対して角度0.3〜0.7度の範囲で傾斜した表面を有する窒化物半導体基板と、この基板上に積層された窒化物半導体層より成る。窒化物半導体基板の表面は、窒化物半導体レーザ素子は、転位集中領域と広い低転位領域とを有する。窒化物半導体層は、転位集中領域直上に凹部を有する。この凹部を除いた領域で極めて平坦性良くクラックのない高品質な量子井戸活性層と、成長したままでなんら活性化処理施すことなくp型伝導を示す層およびストライプ状のレーザ光導波領域とを有する。特許文献1の図5〜図7は、それぞれ、c面からの傾斜角に対して表面粗さ、発光半値幅、エッチピット密度の依存性を示している。
特許文献2には、低駆動電流・電圧で発光し、かつ、高輝度の窒化物系化合物半導体発光素子が記載されている。この窒化物系化合物半導体発光素子は、GaN基板上に、窒化物系化合物半導体からなるアクセプタードーピング層と活性層を有する。GaN基板は、結晶方位が<0001>方向より角度0.05度以上2度以下の範囲で傾斜している。特許文献2の図6〜図9は、それぞれ、c面からの傾斜角に対して正孔濃度、転位密度、結晶軸に関する発光強度、成長温度に関する発光強度の依存性を示している。
特許文献3には、窒化ガリウム系半導体膜を形成する方法および半導体基板生産物が記載されている。基板の主面の法線と基板のC軸との成す角度と表面モフォロジとの関係について説明されている。
特開2004−327655号公報 特開2001−196632号公報 特開2005−159047号公報
特許文献1および特許文献2には、窒化物系半導体レーザについて説明されているけれども、ショットキバリアダイオード、pn接合ダイオード、縦型トランジスタといったIII族窒化物系電子デバイスに関する説明は記載されていない。このような窒化物系電子デバイスは高耐圧のパワーデバイスとして期待されている。その印加電圧は、半導体レーザへの印加電圧に比べて非常に大きい。このために、低キャリア濃度のエピタキシャル膜がドリフト層のために必要とする点で、III族窒化物電子デバイスは、半導体レーザといった窒化物発光素子と異なる。半導体レーザは、多量のキャリアを活性層に注入するために低抵抗なエピタキシャル膜を必要とする。このため、より多くのドーパントをエピタキシャル膜に添加しようとする。一方、III族窒化物電子デバイスでは、キャリア濃度を制御するためにドーパントを添加することもあるが、その添加量は半導体レーザにおけるドーパント濃度に比べて非常に小さい。エピタキシャル膜が低いドーパント濃度であるが故に、高いドーパント濃度ではあまり影響しないキャリア補償に係る現象がIII族窒化物電子デバイスの特性にとって重要になる。また、特許文献3には、不純物とIII族窒化物系電子デバイスの特性との関係については記載されていない。
本発明は、このような事情を鑑みて為されたものであり、キャリア補償の影響を低減可能なIII族窒化物系電子デバイスおよびエピタキシャル基板を提供することを目的とする。
本発明の一側面に係るIII族窒化物系電子デバイスは、(a)主面を有するIII族窒化物支持基体と、(b)3×1016cm−3以下のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなり前記主面上に設けられたドリフト層とを備え、前記ドリフト層内における炭素濃度は3×1016cm−3以下であり、前記III族窒化物支持基体のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は前記主面の全体にわたって0.15度以上である。
このIII族窒化物系電子デバイスによれば、合成オフ角は主面の全体にわたって0.15度以上であるので、ドリフト層中の炭素濃度を小さくでき、炭素濃度を3×1016cm−3以下に下げることができる。ドリフト層が3×1016cm−3以下のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、キャリア補償に起因してドリフト層の層抵抗が大きくなることを抑制できる。
本発明の一側面に係るIII族窒化物系電子デバイスは、(a)主面を有するIII族窒化物支持基体と、(b)1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなり前記主面上に設けられたドリフト層とを備え、前記ドリフト層内における炭素濃度は3×1016cm−3以下であり、前記III族窒化物支持基体のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は、前記主面の全体にわたって0.15度以上である。
このIII族窒化物系電子デバイスによれば、合成オフ角は主面の全体にわたって0.15度以上であるので、ドリフト層中の炭素濃度を小さくでき、炭素濃度を3×1016cm−3以下に下げることができる。ドリフト層が1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、キャリア補償に起因してドリフト層の層抵抗が大きくなることを抑制できる。
本発明の一側面に係るIII族窒化物系電子デバイスは、前記ドリフト層上に設けられたショットキ電極をさらに備えることでき、当該III族窒化物系電子デバイスはショットキバリアダイオードである。この発明によれば、キャリア補償に起因する直列抵抗の増加が小さいショットキバリアダイオードが提供される。
本発明の一側面に係るIII族窒化物系電子デバイスは、前記ドリフト層上に設けられたp型III族窒化物系半導体層をさらに備えることができ、当該III族窒化物系電子デバイスはpn接合ダイオードおよびpin接合ダイオードのいずれかである。この発明によれば、キャリア補償に起因して直列抵抗の増加が小さい接合ダイオードが提供される。
本発明の一側面に係るIII族窒化物系電子デバイスは、n型窒化ガリウム系半導体からなるソース領域と、前記ドリフト層と前記nソース領域との間に設けられp型窒化ガリウム系半導体からなるウエル領域と、前記ウエル領域上に設けられたゲート電極とをさらに備え、当該III族窒化物系電子デバイスは縦型トランジスタである。この発明によれば、キャリア補償に起因する直列抵抗の増加が小さい縦型トランジスタが提供される。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記ドリフト層内における水素濃度は5×1016cm−3以下であることができる。この発明によれば、炭素濃度だけでなく水素濃度も小さくできる。これ故に、ドリフト層のためのエピタキシャル半導体層が高純度である。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記合成オフ角は前記主面の全体にわたって0.7度以上であることが好ましい。この発明によれば、窒化ガリウム基板の表面において合成オフ角に分布があっても、合成オフ角の分布に起因する有効キャリア濃度の変化は小さい。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記合成オフ角は前記主面の全体にわたって0.7度未満であることが好ましい。この発明によれば、合成オフ角の違いに依るキャリア濃度の分布の幅を小さくできる。また、ドリフト層のためのエピタキシャル膜の表面モフォロジーも良好である。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記C面は、<1−100>軸および<11−20>軸のうちのいずれかの軸方向に傾斜していることが好ましい。この発明によれば、C面が<1−100>軸および<11−20>軸のうちのいずれかの軸方向に傾斜しているので、III族窒化物系電子デバイス内におけるキャリア濃度の分布を小さくできる。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記合成オフ角は、Sqrt(TH1+TH2)により規定され、前記sqrtは平方根の演算を示し、前記TH1は、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する第1のオフ角度成分であり、前記TH2は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関する第2のオフ角度成分であり、前記TH1の絶対値は前記TH2の絶対値よりも大きいことが好ましい。この発明によれば、合成オフ角が主面の全体にわたって均一でないIII族窒化物系電子デバイスでも、III族窒化物系電子デバイス内における有効キャリア濃度の均一性が良好になる。
本発明の一側面に係るIII族窒化物系電子デバイスは、1×1017cm−3以上のシリコン濃度もしくはゲルマニウム濃度を有しており前記III族窒化物支持基体と前記ドリフト層との間に設けられたn型III族窒化物系半導体層を更に備えることが好ましい。この発明によれば、III族窒化物支持基体とドリフト層との間にn型III族窒化物系半導体層を含むことで、基板とエピタキシャル領域の界面のコンタミネーションによる界面近傍の直列抵抗の増大を防ぐことが可能となる。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記n型III族窒化物系半導体は、GaNおよびAlGaNのいずれかであることが好ましい。n型III族窒化物系半導体がGaNであれば、良好な結晶品質のGaNが提供される。また、n型III族窒化物系半導体がAlGaNであれば、大きな耐圧のIII族窒化物系電子デバイスを提供するために好適である。
本発明の一側面に係るIII族窒化物系電子デバイスでは、前記III族窒化物支持基体の材料は、GaNおよびAlGaNのいずれかであることが好ましい。支持基体がGaNからなるとき、低転位の支持基体が提供される。支持基体がAlGaNからなるとき、大きな耐圧のIII族窒化物系電子デバイスを提供するために好適である。
本発明の一側面に係るIII族窒化物系電子デバイスは、前記n型III族窒化物系半導体および前記III族窒化物支持基体の材料は窒化ガリウムであることが好ましい。低転位のGaN支持基体上に良好な結晶品質のGaNが提供される。
本発明の別の側面に係る、III族窒化物系電子デバイスのためのエピタキシャル基板は、(a)主面を有するIII族窒化物基板と、(b)3×1016cm−3以下のシリコン濃度もしくはゲルマニウム濃度を有しており前記主面上に設けられておりドリフト層のためのn型III族窒化物系半導体エピタキシャル膜とを備え、前記n型III族窒化物系半導体エピタキシャル膜内における炭素濃度は3×1016cm−3以下であり、前記III族窒化物支持基体のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は、前記主面の全体にわたって分布しており、前記合成オフ角は0.15度以上である。
このエピタキシャル基板によれば、合成オフ角は主面の全体にわたって変化しているけれども、合成オフ角はIII族窒化物基板の主面の全体にわたって0.15度以上である。これ故に、ドリフト層のためのエピタキシャル膜中の炭素濃度を小さくでき、炭素濃度を3×1016cm−3以下に下げることができる。エピタキシャル膜が3×1016cm−3以下のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、ドリフト層のためのn型III族窒化物系半導体エピタキシャル膜の層抵抗がキャリア補償に起因して大きくなることを抑制できる。
本発明の別の側面に係る、III族窒化物系電子デバイスのためのエピタキシャル基板は、(a)主面を有するIII族窒化物基板と、(b)1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有しており前記主面上に設けられておりドリフト層のためのn型III族窒化物系半導体エピタキシャル膜とを備え、前記n型III族窒化物系半導体エピタキシャル膜内における炭素濃度は3×1016cm−3以下であり、前記III族窒化物支持基体のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は前記主面の全体にわたって分布しており、前記合成オフ角は0.15度以上である。
このエピタキシャル基板によれば、合成オフ角は主面の全体にわたって変化しているけれども、合成オフ角はIII族窒化物基板の主面の全体にわたって0.15度以上である。これ故に、ドリフト層のためのエピタキシャル膜中の炭素濃度を小さくでき、炭素濃度を3×1016cm−3以下に下げることができる。この発明によれば、エピタキシャル膜が1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、ドリフト層のためのn型III族窒化物系半導体エピタキシャル膜の層抵抗がキャリア補償に起因して大きくなることを抑制できる。
本発明の別の側面に係るエピタキシャル基板では、前記n型III族窒化物系半導体エピタキシャル膜内における水素濃度は5×1016cm−3以下であることができる。この発明によれば、炭素濃度だけでなく水素濃度も小さくできる。これ故に、ドリフト層のためのn型III族窒化物系半導体エピタキシャル膜が高純度になる。
本発明の別の側面に係るエピタキシャル基板では、前記合成オフ角は、前記主面の全体にわたって0.7度以上であることが好ましい。この発明によれば、合成オフ角が主面の全体にわたって均一でないIII族窒化物基板でも、キャリア分布が合成オフ角の分布に影響されにくい。合成オフ角の違いに依るキャリア濃度の分布の幅を小さくできる。
本発明の別の側面に係るエピタキシャル基板では、前記合成オフ角は前記主面の全体にわたって0.7度未満であることが好ましい。この発明によれば、合成オフ角の違いに依るキャリア濃度の分布の幅を小さくできる。また、ドリフト層のためのn型III族窒化物系半導体エピタキシャル膜の表面モフォロジーも良好である。
本発明の別の側面に係るエピタキシャル基板では、前記合成オフ角は前記主面の全体にわたって分布しており、前記合成オフ角は、Sqrt(TH1+TH2)により規定され、前記sqrtは平方根の演算を示し、前記TH1は、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する第1のオフ角度成分であり、前記TH2は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関する第2のオフ角度成分であり、前記第1のオフ角度成分の符号は、前記一の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第1の基準面と前記主面との第1の交差線分の一端から他端に向かう途中で変わらず、前記第2のオフ角度成分の符号は、前記他の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第2の基準面と前記主面との第2の交差線分の一端から他端に向かう途中で変わり、前記第1の交差線分上における前記第1のオフ角度成分の最大値の絶対値は前記第1のオフ角度成分の最小値の絶対値と異なり、前記第1のオフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きく、且つ前記第1のオフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さく、前記第2の交差線分上における前記第2のオフ角度成分の最大値の絶対値は前記第2のオフ角度成分の最小値の絶対値と異なり、前記第2のオフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きく、且つ前記第2のオフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さく、前記III族窒化物基板の前記主面上の点において、前記第1のオフ角度成分の絶対値は前記第2のオフ角度成分の絶対値とよりも大きい。
この発明によれば、第1および第2のオフ角度成分の各々のための交差線分上における該オフ角度成分の最大値の絶対値は該オフ角度成分の最小値の絶対値と異なり、該オフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きく、且つ該オフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さくしているので、III族窒化物基板の主面上の点において、第1のオフ角度成分の絶対値と第2のオフ角度成分の絶対値との差を大きくできる。このため、合成オフ角が主面の全体にわたって変化しているけれども、基板の主面全体にわたる合成オフ角の分布幅を小さくできる。これ故に、キャリア濃度の分布の幅を小さくできる。
本発明の別の側面に係るエピタキシャル基板では、前記合成オフ角は、Sqrt(TH1+TH2)により規定され、前記sqrtは平方根の演算を示し、前記TH1は、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する第1のオフ角度成分であり、前記TH2は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関する第2のオフ角度成分であり、前記一の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第1の基準面と前記主面との第1の交差線分上における前記第1のオフ角度成分の最大値と最小値との差は、前記他の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第2の基準面と前記主面との第2の交差線分上における前記第2のオフ角成分の最大値と最小値との差よりも小さく、前記第1の交差線分上における前記第1のオフ角度成分の最大値が前記第2の交差線分上の前記第2のオフ角成分の最大値よりも大きく、前記III族窒化物基板の前記主面上の点において、前記第1のオフ角度成分の絶対値は前記第2のオフ角度成分の絶対値と異なる。
第1の交差線分上における第1のオフ角度成分の最大値と最小値との差であるオフ角が、第2の交差線分上における第2のオフ角成分の最大値と最小値との差よりも小さいので、第1のオフ角度成分の変動幅は第2のオフ角成分の変動幅よりも小さい。また、第1の交差線分上における第1のオフ角度成分の最大値を第2の交差線分上の第2のオフ角成分の最大値よりも大きくすることにより、合成オフ角に第1のオフ角度成分がより大きく寄与することになる。合成オフ角が主面の全体にわたって変化しているけれども、基板の主面全体にわたる合成オフ角の分布幅を小さくできる。これ故に、キャリア濃度の分布の幅を小さくできる。
本発明の別の側面に係るエピタキシャル基板は、1×1017cm−3以上のシリコン濃度もしくはゲルマニウム濃度を有しており前記III族窒化物基板と前記n型III族窒化物系半導体エピタキシャル膜との間に設けられたn型III族窒化物系半導体エピタキシャル膜を更に備えることができる。
この発明によれば、エピタキシャル膜が1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、ドリフト層のためのn型III族窒化物系半導体エピタキシャル膜の層抵抗がキャリア補償に起因して大きくなることを抑制できる。
本発明の別の側面に係るエピタキシャル基板では、前記n型III族窒化物系半導体エピタキシャル膜はGaNおよびAlGaNのいずれかから成ることが好ましい。
本発明の別の側面に係るエピタキシャル基板では、前記III族窒化物基板はGaNおよびAlGaNのいずれかかから成ることが好ましい。III族窒化物基板がGaNからなるとき、低転位の基板が提供される。III族窒化物基板がAlGaNからなるとき、大きな耐圧のIII族窒化物系電子デバイスを提供するために好適である。
本発明の別の側面に係るエピタキシャル基板では、前記n型III族窒化物系半導体膜および前記III族窒化物基板の材料は窒化ガリウムであることが好ましい。低転位のGaN基板上に良好な結晶品質のGaNが提供される。
本発明の別の側面に係るエピタキシャル基板では、前記n型III族窒化物系半導体は、GaNおよびAlGaNのいずれかであることが好ましい。n型III族窒化物系半導体がGaNであれば、良好な結晶品質のGaNが提供される。また、n型III族窒化物系半導体がAlGaNであれば、大きな耐圧のIII族窒化物系電子デバイスを提供するために好適である。
本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
以上説明したように、本発明によれば、キャリア補償の影響を低減可能なIII族窒化物系電子デバイスが提供され、またIII族窒化物系電子デバイスのためのエピタキシャル基板が提供される。
本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明のIII族窒化物系電子デバイスおよびエピタキシャル基板に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
(第1の実施の形態)
図1(A)は、本実施の形態に係るIII族窒化物系電子デバイスを示す図面である。図1(A)を参照すると、III族窒化物系電子デバイス11が示されている。III族窒化物系電子デバイス11は、III族窒化物支持基体13およびドリフト層15を備える。III族窒化物支持基体13は主面13aを有する。ドリフト層15は主面13a上に設けられており、また1×1017cm−3未満のシリコン濃度を有するn型III族窒化物系半導体からなる。このシリコンはドナーとして作用する。ドナーとして作用するドーパントにはシリコンのほかにゲルマニウムなどがあり、それらを用いることも可能である。以下の実施例ではドーパントとしてシリコンを用いているものの、ゲルマニウムや他の元素でも実施可能である。支持基体13のIII族窒化物は、図1(B)に示されるような六方晶系結晶構造を有する材料からなる。合成オフ角は主面13aの全体にわたって0.15度以上である。合成オフ角は、例えばIII族窒化物支持基体13のC面の単位法線ベクトルVC(図1(B)に示される<0001>方向を指すベクトル)と主面13aの単位法線ベクトルVPとの成す角度である。例えば、主面13a上の位置P1における合成オフ角は、主面13a上に位置P1と異なる位置P2における合成オフ角と異なることになり、これ故に、合成オフ角の値は、主面13a上にわたって分布している。ドリフト層15内における炭素濃度Nは3×1016cm−3以下である。n型III族窒化物系半導体は、例えばGaNまたはAlGaNから成ることができる。III族窒化物支持基体13は、例えばGaNまたはAlGaNから成ることができる。
このIII族窒化物系電子デバイス11によれば、合成オフ角は主面13aの全体にわたって0.15度以上であるので、ドリフト層13中の炭素濃度Nを小さくでき、炭素濃度を3×1016cm−3以下に下げることができる。ドリフト層15が1×1017cm−3未満のシリコン濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、キャリア補償に起因してドリフト層15の層抵抗が大きくなることを抑制できる。
より具体的には、III族窒化物系電子デバイス11の一例として、図1(A)にはショットキバリアダイオードが示されている。このショットキバリアダイオードは、ドリフト層15にショットキ接合を成すショットキ電極17を含む。また、ショットキバリアダイオードは、支持基体13の裏面13b上にオーミック接合を成す電極19を含む。ショットキバリアダイオードは、高耐圧の用途に好適な構造を有する。ドリフト層15のn型III族窒化物系半導体は、3×1016cm−3以下のシリコン濃度を有するからことが好ましく、例えばキャリア濃度は、3×1016cm−3程度である。このキャリア濃度はシリコン濃度の変化に応じて変更可能であり、これ故に、キャリア濃度はドーパント濃度により制御されている。このショットキバリアダイオードによれば、キャリア補償に起因する直列抵抗の増加が小さい。
また、ドリフト層15内における水素濃度Nは5×1016cm−3以下であることができる。炭素濃度だけでなく水素濃度も小さくできる。これ故に、ドリフト層のためのエピタキシャル半導体層が高純度になる。
III族窒化物系電子デバイス11は、1×1017cm−3以上のシリコン濃度を有しておりIII族窒化物支持基体13とドリフト層15との間に設けられたn型III族窒化物系半導体層を更に備えることが好ましい。n型III族窒化物系半導体層の厚さはドリフト層15の厚さよりも小さい。このn型III族窒化物系半導体層を含むことで、基板とエピタキシャル領域の界面のコンタミネーションによる界面近傍の直列抵抗の増大を防ぐことが可能となる。
図2は、合成オフ角を実験により決定するためのX線回折装置を概略的に示す図面である。合成オフ角は、図2に示されるようにX線回折法を用いて測定される。以下、測定方法を簡略に説明する。X線源21からの入射X線ビーム23に対して基板25の表面25aが平行になるように、軸Axの回りの角度OMEGAが調整される。この調整により、調整された基板25はAx−R平面上に置かれる。この角度をOMEGAの基準値(ゼロ値)とする。軸Axは軸Rに直交している。2倍のTHETA(以下、2×TETHAと記す。TETHAは、GaN基板の(0002)面の面間隔に対応しており、ブラッグの法則を用いて求めることができる。)の角度を入射X線ビーム23に対して成す軸上にシンチレーションカウンタ27を置く。OMEGA=THETAとなる位置にOMEGAをセットする。OMEGA−2×THETAスキャンを行い、回折強度が最も強くなる2×THETAのところにシンチレーションカウンタを置く。この値を新たなTHETA値とする。OMEGAスキャンを行い、(0002)面の回折像を測定する。回折強度がもっとも強くなるOMEGA値を用いて、式TH1=TETHA(0002)−OMEGAの関係式を用いて、値TH1を求める。基板25をAx−R平面上において角度90度だけ回転した後に、同様の測定を行って式TH2=TETHA(0002)−OMEGAを用いて、値TH2を求める。合成オフ角は、実験的には、sqrt(TH1+TH)により与えられる。「sqrt」は平方根を求める演算記号である。当該支持基体13のための基板の表面上のいくつかの位置において上記の測定を行う。値TH1が、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関してX線回折法により測定された第1のオフ角度成分であり、値TH2が<1−100>軸方向および<11−20>軸方向のうちの他の方向に関してX線回折法により測定された第2のオフ角度成分である。値TH1、TH2の測定を繰り返すことによって、主面上に多数の点におけるオフ角成分および合成オフ角が求められる。この測定には、薄膜材料結晶性解析X線回折装置(本実施例では、フィリップス社製の2結晶X線回折装置を用いている。この基板上に、窒化ガリウムといったn型III族窒化物系半導体膜を成長する。
図3は、III族窒化物支持基体13のためのIII族窒化物基板31を示す図面であり、特に単一のIII族窒化物支持基体13が代表的に示されている。III族窒化物基板31の一部であるIII族窒化物支持基体13において、図3には、<1−100>軸方向および<11−20>軸が描かれている。例えば位置P3における合成オフ角は0.15度以上である。位置P4では、主面31a(13a)の法線ベクトルVP及び<1−100>軸方向を指すベクトルV<1−100>が規定される。法線ベクトルVP及びベクトルV<1−100>によって規定される基準面と基板31の主面31aとは交差線IS1において交差する。また、位置P5では、主面31a(13a)の法線ベクトルVP及び<11−20>軸方向を指すベクトルV<11−20>が規定される。法線ベクトルVP及びベクトルV<11−20>によって規定される基準面と基板31の主面31aとは交差線IS2において交差する。これらの交差線IS1、IS2は、基板31の主面31a全体にわたって規定される線分である。
(実施例)
さまざまなオフ角を持った窒化ガリウム自立基板を準備する。窒化ガリウム基板の転位密度は1×10cm−2未満である。これらの基板の合成オフ角の分布を調べる。サーマルクリーニングに引き続き、有機金属気相成長法を用いてIII族窒化物の結晶成長を行う。原料として、トリメチルガリウム、アンモニア、ドーパントとしてモノシラン、キャリアガスとして水素を用いる。窒化ガリウム自立基板上にnGaNバッファ膜を成長する。このバッファ膜の厚さは、0.5マイクロメートルであり、シリコン濃度NSiは2×1017cm−3である。次いで、有機金属気相成長法を用いて、nGaNバッファ膜上にnGaNドリフト膜を成長する。このバッファ膜の厚さは、7.0マイクロメートルであり、シリコン濃度NSiは3.5×1016cm−3である。このエピタキシャル基板の二次イオン放出質量(SIMS)分析を行いエピタキシャル膜中の不純物濃度(水素、炭素)を測定する。また、基板の裏面にオーミック電極を形成すると共に、エピタキシャル膜の表面にショットキー電極を形成する。C−V法を用いて有効キャリア濃度(Nd−Na)を測定する。また、I−V測定を行ってショットキバリアダイオードのオン抵抗(直列抵抗)を測定する。
図4および図5は、エピタキシャル基板のSIMS分析の結果を示す図面である。これらSIMS分析では、シリコン、炭素、水素、酸素、シリコンが分析対象である。図4を参照すると、まず、合成オフ角(<1−100>方向のオフ角成分:0.30、<11−20>方向のオフ角成分:0.03)0.30のエリアの分析結果SIMS2が示される。分析結果SIMS2によれば、基板とエピタキシャル成長領域との界面IF3およびバッファ層とドリフト層との界面IF4のいずれにおいても、炭素濃度および水素濃度は共に、ほぼ一定である。エピタキシャル層中での炭素濃度は約1.5×1016cm−3であった。また、同様に水素濃度は約4×1016cm−3であった。
図5を参照すると、まず、合成オフ角(<1−100>方向のオフ角成分:0.09、<11−20>方向のオフ角成分:0.04)0.10のエリアの分析結果SIMS1が示される。分析結果SIMS1によれば、基板とエピタキシャル成長領域との界面IF1およびバッファ層とドリフト層との界面IF2に、シリコンのパイルアップが見られる。炭素濃度および水素濃度は共に、界面IF1と界面IF2との間のエピタキシャル成長領域で大きく、界面IF2から離れるにつれてエピタキシャル成長領域において減少しているものの、SIMS2と比較して、炭素濃度・水素濃度ともに常に高い。エピタキシャル層中の炭素濃度のもっとも低い部分で約4×1016cm−3であった。また、同様に水素濃度のもっとも低い部分で6×1016cm−3であった。
発明者らの実験によれば、分析結果SIMS1のような不純物プロファイルを持つ場合、エピタキシャル成長領域と基板との界面付近が高抵抗化する。また、界面付近の炭素濃度が高いので、シリコンドーパントによるキャリアが補償されやすく、キャリア濃度がドーパント濃度による設計値から大きくずれ、この結果、キャリア濃度の制御性が低下する。
図6は、合成オフ角とショットキバリアダイオードのオン抵抗との関係を示す図面である。図6に示されるように、合成オフ角が0.15度(Angle1)以上では、オン抵抗が約1mΩ・cm程度と低い値となる。一方、0.15度未満では、その合成オフ角が小さければ小さいほど、オン抵抗が増大する。この測定結果では、0.1度(Angle2)では、約20mΩ・cmであり、0.05度(Angle3)の合成オフ角で約100mΩ・cm程度である。
図7は、合成オフ角と有効キャリア濃度との関係を示す図面である。なお、この合成オフ角の範囲では、エピタキシャル膜中でのシリコン濃度のオフ角依存性は見られず、任意のオフ角でそのシリコン濃度は同じであった。図7から、有効キャリア濃度は、合成オフ角の低下に伴って小さくなることが分かる。また、図8は、合成オフ角とエピタキシャル膜中の炭素濃度との相関を示す図面である。ここで、炭素濃度の測定はSIMS分析を用いて行っており、図面中に用いた値はエピタキシャル膜中での最も低い値を用いている。これらから分かるように、合成オフ角が大きくなれば、エピタキシャル膜中での炭素濃度が低くなり、合成オフ角を0.15度以上とすることで炭素濃度が3×1016cm−3以下の、高純度で補償の少ないエピタキシャル膜を作製することが可能となる。
図7を参照すると、有効キャリア濃度は、合成オフ角の増加に伴って大きくなりながら、ある値に向けて漸近的に近づく。合成オフ角が0.7度(Angle4)以上では、有効キャリア濃度の変化が十分に小さく、窒化ガリウム基板の表面において合成オフ角に分布があっても、合成オフ角の分布に起因する有効キャリア濃度の変化は十分に小さい。
合成オフ角が0.7度(Angle4)以下0.15度以上(Angle5)では、有効キャリア濃度の変化があるため、窒化ガリウム基板の表面において合成オフ角に分布があった場合、合成オフ角の分布に起因する有効キャリア濃度の変化が生じる。一方で、この角度範囲は、エピタキシャル成長領域の表面モフォロジーが良好であり、微細加工を行う電子デバイスやショットキ接合を有する電子デバイスにも好適である。合成オフ角が0.7度(Angle4)以下0.15度以上(Angle5)の領域を電子デバイスに用いる場合、有効キャリア濃度の変化を小さくするため、基板の合成オフ角の分布が小さいものを使うことが望ましい。
参照符号Angle6は0.4度の合成オフ角を示し、参照符号Angle7は0.25度の合成オフ角を示し、参照符号Angle8は0.3度の合成オフ角を示し、参照符号Angle9は0.2度の合成オフ角を示す。
本実施の形態のIII族窒化物系電子デバイスでは、ドリフト層15のn型III族窒化物系半導体は、GaNおよびAlGaNのいずれかであることが好ましい。n型III族窒化物系半導体がGaNであれば、良好な結晶品質のGaNが提供される。また、n型III族窒化物系半導体がAlGaNであれば、大きな耐圧のIII族窒化物系電子デバイスを提供するために好適である。また、III族窒化物支持基体13の材料は、GaNおよびAlGaNのいずれかであることが好ましい。支持基体13がGaNからなるとき、低転位の支持基体が提供される。支持基体13がAlGaNからなるとき、大きな耐圧のIII族窒化物系電子デバイスを提供するために好適である。ドリフト層15のn型III族窒化物系半導体およびIII族窒化物支持基体15の材料は窒化ガリウムであることが好ましい。低転位のGaN支持基体上に良好な結晶品質のGaNが提供される。
以上説明したように、本実施の形態によれば、キャリア補償の影響を低減可能なIII族窒化物ショットキバリアダイオードが提供される。このようなキャリア補償の影響の低減は、ショットキバリアダイオードに限定されることなく、pn接合ダイオード、pin接合ダイオードといった縦型ダイオードおよび縦型トランジスタにおいても得られる。
図9(A)は、pn接合ダイオードの構造を概略的に示す図面である。pn接合ダイオード41は、ドリフト層15上に設けられたp型III族窒化物系半導体層43をさらに備える。p型III族窒化物系半導体層43上には、アノード電極45が設けられている。支持基体13の裏面13b上にカソード電極47が設けられている。ドリフト層15はp型III族窒化物系半導体層43とpnホモ接合を形成しており、ドリフト層15は支持基体13とホモ接合を形成する。このpn接合ダイオードによれば、キャリア補償に起因して直列抵抗の増加が小さい。必要な場合には、ドリフト層15と支持基体13との間にバッファ層49が設けられることができる。
図9(B)は、pin接合ダイオードの構造を概略的に示す図面である。pin接合ダイオード51は、ドリフト層15とp型III族窒化物系半導体層43との間に設けられたi型III族窒化物系半導体層53を更に含む。ドリフト層15はi型III族窒化物系半導体層53とホモ接合を形成しており、p型III族窒化物系半導体層43はi型III族窒化物系半導体層53とホモ接合を形成する。ドリフト層15、i型III族窒化物系半導体層53およびp型III族窒化物系半導体層43はpin構造を構成している。このpin接合ダイオードによれば、キャリア補償に起因して直列抵抗の増加が小さい。
図10は、MOS構造またはMIS構造を有する縦型トランジスタの構造を概略的に示す図面である。縦型トランジスタ61は、ドリフト層15上に設けられたソース領域63と、ドリフト層15とソース領域63との間に設けられたウエル領域65と、ウエル領域65上に設けられたゲート電極67とをさらに備える。ソース領域63はn型窒化ガリウム系半導体からなる。ウエル領域65はp型窒化ガリウム系半導体からなる。ゲート電極67とウエル領域65との間には、ゲート絶縁膜69が設けられている。ゲート絶縁膜69は、ソース領域63およびウエル領域65上にも位置している。ソース領域63およびウエル領域65には、ソース電極71が設けられている。支持基体13の裏面13b上には、ドレイン電極73が設けられている。この縦型トランジスタ61によれば、キャリア補償に起因する直列抵抗の増加が小さい。
(第2の実施の形態)
図11(A)、図11(B)および図11(C)は、III族窒化物系電子デバイスのためのエピタキシャル基板を作成する工程を示す図面である。図11(A)に示されるように、III族窒化物基板81を準備する。III族窒化物ウエハ81の転位密度は1×10cm−2未満である。好ましくは、転位密度は1×10cm−2以下である。
図11(B)に示されるように、V族原料、III族原料およびドーパントガスを含む第1の成膜ガスを有機金属気相成長装置に供給して、窒化ガリウム系エピタキシャル膜83をIII族窒化物基板81に表面81a上に形成する。窒化ガリウム系エピタキシャル膜83は、引き続く成膜工程のために窒化ガリウム系半導体表面83aを提供する。窒化ガリウム系エピタキシャル膜83は、例えばn型窒化ガリウムからなることができる。第1の成膜ガスG1としては、例えばアンモニア、トリメチルガリウム、水素およびシランを用いる。窒化ガリウム系エピタキシャル膜83は、1×10cm−2未満の転位密度を有する。
図11(C)に示されるように、V族原料、III族原料およびドーパントガスを含む第2の成膜ガスを有機金属気相成長装置に供給して、窒化ガリウム系エピタキシャル膜85を窒化ガリウム系半導体表面83a上に形成する。窒化ガリウム系エピタキシャル膜85は、3×1016cm−3以下の炭素濃度を有している。また、窒化ガリウム系エピタキシャル膜85は1×10cm−2未満の転位密度を有する。窒化ガリウム系エピタキシャル膜85は、5×1016cm−3未満の電子キャリア濃度を有する。第2の成膜ガスとしては、例えばアンモニア、トリメチルガリウム、水素およびシランを用いる。これら工程により、III族窒化物エピタキシャル基板E1が提供される。
この方法によれば、窒化ガリウム系エピタキシャル膜85の炭素濃度が2×1016cm−3未満にでき、また窒化ガリウム系エピタキシャル膜85の転位密度が1×10cm−2未満にできる。このため、窒化ガリウム系エピタキシャル膜85の電子キャリア濃度が1×1017cm−3未満である場合でも、成膜ガス中のドナードーパント濃度に依って、窒化ガリウム系エピタキシャル膜9の電子キャリア濃度を調整できる。
低電子キャリア濃度を有する窒化ガリウム系エピタキシャル膜は下記の推奨条件で作製される。
(1)この窒化ガリウム系エピタキシャル膜85を形成するための成長圧力P
成長圧力Pは、50torr以上であることができる。成長圧力が低くなると、炭素の取り込みが増えるが、50torr未満の圧力では炭素濃度を2×1016cm−3未満にすることが困難だからである。好ましくは、成長圧力Pは200torr以上である。なお、1torrは、133.322Pa(パスカル)であり、この換算によりSI単位系に変換される。
(2)窒化ガリウム系エピタキシャル膜85を形成するための成長温度T
成長温度Tは、摂氏1000度以上であることができる。成長温度が1010度を下回ると急激に炭素の取り込みが増えるので、1000度未満の成長温度では炭素濃度を2×1016cm−3未満にすることが容易ではない。また、成長温度Tは1200度以下であることができる。1200度より高い成長温度ではGaNの成長が困難であるからである。好ましくは、成長温度Tは1050℃付近、例えば摂氏1030度以上1070度以下である。
(3)成膜ガスG2に関して
(V族原料の供給量)/(III族原料の供給量)(単に、「V/III」と記す)は200以上であることができる。V/IIIが200未満になると炭素の取り込みが増え、炭素濃度を3×1016cm−3以下にすることが困難だからである。また、V/IIIは10000以下であることができる。V/IIIが高いほど成長速度が遅くなるため、V/IIIが10000以上では実用に適さないからである。好ましくは、V/IIIは400以上である。また、V/IIIは4000未満であることが好ましい。
上記の条件により、窒化ガリウム系エピタキシャル膜85の炭素濃度が2×1016cm−3未満になる。例えば、上記の条件(1)〜(3)のいずれか一つが、記載された好ましい値を下回るときは、残りの条件として、記載された好ましい値以上の範囲内の値を用いれば、窒化ガリウム系エピタキシャル膜85の炭素濃度が3×1016cm−3以下にできる。
上記の方法により作製されたエピタキシャル基板E1は、III族窒化物基板81と、n型III族窒化物系半導体エピタキシャル膜85とを含む。n型III族窒化物系半導体エピタキシャル膜85は、主面81a上に設けられており、また3×1016cm−3以下(或いは1×1017cm−3未満)のシリコン濃度を有する。n型III族窒化物系半導体エピタキシャル膜内における炭素濃度Nは2×1016cm−3以下であり、合成オフ角は主面81aの全体にわたって分布しており、合成オフ角は0.15度以上である。エピタキシャル膜85が1×1017cm−3未満のシリコン濃度を有するn型III族窒化物系半導体からなるけれども、キャリア補償の影響が小さい。また、エピタキシャル膜85の層抵抗がキャリア補償に起因して大きくなることを抑制できる。好ましくは、エピタキシャル膜85のシリコン濃度は3×1016cm−3以下である。エピタキシャル膜85内における水素濃度は5×1016cm−3以下であることができる。エピタキシャル基板E1は、例えばショットキバリアダイオード、縦型トランジスタ等を作製するために用いられる。
上記のエピタキシャル基板E1の作製工程に引き続いて、一又は複数のエピタキシャル成長工程を行うことができる。例えば、n型III族窒化物系半導体エピタキシャル膜85上にp型III族窒化物系半導体エピタキシャル膜87を成長して、エピタキシャル基板E2を作製することができる。図12(A)に示されるおように、エピタキシャル基板E2は、III族窒化物基板81と、n型III族窒化物系半導体エピタキシャル膜85と、p型III族窒化物系半導体エピタキシャル膜87とを含む。エピタキシャル基板E2は、例えばpn接合ダイオード等を作製するために用いられる。
あるいは、n型III族窒化物系半導体エピタキシャル膜85上に、i型III族窒化物系半導体エピタキシャル膜89およびp型III族窒化物系半導体エピタキシャル膜87を順に成長して、エピタキシャル基板E3を作製することができる。図12(B)に示されるように、エピタキシャル基板E3は、III族窒化物基板81と、n型III族窒化物系半導体エピタキシャル膜85と、i型III族窒化物系半導体エピタキシャル膜89と、p型III族窒化物系半導体エピタキシャル膜87とを含む。エピタキシャル基板E3は、例えばpin接合ダイオード等を作製するために用いられる。
図13(A)および図13(B)は、窒化ガリウム基板Wの表面の9点におけるオフ角成分を示す図面である。図13(C)は、窒化ガリウム基板Wの結晶方位を示す図面である。図13(C)に示されるように、窒化ガリウム基板WのOFには(11−20)面が現れており、窒化ガリウム基板WのIFには(1−100)面が現れている。
本実施の形態に係る窒化ガリウム基板Wは、その作製法に起因して生じるオフ角分布を有する。窒化ガリウム基板Wは、例えば、次のような方法を用いて製造することができる。GaAs(111)単結晶基板の上にマスクを形成する。このマスクは、[11−2]方向および[−110]方向にそれぞれ等間隔に配列された窓を有する。まず、マスクの窓に低温でGaNバッファ層を成長する。ついで、高温において、ハイドライド気相成長(HVPE)法を用いてGaNバッファ層およびマスクの上に別のGaN層をエピタキシャル成長する。この後に、GaAs基板を除去してGaN単結晶基板を製造する。GaAs基板は王水でエッチングすることによって除去できる。窒化ガリウム系半導体デバイスを作製するために、該GaN単結晶基板を用いることができる。あるいは、この単結晶基板上に、数ミリメートル以上の厚みを有するGaNエピタキシャル層を厚く形成してGaNインゴットを形成する。このインゴットから複数の窒化ガリウム基板を形成する。さらにGaNの表面は鏡面研磨されて、実質的に平坦な面である。GaNインゴットには反りがあり、インゴットから作製された窒化ガリウム基板にはこの反りのためオフ角分布がある。このようなオフ角の分布により、ウェハ面内の合成オフ角が分布を持ち、この結果、キャリア濃度にも分布が生じ得る。
図13(A)および図13(B)を参照すると、[1−100]方向に関して5点の測定点があり、破線で囲まれた値は[1−100]方向のオフ角成分を示し、残りの値は[11−20]方向のオフ角成分を示す。例えば、これらの5測定点は、図3に示された交差線分IS2に沿って選択されている。同様に、[11−20]方向に関して5点の測定点があり、破線で囲まれた値は[11−20]方向のオフ角成分を示し、残りの値は[1−100]方向のオフ角成分を示す。例えば、これらの5測定点は、図3に示された交差線分IS1に沿って選択されている。図13(A)および図13(B)のいずれの基板Wも、基板のほぼ中心のオフ角(オフ角成分)がゼロになるように、GaNインゴットから切り出されている。本実施例では、交差線分IS2は交差線分IS1と基板の中心で交差している。
図13(A)を参照すると、オフ角度成分TH1の符号は、交差線分IS1の一端から他端に向かう途中で変わり、オフ角度成分TH2の符号は、交差線分IS2の一端から他端に向かう途中で変わる。<1−100>軸方向および<11−20>軸方向に関するオフ角成分の変化がほぼ同じ傾向で変化している。
このGaNインゴットでは、反り量の異方性が小さい。このような異方性の小さいGaNインゴットから基板を切り出すとき、合成オフ角の分布幅を小さくするために好適な形態を説明する。この形態の一例では、<1−100>軸方向に関するオフ角成分TH1の変動幅は−0.2度から+0.2度であり、同じく、<11−20>軸方向に関するオフ角成分TH2の変動幅は−0.2度から+0.2度であるとする。この形態では、オフ角成分TH1(TH2)を0.4にすると共に、オフ角成分TH2(TH1)をゼロに近づけるように基板主面を取ってオフ角成分の最大値の絶対値と最小値の絶対値の差を大きくすることによって、合成オフ角が最も大きい部分と小さい部分の差が0.41にできる。一方、オフ角成分TH1およびTH2をほぼ等しく0.28程度にするように基板主面を取ると、最もオフが大きい部分と小さい部分の差が0.43になる。故に、本形態では、オフ角成分TH1およびTH2をほぼ等しくする形態に比べて、合成オフ角のバラツキが小さくなり、面内均一性も向上する。これ故に、<1−100>軸方向および<11−20>軸方向のうちのいずれか方向のオフ角成分をできるだけゼロに近づけると共に、他方のオフ角成分を大きく取ることによって、基板の主面内の合成オフ角の分布を小さくできる。
したがって、下記のような形態によれば、合成オフ角が主面の全体にわたって変化しているけれども、基板の主面全体にわたる合成オフ角の分布幅を小さくできる。
以下の条件
条件1:第1の交差線分上における第1のオフ角度成分の最大値の絶対値が第1のオフ角度成分の最小値の絶対値と異なる、
条件2:第1のオフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きい、
条件3:第1のオフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さい、
を満たすオフ角分布は、第1のオフ角度成分の最大値の絶対値が第1のオフ角度成分の最小値の絶対値とほぼ等しいオフ角分布に比べて、両者の第1のオフ角成分に関する変動幅が同じでも、第1のオフ角度成分の最大値の絶対値と第1のオフ角度成分の最小値の絶対値との差を大きくできる。
また、以下の条件
条件4:第2の交差線分上における第2のオフ角度成分の最大値の絶対値が第2のオフ角度成分の最小値の絶対値と異なる、
条件5:第2のオフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きい、
条件6:第2のオフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さい、
を満たすオフ角分布は、第2のオフ角度成分の最大値の絶対値が第2のオフ角度成分の最小値の絶対値とほぼ等しいオフ角分布に比べて、両者の第2のオフ角成分に関する変動幅が同じでも、第2のオフ角度成分の最大値の絶対値と第2のオフ角度成分の最小値の絶対値との差を大きくできる。反り量の異方性が小さいGaNインゴットでも、上記のように基板主面を傾斜させることによってオフ角成分の非対称性を高めて、基板の主面全体にわたる合成オフ角の分布幅を小さくできる。故に、キャリア濃度の均一性を高めることができる。
図14(A)および図14(B)は、それぞれ、インゴット内のC面を等間隔で示すことにより[11−20]方向および[1−100]方向におけるインゴットの反りを示す図面である。参照符合2Dは基板の直径を示す。図14(A)および図14(B)に示されるように、[11−20]方向および[1−100]方向における反りの異方性は非常に小さい。このインゴットにおいて、参照符合S1に示されるように基板の主面を形成することにより、合成オフ角の分布幅を小さくできる。
図13(B)を参照すると、交差線分IS2上におけるオフ角度成分の最大値と最小値との差は、交差線分IS1上におけるオフ角成分の最大値と最小値との差よりも大きい。<1−100>軸方向および<11−20>軸方向のいずれか一方の向きに関して規定されるオフ角成分が、<1−100>軸方向および<11−20>軸方向のいずれか他方の向きに関して規定されるオフ角成分よりも大きく変化している。
このGaNインゴットでは、反り量の異方性が大きい。このような異方性の大きいGaNインゴットから基板を切り出すとき、合成オフ角の分布幅を小さくするために好適な形態を説明する。この形態(反り量の異方性が大きい形態)の一例では、<1−100>軸方向に関するオフ角成分TH1の変動幅は−0.02度から+0.02度であり、<11−20>軸方向に関するオフ角成分TH2の変動幅は−0.2度から+0.2度である。この形態では、オフ角成分TH1(TH2)を0.4にすると共に、オフ角成分TH2(TH1)をゼロに近づけるように基板主面を取ってオフ角成分の最大値の絶対値と最小値の絶対値の差を大きくすることによって、合成オフ角が最も大きい部分と小さい部分の差が0.076にできる。一方、オフ角成分TH1およびTH2をほぼ等しく0.28程度にするように基板主面を取ると、最もオフが大きい部分と小さい部分の差が0.287になる。故に、本形態では、オフ角成分TH1およびTH2をほぼ等しくする形態に比べて合成オフ角のバラツキが小さくなり、面内均一性も向上する。これ故に、C面に対する基板主面の傾斜角をオフ角成分の変動幅が小さい向きに大きくとり、このオフ角成分が合成オフ角に大きく寄与するようにする。
したがって、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する交差線分上における第1のオフ角度成分の最大値と最小値との差を、<1−100>軸方向および<11−20>軸方向のうちの交差線分上における第2のオフ角成分の最大値と最小値との差よりも小さくする。この条件により、一の方向(上記の例で、<1−100>軸方向)に関するオフ角成分の変動幅が他の方向(上記の例で、<11−20>軸方向)に関するオフ角成分の変動幅に比べて小さいことになる。また、この条件により、一の方向に関するオフ角成分の最大値を他の方向に関するオフ角成分の最大値よりも大きくする。変動幅が大きいオフ角成分(上記の例で、<11−20>軸方向のオフ角成分)に比べて、変動幅が小さいオフ角成分(上記の例で、<1−100>軸方向のオフ角成分)が合成オフ角の大きさに寄与する。つまり、<1−100>軸方向および<11−20>軸方向のいずれか一方の向きに関して規定されるオフ角が、<1−100>軸方向および<11−20>軸方向のいずれか他方の向きに関して規定されるオフ角よりも大きく変化しているとき、合成オフ角が主面の全体にわたって変化しているけれども、基板の主面全体にわたる合成オフ角の分布幅を小さくできる。これ故に、キャリア濃度の分布の幅を小さくできる。
図14(C)および図14(D)は、それぞれ、インゴット内のC面を等間隔で示すことにより[11−20]方向および[1−100]方向におけるインゴットの反りを示す図面である。参照符合Dは基板の直径を示す。図14(C)および図14(D)に示されるように、[11−20]方向および[1−100]方向における反りの異方性は非常に大きい。このインゴットにおいて、例えば、参照符合S2に示されるように基板の主面を形成することにより、合成オフ角の分布幅を小さくできる。
これまでの説明より、図15(A)および図15(B)に示されるように、III族窒化物系電子デバイス91は、III族窒化物支持基体93と、ドリフト層95とを含む。III族窒化物系電子デバイス91では、III族窒化物支持基体93の主面93aに対してC面97は<1−100>軸および<11−20>軸のうちのいずれかの軸方向に傾斜していることが好ましい。このIII族窒化物系電子デバイスによれば、C面が<1−100>軸および<11−20>軸のうちのいずれかの軸方向に傾斜しているので、III族窒化物系電子デバイス内におけるキャリア濃度の分布を小さくできる。
また、これまでの説明より、III族窒化物系電子デバイスでは、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関するオフ角度成分TH1の絶対値は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関するオフ角度成分TH2の絶対値よりも大きいことが好ましい。このIII族窒化物系電子デバイスによれば、合成オフ角が主面の全体にわたって均一でないIII族窒化物系電子デバイスでも、III族窒化物系電子デバイス内における有効キャリア濃度の均一性が良好になる。
好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
図1(A)は、本実施の形態に係るIII族窒化物系電子デバイスを示す図面である。図1(B)に示されるような六方晶系結晶構造を有する材料からなる。 図2は、合成オフ角を実験により決定するためのX線回折装置を概略的に示す図面である。 図3は、III族窒化物支持基体13のためのIII族窒化物基板31を示す図面である。 図4は、エピタキシャル基板のSIMS分析を示す図面である。 図5は、エピタキシャル基板のSIMS分析を示す図面である。 図6は、合成オフ角とショットキバリアダイオードのオン抵抗との関係を示す図面である。 図7は、合成オフ角と有効キャリア濃度との関係を示す図面である。 図8は、合成オフ角とエピタキシャル膜中の炭素濃度との関係を示す図面である。 図9(A)は、pn接合ダイオードの構造を概略的に示す図面である。図9(B)は、pin接合ダイオードの構造を概略的に示す図面である。 図10は、MOS構造またはMIS構造を有する縦型トランジスタの構造を概略的に示す図面である。 図11(A)、図11(B)および図11(C)は、III族窒化物系電子デバイスのためのエピタキシャル基板を作成する工程を示す図面である。 図12(A)は、pn接合ダイオードのためのエピタキシャル基板を示す図面である。図12(B)は、pin接合ダイオードのためのエピタキシャル基板を示す図面である。 図13(A)および図13(B)は、窒化ガリウム基板Wの表面の9点におけるオフ角成分を示す図面である。図13(C)は、窒化ガリウム基板Wの結晶方位を示す図面である。 図14(A)、図14(B)、図14(C)および図14(D)は、インゴットにおけるC面の反りと基板主面における合成オフ角との関係を示す図面である。 図15(A)および図15(B)は、III族窒化物系電子デバイスにおける<1−100>軸および<11−20>軸に関するオフ角成分を示す図面である。
符号の説明
11…III族窒化物系電子デバイス、13…III族窒化物支持基体、15…ドリフト層、17…ショットキ電極、19…電極、21…X線源、23…入射X線ビーム、25…基板、27…シンチレーションカウンタ、31…III族窒化物基板、41…pn接合ダイオード、43…p型III族窒化物系半導体層、45…アノード電極、47…カソード電極、51…pin接合ダイオード、53…i型III族窒化物系半導体層、61…縦型トランジスタ、63…ソース領域、65…ウエル領域、67…ゲート電極、69…ゲート絶縁膜、71…ソース電極、73…ドレイン電極、81…III族窒化物基板、83…窒化ガリウム系エピタキシャル膜、85…窒化ガリウム系エピタキシャル膜、87…p型III族窒化物系半導体エピタキシャル膜、89…i型III族窒化物系半導体エピタキシャル膜、91…III族窒化物系電子デバイス、93…III族窒化物支持基体、95…ドリフト層、E1、E2、E3…エピタキシャル基板、TH1、TH2…オフ角度成分、VC…単位法線ベクトル、VP…単位法線ベクトル、P1、P2、P3、P4、P5…位置、IS1、IS2…交差線

Claims (25)

  1. 主面を有するIII族窒化物支持基体と、
    3×1016cm−3以下のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなり前記主面上に設けられたドリフト層と
    を備え、
    前記ドリフト層内における炭素濃度は3×1016cm−3以下であり、
    前記III族窒化物支持基体のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は前記主面の全体にわたって0.15度以上である、ことを特徴とするIII族窒化物系電子デバイス。
  2. 主面を有するIII族窒化物支持基体と、
    1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有するn型III族窒化物系半導体からなり前記主面上に設けられたドリフト層と
    を備え、
    前記ドリフト層内における炭素濃度は3×1016cm−3以下であり、
    前記III族窒化物支持基体のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は前記主面の全体にわたって0.15度以上である、ことを特徴とするIII族窒化物系電子デバイス。
  3. 前記ドリフト層上に設けられたショットキ電極をさらに備え、
    当該III族窒化物系電子デバイスはショットキバリアダイオードである、ことを特徴とする請求項1または請求項2に記載されたIII族窒化物系電子デバイス。
  4. 前記ドリフト層上に設けられたp型III族窒化物系半導体層をさらに備え、
    当該III族窒化物系電子デバイスは、pn接合ダイオードおよびpin接合ダイオードのいずれかである、ことを特徴とする請求項1または請求項2に記載されたIII族窒化物系電子デバイス。
  5. n型窒化ガリウム系半導体からなるソース領域と、
    前記ドリフト層と前記nソース領域との間に設けられp型窒化ガリウム系半導体からなるウエル領域と、
    前記ウエル領域上に設けられたゲート電極と
    をさらに備え、
    当該III族窒化物系電子デバイスは縦型トランジスタである、ことを特徴とする請求項1または請求項2に記載されたIII族窒化物系電子デバイス。
  6. 前記ドリフト層内における水素濃度は5×1016cm−3以下である、ことを特徴とする請求項1〜請求項5のいずれか一項に記載されたIII族窒化物系電子デバイス。
  7. 前記合成オフ角は前記主面の全体にわたって0.7度以上である、ことを特徴とする請求項1〜請求項6のいずれか一項に記載されたIII族窒化物系電子デバイス。
  8. 前記合成オフ角は前記主面の全体にわたって0.7度未満である、ことを特徴とする請求項1〜請求項6のいずれか一項に記載されたIII族窒化物系電子デバイス。
  9. 前記C面は、<1−100>軸および<11−20>軸のうちのいずれかの軸方向に傾斜している、ことを特徴とする請求項1〜請求項8のいずれか一項に記載されたIII族窒化物系電子デバイス。
  10. 前記合成オフ角は、Sqrt(TH1+TH2)により規定され、
    前記sqrtは平方根の演算を示し、
    前記TH1は、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する第1のオフ角度成分であり、
    前記TH2は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関する第2のオフ角度成分であり、
    前記TH1の絶対値は前記TH2の絶対値よりも大きい、ことを特徴とする請求項1〜請求項8のいずれか一項に記載されたIII族窒化物系電子デバイス。
  11. 1×1017cm−3以上のシリコン濃度もしくはゲルマニウム濃度を有しており前記III族窒化物支持基体と前記ドリフト層との間に設けられたn型III族窒化物系半導体層を更に備える、ことを特徴とする請求項1〜請求項10のいずれか一項に記載されたIII族窒化物系電子デバイス。
  12. 前記n型III族窒化物系半導体は、GaNおよびAlGaNのいずれかである、ことを特徴とする請求項1〜請求項11のいずれか一項に記載されたIII族窒化物系電子デバイス。
  13. 前記III族窒化物支持基体の材料は、GaNおよびAlGaNのいずれかである、ことを特徴とする請求項1〜請求項12のいずれか一項に記載されたIII族窒化物系電子デバイス。
  14. 前記n型III族窒化物系半導体および前記III族窒化物支持基体の材料は窒化ガリウムである、ことを特徴とする請求項1〜請求項13のいずれか一項に記載されたIII族窒化物系電子デバイス。
  15. III族窒化物系電子デバイスのためのエピタキシャル基板であって、
    主面を有するIII族窒化物基板と、
    3×1016cm−3以下のシリコン濃度もしくはゲルマニウム濃度を有しており前記主面上に設けられておりドリフト層のためのn型III族窒化物系半導体エピタキシャル膜と
    を備え、
    前記n型III族窒化物系半導体エピタキシャル膜内における炭素濃度は3×1016cm−3以下であり、
    前記III族窒化物基板のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は、前記主面の全体にわたって分布しており、
    前記合成オフ角は0.15度以上である、ことを特徴とするエピタキシャル基板。
  16. III族窒化物系電子デバイスのためのエピタキシャル基板であって、
    主面を有するIII族窒化物基板と、
    1×1017cm−3未満のシリコン濃度もしくはゲルマニウム濃度を有しており前記主面上に設けられておりドリフト層のためのn型III族窒化物系半導体エピタキシャル膜と
    を備え、
    前記n型III族窒化物系半導体エピタキシャル膜内における炭素濃度は3×1016cm−3以下であり、
    前記III族窒化物基板のC面の単位法線ベクトルVCと前記主面の単位法線ベクトルVPとの成す合成オフ角は前記主面の全体にわたって分布しており、
    前記合成オフ角は0.15度以上である、ことを特徴とするエピタキシャル基板。
  17. 前記n型III族窒化物系半導体エピタキシャル膜内における水素濃度は5×1016cm−3以下である、ことを特徴とする請求項15または請求項16に記載されたエピタキシャル基板。
  18. 前記合成オフ角は、前記主面の全体にわたって0.7度以上である、ことを特徴とする請求項15〜請求項17のいずれか一項に記載されたエピタキシャル基板。
  19. 前記合成オフ角は、前記主面の全体にわたって0.7度未満である、ことを特徴とする請求項15〜請求項17のいずれか一項に記載されたエピタキシャル基板。
  20. 前記合成オフ角は、Sqrt(TH1+TH2)により規定され、
    前記sqrtは平方根の演算を示し、
    前記TH1は、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する第1のオフ角度成分であり、
    前記TH2は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関する第2のオフ角度成分であり、
    前記第1のオフ角度成分の符号は、前記一の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第1の基準面と前記主面との第1の交差線分の一端から他端に向かう途中で変わらず、
    前記第2のオフ角度成分の符号は、前記他の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第2の基準面と前記主面との第2の交差線分の一端から他端に向かう途中で変わり、
    前記第1の交差線分上における前記第1のオフ角度成分の最大値の絶対値は前記第1のオフ角度成分の最小値の絶対値と異なり、前記第1のオフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きく、且つ前記第1のオフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さく、
    前記第2の交差線分上における前記第2のオフ角度成分の最大値の絶対値は前記第2のオフ角度成分の最小値の絶対値と異なり、前記第2のオフ角度成分の最大値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも大きく、且つ前記第2のオフ角度成分の最小値の絶対値は(当該最大値の絶対値+当該最小値の絶対値)/2よも小さく、
    前記III族窒化物基板の前記主面上の点において、前記第1のオフ角度成分の絶対値は前記第2のオフ角度成分の絶対値よりも大きい、ことを特徴とする請求項15〜請求項19のいずれか一項に記載されたエピタキシャル基板。
  21. 前記合成オフ角は、Sqrt(TH1+TH2)により規定され、
    前記sqrtは平方根の演算を示し、
    前記TH1は、<1−100>軸方向および<11−20>軸方向のうちの一の方向に関する第1のオフ角度成分であり、
    前記TH2は、<1−100>軸方向および<11−20>軸方向のうちの他の方向に関する第2のオフ角度成分であり、
    前記一の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第1の基準面と前記主面との第1の交差線分上における前記第1のオフ角度成分の最大値と最小値との差は、前記他の方向を示すベクトルおよび前記主面の法線ベクトルによって規定される第2の基準面と前記主面との第2の交差線分上における前記第2のオフ角成分の最大値と最小値との差よりも小さく、
    前記第1の交差線分上における前記第1のオフ角度成分の最大値が前記第2の交差線分上の前記第2のオフ角成分の最大値よりも大きく、
    前記III族窒化物基板の前記主面上の点において、前記第1のオフ角度成分の絶対値は前記第2のオフ角度成分の絶対値と異なる、ことを特徴とする請求項15〜請求項19のいずれか一項に記載されたエピタキシャル基板。
  22. 1×1017cm−3以上のシリコン濃度もしくはゲルマニウム濃度を有しており前記III族窒化物基板と前記n型III族窒化物系半導体エピタキシャル膜との間に設けられたn型III族窒化物系半導体エピタキシャル膜を更に備える、ことを特徴とする請求項15〜請求項21のいずれか一項に記載されたエピタキシャル基板。
  23. 前記n型III族窒化物系半導体エピタキシャル膜はGaNおよびAlGaNのいずれかから成る、ことを特徴とする請求項15〜請求項22のいずれか一項に記載されたエピタキシャル基板。
  24. 前記III族窒化物基板はGaNおよびAlGaNのいずれかから成る、ことを特徴とする請求項15〜請求項23のいずれか一項に記載されたエピタキシャル基板。
  25. 前記n型III族窒化物系半導体膜および前記III族窒化物基板の材料は窒化ガリウムである、ことを特徴とする請求項15〜請求項23のいずれか一項に記載されたエピタキシャル基板。
JP2006124147A 2006-04-27 2006-04-27 Iii族窒化物系電子デバイスおよびエピタキシャル基板 Expired - Fee Related JP5135708B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006124147A JP5135708B2 (ja) 2006-04-27 2006-04-27 Iii族窒化物系電子デバイスおよびエピタキシャル基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006124147A JP5135708B2 (ja) 2006-04-27 2006-04-27 Iii族窒化物系電子デバイスおよびエピタキシャル基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012209776A Division JP5641029B2 (ja) 2012-09-24 2012-09-24 Iii族窒化物系電子デバイス

Publications (2)

Publication Number Publication Date
JP2007299793A true JP2007299793A (ja) 2007-11-15
JP5135708B2 JP5135708B2 (ja) 2013-02-06

Family

ID=38769073

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006124147A Expired - Fee Related JP5135708B2 (ja) 2006-04-27 2006-04-27 Iii族窒化物系電子デバイスおよびエピタキシャル基板

Country Status (1)

Country Link
JP (1) JP5135708B2 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010047331A1 (ja) 2008-10-24 2010-04-29 住友電気工業株式会社 Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びiii族窒化物半導体エピタキシャルウエハ
JP2010141037A (ja) * 2008-12-10 2010-06-24 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法
JP2010182806A (ja) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、及びiii族窒化物半導体電子デバイスを作製する方法
JP2010219490A (ja) * 2009-02-20 2010-09-30 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2015185576A (ja) * 2014-03-20 2015-10-22 住友電気工業株式会社 Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
US9184244B2 (en) 2014-02-06 2015-11-10 Sciocs Company Limited High voltage gallium nitride based semiconductor device and manufacturing method of the same
JP2019186250A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
WO2020045172A1 (ja) * 2018-08-31 2020-03-05 株式会社サイオクス エピタキシャル基板
JP2021190516A (ja) * 2020-05-27 2021-12-13 豊田合成株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133649A (ja) * 2001-10-29 2003-05-09 Sharp Corp 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法及びこれを備えた半導体光学装置
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Iii族窒化物半導体を有する半導体素子
JP2005056979A (ja) * 2003-08-01 2005-03-03 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
JP2005206424A (ja) * 2004-01-22 2005-08-04 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板を製造する方法、窒化ガリウム基板、および窒化物半導体エピタクシャル基板
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Iii−v族窒化物系半導体自立基板及びその製造方法並びにiii−v族窒化物系半導体
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003133649A (ja) * 2001-10-29 2003-05-09 Sharp Corp 窒化物半導体レーザ素子及び窒化物半導体レーザ素子の製造方法及びこれを備えた半導体光学装置
JP2004260140A (ja) * 2003-02-06 2004-09-16 Toyota Central Res & Dev Lab Inc Iii族窒化物半導体を有する半導体素子
JP2005056979A (ja) * 2003-08-01 2005-03-03 Toyoda Gosei Co Ltd Iii族窒化物系化合物半導体の製造方法
JP2005206424A (ja) * 2004-01-22 2005-08-04 Sumitomo Electric Ind Ltd 単結晶窒化ガリウム基板を製造する方法、窒化ガリウム基板、および窒化物半導体エピタクシャル基板
JP2005343713A (ja) * 2004-05-31 2005-12-15 Hitachi Cable Ltd Iii−v族窒化物系半導体自立基板及びその製造方法並びにiii−v族窒化物系半導体
JP2006093683A (ja) * 2004-08-24 2006-04-06 Toshiba Corp 半導体基板、半導体素子、及び半導体発光素子
JP2006100801A (ja) * 2004-09-01 2006-04-13 Sumitomo Electric Ind Ltd エピタキシャル基板および半導体素子

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8502310B2 (en) 2008-10-24 2013-08-06 Sumitomo Electric Industries, Ltd. III nitride semiconductor electronic device, method for manufacturing III nitride semiconductor electronic device, and III nitride semiconductor epitaxial wafer
WO2010047331A1 (ja) 2008-10-24 2010-04-29 住友電気工業株式会社 Iii族窒化物半導体電子デバイス、iii族窒化物半導体電子デバイスを作製する方法、及びiii族窒化物半導体エピタキシャルウエハ
JP2010141037A (ja) * 2008-12-10 2010-06-24 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体電子デバイス、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及びエピタキシャル基板を作製する方法
JP2010182806A (ja) * 2009-02-04 2010-08-19 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、及びiii族窒化物半導体電子デバイスを作製する方法
JP2010219490A (ja) * 2009-02-20 2010-09-30 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2013211552A (ja) * 2009-02-20 2013-10-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
US9184244B2 (en) 2014-02-06 2015-11-10 Sciocs Company Limited High voltage gallium nitride based semiconductor device and manufacturing method of the same
JP2015185576A (ja) * 2014-03-20 2015-10-22 住友電気工業株式会社 Iii族窒化物半導体素子、iii族窒化物半導体エピタキシャル基板およびiii族窒化物半導体素子の製造方法
JP2019186250A (ja) * 2018-04-02 2019-10-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
WO2020045172A1 (ja) * 2018-08-31 2020-03-05 株式会社サイオクス エピタキシャル基板
JP2020035980A (ja) * 2018-08-31 2020-03-05 株式会社サイオクス エピタキシャル基板
JP2021190516A (ja) * 2020-05-27 2021-12-13 豊田合成株式会社 半導体装置の製造方法
JP7380423B2 (ja) 2020-05-27 2023-11-15 豊田合成株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
JP5135708B2 (ja) 2013-02-06

Similar Documents

Publication Publication Date Title
JP5135708B2 (ja) Iii族窒化物系電子デバイスおよびエピタキシャル基板
US9472720B2 (en) Nitride semiconductor wafer, nitride semiconductor element, and method for manufacturing nitride semiconductor wafer
US8502310B2 (en) III nitride semiconductor electronic device, method for manufacturing III nitride semiconductor electronic device, and III nitride semiconductor epitaxial wafer
US11888083B2 (en) Method for producing an optoelectronic semiconductor chip and optoelectronic semiconductor chip
US10985016B2 (en) Semiconductor substrate, and epitaxial wafer and method for producing same
CN104518062A (zh) 制造半导体发光器件的方法
US10676841B2 (en) Semiconductor substrate, epitaxial wafer, and method for manufacturing epitaxial wafer
JP5641029B2 (ja) Iii族窒化物系電子デバイス
JP5460751B2 (ja) 半導体装置
US9806205B2 (en) N-type aluminum nitride monocrystalline substrate
Lai et al. Free-standing carbon-doped semi-insulating GaN wafer grown by HVPE
JP7259829B2 (ja) SiCエピタキシャルウェハ
US11309389B2 (en) Epitaxial wafer and switch element and light-emitting element using same
US11443946B2 (en) Method for manufacturing silicon carbide base body, method for manufacturing semiconductor device, silicon carbide base body, and semiconductor device
US20120248577A1 (en) Controlled Doping in III-V Materials
WO2020045172A1 (ja) エピタキシャル基板
JP2014192246A (ja) 半導体基板およびそれを用いた半導体素子
JP2011222765A (ja) 窒化物電子デバイス、窒化物電子デバイスを作製する方法
JP2015207618A (ja) 窒化物半導体基板、窒化物半導体デバイス、窒化物半導体基板の製造方法、及び、窒化物半導体デバイスの製造方法
JP4539105B2 (ja) 窒化物半導体デバイスの製造方法
JPH11297628A (ja) Iii族窒化物半導体
JP2015111698A (ja) 発光素子の製造方法
JP4987240B2 (ja) 化合物半導体素子、化合物半導体素子の製造方法、ダイオード素子
JP2013212941A (ja) 周期表第13族金属窒化物半導体結晶の製造方法および当該製造方法によって得られた周期表第13族金属窒化物半導体結晶
JP2012184121A (ja) ウェーハ及び結晶成長方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111115

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120724

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120924

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R150 Certificate of patent or registration of utility model

Ref document number: 5135708

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees