JP2010219490A - 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス - Google Patents

Abstract

【課題】良好な表面モフォロジ及び良好なキャリア濃度を提供できる、窒化ガリウム系半導体膜を含むエピタキシャル基板を提供する。
【解決手段】ＧａＮウエハの主面は、エリア（ｂ）〜エリア（ｅ）を含む。エリア（ｂ）は、オフ角ゼロの付近における六角錐状のモフォロジを示す。エリア（ｃ）は、＜１−１００＞方向に０．２度以上１．０度以下及び＜１−２１０＞方向に−０．３度以上＋０．３度以下のオフ角の範囲における、非常に平坦な表面モフォロジを示す。エリア（ｄ）は、合成オフ角１．０度以下であってエリア（ｂ）及びエリア（ｃ）に挟まれたエリアにおける、線状の表面モフォロジを示す。エリア（ｅ）は、合成オフ角１．０度を超えるエリアにおける点状の表面モフォロジを示す。
【選択図】図８

Description

本発明は、窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイスに関する。

特許文献１には、III族窒化物系電子デバイスが記載されている。このIII族窒化物系電子デバイスのドリフト層は基板主面上に設けられる。また、ドリフト層は、１×１０^１７ｃｍ^−３未満のシリコン濃度を有するｎ⁻型III族窒化物系半導体からなる。このシリコンはドナーとして作用する。合成オフ角は基板主面の全体にわたって０．１５度以上である。ドリフト層内における炭素濃度は３×１０^１６ｃｍ^−３以下である。

特開２００７−２９９７９３号公報

発明者らの知見によれば、III族窒化物半導体デバイスのデバイス特性は、III族窒化物半導体膜の結晶品質だけでなく、このIII族窒化物半導体膜の下地の面方位にも敏感である。

発明者らの試みによれば、下地の半導体面のオフ角がゼロに非常に近く小さいとき、エピタキシャル層の成長においてステップフロー成長が生じにくくなる。また、エピタキシャル層に取り込まれる炭素不純物が増える。炭素不純物の増加により、エピタキシャル層ではキャリア補償が生じる。これらは、結果としてデバイス特性を劣化させる。一方、下地の半導体面の面方位がｃ軸から数度の角度で大きく傾けているとき、下地結晶の面方位がｃ面から大きく外れる。これ故に、エピタキシャル層の成長において、微視的にはいくつかの面方位で結晶が成長する。この結果、表面モフォロジが荒れる。

結晶成長における上記の現象は、III族窒化物半導体デバイスにおいて、逆方向の電界分布の不均一を引き起こし，局所的な炭素不純物の取り込み量に不均一を引き起こし、また炭素不純物に起因するキャリア濃度の不均一を引き起こす。これらの現象を総合的に解決してデバイス特性の向上を可能にするが望まれている。

本発明は、上記の事情を鑑みて為されたものであり、良好な表面モフォロジ及び所望のキャリア濃度を提供できる、窒化ガリウム系半導体膜を成長する方法を提供することを目的とする。また、本発明は、この窒化ガリウム系半導体膜を含む、窒化ガリウム系半導体電子デバイスを作製する方法を提供することを目的とする。さらに、本発明は、上記の窒化ガリウム系半導体膜を含むエピタキシャル基板を提供することを目的とする。さらにまた、本発明は、上記の窒化ガリウム系半導体膜を用いる窒化ガリウム系半導体電子デバイスを提供することを目的とする。

本発明の一側面は、窒化ガリウム系半導体膜を成長する方法である。この方法は、（ａ）六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、（ｂ）前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜をエピタキシャルに成長する工程とを備える。前記基板の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、及び＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

本発明の別の側面は、窒化ガリウム系半導体電子デバイスを作製する方法である。この方法は、（ａ）六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、（ｂ）前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含むエピタキシャル半導体領域を成長する工程と、（ｃ）前記エピタキシャル半導体領域上に電極を形成する工程とを備える。前記基板の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、及び＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

本発明のまた別の側面は、窒化ガリウム系半導体電子デバイスのためのエピタキシャル基板である。このエピタキシャル基板は、（ａ）六方晶系窒化ガリウムからなる主面を有する基板と、（ｂ）前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜とを備える。前記基板の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、及び＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

本発明の更なる別の側面は、窒化ガリウム系半導体電子デバイスである。窒化ガリウム系半導体電子デバイスは、（ａ）六方晶系窒化ガリウムからなる主面を有する支持基体と、（ｂ）前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜とを備える。前記支持基体の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記支持基体の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

この発明によれば、窒化ガリウム系半導体膜を基板上にエピタキシャル成長するとき、＜１−１００＞方向において基板のオフ角が０．３度未満に小さいとき、炭素不純物が窒化ガリウム系半導体膜に多く取り込まれる。これ故に、デバイス特性が劣化する。また、＜１−１００＞方向において基板のオフ角が１．０度より大きいと共に＜１−２１０＞方向において基板のオフ角が−０．３度未満及び＋０．３度より大きいとき、窒化ガリウム系半導体膜の表面モフォロジが荒れる。これは、窒化ガリウム系半導体膜の表面における平坦性が失われ、デバイス特性が劣化する。

本発明の別の側面は、窒化ガリウム系半導体電子デバイスを作製する方法である。この方法は、（ａ）六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、（ｂ）前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含むエピタキシャル半導体領域を成長する工程と、（ｃ）前記エピタキシャル半導体領域上に電極を形成する工程とを備える。前記基板の前記主面は第１及び第２のエリアを有し、前記エピタキシャル半導体領域は、前記基板の前記主面の前記第１及び第２のエリア上に設けられた第１及び第２の部分を含み、前記電極は前記第１の部分の表面上に形成され、前記基板の前記主面の前記第１のエリアにおけるオフ角が、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

この発明によれば、窒化ガリウム系半導体膜を基板上にエピタキシャル成長するとき、＜１−１００＞方向において基板のオフ角が０．３度未満に小さいとき、炭素不純物が窒化ガリウム系半導体膜に多く取り込まれる。これ故に、デバイス特性が劣化する。また、＜１−１００＞方向において基板のオフ角が１．０度より大きいと共に＜１−２１０＞方向において基板のオフ角が−０．３度未満及び＋０．３度より大きいとき、窒化ガリウム系半導体膜の表面モフォロジが荒れる。これは、窒化ガリウム系半導体膜の表面における平坦性が失われ、デバイス特性が劣化する。窒化ガリウム系半導体電子デバイスのための電極が第１の部分の表面上に形成されるので、基板表面のオフ角の分布に起因するデバイス特性劣化を避けることができる。

また、本発明の別の側面は、窒化ガリウム系半導体電子デバイスを作製する方法である。この方法は、（ａ）六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、（ｂ）前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含むエピタキシャル半導体領域を成長する工程と、（ｃ）前記エピタキシャル半導体領域上に電極を形成する工程とを備える。少なくとも電極の範囲の前記支持基体の前記主面のオフ角が、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

電極はエピタキシャル半導体領域の一部分上に形成される。エピタキシャル半導体領域の該一部分は、基板主面の一部分上に成長される。基板主面の該一部分おけるオフ角が上記のオフ角の範囲であるので、基板表面のオフ角の分布に起因するデバイス特性劣化を避けることができる。

本発明の更なる別の側面は、窒化ガリウム系半導体電子デバイスである。窒化ガリウム系半導体電子デバイスは、（ａ）六方晶系窒化ガリウムからなる主面を有する支持基体と、（ｂ）前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜とを備える。前記支持基体の前記主面は、第１のエリアと該第１のエリアを囲む第２のエリアとを有し、前記エピタキシャル半導体領域は、前記支持基体の前記主面の前記第１及び第２のエリア上に設けられた第１及び第２の部分を含み、前記支持基体の前記主面の前記第１のエリアにおけるオフ角が、該六方晶系窒化ガリウムの＜１−１００＞ 方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記支持基体の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

この発明によれば、窒化ガリウム系半導体膜を支持基体上にエピタキシャル成長するとき、＜１−１００＞方向において支持基体のオフ角が０．３度未満に小さいとき、炭素不純物が窒化ガリウム系半導体膜に多く取り込まれる。これ故に、デバイス特性が劣化する。また、＜１−１００＞方向において支持基体のオフ角が１．０度より大きいと共に＜１−２１０＞方向において支持基体のオフ角が−０．３度未満及び＋０．３度より大きいとき、窒化ガリウム系半導体膜の表面モフォロジが荒れる。これは、窒化ガリウム系半導体膜の表面における平坦性が失われ、デバイス特性が劣化する。窒化ガリウム系半導体電子デバイスのための電極からの電流の主要な経路となるエピタキシャル半導体領域が、支持基体の第１エリア上に設けられる。これ故に、支持基体表面のオフ角の分布に起因するデバイス特性劣化を避けることができる。

本発明の更なる別の側面は、窒化ガリウム系半導体電子デバイスである。窒化ガリウム系半導体電子デバイスは、（ａ）六方晶系窒化ガリウムからなる主面を有する支持基体と、（ｂ）前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜とを備える。少なくとも半導体電子デバイス構造の範囲の前記支持基体の前記主面のオフ角が、該六方晶系窒化ガリウムの＜１ −１００＞ 方向に０． ３度以上１．０ 度以下、＜１ −２１０ ＞方向に− ０． ３度以上＋０ ．３度以下であり、前記オフ角は、前記支持基体の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される。

この発明によれば、窒化ガリウム系半導体膜を支持基体上にエピタキシャル成長するとき、＜１−１００＞方向において支持基体のオフ角が０．３度未満に小さいとき、炭素不純物が窒化ガリウム系半導体膜に多く取り込まれる。これ故に、デバイス特性が劣化する。また、＜１−１００＞方向において支持基体のオフ角が１．０度より大きいと共に＜１−２１０＞方向において支持基体のオフ角が−０．３度未満及び＋０．３度より大きいとき、窒化ガリウム系半導体膜の表面モフォロジが荒れる。これは、窒化ガリウム系半導体膜の表面における平坦性が失われ、デバイス特性が劣化する。窒化ガリウム系半導体電子デバイスのための電極からの電流の経路となる半導体電子デバイス構造のエピタキシャル半導体領域が、所望範囲のオフ角を有するエリア上に形成される。これ故に、支持基体表面のオフ角の分布に起因するデバイス特性劣化を避けることができる。

本発明では、前記窒化ガリウム系半導体膜の成長における（窒素原料の供給モル量）／（III族原料の供給モル量）は１２５０以上であることができる。前記窒化ガリウム系半導体膜の成長における成長温度は摂氏１０５０度以上であることができる。この方法によれば、原料過飽和度の高い成長条件を用いて、低キャリア濃度及び低炭素濃度のIII族窒化物半導体膜を成長できる。

また、（窒素原料の供給モル量）／（III族原料の供給モル量）は１００００以下であることができる。前記窒化ガリウム系半導体膜の成長における成長温度は摂氏１１００度以下であることができる。

本発明に係る方法では、前記III族窒化物半導体膜の成長における成長圧力は２００Ｔｏｒｒ以上であることができる。この方法は、III族窒化物半導体膜の炭素濃度を低くするために有用である。また、前記III族窒化物半導体膜の成長における成長圧力は３００Ｔｏｒｒ以下であることができる。

本発明に係る方法では、前記窒化ガリウム系半導体膜の成長は、有機金属原料及び窒素原料を含みｎ型ドーパントガスを含まない原料ガスを用いて行われることができる。この方法によれば、いわゆるアンドープの窒化ガリウム系半導体膜を提供できる。

本発明では、前記窒化ガリウム系半導体膜はキャリア濃度１×１０^１６ｃｍ^−３以下であることができる。本発明によれば、パワーデバイスのために有用な窒化ガリウム系半導体膜が提供される。

本発明では、前記窒化ガリウム系半導体膜の厚さは３マイクロメートル以上であることができる。この発明によれば、高耐圧のために有用な窒化ガリウム系半導体膜が提供される。また、前記窒化ガリウム系半導体膜の厚さは１００マイクロメートル以下であることができる。

本発明では、前記窒化ガリウム系半導体膜の表面粗さ（ｒｍｓ）は１ｎｍ以下であることができる。この発明によれば、良好な表面モフォロジを有する窒化ガリウム系半導体膜が提供される。この窒化ガリウム系半導体膜は、パワーデバイスのために有用である。

本発明では、前記窒化ガリウム系半導体膜の転位密度は１×１０^８ｃｍ^−２以下であることができる。この発明によれば、窒化ガリウム系半導体膜の電子トラップの密度が低減される。

本発明に係る方法では、前記窒化ガリウム系半導体膜は、炭素濃度１×１０^１６ｃｍ^−３以下の窒化ガリウム半導体からなることができる。この発明によれば、窒化ガリウム系半導体膜におけるキャリア補償を低減できる。また、窒化ガリウム系半導体膜の炭素濃度は、３×１０^１５ｃｍ^−３以下であることが良い。

本発明に係る方法は、前記窒化ガリウム系半導体膜上にショットキ電極を形成する工程を更に備えることができる。この方法によれば、ショットキ電極を含む電子デバイスに、良好な表面モフォロジの窒化ガリウム系半導体膜を提供できる。

本発明では、窒化ガリウム系半導体膜は基板の表面にホモ接合を成す。ことがよい。例えば、窒化ガリウム系半導体膜はＧａＮからなり、基板はＧａＮからなることができる。

本発明に係る方法は、前記窒化ガリウム系半導体膜上に別の窒化ガリウム系半導体膜を成長する工程と、前記別の窒化ガリウム半導体膜上にオーミック電極を形成する工程とを更に備えることができる。前記窒化ガリウム系半導体膜は第１導電型を有しており、前記別の窒化ガリウム系半導体膜は第２導電型を有する。前記別の窒化ガリウム系半導体膜は前記窒化ガリウム系半導体膜とｐｎ接合を成す。

この方法によれば、ｐｎ接合を含む電子デバイスにおいて、良好な表面モフォロジの窒化ガリウム系半導体膜を提供できる。

本発明では、窒化ガリウム系半導体膜は基板の表面にホモ接合を成すと共に、別の窒化ガリウム系半導体膜は窒化ガリウム系半導体膜の表面にホモ接合を成す。例えば、窒化ガリウム系半導体膜はＧａＮからなり、別の窒化ガリウム系半導体膜はＧａＮからなり、基板はＧａＮからなることができる。

本発明に係る窒化ガリウム系半導体電子デバイスは、前記エピタキシャル半導体領域上に、開口を有する絶縁膜を形成する工程を更に備えることができる。前記電極は、前記開口を通して前記エピタキシャル半導体領域に接続されるショットキ電極を含む。

この窒化ガリウム系半導体電子デバイスによれば、ショット電極を有する電子デバイスに、優れた性能指数（ＶＢ^２／Ｒ_ＯＮ）を提供できる。

本発明に係る窒化ガリウム系半導体電子デバイスでは、前記窒化ガリウム系半導体膜はＧａＮからなり、前記基板はＧａＮからなることがよい。この発明によれば、良好な結晶品質の二元化合物を用いて電子デバイスが提供される。

本発明に係る窒化ガリウム系半導体電子デバイスでは、前記窒化ガリウム系半導体膜は第１導電型を有する。当該方法は、前記窒化ガリウム系半導体膜上に別の窒化ガリウム系半導体膜を成長する工程と、前記エピタキシャル半導体領域上に、開口を有する絶縁膜を形成する工程とを更に備えることができる。前記電極は、前記開口を通して前記エピタキシャル半導体領域に接続されるオーミック電極を含み、前記第２導電型窒化ガリウム系半導体膜は前記窒化ガリウム系半導体膜とｐｎ接合を成す。

この窒化ガリウム系半導体電子デバイスによれば、ｐｎ接合を有する電子デバイスに、優れた性能指数（ＶＢ^２／Ｒ_ＯＮ）を提供できる。

本発明に係る窒化ガリウム系半導体電子デバイスでは、前記窒化ガリウム系半導体膜はｐ型ＧａＮからなり、前記別の窒化ガリウム系半導体膜はｎ型ＧａＮからなり、前記支持基体はｎ型ＧａＮからなることができる。この発明によれば、良好な結晶品質の二元化合物を用いて電子デバイスが提供される。

本発明に係る窒化ガリウム系半導体電子デバイスでは、支持基体の主面の第１及び第２のエリアを含むとき、前記支持基体の前記主面の前記第２のエリアは、該六方晶系窒化ガリウムの＜１−１００＞ 方向に０．３度以下１．０度以上、又は＜１−２１０＞方向に−０．３度以下＋０．３度以上の範囲のオフ角を有する部分を含んでいても良い。デバイス特性は、支持基体主面の第２のエリア上に形成されたエピタキシャル半導体領域の結晶品質にあまり敏感ではないからである。

本発明に係る窒化ガリウム系半導体電子デバイスを作製する方法は、（ｄ）前記エピタキシャル半導体領域を成長する前に、前記基板の前記主面の複数の位置においてオフ角を見積もる工程と、（ｅ）前記オフ角の見積もり結果に基づき、前記基板の前記主面を前記第１及び第２のエリアの区画を行う工程と、（ｆ）前記電極の形成に先立って、前記区画に基づき前記基板の前記主面上における電極配列を決定する工程とを備えることができる。前記電極の位置は、前記電極配列に従う。

この方法によれば、区画に基づき電極配列を決定するので、所望のオフ角範囲のエリア上に位置する電極を有する窒化ガリウム系半導体電子デバイスの数を増加させることができる。また、この方法によれば、区画に基づき電極配列を決定するので、所望のオフ角範囲のエリアに接合する電極面積を増加させることができる。

本発明に係る窒化ガリウム系半導体電子デバイスを作製する方法は、（ｇ）前記エピタキシャル半導体領域を成長する前に、前記基板の前記主面の複数の位置においてオフ角を見積もる工程と、（ｈ）前記オフ角の見積もり結果に基づき、前記基板の前記主面を前記第１及び第２のエリアの区画を行う工程とを備えることができる。前記エピタキシャル半導体領域上に前記絶縁膜を形成する前記工程は、前記エピタキシャル半導体領域上に絶縁層を成長する工程と、前記区画に基づき前記基板の前記主面上における開口配列を決定する工程と、前記決定に従って、前記絶縁層に前記開口の配列を形成する工程とを含むことができる。前記開口の位置は、前記電極配列に従う。好ましくは、前記開口は、前記第１のエリア上に位置する。

この方法によれば、区画に基づき開口配列を決定するので、所望のオフ角範囲のエリア上に設けられた開口を有する窒化ガリウム系半導体電子デバイスの数を増加させることができる。また、この方法によれば、区画に基づき開口配列を決定するので、メタル接合のための開口に、所望範囲のオフ角を有するエリアが露出される。

本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。

以上説明したように、本発明によれば、良好な表面モフォロジ及び良好なキャリア濃度を提供できる、窒化ガリウム系半導体膜を成長する方法が提供される。また、本発明によれば、この窒化ガリウム系半導体膜を含む、窒化ガリウム系半導体電子デバイスを作製する方法が提供される。さらに、本発明によれば、上記の窒化ガリウム系半導体膜を含むエピタキシャル基板を提供することを目的とする。さらにまた、本発明によれば、上記の窒化ガリウム系半導体膜を用いる窒化ガリウム系半導体電子デバイスが提供される。

図１は、本実施の形態に係る窒化ガリウム系半導体電子デバイス及びエピタキシャル基板を作製する方法における主要な工程フローを示す図面である。 図２は、エピタキシャル基板を作製する方法における主要な工程を示す図面である。 図３は、図１の示される工程フローで作製される電子デバイスを示す図面である。 図４は、エピタキシャル基板Ｅの主面におけるオフ角の分布を示す図面である。 図５は、実施例１におけるＧａＮウエハのオフ角分布を示す図面である。 図６は、エピタキシャルウエハにおけるキャリア密度の分布を示す図面である。 図７は、キャリア密度とオフ角との関係を示す図面である。 図８は、エピタキシャル基板の主面の全体にわたって表面モフォロジを示す図面である。 図９は、エリア（ｂ）の表面モフォロジを表す図面である。 図１０は、エリア（ｃ）の表面モフォロジを表す図面である。 図１１は、エリア（ｄ）の表面モフォロジを表す図面である。 図１２は、エリア（ｅ）の表面モフォロジを表す図面である。 図１３は、電子デバイスの性能指数とオフ角との関係を表す図面である。 図１４は、本実施の形態に係る窒化ガリウム系半導体電子デバイス及びエピタキシャル基板を作製する方法における主要な工程フローを示す図面である。 図１５は、図１４の示される工程フローで作製される電子デバイス及びエピタキシャル基板の層構造を示す図面である。 図１６は、図１４の示される工程フローで作製される電子デバイスを示す図面である。

本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。

引き続いて、添付図面を参照しながら、本発明の窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板を作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイスに係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。引き続く説明では、例えば結晶軸方向＜０００−１＞は方向＜０００１＞の反対として示される。

図１は、本実施の形態に係る窒化ガリウム系半導体電子デバイス及びエピタキシャル基板を作製する方法における主要な工程フローを示す図面である。図２は、上記び方法における主要な工程を示す図面である。工程Ｓ１０１では、図２（ａ）に示されるように、基板１１を準備する。基板１１は、六方晶系窒化ガリウムからなる主面１１ａと裏面１１ｂとを有する。主面１１ａの全体においてオフ角Ａ_ＯＦＦを規定する。オフ角Ａ_ＯＦＦは、窒化ガリウム基板１１の主面１１ａの法線（「法線ベクトルＶＮ」で表される）と窒化ガリウム基板１１のｃ軸（「ｃ軸ベクトルＶＣ」で表される）との成す角度によって規定される。オフ角Ａ_ＯＦＦは、主面１１ａの全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下の範囲の角度（θ_Ｍ）及び＜１−２１０＞方向に−０．３度以上＋０．３度以下の範囲の角度（θ_Ａ）によって規定される。この角度Ａ_ＯＦＦの条件は主面１１ａの全体にわたって満たされる。基板１１は導電性を有しており、例えばｎ型ＧａＮから成ることができる。合成オフ角は（θ_Ｍ ^２＋θ_Ａ ^２）^１／２によって規定される。

また、基板１１は例えばＧａＮウエハであることができる。ＧａＮウエハの転位密度は１×１０^８ｃｍ^−２以下である。また、この転位密度は１×１０^７ｃｍ^−２以下であることができる。

窒化ガリウム系半導体電子デバイスのためのエピタキシャル基板を基板１１を用いて作製する。結晶成長は、例えば有機金属気相成長法で行うことができる。

工程Ｓ１０２では、基板１１の主面１１ａのサーマルクリーニングを行う。このために、図２（ｂ）に示されるように、基板１１を成長炉１０のサセプタ１０ａ上に配置する。必要な場合には、水素及びアンモニアを含むガスＧ０を供給した雰囲気中で基板１１の主面１１ａを熱処理する。この熱処理により、エピタキシャル成長のための前処理が温度Ｔ_ＴＣで基板１１の主面１１ａに施される。前処理温度Ｔ_ＴＣは、例えば摂氏１０５０度であることができる。

工程Ｓ１０３では、図２（ｃ）に示されるように、成長炉１０のサセプタ１０ａ上の基板１１上に、エピタキシャル半導体領域１３を形成する。エピタキシャル半導体領域１３を形成するために、例えば、一又は複数の窒化ガリウム系半導体層を基板１１の主面１１ａ上に成長する。成長される窒化ガリウム系半導体は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ等であることができる。

例えば、一実施例では、工程Ｓ１０４では、有機ガリウム原料及び窒素原料を含む原料ガスＧ１を成長炉１０に供給して、１×１０^１７ｃｍ^−３以下のキャリア濃度を有する窒化ガリウムエピタキシャル膜１５を主面１１ａ上に成長する。窒素原料は、例えばアンモニア（ＮＨ_３）等であることができる。有機ガリウム原料は、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡｌ）、トリメチルインジウム（ＴＭＩｎ）等であることができる。有機ガリウム原料は、高度に精製されたものを用い、シリコンといった不純物が低減されたものを準備する。

窒化ガリウムエピタキシャル膜１５の成長条件は例えば以下のものを用いることができる。有機ガリウム原料と窒素原料との供給モル比（［Ｖ］／［III］）は１２５０以上であることができる。高い供給モル比を用いることによって、Ｖ族サイトを占める炭素量を低減できる。供給モル比（［Ｖ］／［III］）は１００００以下であることができる。供給モル比（［Ｖ］／［III］）が高すぎると、結晶の成長界面をＮで覆われてしまい、Ｇａが到達しにくくなり、Ｇａ抜けの欠陥が増加する。

また、窒化ガリウムエピタキシャル膜１５の成長温度Ｔ１は摂氏１０５０度以上であることができる。高い温度に成長炉を保つことによって、有機金属原料の分解を促進できる。この高温成長によって、メチル基といった炭化水素フラグメントがガリウム原子から離脱しやすくなる。温度Ｔ１は摂氏１１００度以下であることができる。成長温度が高すぎると、ＧａＮの分解が促進してしまい、蒸気圧の高いＮが優先的に抜けていってしまう。それが原因で、Ｎ抜けによる欠陥が増加する。この方法によれば、これらの条件によって、窒化ガリウムエピタキシャル膜１５中においてアクセプタとして作用する炭素量を低減できる。さらに、成長炉１０の圧力Ｐ１は２００Ｔｏｒｒ（１Ｔｏｒｒは１３３．３２２Ｐａで換算される）以上であることができる。高い圧力に成長炉１０を保つことによって、有機金属原料の分解を促進できる。この促進によって、炭素が、ガリウム原子と共に堆積中の窒化ガリウムに取り込まれることを低減できる。圧力Ｐ１は７６０Ｔｏｒｒ以下であることができる。通常、不純物のＣは、ＮＨ_３と反応しＣＨ_４（メタン）になって外部に取り出されるが、成長圧力が低いと、ＮＨ_３との反応が鈍り、結晶中へのＣの取り込みが増え、欠陥が増えるためである。

窒化ガリウムエピタキシャル膜１５の成長の後に、工程Ｓ１０５では、エピタキシャル基板Ｅを成長炉１０から取り出すことができる。

別の実施例では、工程Ｓ１０４において窒化ガリウムエピタキシャル膜１５して後に、工程Ｓ１０４の後であって工程Ｓ１０５に先だって、工程Ｓ１０６で窒化ガリウムエピタキシャル膜１５上に別の窒化ガリウムエピタキシャル膜１７を成長する。窒化ガリウムエピタキシャル膜１７の成長のために、有機ガリウム原料及び窒素原料を含む原料ガスＧ１を成長炉１０に供給する。窒化ガリウムエピタキシャル膜１７の導電型は窒化ガリウムエピタキシャル膜１５の導電型と反対であることができ、例えば別の窒化ガリウムエピタキシャル膜１７はｐ型を示す。このために、窒化ガリウムエピタキシャル膜１７の成長の際に、ｐ型ドーパント（例えば、マグネシウム（Ｍｇ））を原料ガスに添加する。窒化ガリウムエピタキシャル膜１７の成長条件としては、例えば窒化ガリウムエピタキシャル膜１５の成長条件を利用できる。窒化ガリウムエピタキシャル膜１７の成長の後に、工程Ｓ１０５では、エピタキシャル基板Ｅを成長炉１０から取り出すことができる。

基板１１上へのエピタキシャル成長では、エピタキシャル膜１５中には貫通転位が存在しており、これらの貫通転位は基板１１から引き継いだものである。しかしながら、本実施の形態に係るオフ角Ａ_ＯＦＦの範囲では、ステップフロー成長によりドリフト層用のエピタキシャル膜が成長されるので、このエピタキシャル膜の貫通転位密度は基板１１の貫通転位密度よりも小さくできる。必要な場合には、窒化ガリウムエピタキシャル膜１５及び／又は１７上に、更なる一又は複数の窒化ガリウム系半導体エピタキシャル膜を成長することができる。

引き続き、電子デバイスを作製するための工程を行う。工程Ｓ１０７において、図３に示されるエピタキシャル基板Ｅのエピタキシャル半導体領域１３の主面１３ａ上に絶縁膜１９を堆積する。絶縁膜１９は、例えばシリコン系無機絶縁体からなることができ、例えばシリコン酸化物、シリコン窒化物等であることができる。絶縁膜１９は開口１９ａを有する。

工程Ｓ１０８では、窒化ガリウム系半導体電子デバイスのための電極２１ａ、２１ｂ、２１ｃをエピタキシャル基板Ｅ上に形成する。これらの工程により、窒化ガリウム系半導体電子デバイスのための基板生産物Ｐ_ＳＨ、Ｐ_ＰＮが作製される。窒化ガリウム系半導体電子デバイスとして、例えばショットキダイオード、ｐｎ接合ダイオード、縦型電界効果トランジスタ、高電子移動度トランジスタ等を作製できる。この後に、基板生産物Ｐ_ＳＨ、Ｐ_ＰＮを分離して個々の窒化ガリウム系半導体電子デバイスを形成する。

図３（ａ）を参照すると、窒化ガリウム系半導体電子デバイスのための基板生産物Ｐ_ＳＨが示されている。この図面では、窒化ガリウム系半導体電子デバイスとして、ショットキバリアダイオードＤ_ＳＨの一チップ分が示されている。ショットキバリアダイオードＤ_ＳＨは、基板（支持基体）１１と、基板１１の主面１１ａ上に設けられた窒化ガリウムエピタキシャル膜（ドリフト層）１５とを含む。基板１１の主面１１ａと窒化ガリウムエピタキシャル膜１５とは接合２３ａを成しており、この接合２３ａはホモ接合であることができる。電極（アノード）２１ａは、窒化ガリウムエピタキシャル膜１５上に設けられており、絶縁膜１９の開口１９ａを介して窒化ガリウムエピタキシャル膜１３に接触している。電極２１ａは、フィールドプレート構造を有しており、また窒化ガリウムエピタキシャル膜１５にショットキ接合２３ｂを成す第１の部分２０ａと、第１の部分２０ａを収容する開口１９ａの周囲に設けられ絶縁膜１９上に位置する第２の部分２０ｂとを有する。第２の部分２０ｂのエッジは開口１９ａのエッジから十分に離れている。

電極（カソード）２１ｂは、基板１１の裏面１１ｂ上に設けられており、電極２１ｂは、例えば裏面１１ｂの全面に形成されている。電極２１ｂと裏面１１ｂとは接合２３ｃを成し、この接合２３ｃはオーミック接合であることができる。

窒化ガリウムエピタキシャル膜１５はキャリア濃度１×１０^１６ｃｍ^−３以下であるので、ドリフト層に有用である。窒化ガリウムエピタキシャル膜１５の厚さは３マイクロメートル以上であることができ、またその厚さは１００マイクロメートル以下であることができる。窒化ガリウムエピタキシャル膜１５の主面の表面粗さ（ｒｍｓ）は１ｎｍ以下であり、この膜１５は良好な表面モフォロジを有する。これ故に、この窒化ガリウムエピタキシャル膜１５は、ショットキ接合２３ｂのために有用である。

図３（ｂ）を参照すると、窒化ガリウム系半導体電子デバイスのための基板生産物Ｐ_ＰＮが示されている。この図面では、窒化ガリウム系半導体電子デバイスとして、ｐｎ接合ダイオードＤ_ＰＮの一チップ分が示されている。この図面では、窒化ガリウム系半導体電子デバイスとして、ｐｎ接合ダイオードＤ_ＰＮの一チップ分が示されている。ｐｎ接合ダイオードＤ_ＰＮは、基板（支持基体）１１と、基板１１の主面１１ａ上に設けられた窒化ガリウムエピタキシャル膜（ｎ型ドリフト層）１５と、このドリフト層上に設けられた窒化ガリウムエピタキシャル膜（ｐ型層）１７とを含む。基板１１の主面１１ａと窒化ガリウムエピタキシャル膜１５とは接合２３ａを成す。窒化ガリウムエピタキシャル膜１５と窒化ガリウムエピタキシャル膜１７とはｐｎ接合２３ｄを成しており、この接合２３ｄはホモ接合であることができる。

電極（アノード）２１ｃは、窒化ガリウムエピタキシャル膜１７上に設けられており、絶縁膜１９の開口１９ａを介してエピタキシャル半導体領域１３に接触している。電極２１ｃは、フィールドプレート構造を有しており、またオーミック接合２３ｅをエピタキシャル半導体領域１３に成す第１の部分２２ａと、開口１９ａを規定する絶縁膜１９上に位置する第２の部分２２ｂとを有する。第２の部分２２ｂのエッジは開口１９ａのエッジから十分に離れている。電極（カソード）２１ｂは、基板１１の裏面１１ｂ上に設けられており、電極２１ｂは裏面１１ｂの全面に形成されている。電極２１ｂと裏面１１ｂとは接合２３ｃを成す。

窒化ガリウムエピタキシャル膜１５はキャリア濃度１×１０^１６ｃｍ^−３以下であるので、ドリフト層に有用である。窒化ガリウムエピタキシャル膜１３の厚さは３マイクロメートル以上であることができ、またその厚さは１００マイクロメートル以下であることができる。窒化ガリウムエピタキシャル膜１５の主面の表面粗さ（ｒｍｓ）は１ｎｍ以下であり、この膜１５は良好な表面モフォロジを有する。この窒化ガリウムエピタキシャル膜１５は、ｐｎ接合２３ｄのために有用である。

窒化ガリウムエピタキシャル膜１７のキャリア濃度は窒化ガリウムエピタキシャル膜１５のキャリア濃度より大きい。これ故に、窒化ガリウムエピタキシャル膜１７を形成するために有用である。窒化ガリウムエピタキシャル膜１７の主面の表面粗さ（ｒｍｓ）は１ｎｍ以下であり、この膜１７は良好な表面モフォロジを有する。この窒化ガリウムエピタキシャル膜１７は、良好なオーミック接合２３ｅのために有用である。

図４は、エピタキシャル基板Ｅの主面におけるオフ角の分布の例を示す図面である。エピタキシャル基板Ｅのエピタキシャル領域１３の主面１３ａの全体において、オフ角Ｂ_ＯＦＦを規定する。オフ角Ｂ_ＯＦＦは、エピタキシャル領域１３の主面１３ａの法線（「法線ベクトルＶＭ」で表される）とエピタキシャル領域１３のｃ軸（「ｃ軸ベクトルＶＣ」で表される）との成す角度によって規定される。オフ角Ｂ_ＯＦＦは、主面１３ａの全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下及び＜１−２１０＞方向に−０．３度以上＋０．３度以下である。この角度Ｂ_ＯＦＦは主面１３ａの全体にわたって満たされる。エピタキシャル基板Ｅの基板１１のｃ面は、例えば凹状及び凸状のいずれかの形状に反っていることがある。この反りの寄与として、基板１１の主面１１ａには、オフ角の分布が生じる。例えばｃ面の反りの曲率半径に応じて、主面１３ａの全体にわたるオフ角の分布及び表面モフォロジを制御できる。基板１１の主面サイズは２インチサイズの基板の面積以上である。

図４（ａ）を参照すると、エピタキシャル領域１３の主面１３ａにおける結晶軸の配列が示されている。主面１３ａの中心Ａｘ付近を通る線分Ｌ１は、主面１３ａのエッジＥ１０からエッジＥ２０まで延びている。線分Ｌ１は、例えば＜１−１００＞方向に規定されることができる。主面１３ａにおいて線分Ｌ２は、＜１−１００＞軸を基準にある角（＋θ１）でｃ軸回りに線分Ｌ１を回転させた別の結晶軸の方向を示しており、主面１３ａのエッジＥ１１からエッジＥ２１まで延びている。主面１３ａにおいて線分Ｌ３は、＜１−１００＞軸を基準にある角（−θ１）でｃ軸回りに線分Ｌ１を回転させた更に別の結晶軸の方向を示しており、主面１３ａのエッジＥ１２からエッジＥ２２まで延びている。線分Ｌ４及びＬ５、線分Ｌ６及びＬ７並びに線分Ｌ８及びＬ９も、線分Ｌ１及びＬ２と同様に規定されることができる。線分Ｌ０〜Ｌ８が、一例として示された扇状の配列に従って拡がるとき、主面１３ａの全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下及び＜１−２１０＞方向に−０．３度以上＋０．３度以下の範囲にオフ角Ｂ_ＯＦＦの分布を収めることができる。線分Ｌ１〜Ｌ９は互いに交差することはない。基板１１の主面１１ａにおいても、上記のような一群の結晶軸は、同様な配列を有することができる。

図４（ｂ）を参照すると、エピタキシャル領域１３の主面１３ａにおけるオフ角の分布が示されている。主面１３ａの中心Ａｘ付近を通る曲線Ｃ１は、主面１３ａのエッジＦ１０からエッジＦ２０まで延びている。オフ角Ｂ_ＯＦＦは、主面１３ａに規定された曲線Ｃ１上において等しい値ＡＧ１を有する。また、曲線Ｃ２は、主面１３ａのエッジＦ１１からエッジＦ２１まで延びている。オフ角Ｂ_ＯＦＦは、主面１３ａに規定された曲線Ｃ２上において等しい値ＡＧ２を有する。さらに、曲線Ｃ３は、主面１３ａのエッジＦ１３からエッジＦ２３まで延びている。オフ角Ｂ_ＯＦＦは、主面１３ａに規定された曲線Ｃ３上において等しい値ＡＧ３を有する。曲線Ｃ４も曲線Ｃ１〜Ｃ３と同様に規定される。例えば、値ＡＧ４＜ＡＧ３＜値ＡＧ１＜値ＡＧ２の関係が満たされる。例示された曲線Ｃ１〜Ｃ４は凸曲線であり、主面１３ａのエッジ上の一点から始まり別の点で終端する。基板１１の主面１１ａにおいても、オフ角Ａ_ＯＦＦは同様な分布を有することができる。また、主面１３ａ上においては、等オフ角曲線は閉じない。等オフ角曲線は、例えば円弧で表される。

（実施例１）
自立ＧａＮウエハを準備した。このＧａＮ基板は、ＨＶＰＥ法で作製されたインゴットから切り出された。ＧａＮウエハは実質的なｃ面主面を有する。このＧａＮウエハは、ドットコア型と呼ばれる構造を有する。ドットコア型は、高い転位密度を有する複数の第１の領域と、低い転移密度を有する単一の第２の領域とを含む。第１の領域は、アレイ状に配列されている。第２の領域は第１の領域を囲む。ＧａＮウエハは２インチサイズの大きさを有しており、その直径は約５０ｍｍである。成長バッチ毎の成長条件のばらつきの影響を受けることなく、オフ角に応じた表面モフォロジの変化を観察するために好適なオフ角分布のＧａＮ基板を準備した。

図５を参照すると、ＧａＮウエハのオフ角分布が示されている。ＧａＮウエハでは、Ａ方向はｍ軸（＜１−１００＞軸）方向に規定され、Ｂ方向はａ軸（＜１−２１０＞軸）方向に規定される。オフ角の分布は、以下に示される：
Ａ方向（＜１−１００＞軸）に関して：−０．５度〜＋１．５度。
Ｂ方向（＜１−２１０＞軸）に関して：−１．０度〜＋１．０度。

ＧａＮ基板の中心におけるオフ角はＡ方向に０．５度であり、Ｂ方向にゼロ度である。この中心を通過しｍ軸方向に延びる線分上の一点においてオフ角Ａ_ＯＦＦはゼロである。また、線分上においては、該中心から２０ｍｍ離れた一方の点上でＡ方向のオフ角は１．４度であり、該中心から２０ｍｍ離れた他方の点上でＡ方向のオフ角は−０．４度である。オフ角の分布は、ＧａＮ基板の中心に関して６回対称性を有する。

このＧａＮウエハ上に、有機金属気相成長法でＧａＮのエピタキシャル成長を行った。このＧａＮウエハ上にＧａＮ膜を成長した。ＧａＮ膜の厚さは３μｍであった。エピタキシャル基板の作製では以下に示すアンドープの成膜条件を用いた：
トリメチルガリウム（ＴＭＧ）の流量：５６ｓｃｃｍ（３２０μｍｏｌ／分）
アンモニア（ＮＨ_３）の流量：９ｓｌｍ（０．４ｍｏｌ／分）
サセプタ温度：摂氏１０５０度
炉内圧力：２００Ｔｏｒｒ
キャリアガス流量：１１ｓｌｍ。

エピタキシャル基板の主面上にテストエレメントグループ（ＴＥＧ）のための構造物を作製した。基板主面には、複数の区画のアレイが作製された。ＴＥＧのための各区画は例えば２．４ｍｍ×３．２ｍｍサイズであり、ＧａＮウエハの裏面にはオーミック電極が作製された。各区画には、複数種類の特性評価用デバイスが含まれていた。特性評価用デバイスの一つは、ショットキ電極を含む。このショットキ電極及びオーミック電極を用いて、Ｃ−Ｖ特性及びＩ−Ｖ特性を測定した。

図６は、エピタキシャルウエハにおけるキャリア密度の分布を示す図面である。図７は、キャリア密度とオフ角との関係を示す図面である。図６及び図７を参照すると、オフ角０．３度未満の範囲では、キャリア密度が低下していた。この低下は、オフ角０．３度未満のＧａＮ膜では、炭素不純物の増加によりキャリア補償が生じたものである。＜１−１００＞軸方向に関して、オフ角が０．３５度以上１度以下の範囲において、キャリア濃度は安定する。

図８は、エピタキシャル基板の主面における表面モフォロジを示す図面である。表面モフォロジは、顕微鏡・ＡＦＭ・指針段差計を用いて観測した。図８（ａ）は、オフ角分布に関連づけた主面の全エリアを示す図面である。図８（ａ）を参照すると、ｃ軸回りの六回対称性が現れている。ＧａＮウエハの主面は、図８（ｂ）〜図８（ｅ）にそれぞれ示されたエリア（ｂ）〜エリア（ｅ）を含む。図８（ｂ）は、オフ角ゼロの付近における表面モフォロジを示す図面である。図８（ｃ）は、＜１−１００＞方向に０．２度以上１．０度以下及び＜１−２１０＞方向に−０．３度以上＋０．３度以下のオフ角の範囲における表面モフォロジを示す図面である。図８（ｄ）は、合成オフ角１．０度以下であってエリア（ｂ）及びエリア（ｃ）に挟まれたエリア（ｄ）における表面モフォロジを示す図面で
ある。図８（ｅ）は、合成オフ角１．０度を超えるエリア（ｅ）における表面モフォロジを示す図面である。

図９（ａ）を参照すると、エリア（ｂ）の表面モフォロジを表す顕微鏡像が示されており、表面モフォロジは多数の六角錘状の突起を含む。図９（ｂ）を参照すると、顕微鏡像のスケッチが示されており、六角錘の側面の傾斜角αは０．１度〜１．０度の範囲であり、六角錘の底面の一辺Ｌ_ＨＥＸは、５０μｍ〜５００μｍ程度であり、六角錘の高さＨ_ＨＥＸは２００ｎｍ〜２０００ｎｍであった。

図１０（ａ）を参照すると、エリア（ｃ）の表面モフォロジを表す顕微鏡像が示されており、表面モフォロジは非常に平坦である。図１０（ｂ）を参照すると、表面モフォロジを表す顕微鏡像が示されている。その表面は平坦であり、わずかなラフネスの高さの分布は１ｎｍ〜１０ｎｍであった。表面粗さ（ｒｍｓ）はエリア１００μｍ×１００μｍにおいて０．９３６ｎｍであり、いくつかの観測結果から表面粗さ（ｒｍｓ）は５ｎｍ以下であった。表面が良好な平坦性を示すとき、表面粗さ（ｒｍｓ）は例えば１ｎｍ以下であった。

図１１（ａ）を参照すると、エリア（ｄ）の表面モフォロジを表す顕微鏡像が示されており、表面モフォロジは多数の線状の突起を含む。図１１（ｂ）を参照すると、顕微鏡像のスケッチが示されており、線状突起の断面における側面の傾斜角βは０．１度〜２．０度の範囲であり、線状突起の幅の一辺Ｌ_ＳＴＲＰは、１０μｍ〜１００μｍ程度であり、線状突起の高さＨ_ＳＴＲＰは５０ｎｍ〜５００ｎｍであった。

図１２（ａ）を参照すると、エリア（ｅ）の表面モフォロジを表す顕微鏡像が示されており、表面モフォロジは多数の点状の突起を含む。図１２（ｂ）を参照すると、表面モフォロジを表す顕微鏡像が示されている。点状の突起における高さの分布は１０ｎｍ〜１００ｎｍであった。表面粗さ（ｒｍｓ）はエリア１００μｍ×１００μｍにおいて９．４４７ｎｍであった。図１３は、電子デバイスの性能指数とオフ角との関係を示す図面である。図１３において、横軸は＜１−１００＞軸上における方向に関する性能指数を振る舞いを示す図面である。性能指数は、デバイス耐圧ＶＢ及びオン抵抗Ｒ_ＯＮを用いて（ＶＢ^２／Ｒ_ＯＮ）で規定される。性能指数は、オフ角０．２度以上１．０度以下の範囲で良好な値である。デバイスの耐圧及びオン抵抗は、ショットキバリアダイオードの逆方向特性及び順方向特性を用いて測定された。デバイス耐圧ＶＢは、逆方向のリーク電流が１ｘ１０^−３［Ａ／ｃｍ^２］なったときの電圧によって規定され、オン抵抗Ｒ_ＯＮは、順方向の電流が５００［Ａ／ｃｍ^２］なったときの微分抵抗によって規定される。

本実施例では、ショットキバリアダイオードを例示的に説明したけれども、他の構造の電子デバイス、例えばｐｎ接合ダイオード、縦型電界効果トランジスタ、高電子移動度トランジスタ等においても良好なデバイス特性を得られる。

以上説明したように、ＧａＮウエハの六方晶系のｃ軸から０．３度以上のオフ角を有するＧａＮ半導体面を用いるとき、エピタキシャル層の炭素不純物の取り込み量が低減されてキャリア補償の影響が低減される。また、ＧａＮウエハの六方晶系の＜１−１００＞方向に０．２度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下のオフ角を有するＧａＮ半導体面上にエピタキシャル層を成長するとき、平坦な表面のエピタキシャル層を得ることができる。また、ＧａＮウエハの六方晶系のｃ軸から＜１−１００＞方向に０．４５度以上０．７度以下及び＜１−２１０＞方向に−０．１度以上＋０．１度以下のオフ角を有するＧａＮ半導体面上にエピタキシャル層を成長するとき、更に平坦な表面のエピタキシャル層を得ることができる。

図１４は、本実施の形態に係る窒化ガリウム系半導体電子デバイス及びエピタキシャル基板を作製する方法における主要な工程フローを示す図面である。工程Ｓ２０１では、図１５（ａ）に示されるように、基板３１を準備する。基板１１は、六方晶系窒化ガリウムからなる主面３１ａと裏面３１ｂとを有する。オフ角Ａ_ＯＦＦは主面３１ａにおいて規定される。このオフ角Ａ_ＯＦＦは、基板１１と同様に、主面３１ａの法線ベクトルＶＮと窒化ガリウムのｃ軸ベクトルＶＣとの成す角度によって規定される。オフ角Ａ_ＯＦＦは、主面３１ａの全体にわたって分布している。主面３１ａは、第１角度エリア３１ｃ及び第２角度エリア３１ｄを有する。第１角度エリア３１ｃは第１の角度条件ＡＧ１を満たすと共に、第２角度エリア３１ｄは第２の角度条件ＡＧ２を満たす。
第１の角度条件ＡＧ１：該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下の範囲の角度（θ_Ｍ）及び＜１−２１０＞方向に−０．３度以上＋０．３度以下の範囲の角度（θ_Ａ）。
第２の角度条件ＡＧ２：第１の角度条件から外れる角度。
主面３１ａは、第２角度エリアを含まなくてもよい。基板３１は導電性を有しており、例えばｎ型ＧａＮから成ることができる。既に説明したように、合成オフ角は（θ_Ｍ ^２＋θ_Ａ ^２）^１／２によって規定される。また、基板３１は例えばＧａＮウエハであることができる。このＧａＮウエハの転位密度は１×１０^８ｃｍ^−２以下である。また、この転位密度は１×１０^７ｃｍ^−２以下であることができる。

工程Ｓ２０２では、基板３１の主面上の複数の位置におけるオフ角の見積もりを行う。オフ角の見積もりは、例えばＸ線回折によって行われることができる。Ｘ線回折によれば、測定点におけるオフ角の見積もりが得られる。複数の測定点におけるオフ角から、主面３１ａにおけるオフ角の分布を見積もることができる。オフ角分布の見積もり結果は、例えばオフ角マップ等により規定される。図８（ａ）及び図８（ｃ）を参照すると、オフ角の分布は、第１の角度条件ＡＧ１は＜１−１００＞方向及び＜１−２１０＞方向に沿って延在すると共に所定のオフ角範囲を有する領域である。この領域が十分に広くなるようにＧａＮ結晶体を成長するとき、全主面で第１角度条件ＡＧ１を満たす基板を得ることもできる。図１５（ｂ）を参照すると、＜１−１００＞軸又は＜１−２００＞軸が基板の中心エリア（例えば中心点）を通過している。しかしながら、図１５（ｂ）に示されるように、基板の中心エリア３１ｃは第１角度条件ＡＧ１を満たすけれども、基板表面の周辺が第１角度条件ＡＧ１を満たさないエリアである基板もある。図１５（ｂ）では、第１角度条件ＡＧ１を満たすエリアは複雑な形状をしていないけれども、良好なデバイス特性を提供できるエリアの形状は、個々の基板のオフ角分布に依存する。

工程Ｓ２０３では、オフ角の見積もり結果に基づき、基板主面３１ａの区画を行う。主面３１ａの区画によって、主面３１ａを第１角度エリアと第２角度エリアに区分けする。主面３１ａ上において、第１の角度条件を満たす領域が、良好なデバイス特性を提供できる。

工程Ｓ２０４では、基板３１の主面３１ａのサーマルクリーニングを行う。このために、このサーマルクリーニングは、例えば工程Ｓ１０２におけるサーマルクリーニングと同様に行うことができる。

窒化ガリウム系半導体電子デバイスのためのエピタキシャル基板を基板３１を用いて作製する。結晶成長は、例えば有機金属気相成長法で行うことができる。

工程Ｓ２０５では、成長炉のサセプタ上に基板３１を配置した後に、基板３１の主面３１上にエピタキシャル半導体領域を形成する。エピタキシャル半導体領域は一又は複数の窒化ガリウム系半導体層を含むことができる。成長される窒化ガリウム系半導体は、例えばＧａＮ、ＡｌＧａＮ、ＩｎＧａＮ、ＩｎＡｌＧａＮ等であることができる。エピタキシャル半導体領域は、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含む。エピタキシャル半導体領域は、工程Ｓ１０３において成長されたエピタキシャル半導体領域１３と同じ構造を有することができる。窒化ガリウムエピタキシャル膜の成長の後に、エピタキシャル基板を成長炉から取り出すことができる。

工程Ｓ２０６では、電極の形成に先立って、区画に基づき基板３１の主面３１ａ上における電極配列を決定する。この電極配列の規定は、例えば、開口を有する絶縁膜を形成することによって行われる。具体的には、工程Ｓ２０７では、エピタキシャル基板上に絶縁層を成長する。この絶縁層は、例えば酸化シリコン等のシリコン系無機絶縁体等からなることができ、例えば絶縁膜１９と同様であることができる。工程Ｓ２０８では、区画に基づき、基板主面における開口の配列を決定する。エピタキシャル基板上における開口配列の位置の調整は、例えば開口を規定するフォトマスク又はレチクルをエピタキシャル基板に位置合わせする際に行われる。開口の配列は、例えば第１角度エリア上になるべく多数の開口が位置するように決定されることが良い。工程Ｓ２０９では、区画に基づき、基板主面における開口の配列を形成する。開口の形成は、例えばフォトリソグラフィ及びエッチングを用いて行われることができる。個々の開口には、エピタキシャル半導体領域の表面が露出される。これらの露出面の全てが、第１の角度条件を満たす主面部分上に形成されていないとき、以下の条件が満たされる開口配置が良い：第１の角度条件を満たす主面部分上に設けられる露出面の総和を第２の角度条件を満たす主面部分上に設けられる露出面の総和より大きくする開口配置。また、以下の条件が満たされる開口配置が良い：第１の角度条件を満たす主面部分上に設けられる露出面の総和を最大化する開口配置。さらに、以下の条件が満たされる開口配置が良い：第１の角度条件を満たす主面部分上に露出面の全てが位置する開口の数を第２の角度条件を満たす主面部分上に露出面の全てが位置する開口の数よりも大きくする配向配置。またさらに、以下の条件が満たされる開口配置が良い：第１の角度条件を満たす主面部分上に露出面の全てが位置する開口の数の総和を最大化する開口配置。

この方法によれば、区画に基づき開口配列を決定するので、所望のオフ角範囲のエリア上に設けられた開口を有する窒化ガリウム系半導体電子デバイスの数を増加させることができる。また、区画に基づき開口配列を決定するので、メタル接合のための開口に、所望範囲のオフ角を有するエリアが露出される。好ましくは、開口は、第１角度エリア上に位置する。

工程Ｓ２１０では、窒化ガリウム系半導体電子デバイスのための電極の配列をエピタキシャル基板上に形成する。電極の形成は、工程Ｓ１０８における電極形成と同様に行われる。これらの工程により、窒化ガリウム系半導体電子デバイスとして、例えばショットキダイオード、ｐｎ接合ダイオード、縦型電界効果トランジスタ、高電子移動度トランジスタ等を作製できる。この後に、基板生産物を分離して個々の窒化ガリウム系半導体電子デバイスを形成する。

この方法によれば、区画に基づき電極配列を決定するので、所望のオフ角範囲のエリア上に位置する電極を有する窒化ガリウム系半導体電子デバイスの数を増加させることができる。区画の境界に素子が配置されることがあるけれども、この方法によれば、区画に基づき電極配列を決定するので、所望のオフ角範囲のエリアに接合する電極面積を増加させることができ、特性低下を抑制できる。

図１４に示される製造方法によれば、窒化ガリウム系半導体膜を基板上にエピタキシャル成長するとき、＜１−１００＞方向において基板のオフ角が０．３度未満に小さいとき、炭素不純物が窒化ガリウム系半導体膜に多く取り込まれる。これ故に、デバイス特性が劣化する。また、＜１−１００＞方向において基板のオフ角が１．０度より大きいと共に＜１−２１０＞方向において基板のオフ角が−０．３度未満及び＋０．３度より大きいとき、窒化ガリウム系半導体膜の表面モフォロジが荒れる。これは、窒化ガリウム系半導体膜の表面における平坦性が失われ、デバイス特性が劣化する。窒化ガリウム系半導体電子デバイスのための電極が第１角度エリアの表面上に形成されるので、基板表面のオフ角の分布に起因するデバイス特性劣化を避けることができる。

また、少なくとも電極の範囲の基板３１の主面３１ａのオフ角が、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下である。電極はエピタキシャル半導体領域の主面における一部分上に形成される。エピタキシャル半導体領域の該一部分は、基板主面３１ａの一部分上に成長される。基板主面３１ａの該一部分おけるオフ角が上記のオフ角の範囲であるので、基板表面３１ａのオフ角の分布に起因するデバイス特性劣化を避けることができる。

図１６は、図１４に示される工程フローで作製される電子デバイス及びエピタキシャル基板の層構造を示す図面である。窒化ガリウム系半導体電子デバイス４１は、六方晶系窒化ガリウムからなる主面４３ａを有する支持基体４３と、支持基体４３の主面４３ａ上に設けられたエピタキシャル半導体領域４５と、エピタキシャル半導体領域４５に接合を成す第１の電極４７と、該接合４９を規定する開口５１ａを有する絶縁膜５１と、支持基体４３の裏面４３ｂ上に設けられた第２の電極５３とを備える。エピタキシャル半導体領域４５は、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含む。支持基体４３の主面４３ａは、第１のエリア４４ａと該第１のエリア４４ａを囲む第２のエリア４４ｂとを有する。エピタキシャル半導体領域４５は、支持基体４３の主面４３ａの第１及び第２のエリア上に設けられた第１及び第２の部分４６ａ、４６ｂを含む。支持基体４３の主面４３ａの第１のエリア４４ａにおけるオフ角が、該六方晶系窒化ガリウムの＜１−１００＞ 方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下である。

窒化ガリウム系半導体膜を含むエピタキシャル半導体領域４５の支持基体４３上へのエピタキシャル成長では、＜１−１００＞方向において支持基体４３のオフ角が０．３度未満に小さいとき、炭素不純物が窒化ガリウム系半導体膜に多く取り込まれる。これ故に、デバイス特性が劣化する。また、＜１−１００＞方向において支持基体のオフ角が１．０度より大きいと共に＜１−２１０＞方向において支持基体のオフ角が−０．３度未満及び＋０．３度より大きいとき、窒化ガリウム系半導体膜の表面モフォロジが荒れて、この結果、エピタキシャル半導体領域４５の表面モフォロジも荒れる。これ故に、エピタキシャル半導体領域４５の表面４５ａにおける平坦性が失われ、デバイス特性が劣化する。窒化ガリウム系半導体電子デバイスのための電極４７の接合４９が、支持基体４３の第１エリア４４ａ上に設けられる。これ故に、支持基体表面４３ａのオフ角の分布に起因するデバイス特性劣化を避けることができる。また、この電極４７の配置によれば、電極４７から電極５３への電流の主要な経路となるエピタキシャル半導体領域４５が支持基体４３の第１エリア４４ａ上に成長されている。さらに、電極４７の下に位置する支持基体主面４３ａの第１エリア４４ａのオフ角が第１角度条件を満たすだけでなく、第１エリア４４ａと第２エリア４４ｂとの間に位置する第３のエリア４４ｃも第１角度条件を満たすことが良い。第３のエリア４４ｃ上には、エピタキシャル半導体領域４５の第３の部分４６ｃが設けられる。第１の部分４６ａ及び第３の部分４６ｃは、窒化ガリウム系半導体電子デバイスのための電極４７からの電流の経路となる半導体電子デバイス構造を成す。これら第１の部分４６ａ及び第３の部分４６ｃは主面４３ａの一部分上に成長されており、この部分は所望範囲のオフ角を有する。これ故に、支持基体表面４３ａのオフ角の分布に起因するデバイス特性劣化を避けることができる。絶縁膜５１は第２及び第３のエリア４４ｂ、４４ｃ上に成長されたエピタキシャル半導体領域４５の表面を覆っており、第３のエリア４４ｃのオフ角が第１角度条件を満たさなくてもよいが、第１角度条件を満たすことが好適である。また、第２のエリア４４ｂのオフ角が第１角度条件を満たすことが好適であるけれども、第１角度条件を満たさなくてもよい。

エピタキシャル半導体領域４５は、図３を参照しながら既に説明されたデバイス構造を提供できるエピタキシャル構造を有することができる。支持基体４３は、例えばＧａＮからなる。電極４７は、例えば窒化ガリウム系半導体膜にショットキ接合を成すショットキ電極を含むことができる。このショットキ電極はエピタキシャル半導体領域４５の第１の部分４６ａの表面にショットキ接合を成すことが良い。或いは、電極４７は、例えば窒化ガリウム系半導体膜にオーミック接合を成すオーミック電極を含むことができる。このオーミック電極はエピタキシャル半導体領域４５の第１の部分４６ａの表面にオーミック接合を成すことが良い。

好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される。本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。

１０…成長炉、１１…基板、１１ａ…基板主面、１１ｂ…基板裏面、Ａ_ＯＦＦ…オフ角、ＶＮ…法線ベクトル、ＶＭ…法線ベクトル、ＶＣ…ｃ軸ベクトル、（θ_Ｍ ^２＋θ_Ａ ^２）^１／２…合成オフ角、１３…エピタキシャル半導体領域、１３ａ…半導体領域主面、１５…窒化ガリウムエピタキシャル膜、Ｅ…エピタキシャル基板、Ｇ１、Ｇ０…ガス、１７…窒化ガリウムエピタキシャル膜、１９…絶縁膜、１９ａ…絶縁膜の開口、Ｐ_ＳＨ、Ｐ_ＰＮ…基板生産物、Ｄ_ＳＨ…ショットキバリアダイオード、Ｄ_ＰＮ…ｐｎ接合ダイオード、２３ａ、２３ｂ、２３ｃ、２３ｄ、２３ｅ…接合、２１ａ…電極（アノード）、２１ｂ…電極（カソード）、２１ｃ…電極、４１…窒化ガリウム系半導体電子デバイス、４３…支持基体、４３ａ…支持基体主面、４５…エピタキシャル半導体領域、４７…第１の電極、４９…接合領域、５１…絶縁膜、５１ａ…絶縁膜開口、５３…第２の電極

Claims (37)

1. 窒化ガリウム系半導体膜を成長する方法であって、
   六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、
   前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜をエピタキシャルに成長する工程と
   を備え、
   前記基板の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、及び＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、
   前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される、ことを特徴とする方法。
2. 前記窒化ガリウム系半導体膜の表面粗さ（ｒｍｓ）は５ｎｍ以下である、ことを特徴とする請求項１に記載された方法。
3. 前記窒化ガリウム系半導体膜の厚さは３マイクロメートル以上である、ことを特徴とする請求項１または請求項２に記載された方法。
4. 前記窒化ガリウム系半導体膜はキャリア濃度１×１０^１６ｃｍ^−３以下である、ことを特徴とする請求項１〜請求項３のいずれか一項に記載された方法。
5. 前記窒化ガリウム系半導体膜はＧａ_ＸＩｎ_ＹＡｌ_{１−Ｘ−Ｙ}Ｎ（０＜Ｘ≦１、０≦Ｙ＜１、Ｘ＋Ｙ＜１）からなり、
   前記窒化ガリウム系半導体膜の成長における（窒素原料の供給モル量）／（III族原料の供給モル量）は１２５０以上であり、
   前記窒化ガリウム系半導体膜の成長における成長温度は摂氏１０５０度以上である、ことを特徴とする請求項１〜請求項４のいずれか一項に記載された方法。
6. 前記窒化ガリウム系半導体膜の成長は、有機金属原料及び窒素原料を含みｎ型ドーパントガスを含まない原料ガスを用いて行われる、ことを特徴とする請求項１〜請求項５のいずれか一項に記載された方法。
7. 前記窒化ガリウム系半導体膜は、炭素濃度１×１０^１６ｃｍ^−３以下の窒化ガリウム半導体からなる、ことを特徴とする請求項１〜請求項６のいずれか一項に記載された方法。
8. 窒化ガリウム系半導体電子デバイスを作製する方法であって、
   六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、
   前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含むエピタキシャル半導体領域を成長する工程と、
   前記エピタキシャル半導体領域上に電極を形成する工程と
   を備え、
   前記基板の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、
   前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される、ことを特徴とする方法。
9. 前記窒化ガリウム系半導体膜は１×１０^１６ｃｍ^−３以下の炭素濃度及び１×１０^１７ｃｍ^−３以下のキャリア濃度を有する、ことを特徴とする請求項８に記載された方法。
10. 前記窒化ガリウム系半導体膜の厚さは３マイクロメートル以上である、ことを特徴とする請求項８または請求項９に記載された方法。
11. 前記エピタキシャル半導体領域上に、開口を有する絶縁膜を形成する工程を更に備え、
    前記電極は、前記開口を通して前記エピタキシャル半導体領域に接続されるショットキ電極を含む、ことを特徴とする請求項８〜請求項１０のいずれか一項に記載された方法。
12. 前記窒化ガリウム系半導体膜はＧａＮからなり、
    前記基板はＧａＮからなる、ことを特徴とする請求項１１に記載された方法。
13. 前記窒化ガリウム系半導体膜は第１導電型を有しており、
    当該方法は、前記窒化ガリウム系半導体膜上に別の窒化ガリウム系半導体膜を成長する工程と、
    前記エピタキシャル半導体領域上に、開口を有する絶縁膜を形成する工程と
    を更に備え、
    前記電極は、前記開口を通して前記エピタキシャル半導体領域に接続されるオーミック電極を含み、
    前記第２導電型窒化ガリウム系半導体膜は前記窒化ガリウム系半導体膜とｐｎ接合を成す、ことを特徴とする請求項８〜請求項１２のいずれか一項に記載された方法。
14. 前記窒化ガリウム系半導体膜はＧａＮからなり、
    前記第２導電型窒化ガリウム系半導体膜はＧａＮからなり、
    前記基板はＧａＮからなる、ことを特徴とする請求項１３に記載された方法。
15. 窒化ガリウム系半導体電子デバイスのためのエピタキシャル基板であって、
    六方晶系窒化ガリウムからなる主面を有する基板と、
    前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜と
    を備え、
    前記基板の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、
    前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される、ことを特徴とするエピタキシャル基板。
16. 前記窒化ガリウム系半導体膜の厚さは３マイクロメートル以上である、ことを特徴とする請求項１５に記載されたエピタキシャル基板。
17. 前記窒化ガリウム系半導体膜の表面粗さ（ｒｍｓ）は５ｎｍ以下である、ことを特徴とする請求項１５または請求項１６に記載されたエピタキシャル基板。
18. 窒化ガリウム系半導体電子デバイスであって、
    六方晶系窒化ガリウムからなる主面を有する支持基体と、
    前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜と
    を備え、
    前記支持基体の前記主面のオフ角は、前記主面の全体にわたって、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、
    前記オフ角は、前記支持基体の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される、ことを特徴とする窒化ガリウム系半導体電子デバイス。
19. 前記窒化ガリウム系半導体膜にショットキ接合を成すショットキ電極を更に備える、ことを特徴とする請求項１８に記載された窒化ガリウム系半導体電子デバイス。
20. 前記窒化ガリウム系半導体膜はＧａＮからなり、
    前記基板はＧａＮからなる、ことを特徴とする請求項１８または請求項１９に記載された窒化ガリウム系半導体電子デバイス。
21. 前記窒化ガリウム系半導体膜と前記支持基体との間に設けられた別の窒化ガリウム系半導体膜と、
    前記窒化ガリウム系半導体膜に接合を成すオーミック電極と
    を更に備え、
    前記別の窒化ガリウム系半導体膜は第１導電型を有しており、
    前記窒化ガリウム系半導体膜は第２導電型を有しており、
    前記窒化ガリウム系半導体膜は前記別の窒化ガリウム系半導体膜とｐｎ接合を成す、ことを特徴とする請求項１８に記載された窒化ガリウム系半導体電子デバイス。
22. 前記窒化ガリウム系半導体膜はｐ型ＧａＮからなり、
    前記別の窒化ガリウム系半導体膜はｎ型ＧａＮからなり、
    前記支持基体はｎ型ＧａＮからなる、ことを特徴とする請求項２１に記載された窒化ガリウム系半導体電子デバイス。
23. 窒化ガリウム系半導体電子デバイスを作製する方法であって、
    六方晶系窒化ガリウムからなる主面を有する基板を準備する工程と、
    前記基板の前記主面上に、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜を含むエピタキシャル半導体領域を成長する工程と、
    前記エピタキシャル半導体領域上に電極を形成する工程と
    を備え、
    前記基板の前記主面は第１及び第２のエリアを有し、
    前記エピタキシャル半導体領域は、前記基板の前記主面の前記第１及び第２のエリア上に設けられた第１及び第２の部分を含み、
    前記電極は前記第１の部分の表面上に形成され、
    前記基板の前記主面の前記第１のエリアにおけるオフ角が、該六方晶系窒化ガリウムの＜１−１００＞方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、
    前記オフ角は、前記基板の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される、ことを特徴とする方法。
24. 前記窒化ガリウム系半導体膜は１×１０^１６ｃｍ^−３以下の炭素濃度及び１×１０^１７ｃｍ^−３以下のキャリア濃度を有する、ことを特徴とする請求項２３に記載された方法。
25. 前記窒化ガリウム系半導体膜の厚さは３マイクロメートル以上である、ことを特徴とする請求項２３または請求項２４に記載された方法。
26. 前記エピタキシャル半導体領域上に、開口を有する絶縁膜を形成する工程を更に備え、
    前記電極は、前記開口を通して前記エピタキシャル半導体領域に接続されるショットキ電極を含む、ことを特徴とする請求項２３〜請求項２５のいずれか一項に記載された方法。
27. 前記窒化ガリウム系半導体膜はＧａＮからなり、
    前記基板はＧａＮからなる、ことを特徴とする請求項２６に記載された方法。
28. 前記窒化ガリウム系半導体膜は第１導電型を有しており、
    当該方法は、前記窒化ガリウム系半導体膜上に別の窒化ガリウム系半導体膜を成長する工程と、
    前記エピタキシャル半導体領域上に、開口を有する絶縁膜を形成する工程と
    を更に備え、
    前記電極は、前記開口を通して前記エピタキシャル半導体領域に接続されるオーミック電極を含み、
    前記第２導電型窒化ガリウム系半導体膜は前記窒化ガリウム系半導体膜とｐｎ接合を成す、ことを特徴とする請求項２３〜請求項２７のいずれか一項に記載された方法。
29. 前記窒化ガリウム系半導体膜はＧａＮからなり、
    前記第２導電型窒化ガリウム系半導体膜はＧａＮからなり、
    前記基板はＧａＮからなる、ことを特徴とする請求項２８に記載された方法。
30. 前記エピタキシャル半導体領域を成長する前に、前記基板の前記主面の複数の位置においてオフ角を見積もる工程と、
    前記オフ角の見積もり結果に基づき、前記基板の前記主面を前記第１及び第２のエリアの区画を行う工程と、
    前記電極の形成に先立って、前記区画に基づき前記基板の前記主面上における電極配列を決定する工程と
    を備え、
    前記電極の位置は、前記電極配列に従う、ことを特徴とする請求項２３〜請求項２９のいずれか一項に記載された方法。
31. 前記エピタキシャル半導体領域を成長する前に、前記基板の前記主面の複数の位置においてオフ角を見積もる工程と、
    前記オフ角の見積もり結果に基づき、前記基板の前記主面を前記第１及び第２のエリアの区画を行う工程と
    を備え、
    前記エピタキシャル半導体領域上に前記絶縁膜を形成する前記工程は、
    前記エピタキシャル半導体領域上に絶縁層を成長する工程と、
    前記区画に基づき前記基板の前記主面上における開口配列を決定する工程と
    前記決定に従って、前記絶縁層に前記開口の配列を形成する工程と
    を含み、
    前記開口の位置は、前記開口配列に従う、ことを特徴とする請求項２６〜請求項２９のいずれか一項に記載された方法。
32. 窒化ガリウム系半導体電子デバイスであって、
    六方晶系窒化ガリウムからなる主面を有する支持基体と、
    前記基板の前記主面上に設けられ、キャリア濃度１×１０^１７ｃｍ^−３以下の窒化ガリウム系半導体膜と
    を備え、
    前記支持基体の前記主面は、第１のエリアと該第１のエリアを囲む第２のエリアとを有し、
    前記エピタキシャル半導体領域は、前記支持基体の前記主面の前記第１及び第２のエリア上に設けられた第１及び第２の部分を含み、
    前記支持基体の前記主面の前記第１のエリアにおけるオフ角が、該六方晶系窒化ガリウムの＜１−１００＞ 方向に０．３度以上１．０度以下、＜１−２１０＞方向に−０．３度以上＋０．３度以下であり、前記オフ角は、前記支持基体の前記主面の法線と該六方晶系窒化ガリウムのｃ軸との成す角により規定される、ことを特徴とする窒化ガリウム系半導体電子デバイス。
33. 前記窒化ガリウム系半導体膜にショットキ接合を成すショットキ電極を更に備え、
    前記ショットキ電極は前記第１の部分の表面に接合を成す、ことを特徴とする請求項３２に記載された窒化ガリウム系半導体電子デバイス。
34. 前記窒化ガリウム系半導体膜はＧａＮからなり、
    前記基板はＧａＮからなる、ことを特徴とする請求項３２または請求項３３に記載された窒化ガリウム系半導体電子デバイス。
35. 前記窒化ガリウム系半導体膜と前記支持基体との間に設けられた別の窒化ガリウム系半導体膜と、
    前記窒化ガリウム系半導体膜に接合を成すオーミック電極と
    を更に備え、
    前記オーミック電極は前記第１の部分の表面に接合を成し、
    前記別の窒化ガリウム系半導体膜は第１導電型を有しており、
    前記窒化ガリウム系半導体膜は第２導電型を有しており、
    前記窒化ガリウム系半導体膜は前記別の窒化ガリウム系半導体膜とｐｎ接合を成す、ことを特徴とする請求項３４に記載された窒化ガリウム系半導体電子デバイス。
36. 前記窒化ガリウム系半導体膜はｐ型ＧａＮからなり、
    前記別の窒化ガリウム系半導体膜はｎ型ＧａＮからなり、
    前記支持基体はｎ型ＧａＮからなる、ことを特徴とする請求項３５に記載された窒化ガリウム系半導体電子デバイス。
37. 前記支持基体の前記主面の前記第２のエリアは、該六方晶系窒化ガリウムの＜１−１００＞ 方向に０．３度以下１．０度以上、又は＜１−２１０＞方向に−０．３度以下＋０．３度以上の範囲のオフ角を有する部分を含む、ことを特徴とする請求項３２〜請求項３６のいずれか一項に窒化ガリウム系半導体電子デバイス。