WO2017169176A1 - 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法 - Google Patents

窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法 Download PDF

Info

Publication number
WO2017169176A1
WO2017169176A1 PCT/JP2017/004983 JP2017004983W WO2017169176A1 WO 2017169176 A1 WO2017169176 A1 WO 2017169176A1 JP 2017004983 W JP2017004983 W JP 2017004983W WO 2017169176 A1 WO2017169176 A1 WO 2017169176A1
Authority
WO
WIPO (PCT)
Prior art keywords
drift layer
concentration
substrate
carbon
donor
Prior art date
Application number
PCT/JP2017/004983
Other languages
English (en)
French (fr)
Inventor
好伸 成田
Original Assignee
株式会社サイオクス
住友化学株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社サイオクス, 住友化学株式会社 filed Critical 株式会社サイオクス
Priority to US16/088,221 priority Critical patent/US10818757B2/en
Priority to CN201780020285.7A priority patent/CN109075212B/zh
Publication of WO2017169176A1 publication Critical patent/WO2017169176A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H01L29/365—Planar doping, e.g. atomic-plane doping, delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02584—Delta-doping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1608—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/207—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes

Definitions

  • the present invention relates to a nitride semiconductor substrate, a semiconductor device, and a method for manufacturing a nitride semiconductor substrate.
  • Group III nitride semiconductors such as gallium nitride have a higher saturation free electron velocity and higher breakdown voltage than silicon. For this reason, nitride semiconductors are expected to be applied to power devices that control power and the like, and high-frequency devices such as mobile phone base stations.
  • Specific examples of the device include semiconductor devices such as a Schottky barrier diode (SBD) and a pn junction diode. In these semiconductor devices, a thick drift layer with a low donor concentration is provided in order to improve the breakdown voltage when reverse bias is applied (see, for example, Patent Document 1).
  • carbon can be incorporated due to the Group III organometallic raw material during crystal growth. At least a part of the carbon taken into the nitride semiconductor functions as an acceptor. For this reason, in an n-type nitride semiconductor to which a donor is added, at least a part of carbon captures electrons from the donor and compensates the donor.
  • the donor concentration in the drift layer is set low in order to improve the breakdown voltage. For this reason, for example, in a low concentration region such as 5 ⁇ 10 16 pieces / cm 3 or less, even if the donor concentration in the drift layer is set to a predetermined value, the influence of a part of carbon to compensate a small amount of donor is large. In some cases, a desired free electron concentration cannot be obtained in the drift layer. As a result, the performance of the semiconductor device may be degraded.
  • An object of the present invention is to provide a technique capable of improving the performance of a semiconductor device.
  • a substrate made of an n-type semiconductor A drift layer provided on the substrate and made of gallium nitride containing donor and carbon; Have The concentration of the donor in the drift layer is 5.0 ⁇ 10 16 atoms / cm 3 or less, and the concentration of the carbon that functions as an acceptor in the drift layer is greater than or equal to the entire area of the drift layer. Yes, The difference obtained by subtracting the concentration of the carbon functioning as the acceptor in the drift layer from the concentration of the donor in the drift layer is gradually decreased from the substrate side toward the surface side of the drift layer.
  • a physical semiconductor substrate is provided.
  • a substrate made of an n-type semiconductor A drift layer provided on the substrate and made of gallium nitride containing donor and carbon; Have The concentration of the donor in the drift layer is 5.0 ⁇ 10 16 atoms / cm 3 or less, and the concentration of the carbon that functions as an acceptor in the drift layer is greater than or equal to the entire area of the drift layer. Yes, The difference obtained by subtracting the concentration of the carbon functioning as the acceptor in the drift layer from the concentration of the donor in the drift layer is gradually decreased from the substrate side toward the surface side of the drift layer.
  • An apparatus is provided.
  • a drift layer made of gallium nitride containing a donor and carbon on a substrate made of an n-type semiconductor In the step of forming the drift layer, The concentration of the donor in the drift layer is 5.0 ⁇ 10 16 pieces / cm 3 or less, and the concentration of the carbon that functions as an acceptor in the drift layer over the entire drift layer
  • a nitride semiconductor that gradually reduces a difference obtained by subtracting the concentration of the carbon functioning as the acceptor in the drift layer from the concentration of the donor in the drift layer from the substrate side toward the surface side of the drift layer.
  • the performance of the semiconductor device can be improved.
  • FIG. 1 It is a schematic band diagram near the drift layer. It is sectional drawing which shows the semiconductor device which concerns on one Embodiment of this invention.
  • (A) is a diagram showing a difference obtained by subtracting the concentration N A of the carbon that acts as an acceptor in the drift layer from the donor concentration N D in the drift layer of the modified example 1
  • (b) the drift layer of the second modification it is a diagram illustrating a difference obtained by subtracting the concentration N a of the carbon that acts as an acceptor from the donor concentration N D in the drift layer in the.
  • 11 is a cross-sectional view showing a nitride semiconductor substrate according to Modification 3.
  • FIG. 10 is a cross-sectional view showing a semiconductor device according to Modification 3.
  • FIG. 1 is a cross-sectional view showing a nitride semiconductor substrate according to this embodiment.
  • a nitride semiconductor substrate (nitride semiconductor laminate, nitride semiconductor epitaxial substrate) 10 of this embodiment is a nitride semiconductor layer for manufacturing a semiconductor device 20 as a pn junction diode described later.
  • Is formed as an epitaxially grown wafer and includes, for example, a substrate 100, a base n-type semiconductor layer 120, a drift layer 140, a first p-type semiconductor layer 220, and a second p-type semiconductor layer 240.
  • the “stacking direction” refers to stacking a nitride semiconductor layer such as the base n-type semiconductor layer 120 from the substrate 100 side upward in the figure (a direction away from the main surface of the substrate 100). It refers to the direction.
  • the “stacking direction” can be rephrased as “the direction from the substrate 100 side toward the surface side of the drift layer 140”.
  • the surface (second main surface) of drift layer 140 is the surface of drift layer 140 opposite to the surface (first main surface) on the substrate 100 side.
  • the substrate 100 is configured as, for example, an n-type single crystal gallium nitride (GaN) substrate (a self-standing GaN substrate) including a predetermined donor.
  • the donor in the substrate 100 include silicon (Si) or germanium (Ge).
  • the donor concentration in the substrate 100 is, for example, 5.0 ⁇ 10 17 pieces / cm 3 or more and 5.0 ⁇ 10 18 pieces / cm 3 or less.
  • a donor concentration, the carbon concentration mentioned later, etc. can be measured by secondary ion mass spectrometry (SIMS: Secondary Ion Mass Spectrometry), for example.
  • SIMS Secondary Ion Mass Spectrometry
  • the plane orientation of the main surface of the substrate 100 is, for example, the c plane ((0001) plane).
  • the GaN crystal constituting the substrate 100 may have a predetermined off angle with respect to the main surface of the substrate 100.
  • the off-angle is an angle formed between the normal direction of the main surface of the substrate 100 and the c-axis of the GaN crystal constituting the substrate 100.
  • the off angle of the substrate 100 is, for example, not less than 0.15 ° and not more than 0.8 °. If the off angle of the substrate 100 is less than 0.15 °, the concentration of carbon (C) added when a nitride semiconductor layer such as the drift layer 140 is grown on the substrate 100 may increase.
  • the concentration of carbon added when growing a nitride semiconductor layer such as the drift layer 140 on the substrate 100 is set to a predetermined amount or less. can do.
  • the off angle of the substrate 100 is more than 0.8 °, the morphology of the main surface of the substrate 100 may be deteriorated.
  • the morphology of the main surface of the substrate 100 can be flattened by setting the off angle of the substrate 100 to 0.8 ° or less.
  • the dislocation density in the main surface of the substrate 100 is set to 1 ⁇ 10 7 pieces / cm 2 or less, for example.
  • the dislocation density in the main surface of the substrate 100 is more than 1 ⁇ 10 7 / cm 2 , dislocations that reduce local breakdown voltage increase in a nitride semiconductor layer such as the drift layer 140 formed on the substrate 100.
  • the concentration of impurities added unintentionally when growing a nitride semiconductor layer on the substrate 100 for example, carbon The concentration tends to be high.
  • the dislocation density on the main surface of the substrate 100 is set to 1 ⁇ 10 7 pieces / cm 2 or less, so that the nitride semiconductor such as the drift layer 140 formed on the substrate 100 is formed. An increase in dislocation that lowers the local breakdown voltage in the layer can be suppressed. Further, by setting the threading dislocation density on the main surface of the substrate 100 to 1 ⁇ 10 7 pieces / cm 2 or less, the concentration of impurities added unintentionally during the growth of the nitride semiconductor layer can be reduced. it can.
  • the base n-type semiconductor layer 120 is provided between the substrate 100 and the drift layer 140 as a buffer layer that inherits the crystallinity of the substrate 100 and stably epitaxially grows the drift layer 140.
  • the base n-type semiconductor layer 120 is configured as an n + -type GaN layer containing a donor having a concentration similar to that of the substrate 100.
  • the donor in the base n-type semiconductor layer 120 for example, Si or Ge can be used as in the donor in the substrate 100.
  • the donor concentration in the base n-type semiconductor layer 120 is, for example, 5.0 ⁇ 10 17 pieces / cm 3 or more and 5.0 ⁇ 10 18 pieces / cm 3 or less, similarly to the donor concentration in the substrate 100. .
  • the underlying n-type semiconductor layer 120 contains carbon added (auto-doped) due to the group III organometallic raw material used during the crystal growth.
  • the total concentration of carbon in the base n-type semiconductor layer 120 is, for example, 1.0 ⁇ 10 15 pieces / cm 3 or more and 5.0 ⁇ 10 16 pieces / cm 3 or less.
  • the “total concentration of carbon” means the concentration of all carbons including carbon that does not function as an acceptor as well as carbon that functions as an acceptor, as will be described later.
  • the n-type nitride semiconductor layer such as the base n-type semiconductor layer 120
  • at least a part of carbon functions as an acceptor (compensation dopant) to compensate the donor.
  • the effective free electron concentration in the base n-type semiconductor layer 120 is obtained as a difference obtained by subtracting the carbon concentration that functions as an acceptor from the donor concentration.
  • the donor concentration is high and the carbon concentration functioning as an acceptor is relatively low so as to be negligible.
  • the free electron concentration in the base n-type semiconductor layer 120 can be regarded as substantially equal to the donor concentration. For example, 5.0 ⁇ 10 17 atoms / cm 3 or more and 5.0 ⁇ 10 18 atoms / cm 3. It is as follows.
  • the donor concentration and the total carbon concentration in the base n-type semiconductor layer 120 are substantially constant in the stacking direction.
  • the base n-type semiconductor layer 120 only needs to include a region in which each additive concentration is constant in the stacking direction, and the base n-type semiconductor layer 120 is near each of the substrate 100 side and the drift layer 140 side. A region where the additive concentration is inclined may be included.
  • the thickness of the base n-type semiconductor layer 120 is thinner than the thickness of the drift layer 140 described later, for example, 0.1 ⁇ m or more and 3 ⁇ m or less.
  • the drift layer 140 is provided on the base n-type semiconductor layer 120 and is configured as an n-type GaN layer containing a low concentration donor.
  • Examples of the donor in the drift layer 140 include Si or Ge, similarly to the donor in the base n-type semiconductor layer 120.
  • the donor concentration in the drift layer 140 is lower than the donor concentration of the substrate 100 and the donor concentration of the underlying n-type semiconductor layer 120, for example, 1.0 ⁇ 10 15 pieces / cm 3 or more and 5.0 ⁇ 10 16 pieces / cm. 3 or less. If the donor concentration is less than 1.0 ⁇ 10 15 / cm 3 , the drift layer 140 may have a high resistance. On the other hand, when the donor concentration is 1.0 ⁇ 10 15 atoms / cm 3 or more, it is possible to suppress an excessive increase in the resistance of the drift layer 140. On the other hand, if the donor concentration is more than 5.0 ⁇ 10 16 / cm 3 , the withstand voltage when a reverse bias is applied may be reduced. On the other hand, when the donor concentration is 5.0 ⁇ 10 16 pieces / cm 3 or less, a predetermined breakdown voltage can be secured.
  • the drift layer 140 also contains carbon added due to the group III organometallic raw material used at the time of crystal growth, and at least a part of the carbon in the drift layer 140 functions as an acceptor to compensate the donor. Yes.
  • the donor concentration is high on the order of 10 18 .
  • the carbon concentration relative to the donor concentration is so low that it can be ignored.
  • the donor concentration is as low as 5.0 ⁇ 10 16 ions / cm 3 or less.
  • the carbon concentration with respect to the donor concentration cannot be ignored, and the free electron concentration in the drift layer 140 is easily affected by compensation of a small amount of donor by using a part of carbon as an acceptor. Therefore, in the drift layer 140, a desired free electron concentration distribution cannot be obtained unless the relative relationship between the donor concentration and the concentration of carbon functioning as an acceptor is controlled.
  • the donor concentration in the drift layer 140 is adjusted to be equal to or higher than the concentration of carbon that functions as an acceptor in the drift layer 140 over the entire drift layer 140.
  • the difference obtained by subtracting the concentration of carbon that functions as an acceptor in the drift layer 140 from the concentration of the donor in the drift layer 140 gradually decreases from the substrate 100 side toward the surface side of the drift layer 140 (that is, toward the stacking direction). It has been adjusted. Thereby, a desired free electron concentration distribution can be obtained in the drift layer 140. Details of the relative relationship between the donor concentration and the carbon concentration in the drift layer 140 will be described later.
  • the drift layer 140 is provided thicker than the base n-type semiconductor layer 120 in order to improve the breakdown voltage when a reverse bias is applied.
  • the thickness of the drift layer 140 is, for example, 3 ⁇ m or more and 40 ⁇ m or less. If the thickness of the drift layer 140 is less than 3 ⁇ m, the breakdown voltage when a reverse bias is applied may be reduced. In contrast, by setting the thickness of the drift layer 140 to 3 ⁇ m or more, a predetermined breakdown voltage can be ensured. On the other hand, if the thickness of the drift layer 140 is more than 40 ⁇ m, the on-resistance when a forward bias is applied may increase. On the other hand, by setting the thickness of the drift layer 140 to 40 ⁇ m or less, it is possible to suppress an excessive increase in on-resistance when a forward bias is applied.
  • the first p-type semiconductor layer 220 is provided on the drift layer 140 and configured as a p-type GaN layer including an acceptor.
  • An example of the acceptor in the first p-type semiconductor layer 220 is magnesium (Mg).
  • the acceptor concentration in the first p-type semiconductor layer 220 is, for example, 1.0 ⁇ 10 17 pieces / cm 3 or more and 2.0 ⁇ 10 19 pieces / cm 3 or less.
  • the second p-type semiconductor layer 240 is provided on the first p-type semiconductor layer 220 and is configured as a p + -type GaN layer containing a high concentration of acceptor.
  • the acceptor in the second p-type semiconductor layer 240 for example, Mg may be used as in the first p-type semiconductor layer 220.
  • the acceptor concentration in the second p-type semiconductor layer 240 is higher than the acceptor concentration in the first p-type semiconductor layer 220, for example, 5.0 ⁇ 10 19 pieces / cm 3 or more and 2.0 ⁇ 10 20 pieces / cm. 3 or less.
  • FIG. 2 (a) is a diagram showing a difference obtained by subtracting the concentration N A of the carbon that acts as an acceptor in the drift layer from the donor concentration N D of the drift layer.
  • the horizontal axis indicates the position (depth) from the surface side of the drift layer 140.
  • the donor concentration in the drift layer 140 and N D the total concentration of carbon in the drift layer 140 (the concentration of all carbon in the drift layer 140) and N C, in the drift layer 140 carbon the concentration of carbon which serves as an internal acceptor to N a.
  • the vertical axis the donor concentration in the drift layer 140 N difference by subtracting the concentration N A of the carbon that acts as an acceptor in the drift layer 140 from the D N D -N A (hereinafter, in the drift layer 140 Density difference N D -N A ).
  • the concentration difference N D -N A in the drift layer 140 can be considered as a difference obtained by subtracting the amount of free electrons captured from the donor by carbon as an acceptor from the total amount of free electrons obtained from the donor. Accordingly, the concentration difference N D -N A of the drift layer 140 corresponds to the effective free electron concentration in the drift layer 140.
  • the donor concentration N D in the drift layer 140, over the entire region of the drift layer 140, and the carbon concentration N A or functioning as an acceptor in the drift layer 140 (N D ⁇ N A ). If the donor concentration N D in the drift layer 140 at least a portion of the drift layer 140 is less than the concentration N A of the carbon that acts as an acceptor in the drift layer 140, a region where free electrons is not generated in a portion of the drift layer 140 May occur. In contrast, the donor concentration N D in the drift layer 140, over the entire region of the drift layer 140, by a higher concentration N A of the carbon that acts as an acceptor in the drift layer 140, a donor concentration of 5.
  • the drift layer 140 can function as an n-type layer.
  • density difference N D -N A of the drift layer 140 toward the substrate 100 side to the surface side of the drift layer 140 (i.e. toward the stacking direction ) It is gradually decreasing.
  • the concentration difference N D -N A of the drift layer 140 has decreased monotonically toward the stacking direction.
  • the concentration N A of the carbon that acts as an acceptor is made at least 1/3 or more of the total concentration N C carbon (N C / 3 ⁇ N A ⁇ N C ).
  • the donor concentration N D in the drift layer 140 in consideration of the proportion of carbon which acts as an acceptor as described above, the donor concentration N D in the drift layer 140, over the entire region of the drift layer 140, in at least the drift layer 140 carbon
  • the total concentration N C is 1/3 times or more (N D ⁇ N C / 3). Since the donor concentration N D in the drift layer 140 is less than 1/3 of the total concentration N C carbon, many donors in the drift layer 140 is compensated by the carbon that acts as an acceptor, the drift layer 140 There is a possibility that a predetermined amount of free electrons will not be generated. For this reason, the drift layer 140 is not n-type, and the drift layer 140 may have a high resistance.
  • the donor concentration N D in the drift layer 140 by the above 1/3 of the total concentration N C carbon, the donor amount in the drift layer 140, the amount to be compensated by the carbon as acceptor And a predetermined amount of free electrons can be generated in the drift layer 140.
  • the drift layer 140 can function as an n-type layer, and the resistance of the drift layer 140 can be suppressed from becoming excessively high.
  • the donor concentration N D in the drift layer 140 if a 1/3 or more of the total concentration N C of carbon in the drift layer 140, a donor concentration N D in the drift layer 140 in the drift layer 140 It may be lower than the total carbon concentration N C.
  • the donor concentration N D in the drift layer 140 over the entire region of the drift layer 140, and more preferably in a total concentration N C or more carbons in the drift layer 140.
  • the donor amount in the drift layer 140 can be surely made larger than the amount compensated by carbon as an acceptor.
  • the drift layer 140 can be made to function stably as an n-type.
  • FIG. 3 is a schematic band diagram in the vicinity of the drift layer.
  • the conduction band of the drift layer 140 A predetermined amount of free electrons is generated. Also, by gradually decreasing the density difference N D -N A of the drift layer 140 toward the substrate 100 side to the surface side of the drift layer 140, the drift layer 140 is free electron concentration in the drift layer 140 from the substrate 100 side It gradually increases toward the surface side of. For this reason, the substrate 100 side of the drift layer 140 is a high free electron concentration region in the drift layer 140 having a low free electron concentration, while the surface side of the drift layer 140 is the drift layer 140 having a low free electron concentration. Among them, it is a low free electron concentration region.
  • the conduction band of the drift layer 140 is inclined so as to gradually rise in the stacking direction.
  • the free electron concentration of the drift layer 140 gradually increases as it approaches the base n-type semiconductor layer 120, and the free electron concentration of the base n-type semiconductor layer 120. It is close to. As a result, the conduction band of drift layer 140 and the conduction band of underlying n-type semiconductor layer 120 are gently joined, and the energy barrier between the conduction band of drift layer 140 and underlying n-type semiconductor layer 120 is reduced. . As a result, when a forward bias is applied, electrons can be smoothly moved from the base n-type semiconductor layer 120 toward the drift layer 140, and the on-resistance can be reduced.
  • the free electron concentration of the drift layer 140 gradually decreases as it approaches the first p-type semiconductor layer 220. It is lower than the pore concentration.
  • the depletion layer in the vicinity of the junction interface does not spread so much from the junction interface toward the first p-type semiconductor layer 220 side, but extends from the junction interface toward the drift layer 140 side. Thereby, the inclination (electric field strength) of the conduction band in the vicinity of the junction interface is gentle.
  • the depletion layer expands further from the state of the depletion layer before the reverse bias is applied toward the base n-type semiconductor layer 120 side.
  • the gradient of the conduction band in the vicinity of the junction interface between the drift layer 140 and the first p-type semiconductor layer 220 is the largest.
  • the free electron concentration on the surface side of the drift layer 140 becomes low, and the depletion layer spreads in the drift layer 140. Therefore, even when a reverse bias is applied, conduction near the junction interface is performed.
  • the band inclination is suppressed from becoming excessively steep. As a result, the occurrence of avalanche breakdown in the vicinity of the junction interface between the drift layer 140 and the first p-type semiconductor layer 220 can be suppressed, and the breakdown voltage can be improved.
  • density difference N D -N A of the drift layer 140, (linearly) in a straight line toward the stacking direction has decreased.
  • the inclination of the conduction band can be made smooth and gentle over the entire drift layer 140.
  • the on-resistance when a forward bias is applied can be stably reduced, and the breakdown voltage when a reverse bias is applied can be stably improved.
  • the absolute value of the slope of the D -N a is, for example, 5.0 ⁇ 10 14 atoms / cm 3 ⁇ ⁇ m -1 or more 3.0 ⁇ 10 16 atoms / cm 3 ⁇ ⁇ m -1 or less.
  • the absolute value of the slope of the N D -N A is less than 5.0 ⁇ 10 14 atoms / cm 3 ⁇ ⁇ m -1, when a low N D -N A includes a drift layer 140 and the underlying n-type semiconductor layer 120 There is a possibility that the energy barrier of the conduction band becomes large at the junction interface, and the on-resistance becomes higher when a forward bias is applied.
  • N D -N A is high, the slope of the conduction band in the vicinity of the junction interface between the drift layer 140 first 1p-type semiconductor layer 220 is increased, the possibility that the withstand voltage at the time of applying a reverse bias decreases is there.
  • the absolute value of the slope of N D -N A is less than 5.0 ⁇ 10 14 pieces / cm 3 ⁇ ⁇ m ⁇ 1 , the on-resistance is reduced when the forward bias is applied, and the reverse bias is applied. It is difficult to achieve both improvement in breakdown voltage.
  • the absolute value of the slope of the N D -N A 5.0 ⁇ 10 14 atoms / cm 3 ⁇ ⁇ m -1 or more, the bonding interface between the drift layer 140 and the underlying n-type semiconductor layer 120
  • the inclination of the conduction band in the vicinity of the junction interface between the drift layer 140 and the first p-type semiconductor layer 220 can be reduced while reducing the energy barrier of the conduction band.
  • FIG. 2B is a diagram showing donor and carbon concentrations in the drift layer.
  • the horizontal axis indicates the position (depth) from the surface side of the drift layer 140, as in FIG. 2A.
  • the vertical axis represents the donor and carbon concentrations in the drift layer 140. Note that, as described above, such as the donor concentration N D and total concentration N C of carbon in the drift layer 140, for example, it can be measured by SIMS.
  • the donor concentration N D in the drift layer 140 As shown in FIG. 2 (b), the donor concentration N D in the drift layer 140, for example, have decreased linearly toward the stacking direction. As described above, the maximum and minimum values of the donor concentration N D in the drift layer 140, the 1.0 ⁇ 10 15 atoms / cm 3 or more 5.0 ⁇ 10 16 atoms / cm 3 within the following ranges has entered, donor concentration N D in the drift layer 140, over the entire region of the drift layer 140, has a 1/3 or more concentration N C of carbon in the least drift layer 140.
  • donor concentration N D in the drift layer 140 is at 5.0 ⁇ 10 16 atoms / cm 3 or less, the acceptor in the drift layer 140 donor concentration N D in the drift layer 140 over the entire area of the drift layer 140 If the three conditions that the concentration difference N D -N A in the drift layer 140 is not less than the concentration N A and the concentration difference N D -N A gradually decreases in the stacking direction are satisfied, The total concentration N C of carbon can be arbitrarily distributed with respect to the stacking direction.
  • total concentration N C of carbon in the drift layer 140 may be gradually increased toward the stacking direction. That is, the total concentration N C of carbon in the drift layer 140 may be changed in the opposite direction with respect to the donor concentration N D in the drift layer 140.
  • the number of free electrons in the vicinity of the junction interface increases, and the energy barrier of the conduction band can be reduced at the junction interface between the drift layer 140 and the base n-type semiconductor layer 120.
  • the on-resistance when a forward bias is applied can be reduced.
  • the vicinity of the junction interface between the drift layer 140 and the first p-type semiconductor layer 220 there are few donors and carbon as an acceptor increases. Thereby, free electrons in the vicinity of the junction interface (on the surface side of the drift layer 140) are reduced, and the inclination of the conduction band in the vicinity of the junction interface between the drift layer 140 and the first p-type semiconductor layer 220 can be reduced. As a result, the breakdown voltage when a reverse bias is applied can be improved.
  • the total concentration N C of carbon in the drift layer 140 may be constant toward the stacking direction.
  • the total concentration N C of carbon in the drift layer 140 may be constant toward the stacking direction.
  • by way of growth condition only by changing the flow rate of the donor material can be a density difference N D -N A of the drift layer 140 and a predetermined distribution. That is, it is not necessary to adjust growth conditions other than the flow rate of the donor raw material (for example, a growth rate described later) in order to control the carbon concentration, and control during growth can be simplified.
  • the carbon concentration N C in the drift layer 140 may be gradually decreased in the stacking direction.
  • the amount of donors compensated by carbon as an acceptor decreases.
  • a predetermined amount of free electrons can be ensured on the surface side of the drift layer 140 although it is small.
  • the crystallinity on the surface side of the drift layer 140 is improved by reducing the carbon concentration N C on the junction interface side (the surface side of the drift layer 140) between the drift layer 140 and the first p-type semiconductor layer 220. The loss on the surface side of the drift layer 140 in the semiconductor device 20 to be described later can be reduced.
  • the total concentration N C of carbon in the drift layer 140 is, for example, 5.0 ⁇ 10 16 atoms / cm 3 or less. If the carbon concentration N C in the drift layer 140 is more than 5.0 ⁇ 10 16 atoms / cm 3 , the crystallinity of the drift layer 140 may decrease, and the loss of the semiconductor device 20 described later may increase. On the other hand, when the carbon concentration N C in the drift layer 140 is 5.0 ⁇ 10 16 pieces / cm 3 or less, the crystallinity of the drift layer 140 is improved and the semiconductor device 20 is reduced in loss. Can do. Note that the lower the carbon concentration N C in the drift layer 140, the better. Therefore, the lower limit value of the carbon concentration N C is not particularly limited.
  • the drift layer 140 contains hydrogen (H) in addition to donor and carbon. Hydrogen is taken into the drift layer 140 due to, for example, a group III organometallic material or a donor material used during crystal growth of the drift layer 140.
  • the hydrogen concentration in the drift layer 140 is, for example, 5.0 ⁇ 10 16 atoms / cm 3 or less, preferably 1.0 ⁇ 10 16 atoms / cm 3 or less. If the hydrogen concentration in the drift layer 140 is more than 5.0 ⁇ 10 16 atoms / cm 3 , the crystallinity of the drift layer 140 may decrease, and the loss of the semiconductor device 20 described later may increase.
  • the lower limit value of the hydrogen concentration is not particularly limited.
  • FIG. 4 is a cross-sectional view showing the semiconductor device according to the present embodiment.
  • the semiconductor device 20 is configured as a vertical pn junction diode manufactured using the above-described nitride semiconductor substrate 10, for example, a substrate 100 and a base n-type semiconductor layer. 120, a drift layer 140, a first p-type semiconductor layer 220, a second p-type semiconductor layer 240, an anode 310, an insulating film 400, and a cathode 360.
  • the drift layer 140, the first p-type semiconductor layer 220, and the second p-type semiconductor layer 240 form a mesa structure 180.
  • the mesa structure 180 has, for example, a quadrangular frustum shape or a truncated cone shape, and the cross-sectional area of the mesa structure 180 in plan view gradually decreases in the stacking direction. Accordingly, the mesa structure 180 has a forward tapered side surface.
  • a portion of a region in which the concentration difference N D -N A of the drift layer 140 is gradually decreased toward the stacking direction a portion of the mesa structure 180 Is configured.
  • electric field concentration is likely to occur in the vicinity of the pn junction interface in the vicinity of the side surface of the mesa structure 180.
  • density difference N D -N A of the drift layer 140 is gradually decreased toward the stacking direction.
  • the depletion layer extends from the pn junction interface toward the drift layer 140, and the electric field in the region is relaxed.
  • a reverse bias when a reverse bias is applied, it is possible to suppress the occurrence of avalanche breakdown in a region near the pn junction interface near the side surface of the mesa structure 180 and improve the breakdown voltage of the semiconductor device 20.
  • the first anode (p-type contact electrode) 320 of the anode (p-side electrode) 310 is provided on the upper surface of the mesa structure 180, that is, on the second p-type semiconductor layer 240.
  • the first anode 320 is made of a material that is in ohmic contact with the second p-type semiconductor layer 240.
  • the insulating film 400 is provided so as to cover the surface of the drift layer 140 outside the mesa structure 180, the side surface of the mesa structure 180, and part of the surface of the second p-type semiconductor layer 240 (around the top surface of the mesa structure 180). ing.
  • the insulating film 400 functions to insulate the drift layer 140 and the like from a second anode 340 described later and protect the drift layer 140 and the like.
  • the insulating film 400 has an opening for contacting the first anode 320 and a second anode 340 described later.
  • the insulating film 400 of this embodiment has, for example, a two-layer structure, and includes a first insulating film 420 and a second insulating film 440.
  • the first insulating film 420 is made of, for example, an SOG (Spin On Glass) film formed by a coating method such as a spin coating method.
  • the second insulating film 440 is made of, for example, a silicon oxide (SiO 2 ) film formed by sputtering or the like.
  • a second anode (p-side electrode pad) 340 of the anode 310 is in contact with the first anode 320 in the opening of the insulating film 400 and extends outward from the first anode 320 on the insulating film 400 to have a mesa structure.
  • 180 is provided so as to cover 180.
  • the second anode 340 includes a part of the surface of the drift layer 140 outside the mesa structure 180, a side surface of the mesa structure 180, and an upper surface of the mesa structure 180 when the semiconductor device 20 is viewed from above. It is provided so that it may overlap.
  • the second anode 340 is made of, for example, an alloy (Ti / Al) of titanium (Ti) and aluminum (Al).
  • the cathode 360 is provided on the back side of the substrate 100.
  • the cathode 360 is made of a material that is in ohmic contact with the substrate 100 made of n-type GaN, and is made of, for example, Ti / Al.
  • Nitride semiconductor substrate manufacturing method semiconductor device manufacturing method
  • Step 1 Preparation of substrate
  • a substrate 100 as an n-type single crystal GaN substrate is prepared.
  • Step 2 Formation of underlying n-type semiconductor layer
  • MOVPE metal organic vapor phase epitaxy
  • the substrate 100 is carried into the processing chamber of the MOVPE apparatus.
  • hydrogen gas or a mixed gas of hydrogen gas and nitrogen gas
  • the substrate 100 is heated to a predetermined growth temperature (for example, 1000 ° C. or higher and 1100 ° C. or lower).
  • a predetermined growth temperature for example, 1000 ° C. or higher and 1100 ° C. or lower.
  • TMG trimethylgallium
  • NH 3 ammonia
  • SiH 4 monosilane
  • the base n-type semiconductor layer 120 as an n + -type GaN layer is epitaxially grown on the substrate 100 made of n-type single crystal GaN. Since the crystal growth at this time is homoepitaxial growth in which the same GaN crystal is grown in the stacking direction, the base n-type semiconductor layer 120 with good crystallinity can be formed on the substrate 100.
  • a drift layer 140 as an n ⁇ type GaN layer is epitaxially grown on the underlying n type semiconductor layer 120.
  • the donor concentration N D in the drift layer 140 becomes 5.0 ⁇ 10 16 atoms / cm 3 or less
  • the acceptor in the drift layer 140 donor concentration N D in the drift layer 140 over the entire area of the drift layer 140 functions become more concentration N a of the carbon as a further density difference N D -N a of the drift layer 140, so as to decrease gradually in the stacking direction to adjust the various growth conditions.
  • the donor concentration N D in the drift layer 140 is gradually reduced toward the stacking direction in the range of 5.0 ⁇ 10 16 atoms / cm 3 or less
  • the flow rate of the donor material is gradually decreased as the drift layer 140 is grown.
  • the carbon donor concentration N D in the drift layer 140 over the entire area of the drift layer 140 of total concentration N C 1/3 The flow rate of the donor material and other growth conditions are relatively adjusted so as to be twice or more. Specifically, by adjusting the flow rate (growth rate) of TMG during the growth of the drift layer 140, the V / III ratio (ratio of the flow rate of the group V raw material to the flow rate of the group III organometallic raw material), the growth temperature, etc.
  • the total carbon concentration N C can be adjusted.
  • the donor concentration N D in the drift layer 140 is at 5.0 ⁇ 10 16 atoms / cm 3 or less, the donor concentration N D in the drift layer 140 over the entire area of the drift layer 140 drift and a layer 140 of carbon concentration N a or functioning as an acceptor in further, if three conditions are met that the density difference N D -N a of the drift layer 140 is gradually decreased toward the stacking direction
  • the total concentration N C of carbon in the drift layer 140 can be arbitrarily distributed with respect to the stacking direction.
  • the growth conditions may be adjusted so that the total concentration N C of carbon in the drift layer 140 gradually increases in the stacking direction.
  • the flow rate of TMG (the growth rate of the drift layer 140) is gradually increased.
  • the V / III ratio is gradually reduced as the drift layer 140 is grown.
  • the growth temperature is gradually lowered as the drift layer 140 is grown.
  • Such growth conditions can be gradually increased toward the total concentration N C of carbon in the drift layer 140 in the stacking direction. Incidentally, it is necessary to vary the total concentration N C carbon in a trace amount, it is preferable not to adjust the growth pressure.
  • the growth conditions other than the donor flow rate are maintained so that the total concentration N C of carbon in the drift layer 140 becomes constant in the stacking direction. May be.
  • the growth rate, V / III ratio, growth temperature, and growth pressure of the drift layer 140 are kept constant.
  • Such growth conditions may be a constant total concentration N C of carbon in the drift layer 140 toward the stacking direction.
  • the growth conditions may be adjusted so that the total concentration N C of carbon in the drift layer 140 gradually decreases in the stacking direction.
  • the flow rate of TMG (the growth rate of the drift layer 140) is gradually reduced.
  • the V / III ratio is gradually increased as the drift layer 140 is grown.
  • the growth temperature is gradually increased as the drift layer 140 is grown.
  • Such growth conditions can be gradually reduced toward the total concentration N C of carbon in the drift layer 140 in the stacking direction. Also in this case, since it is necessary to vary the total concentration N C carbon in a trace amount, it is preferable not to adjust the growth pressure.
  • Step 4 Formation of the first p-type semiconductor layer
  • the first p-type semiconductor layer 220 as a p-type GaN layer is epitaxially grown on the drift layer 140.
  • Cp 2 Mg biscyclopentadienyl magnesium
  • Step 5 Formation of second p-type semiconductor layer
  • the second p-type semiconductor layer 240 as the p + -type GaN layer is epitaxially grown on the first p-type semiconductor layer 220 by the same processing procedure as in Step 4.
  • Step 6 Unloading
  • the atmosphere in the processing chamber of the MOVPE apparatus is replaced with N 2 gas to return to atmospheric pressure, and the temperature in the processing chamber is lowered to a temperature at which the substrate can be unloaded.
  • the nitride semiconductor substrate 10 of the present embodiment is manufactured. Thereafter, the nitride semiconductor substrate 10 is supplied as an epi wafer for manufacturing the semiconductor device 20 to a manufacturer of the semiconductor device 20.
  • Step 7 Manufacture of semiconductor device
  • the second p-type semiconductor layer 240, the first p-type semiconductor layer 220, and a part of the drift layer 140 are etched by, for example, RIE (Reactive Ion Etching).
  • RIE Reactive Ion Etching
  • the mesa structure 180 is formed in the second p-type semiconductor layer 240, the first p-type semiconductor layer 220, and the drift layer 140.
  • a Pd / Ni film is formed by sputtering, for example, so as to cover the surfaces of the mesa structure 180 and the drift layer 140, and is patterned into a predetermined shape.
  • the first anode 320 is formed on the upper surface of the mesa structure 180, that is, on the second p-type semiconductor layer 240.
  • an SOG film is formed by, for example, spin coating so as to cover the surfaces of the mesa structure 180 and the drift layer 140, and an SiO 2 film is formed thereon by, for example, sputtering, and patterned into a predetermined shape.
  • the first insulation is provided so as to cover the surface of the drift layer 140 outside the mesa structure 180, the side surface of the mesa structure 180, and a part of the surface of the second p-type semiconductor layer 240 (around the top surface of the mesa structure 180).
  • An insulating film 400 including the film 420 and the second insulating film 440 is formed.
  • a Ti / Al film is formed by sputtering, for example, so as to cover the first anode 320 and the insulating film 400 in the opening of the insulating film 400 and patterned into a predetermined shape.
  • the second anode 340 is formed so as to be in contact with the first anode 320 within the opening of the insulating film 400 and to extend outside the first anode 320 on the insulating film 400 and cover the mesa structure 180.
  • a cathode 360 is formed by forming a Ti / Al film on the back side of the substrate 100 by, for example, sputtering.
  • the semiconductor device 20 of this embodiment is manufactured.
  • N D ⁇ N A concentration of the carbon that acts as an acceptor in the drift layer 140
  • the drift layer A predetermined amount of free electrons can be generated over the entire area 140.
  • the drift layer 140 can function as an n-type layer.
  • the density difference N D -N A of the drift layer 140 such a predetermined distribution, as at least part of the carbon in the drift layer 140 had to compensate the donor, the desired free electron concentration distribution Obtainable.
  • the free electron concentration can be gradually decreased from the substrate 100 side toward the surface side of the drift layer 140.
  • the drift layer 140 gradually decreases toward the surface side of the drift layer 140 from the substrate 100 side, the junction between the drift layer 140 and the 1p-type semiconductor layer 220 Near the interface, the free electron concentration of the drift layer 140 gradually decreases as it approaches the first p-type semiconductor layer 220.
  • the depletion layer in the vicinity of the junction interface between the drift layer 140 and the first p-type semiconductor layer 220 spreads from the junction interface toward the drift layer 140 side, and the inclination of the conduction band (electric field strength) in the vicinity of the junction interface is It has become moderate.
  • the concentration N A of the carbon that serves as an acceptor since it has at least 1/3 or more of the total concentration N C carbon, donor concentration in the drift layer 140 of this embodiment N D is a 1/3 or more of the total concentration N C of carbon in the drift layer 140 over the entire region of the drift layer 140.
  • the donor amount in the drift layer 140 can be made larger than the amount compensated by carbon as an acceptor, and a predetermined amount of free electrons can be generated in the drift layer 140.
  • the drift layer 140 can function as an n-type layer, and the resistance of the drift layer 140 can be suppressed from becoming excessively high.
  • the hydrogen concentration in the drift layer 140 is 5.0 ⁇ 10 16 atoms / cm 3 or less. Thereby, the crystallinity of the drift layer 140 can be improved, and the loss of the semiconductor device 20 can be reduced.
  • FIG. 5 (a) is a diagram showing a difference obtained by subtracting the concentration N A of the carbon that acts as an acceptor in the drift layer from the donor concentration N D in the drift layer of the first modification.
  • Figure 5 As shown in the first modification of (a), density difference N D -N A of the drift layer 140 may be decreased stepwise toward the surface side of the drift layer 140 from the substrate 100 side.
  • the drift layer 140 is composed of a plurality layers, be considered to N D -N A of the upper layer of the adjacent two layers is lower than N D -N A of the lower layer Good. According to the first modification, the same effect as that of the above-described embodiment can be obtained.
  • the growth conditions can be switched in stages as the drift layer 140 is grown, and the growth conditions can be easily controlled.
  • the energy barrier of the conduction band occurs at the step portion of the N D -N A, increases the on-resistance when applying a forward bias fear There is.
  • the inclination of the conduction band at the step portion of the N D -N A becomes steep, the breakdown voltage may be reduced at the time of applying a reverse bias. Therefore, better density difference N D -N A of the drift layer 140 is reduced in a linear shape toward the surface side of the drift layer 140 from the substrate 100 side as in the embodiment described above (FIG.
  • the inclination of the conduction band of the drift layer 140 can be made smooth and gentle, and it is possible to achieve both a reduction in on-resistance when a forward bias is applied and an increase in breakdown voltage when a reverse bias is applied. ,preferable.
  • 5 (b) is a diagram showing a difference obtained by subtracting the concentration N A of the carbon that acts as an acceptor in the drift layer from the donor concentration N D in the drift layer of the second modification.
  • the density difference N D -N A of the drift layer 140 may be decreased nonlinearly toward the surface side of the drift layer 140 from the substrate 100 side.
  • N D slope of -N A gradually increases toward the middle position of the drift layer 140 from the substrate 100 side, the drift layer from the intermediate position side slope of the drift layer 140 of N D -N A It gradually decreases toward the surface side of 140.
  • N D -N A may be a multi-order function, a logarithmic function, an exponential function, or a combination thereof.
  • the same effect as that of the above-described embodiment can be obtained.
  • N D -N A had varied linearly growth conditions according gradually grown drift layer 140, N D -N A so as to correspond to the growth conditions do not change linearly Sometimes. In such a case, it becomes difficult to change N D -N A linearly.
  • the change in N D -N A as in the modified example 2 is nonlinear Even so, the free electron concentration of the drift layer 140 is gradually decreased as it approaches the first p-type semiconductor layer 220, and the free electron concentration of the drift layer 140 is gradually increased as it approaches the base n-type semiconductor layer 120. Can do. Thereby, also in the modification 2, it becomes possible to make compatible the reduction
  • the nitride semiconductor substrate 10 is configured as a wafer for manufacturing a pn junction diode and the semiconductor device 20 is configured as a pn junction diode in the above-described embodiment, the nitride semiconductor substrate is described. Further, the following modification 3 may be applied to the semiconductor device.
  • FIG. 6 is a cross-sectional view showing a nitride semiconductor substrate according to Modification 3.
  • the nitride semiconductor substrate 12 of Modification 3 is configured as a wafer for manufacturing a Schottky barrier diode (SBD).
  • SBD Schottky barrier diode
  • the concentration difference N D ⁇ N A in the drift layer 142 gradually decreases from the substrate 102 side toward the surface side of the drift layer 142.
  • FIG. 7 is a cross-sectional view showing a semiconductor device according to Modification 3. As shown in FIG.
  • the semiconductor device 22 of Modification 3 is configured as an SBD manufactured using the nitride semiconductor substrate 12 described above, and includes, for example, a substrate 102, a base n-type semiconductor layer 122, and a drift layer. 142, an insulating film 402, an anode 312, and a cathode 362.
  • the mesa structure as in the above-described embodiment is not formed.
  • the insulating film 402 is provided on the flat surface of the drift layer 142.
  • the insulating film 402 has an opening for bringing the drift layer 142 and the anode 312 into contact with each other.
  • the anode 312 is configured as a so-called field plate electrode.
  • the anode 312 is in contact with the drift layer 142 in the opening of the insulating film 402 and extends on the insulating film 402 to the outside of the opening of the insulating film 402. Thereby, it is possible to suppress the concentration of the electric field at the end portion of the region where the anode 312 and the drift layer 142 are in contact with each other.
  • the anode 312 is configured to form a Schottky barrier with the drift layer 140, and is made of, for example, Pd, Pd / Ni, or Ni / Au.
  • the cathode 362 is provided on the back side of the substrate 102. According to the modification 3, even if the semiconductor device 22 is SBD, the same effect as the above-described embodiment can be obtained.
  • the SBD such as the semiconductor device 22 of this modification has a lower breakdown voltage than the pn junction diode, but according to this modification, the concentration difference N D ⁇ N A in the drift layer 142 is reduced.
  • the breakdown voltage of the semiconductor device 22 as the SBD can be improved.
  • the substrate 100 is an n-type GaN substrate.
  • the substrate 100 may be configured as a semiconductor substrate other than GaN.
  • the substrate may be configured as an n-type SiC substrate, for example.
  • the substrate is preferably an n-type GaN substrate.
  • the base n-type semiconductor layer 120 is interposed between the substrate 100 and the drift layer 140 has been described, but the base n-type semiconductor layer may not be provided. That is, the drift layer may be provided directly on the substrate.
  • the nitride semiconductor layer such as the drift layer 140 is formed using the MOVPE apparatus.
  • the hydride vapor phase epitaxy (HVPE) apparatus is used to form the drift layer.
  • a nitride semiconductor layer such as 140 may be formed.
  • a hydrocarbon gas is supplied to the substrate 100 as a carbon source, and the total carbon concentration N C in the drift layer 140 is adjusted by adjusting the flow rate of the carbon source.
  • (Appendix 1) a substrate made of an n-type semiconductor; A drift layer provided on the substrate and made of gallium nitride containing donor and carbon; Have The concentration of the donor in the drift layer is 5.0 ⁇ 10 16 atoms / cm 3 or less, and the concentration of the carbon that functions as an acceptor in the drift layer is greater than or equal to the entire area of the drift layer. Yes, The difference obtained by subtracting the concentration of the carbon functioning as the acceptor in the drift layer from the concentration of the donor in the drift layer is gradually decreased from the substrate side toward the surface side of the drift layer. Semiconductor substrate.
  • Appendix 2 The nitride semiconductor substrate according to appendix 1, wherein the concentration of the donor in the drift layer is not less than 1/3 times the total concentration of the carbon in the drift layer throughout the drift layer.
  • the drift layer includes hydrogen;
  • drift layer made of gallium nitride containing a donor and carbon on a substrate made of an n-type semiconductor;
  • concentration of the donor in the drift layer is 5.0 ⁇ 10 16 pieces / cm 3 or less, and the concentration of the carbon that functions as an acceptor in the drift layer over the entire drift layer
  • a nitride semiconductor that gradually reduces a difference obtained by subtracting the concentration of the carbon functioning as the acceptor in the drift layer from the concentration of the donor in the drift layer from the substrate side toward the surface side of the drift layer.
  • the concentration of the donor in the drift layer is 5.0 ⁇ 10 16 pieces / cm 3 or less, and the concentration of the carbon that functions as an acceptor in the drift layer over the entire drift layer
  • a semiconductor device that gradually decreases a difference obtained by subtracting the concentration of the carbon functioning as the acceptor in the drift layer from the concentration of the donor in the drift layer from the substrate side toward the surface side of the drift layer. Production method.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

ｎ型の半導体からなる基板と、基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、を有し、ドリフト層中のドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、ドリフト層の全域に亘って、ドリフト層中でアクセプタとして機能する炭素の濃度以上であり、ドリフト層中のドナーの濃度からドリフト層中でアクセプタとして機能する炭素の濃度を引いた差は、基板側からドリフト層の表面側に向かって徐々に減少している。

Description

窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
　本発明は、窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法に関する。
　窒化ガリウムなどのＩＩＩ族窒化物半導体は、シリコンよりも高い飽和自由電子速度や高い絶縁破壊耐圧を有している。このため、窒化物半導体は、電力の制御等を行うパワーデバイスや、携帯電話の基地局用などの高周波デバイスへの応用が期待されている。具体的なデバイスとしては、例えば、ショットキーバリアダイオード（ＳＢＤ）やｐｎ接合ダイオードなどの半導体装置が挙げられる。これらの半導体装置では、逆バイアス印加時の耐圧を向上させるため、ドナー濃度を低くしたドリフト層が厚く設けられる（例えば特許文献１参照）。
特開２０１５－１８５５７６号公報
　窒化物半導体では、結晶成長時のＩＩＩ族有機金属原料に起因して、炭素が取り込まれうる。窒化物半導体中に取り込まれた炭素の少なくとも一部は、アクセプタとして機能する。このため、ドナーが添加されたｎ型の窒化物半導体中では、炭素の少なくとも一部は、ドナーから電子を捕獲し、ドナーを補償する。
　パワーデバイスや高周波デバイスとしての半導体装置では、上記したように、耐圧向上のため、ドリフト層中におけるドナー濃度は低く設定される。このため、例えば、５×１０１６個／ｃｍ３以下のような低濃度領域では、ドリフト層中のドナー濃度を所定値としたとしても、炭素の一部が少量のドナーを補償する影響が大きく、ドリフト層中において所望の自由電子濃度が得られない場合があった。その結果、半導体装置の性能が低下する可能性があった。
　本発明の目的は、半導体装置の性能を向上させることができる技術を提供することにある。
　本発明の一態様によれば、
　ｎ型の半導体からなる基板と、
　前記基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、
を有し、
　前記ドリフト層中の前記ドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上であり、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している窒化物半導体基板が提供される。
　本発明の他の態様によれば、
　ｎ型の半導体からなる基板と、
　前記基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、
を有し、
　前記ドリフト層中の前記ドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上であり、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している半導体装置が提供される。
　本発明のさらに他の態様によれば、
　ｎ型の半導体からなる基板上に、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層を形成する工程を有し、
　前記ドリフト層を形成する工程では、
　前記ドリフト層中の前記ドナーの濃度を、５．０×１０１６個／ｃｍ３以下としつつ、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上とし、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差を、前記基板側から前記ドリフト層の表面側に向かって徐々に減少させる窒化物半導体基板の製造方法が提供される。
　本発明によれば、半導体装置の性能を向上させることができる。
本発明の一実施形態に係る窒化物半導体基板を示す断面図である。 （ａ）はドリフト層中のドナー濃度ＮＤからドリフト層中でアクセプタとして機能する炭素の濃度ＮＡを引いた差を示す図であり、（ｂ）はドリフト層におけるドナーおよび炭素の各濃度を示す図である。 ドリフト層付近の概略バンド図である。 本発明の一実施形態に係る半導体装置を示す断面図である。 （ａ）は変形例１のドリフト層中のドナー濃度ＮＤからドリフト層中でアクセプタとして機能する炭素の濃度ＮＡを引いた差を示す図であり、（ｂ）は変形例２のドリフト層中のドナー濃度ＮＤからドリフト層中でアクセプタとして機能する炭素の濃度ＮＡを引いた差を示す図である。 変形例３に係る窒化物半導体基板を示す断面図である。 変形例３に係る半導体装置を示す断面図である。
＜本発明の一実施形態＞
　以下、本発明の一実施形態について図面を参照しながら説明する。
（１）窒化物半導体基板
　図１は、本実施形態に係る窒化物半導体基板を示す断面図である。
　図１に示すように、本実施形態の窒化物半導体基板（窒化物半導体積層物、窒化物半導体エピタキシャル基板）１０は、後述するｐｎ接合ダイオードとしての半導体装置２０を製造するために窒化物半導体層をエピタキシャル成長させたウエハとして構成され、例えば、基板１００と、下地ｎ型半導体層１２０と、ドリフト層１４０と、第１ｐ型半導体層２２０と、第２ｐ型半導体層２４０と、を有している。
　なお、以下において、「積層方向」とは、基板１００側から図中上方向（基板１００の主面から遠ざかる方向）に向かって下地ｎ型半導体層１２０等の窒化物半導体層を積層していく方向のことをいう。ドリフト層１４０に関しては、「積層方向」を、「基板１００側からドリフト層１４０の表面側に向かう方向」と言い換えることができる。なお、ドリフト層１４０の表面（第２主面）とは、ドリフト層１４０における基板１００側の面（第１主面）と反対側の面のことである。
（基板）
　基板１００は、例えば、所定のドナーを含むｎ型の単結晶窒化ガリウム（ＧａＮ）基板（自立ＧａＮ基板）として構成されている。基板１００中のドナーとしては、例えば、シリコン（Ｓｉ）またはゲルマニウム（Ｇｅ）が挙げられる。基板１００中のドナー濃度は、例えば、５．０×１０１７個／ｃｍ３以上５．０×１０１８個／ｃｍ３以下である。なお、ドナー濃度や後述する炭素濃度などは、例えば、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ　Ｉｏｎ　Ｍａｓｓ　Ｓｐｅｃｔｒｏｍｅｔｒｙ）によって測定することができる。
　基板１００の主面の面方位は、例えば、ｃ面（（０００１）面）である。なお、基板１００を構成するＧａＮ結晶は、基板１００の主面に対して所定のオフ角を有していても良い。オフ角とは、基板１００の主面の法線方向と、基板１００を構成するＧａＮ結晶のｃ軸とのなす角度のことをいう。具体的には、基板１００のオフ角を、例えば、０．１５°以上０．８°以下とする。基板１００のオフ角が０．１５°未満であると、基板１００上にドリフト層１４０等の窒化物半導体層を成長させる際に添加される炭素（Ｃ）の濃度が増加する可能性がある。これに対して、基板１００のオフ角を０．１５°以上とすることにより、基板１００上にドリフト層１４０等の窒化物半導体層を成長させる際に添加される炭素の濃度を所定量以下とすることができる。一方で、基板１００のオフ角が０．８°超であると、基板１００の主面のモフォロジが悪化する可能性がある。これに対して、基板１００のオフ角を０．８°以下とすることにより、基板１００の主面のモフォロジを平坦にすることができる。
　また、基板１００の主面における転位密度を、例えば、１×１０７個／ｃｍ２以下とする。基板１００の主面における転位密度が１×１０７個／ｃｍ２超であると、基板１００上に形成されるドリフト層１４０等の窒化物半導体層において局所的な耐圧を低下させる転位が増加する可能性がある。また、基板１００の主面における転位密度が１×１０７個／ｃｍ２超であると、基板１００上に窒化物半導体層を成長させる際に意図せずに添加される不純物の濃度（例えば炭素濃度）が高くなる傾向にある。これに対して、本実施形態のように、基板１００の主面における転位密度を１×１０７個／ｃｍ２以下とすることにより、基板１００上に形成されるドリフト層１４０等の窒化物半導体層において局所的な耐圧を低下させる転位の増加を抑制することができる。また、基板１００の主面における貫通転位密度を１×１０７個／ｃｍ２以下とすることにより、窒化物半導体層の成長の際に意図せずに添加される不純物の濃度を低下させることができる。
（下地ｎ型半導体層）
　下地ｎ型半導体層１２０は、基板１００の結晶性を引き継いでドリフト層１４０を安定的にエピタキシャル成長させるバッファ層として、基板１００とドリフト層１４０との間に設けられている。また、下地ｎ型半導体層１２０は、基板１００と同等の濃度のドナーを含むｎ＋型ＧａＮ層として構成されている。下地ｎ型半導体層１２０中のドナーとしては、基板１００中のドナーと同様に、例えば、ＳｉまたはＧｅが挙げられる。また、下地ｎ型半導体層１２０中のドナー濃度は、基板１００中のドナー濃度と同様に、例えば、５．０×１０１７個／ｃｍ３以上５．０×１０１８個／ｃｍ３以下である。
　なお、下地ｎ型半導体層１２０は、その結晶成長時に用いるＩＩＩ族有機金属原料に起因して添加（オートドープ）された炭素を含んでいる。下地ｎ型半導体層１２０中の炭素の全濃度は、例えば、１．０×１０１５個／ｃｍ３以上５．０×１０１６個／ｃｍ３以下である。なお、「炭素濃度の全濃度」とは、後述するように、アクセプタとして機能する炭素だけでなく、アクセプタとして機能しない炭素を含む、全ての炭素の濃度のことを意味する。
　下地ｎ型半導体層１２０などのｎ型窒化物半導体層では、炭素の少なくとも一部がアクセプタ（補償ドーパント）として機能し、ドナーを補償している。このため、下地ｎ型半導体層１２０中の実効的な自由電子濃度は、ドナー濃度から、アクセプタとして機能する炭素濃度を引いた差として求められる。しかしながら、下地ｎ型半導体層１２０では、ドナー濃度が高く、アクセプタとして機能する炭素濃度が相対的に無視できるほど低い。このため、下地ｎ型半導体層１２０中の自由電子濃度は、ほぼドナー濃度に等しいとみなすことができ、例えば、５．０×１０１７個／ｃｍ３以上５．０×１０１８個／ｃｍ３以下となっている。
　なお、下地ｎ型半導体層１２０中のドナー濃度、および炭素の全濃度は、それぞれ、積層方向に向かってほぼ一定である。なお、下地ｎ型半導体層１２０は、各添加濃度が積層方向に向かって一定である領域を含んでいればよく、下地ｎ型半導体層１２０は、基板１００側付近またはドリフト層１４０側付近で各添加濃度が傾斜した領域を含んでいてもよい。
　下地ｎ型半導体層１２０の厚さは、後述するドリフト層１４０の厚さよりも薄く、例えば、０．１μｍ以上３μｍ以下とする。
（ドリフト層）
　ドリフト層１４０は、下地ｎ型半導体層１２０上に設けられ、低濃度のドナーを含むｎ－型ＧａＮ層として構成されている。ドリフト層１４０中のドナーとしては、下地ｎ型半導体層１２０中のドナーと同様に、例えば、ＳｉまたはＧｅが挙げられる。
　ドリフト層１４０中のドナー濃度は、基板１００のドナー濃度および下地ｎ型半導体層１２０のドナー濃度よりも低く、例えば、１．０×１０１５個／ｃｍ３以上５．０×１０１６個／ｃｍ３以下とする。ドナー濃度が１．０×１０１５個／ｃｍ３未満であると、ドリフト層１４０が高抵抗化する可能性がある。これに対して、ドナー濃度を１．０×１０１５個／ｃｍ３以上とすることにより、ドリフト層１４０の抵抗が過剰に上昇することを抑制することができる。一方で、ドナー濃度が５．０×１０１６個／ｃｍ３超であると、逆バイアスを印加したときの耐圧が低下する可能性がある。これに対して、ドナー濃度を５．０×１０１６個／ｃｍ３以下とすることにより、所定の耐圧を確保することができる。
　ドリフト層１４０も、その結晶成長時に用いるＩＩＩ族有機金属原料に起因して添加された炭素を含んでおり、ドリフト層１４０中の炭素の少なくとも一部は、アクセプタとして機能し、ドナーを補償している。ここで、上述したように、下地ｎ型半導体層１２０では、ドナー濃度がおよそ１０１８オーダーで高い状態となっている。このため、下地ｎ型半導体層１２０では、ドナー濃度に対する炭素濃度が無視できるほど低い。これに対して、ドリフト層１４０では、ドナー濃度が５．０×１０１６個／ｃｍ３以下のように低い状態となっている。このため、ドリフト層１４０では、ドナー濃度に対する炭素濃度を無視することが出来ず、ドリフト層１４０中の自由電子濃度は、炭素の一部がアクセプタとして少量のドナーを補償する影響を受け易い。したがって、ドリフト層１４０では、ドナー濃度とアクセプタとして機能する炭素の濃度との相対関係を制御しなければ、所望の自由電子濃度分布を得ることが出来ない。
　そこで、本実施形態では、ドリフト層１４０中のドナー濃度が、ドリフト層１４０の全域に亘って、ドリフト層１４０中でアクセプタとして機能する炭素の濃度以上となるように調整され、また、ドリフト層１４０中のドナー濃度からドリフト層１４０中でアクセプタとして機能する炭素の濃度を引いた差が、基板１００側からドリフト層１４０の表面側に向かって（すなわち積層方向に向かって）徐々に減少するように調整されている。これにより、ドリフト層１４０において所望の自由電子濃度分布を得ることができる。ドリフト層１４０におけるドナー濃度と炭素濃度との相対関係等については、詳細を後述する。
　ドリフト層１４０は、逆バイアスを印加したときの耐圧を向上させるため、例えば、下地ｎ型半導体層１２０よりも厚く設けられている。具体的には、ドリフト層１４０の厚さを、例えば、３μｍ以上４０μｍ以下とする。ドリフト層１４０の厚さが３μｍ未満であると、逆バイアスを印加したときの耐圧が低下する可能性がある。これに対して、ドリフト層１４０の厚さを３μｍ以上とすることにより、所定の耐圧を確保することができる。一方で、ドリフト層１４０の厚さが４０μｍ超であると、順バイアスを印加したときのオン抵抗が上昇する可能性がある。これに対して、ドリフト層１４０の厚さを４０μｍ以下とすることにより、順バイアスを印加したときのオン抵抗が過剰に上昇することを抑制することができる。
（第１ｐ型半導体層）
　第１ｐ型半導体層２２０は、ドリフト層１４０上に設けられ、アクセプタを含むｐ型ＧａＮ層として構成されている。第１ｐ型半導体層２２０中のアクセプタとしては、例えば、マグネシウム（Ｍｇ）が挙げられる。また、第１ｐ型半導体層２２０中のアクセプタ濃度は、例えば、１．０×１０１７個／ｃｍ３以上２．０×１０１９個／ｃｍ３以下とする。
（第２ｐ型半導体層）
　第２ｐ型半導体層２４０は、第１ｐ型半導体層２２０上に設けられ、高濃度のアクセプタを含むｐ＋型ＧａＮ層として構成されている。第２ｐ型半導体層２４０中のアクセプタとしては、第１ｐ型半導体層２２０と同様に、例えば、Ｍｇが挙げられる。また、第２ｐ型半導体層２４０中のアクセプタ濃度は、第１ｐ型半導体層２２０中のアクセプタ濃度よりも高く、例えば、５．０×１０１９個／ｃｍ３以上２．０×１０２０個／ｃｍ３以下とする。第２ｐ型半導体層２４０中のアクセプタ濃度を上述の範囲内とすることにより、第２ｐ型半導体層２４０と後述するアノードとのコンタクト抵抗を低減させることができる。
（ドリフト層におけるドナー濃度と炭素濃度との相対関係について）
　次に、図２（ａ）を用い、ドリフト層１４０におけるドナー濃度と炭素濃度との相対関係について、詳細を説明する。図２（ａ）は、ドリフト層中のドナー濃度ＮＤからドリフト層中でアクセプタとして機能する炭素の濃度ＮＡを引いた差を示す図である。
　図２（ａ）において、横軸は、ドリフト層１４０の表面側からの位置（深さ）を示している。また、ここでは、ドリフト層１４０中のドナー濃度をＮＤとし、ドリフト層１４０中の炭素の全濃度（ドリフト層１４０中の全ての炭素の濃度）をＮＣとし、ドリフト層１４０中の炭素のうちアクセプタとして機能する炭素の濃度をＮＡとする。また、同図において、縦軸は、ドリフト層１４０中のドナー濃度ＮＤからドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡを引いた差ＮＤ－ＮＡ（以下、ドリフト層１４０における濃度差ＮＤ－ＮＡ）を示している。ドリフト層１４０における濃度差ＮＤ－ＮＡは、ドナーから得られる自由電子の総量から、アクセプタとしての炭素がドナーから自由電子を捕獲した量を引いた差として考えることができる。したがって、ドリフト層１４０における濃度差ＮＤ－ＮＡは、ドリフト層１４０中の実効的な自由電子濃度に相当する。
　ここで、本実施形態では、ドリフト層１４０中のドナー濃度ＮＤは、ドリフト層１４０の全域に亘って、ドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ以上としている（ＮＤ≧ＮＡ）。ドリフト層１４０の少なくとも一部においてドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ未満であると、ドリフト層１４０の一部に自由電子が生成しない領域が生じてしまう可能性がある。これに対して、ドリフト層１４０中のドナー濃度ＮＤを、ドリフト層１４０の全域に亘って、ドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ以上とすることにより、ドナー濃度が５．０×１０１６個／ｃｍ３以下のように低濃度領域にある状態でドリフト層１４０中の炭素の少なくとも一部がドナーを補償していたとしても、ドリフト層１４０の全域に亘って所定量の自由電子を生成させることができる。その結果、ドリフト層１４０をｎ型層として機能させることが可能となる。
　また、図２（ａ）に示すように、本実施形態では、ドリフト層１４０における濃度差ＮＤ－ＮＡが、基板１００側からドリフト層１４０の表面側に向かって（すなわち積層方向に向かって）徐々に減少している。言い換えれば、ドリフト層１４０における濃度差ＮＤ－ＮＡが、積層方向に向かって単調に減少している。このようにドリフト層１４０における濃度差ＮＤ－ＮＡを所定の分布とすることで、ドリフト層１４０中の炭素の少なくとも一部がアクセプタとしてドナーを補償していたとしても、所望の自由電子濃度分布を得ることができる。この場合では、例えば、自由電子濃度を基板１００側からドリフト層１４０の表面側に向かって徐々に減少させることが可能となる。
　なお、発明者等の鋭意検討により、窒化物半導体中に添加された炭素の全てがドナーを補償するとは限らず、窒化物半導体中に添加された全ての炭素のうちの少なくとも１／３以上の炭素がアクセプタとして機能し、ドナーを補償することが分かっている。つまり、本実施形態のドリフト層１４０において、アクセプタとして機能する炭素の濃度ＮＡは、炭素の全濃度ＮＣの少なくとも１／３倍以上となっている（ＮＣ／３≦ＮＡ≦ＮＣ）。
　そこで、本実施形態では、上記のようにアクセプタとして機能する炭素の割合を考慮して、ドリフト層１４０中のドナー濃度ＮＤは、ドリフト層１４０の全域に亘って、少なくともドリフト層１４０中の炭素の全濃度ＮＣの１／３倍以上としている（ＮＤ≧ＮＣ／３）。ドリフト層１４０中のドナー濃度ＮＤが炭素の全濃度ＮＣの１／３倍未満であると、ドリフト層１４０中のドナーの多くが、アクセプタとして機能する炭素によって補償されるため、ドリフト層１４０中に所定量の自由電子が生成されない可能性がある。このため、ドリフト層１４０がｎ型ではなくなり、ドリフト層１４０が高抵抗化する可能性がある。これに対して、ドリフト層１４０中のドナー濃度ＮＤを炭素の全濃度ＮＣの１／３倍以上とすることにより、ドリフト層１４０中のドナー量を、アクセプタとしての炭素によって補償される量よりも多くすることができ、ドリフト層１４０中に所定量の自由電子を生成することができる。その結果、ドリフト層１４０をｎ型層として機能させ、ドリフト層１４０の抵抗が過剰に高くなることを抑制することができる。なお、ドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０中の炭素の全濃度ＮＣの１／３倍以上となっていれば、ドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０中の炭素の全濃度ＮＣよりも低くなっていても良い。
　なお、ドリフト層１４０中のドナー濃度ＮＤは、ドリフト層１４０の全域に亘って、ドリフト層１４０中の炭素の全濃度ＮＣ以上とすることがより好ましい。これにより、ドリフト層１４０中のドナー量を、アクセプタとしての炭素によって補償される量よりも確実に多くすることができる。その結果、ドリフト層１４０をｎ型として安定的に機能させあることが可能となる。
　ここで、図３を用い、ドリフト層１４０付近のバンド図について説明する。図３は、ドリフト層付近の概略バンド図である。
　図３において、ドリフト層１４０中のドナー濃度ＮＤをドリフト層１４０の全域に亘ってドリフト層１４０中の炭素の全濃度ＮＣの１／３倍以上とすることにより、ドリフト層１４０の伝導帯には、所定量の自由電子が生成される。また、ドリフト層１４０における濃度差ＮＤ－ＮＡを基板１００側からドリフト層１４０の表面側に向かって徐々に減少させることにより、ドリフト層１４０中における自由電子濃度が基板１００側からドリフト層１４０の表面側に向かって徐々に増加する。このため、ドリフト層１４０の基板１００側は、低自由電子濃度のドリフト層１４０のうちで高自由電子濃度領域となり、一方で、ドリフト層１４０の表面側は、低自由電子濃度のドリフト層１４０のうちで低自由電子濃度領域となっている。これにより、ドリフト層１４０の基板１００側の高自由電子濃度領域では、伝導帯ＥＣＬとフェルミ準位ＥＦとの差は小さくなり、一方で、ドリフト層１４０の表面側の低自由電子濃度領域では、伝導帯ＥＣＨとフェルミ準位ＥＦとの差は大きくなっている。その結果、ドリフト層１４０の伝導帯は、積層方向に向かって徐々に上昇するように傾斜している。
　ドリフト層１４０と下地ｎ型半導体層１２０との接合界面付近では、ドリフト層１４０の自由電子濃度が、下地ｎ型半導体層１２０に近づくにつれて徐々に増加し、下地ｎ型半導体層１２０の自由電子濃度に近くなっている。これにより、ドリフト層１４０の伝導帯と下地ｎ型半導体層１２０の伝導帯とは緩やかに接合され、ドリフト層１４０の伝導帯と下地ｎ型半導体層１２０との間のエネルギー障壁は小さくなっている。その結果、順バイアスを印加したとき、下地ｎ型半導体層１２０からドリフト層１４０に向けて電子を滑らかに移動させることができ、オン抵抗を低減することができる。
　一方、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近では、ドリフト層１４０の自由電子濃度が、第１ｐ型半導体層２２０に近づくにつれて徐々に減少し、第１ｐ型半導体層２２０の正孔濃度よりも低くなっている。当該接合界面付近における空乏層は、接合界面から第１ｐ型半導体層２２０側に向けてあまり広がらないが、接合界面からドリフト層１４０側に向けて広がっている。これにより、当該接合界面付近における伝導帯の傾き（電界強度）は緩やかになっている。逆バイアスを印加したとき、空乏層は、逆バイアス印加前の空乏層の状態から、さらに下地ｎ型半導体層１２０側に向けて広がる。このとき、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近における伝導帯の傾きが最も大きくなる。しかしながら、上記したように、ドリフト層１４０の表面側の自由電子濃度が低くなり、空乏層がドリフト層１４０内に広がっていることにより、逆バイアスを印加したときにおいても、当該接合界面付近における伝導帯の傾きは、過度に急峻になることが抑制される。これにより、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近においてアバランシェ降伏が発生することを抑制することができ、耐圧を向上させることができる。
　さらに詳細には、図２（ａ）に示すように、本実施形態では、ドリフト層１４０における濃度差ＮＤ－ＮＡが、積層方向に向かって直線状に（線形に）減少している。これにより、ドリフト層１４０の全体に亘って伝導帯の傾斜を滑らか且つ緩やかにすることができる。その結果、順バイアスを印加したときのオン抵抗を安定的に低減することができるとともに、逆バイアスを印加したときの耐圧を安定的に向上させることができる。
　本実施形態のように、ドリフト層１４０における濃度差ＮＤ－ＮＡが、積層方向に向かって直線状に（線形に）増加している場合、ドリフト層１４０の表面側からの深さに対するＮＤ－ＮＡの傾きの絶対値は、例えば、５．０×１０１４個／ｃｍ３・μｍ－１以上３．０×１０１６個／ｃｍ３・μｍ－１以下とする。ＮＤ－ＮＡの傾きの絶対値が５．０×１０１４個／ｃｍ３・μｍ－１未満であると、ＮＤ－ＮＡが低いときには、ドリフト層１４０と下地ｎ型半導体層１２０との接合界面で伝導帯のエネルギー障壁が大きくなり、順バイアスを印加したときのオン抵抗が高くなる可能性がある。一方で、ＮＤ－ＮＡが高いときには、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近における伝導帯の傾きが大きくなり、逆バイアスを印加したときの耐圧が低下する可能性がある。したがって、ＮＤ－ＮＡの傾きの絶対値が５．０×１０１４個／ｃｍ３・μｍ－１未満であると、順バイアスを印加したときのオン抵抗の低減と、逆バイアスを印加したときの耐圧の向上とを両立することが困難となる。これに対して、ＮＤ－ＮＡの傾きの絶対値を５．０×１０１４個／ｃｍ３・μｍ－１以上とすることにより、ドリフト層１４０と下地ｎ型半導体層１２０との接合界面で伝導帯のエネルギー障壁を小さくしつつ、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近における伝導帯の傾きを小さくすることができる。その結果、順バイアスを印加したときのオン抵抗の低減と、逆バイアスを印加したときの耐圧の向上とを両立することが可能となる。一方で、ＮＤ－ＮＡの傾きの絶対値が３．０×１０１６個／ｃｍ３・μｍ－１超であると、ドリフト層１４０中のドナー濃度ＮＤの最大値または最小値を上記した所定の範囲内とすることが困難となる。これに対して、ＮＤ－ＮＡの傾きの絶対値を３．０×１０１６個／ｃｍ３・μｍ－１以下とすることにより、ドリフト層１４０中のドナー濃度ＮＤの最大値または最小値が上記した所定の範囲内とすることができる。
（ドリフト層中のドナーおよび炭素等の各濃度について）
　次に、図２（ｂ）を用い、具体的なドリフト層１４０中のドナー濃度ＮＤおよび炭素の全濃度ＮＣなどの分布に関して説明する。図２（ｂ）は、ドリフト層におけるドナーおよび炭素の各濃度を示す図である。図２（ｂ）において、横軸は、図２（ａ）と同様に、ドリフト層１４０の表面側からの位置（深さ）を示している。縦軸は、ドリフト層１４０中のドナーおよび炭素の各濃度を示している。なお、上述のように、ドリフト層１４０中のドナー濃度ＮＤおよび炭素の全濃度ＮＣなどは、例えば、ＳＩＭＳによって測定することができる。
（ドナー濃度）
　図２（ｂ）に示すように、ドリフト層１４０中のドナー濃度ＮＤは、例えば、積層方向に向かって直線状に減少している。なお、上述したように、ドリフト層１４０中のドナー濃度ＮＤの最大値および最小値は、１．０×１０１５個／ｃｍ３以上５．０×１０１６個／ｃｍ３以下の範囲内に入っており、ドリフト層１４０中のドナー濃度ＮＤは、ドリフト層１４０の全域に亘って、少なくともドリフト層１４０中の炭素の濃度ＮＣの１／３倍以上となっている。
（炭素濃度）
　一方、ドリフト層１４０中のドナー濃度ＮＤが５．０×１０１６個／ｃｍ３以下であり、ドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０の全域に亘ってドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ以上であり、さらに、ドリフト層１４０における濃度差ＮＤ－ＮＡが積層方向に向かって徐々に減少しているという３つの条件が満たされれば、ドリフト層１４０中の炭素の全濃度ＮＣは、積層方向に対して任意の分布とすることができる。
　具体的には、例えば、図２（ｂ）の（Ａ）の場合のように、ドリフト層１４０中の炭素の全濃度ＮＣは、積層方向に向かって徐々に増加させてもよい。つまり、ドリフト層１４０中の炭素の全濃度ＮＣを、ドリフト層１４０中のドナー濃度ＮＤに対して反対の方向に変化させてもよい。この場合、ドリフト層１４０と下地ｎ型半導体層１２０との接合界面付近では、ドナーが多く、アクセプタとしての炭素が少なくなる。これにより、当該接合界面付近（ドリフト層１４０の基板１００側）における自由電子が多くなり、ドリフト層１４０と下地ｎ型半導体層１２０との接合界面で伝導帯のエネルギー障壁を小さくすることができる。その結果、順バイアスを印加したときのオン抵抗を低減することができる。一方、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近では、ドナーが少なく、アクセプタとしての炭素が多くなる。これにより、当該接合界面付近（ドリフト層１４０の表面側）における自由電子が少なくなり、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近における伝導帯の傾きを小さくすることができる。その結果、逆バイアスを印加したときの耐圧を向上させることができる。このように、（Ａ）の場合では、ドナー濃度ＮＤの傾きが小さい場合であっても、ドリフト層１４０における濃度差ＮＤ－ＮＡの傾き、すなわち、自由電子濃度の傾きを大きくすることができる。その結果、順バイアスを印加したときのオン抵抗の低減と、逆バイアスを印加したときの耐圧の向上とを両立し易くすることができる。また、ドリフト層１４０と下地ｎ型半導体層１２０との接合界面側（ドリフト層１４０の基板１００側）の炭素濃度ＮＣを低下させることにより、当該ドリフト層１４０の基板１００側の結晶性を向上させることができ、後述する半導体装置２０における当該ドリフト層１４０の基板１００側での損失を低減させることができる。
　または、例えば、図２（ｂ）の（Ｂ）の場合のように、ドリフト層１４０中の炭素の全濃度ＮＣは、積層方向に向かって一定としてもよい。この場合によれば、ドリフト層１４０の成長時に、成長条件としてドナー原料の流量を変化させるだけで、ドリフト層１４０における濃度差ＮＤ－ＮＡを所定の分布とすることができる。つまり、炭素濃度を制御するためにドナー原料の流量以外の成長条件（例えば後述の成長速度等）を調整する必要がなく、成長時の制御を簡略化することができる。
　または、例えば、図２（ｂ）の（Ｃ）の場合のように、ドリフト層１４０中の炭素濃度ＮＣは、積層方向に向かって徐々に減少させてもよい。この場合、ドリフト層１４０の表面側では、アクセプタとしての炭素によってドナーが補償される量が減少する。これにより、ドリフト層１４０の表面側に、少ないながらも所定量の自由電子を確保することができる。その結果、ドリフト層１４０の表面側の抵抗が過剰に上昇することを抑制することができる。また、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面側（ドリフト層１４０の表面側）の炭素濃度ＮＣを低下させることにより、当該ドリフト層１４０の表面側の結晶性を向上させることができ、後述する半導体装置２０における当該ドリフト層１４０の表面側での損失を低減させることができる。
　ドリフト層１４０中の炭素の全濃度ＮＣの具体的な範囲に関しては、ドリフト層１４０中の炭素の全濃度ＮＣは、例えば、５．０×１０１６個／ｃｍ３以下とする。ドリフト層１４０中の炭素濃度ＮＣが５．０×１０１６個／ｃｍ３超であると、ドリフト層１４０の結晶性が低下し、後述する半導体装置２０の損失が増加する可能性がある。これに対して、ドリフト層１４０中の炭素濃度ＮＣが５．０×１０１６個／ｃｍ３以下であることにより、ドリフト層１４０の結晶性を向上させ、半導体装置２０を低損失化させることができる。なお、ドリフト層１４０中の炭素濃度ＮＣは低ければ低いほど良いため、炭素濃度ＮＣの下限値については特に限定されるものではない。
（水素濃度）
　ドリフト層１４０は、ドナーおよび炭素のほかに、水素（Ｈ）も含んでいる。水素は、例えば、ドリフト層１４０の結晶成長時に用いられるＩＩＩ族有機金属原料やドナー原料などに起因して、ドリフト層１４０中に取り込まれる。ドリフト層１４０中の水素濃度は、例えば、５．０×１０１６個／ｃｍ３以下、好ましくは、１．０×１０１６個／ｃｍ３以下とする。ドリフト層１４０中の水素濃度が５．０×１０１６個／ｃｍ３超であると、ドリフト層１４０の結晶性が低下し、後述する半導体装置２０の損失が増加する可能性がある。これに対して、ドリフト層１４０中の水素濃度を５．０×１０１６個／ｃｍ３以下とすることにより、ドリフト層１４０の結晶性を向上させ、半導体装置２０を低損失化させることができる。なお、ドリフト層１４０中の水素濃度は低ければ低いほど良いため、水素濃度の下限値については特に限定されるものではない。
（２）半導体装置
　次に、図４を用い、本実施形態に係る半導体装置について説明する。図４は、本実施形態に係る半導体装置を示す断面図である。
　図４に示すように、本実施形態に係る半導体装置２０は、上述の窒化物半導体基板１０を用いて製造された縦型ｐｎ接合ダイオードとして構成され、例えば、基板１００と、下地ｎ型半導体層１２０と、ドリフト層１４０と、第１ｐ型半導体層２２０と、第２ｐ型半導体層２４０と、アノード３１０と、絶縁膜４００と、カソード３６０と、を有している。
　ドリフト層１４０、第１ｐ型半導体層２２０、および第２ｐ型半導体層２４０は、メサ構造１８０を形成している。メサ構造１８０は、例えば、四角錐台形または円錐台形となっており、平面視でのメサ構造１８０の断面積は、積層方向に向かって徐々に小さくなっている。これにより、メサ構造１８０は、順テーパの側面を有している。このようなメサ構造１８０を形成することにより、後述する第１アノード３２０の端部への電界集中を緩和し、半導体装置２０の耐圧を向上させることができる。
　また、上記のようにメサ構造１８０を形成することにより、ドリフト層１４０における濃度差ＮＤ－ＮＡが積層方向に向かって徐々に減少している領域の一部が、メサ構造１８０の一部を構成している。ここで、本実施形態のようなメサ構造１８０では、メサ構造１８０の側面近傍のｐｎ接合界面付近において電界集中が生じ易い。しかしながら、本実施形態では、上記したメサ構造１８０の側面近傍のｐｎ接合界面付近の領域においても、ドリフト層１４０における濃度差ＮＤ－ＮＡが積層方向に向かって徐々に減少している。これにより、当該メサ構造１８０の側面近傍のｐｎ接合界面付近の領域においても、空乏層はｐｎ接合界面からドリフト層１４０側に向けて広がっており、当該領域での電界が緩和されている。その結果、逆バイアスを印加したときに、メサ構造１８０の側面近傍のｐｎ接合界面付近の領域でアバランシェ降伏が生じることを抑制し、半導体装置２０の耐圧を向上させることが可能となる。
　アノード（ｐ側電極）３１０のうちの第１アノード（ｐ型コンタクト電極）３２０は、メサ構造１８０の上面、すなわち第２ｐ型半導体層２４０の上に設けられている。第１アノード３２０は、第２ｐ型半導体層２４０とオーミック接触する材料により構成され、例えば、パラジウム（Ｐｄ）、Ｐｄおよびニッケル（Ｎｉ）の合金（Ｐｄ／Ｎｉ）、またはＮｉおよび金の合金（Ｎｉ／Ａｕ）からなっている。
　絶縁膜４００は、メサ構造１８０の外側のドリフト層１４０の表面、メサ構造１８０の側面、および第２ｐ型半導体層２４０の表面の一部（メサ構造１８０の上面の周囲）を覆うように設けられている。これにより、絶縁膜４００は、ドリフト層１４０等と後述する第２アノード３４０とを絶縁するとともに、ドリフト層１４０等を保護するよう機能している。なお、絶縁膜４００は、第１アノード３２０と後述する第２アノード３４０とを接触させるための開口を有している。
　本実施形態の絶縁膜４００は、例えば、二層構造となっており、第１絶縁膜４２０および第２絶縁膜４４０を有している。第１絶縁膜４２０は、例えば、スピンコート法などの塗布法により形成されるＳＯＧ（Ｓｐｉｎ　Ｏｎ　Ｇｌａｓｓ）膜からなっている。第２絶縁膜４４０は、例えば、スパッタ等により形成される酸化シリコン（ＳｉＯ２）膜からなっている。
　アノード３１０のうちの第２アノード（ｐ側電極パッド）３４０は、絶縁膜４００の開口内で第１アノード３２０に接するとともに、絶縁膜４００上において第１アノード３２０よりも外側に延在しメサ構造１８０を覆うように設けられている。詳細には、第２アノード３４０は、半導体装置２０を上方から平面視したときに、メサ構造１８０の外側のドリフト層１４０の表面の一部、メサ構造１８０の側面、およびメサ構造１８０の上面と重なるように設けられている。これにより、第１アノード３２０の端部や、メサ構造１８０の側面近傍のｐｎ接合界面付近に電界が集中することを抑制することができる。なお、第２アノード３４０は、例えば、チタン（Ｔｉ）およびアルミニウム（Ａｌ）の合金（Ｔｉ／Ａｌ）からなっている。
　カソード３６０は、基板１００の裏面側に設けられている。カソード３６０は、ｎ型ＧａＮからなる基板１００とオーミック接触する材料により構成され、例えば、Ｔｉ／Ａｌからなっている。
（３）窒化物半導体基板の製造方法（半導体装置の製造方法）
　次に、図１、図２および図４を用い、本実施形態に係る窒化物半導体基板の製造方法、および半導体装置の製造方法について説明する。
（ステップ１：基板の用意）
　図１に示すように、ｎ型の単結晶ＧａＮ基板としての基板１００を用意する。
（ステップ２：下地ｎ型半導体層の形成）
　次に、例えば、有機金属気相成長（ＭＯＶＰＥ：Ｍｅｔａｌ　Ｏｒｇａｎｉｃ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）装置を用い、以下の手順により、下地ｎ型半導体層１２０等の窒化物半導体層を基板１００上に形成する。
　まず、ＭＯＶＰＥ装置の処理室内に、基板１００を搬入する。そして、ＭＯＶＰＥ装置の処理室内に、水素ガス（または、水素ガスおよび窒素ガスの混合ガス）を供給し、基板１００を所定の成長温度（例えば１０００℃以上１１００℃以下）まで昇温させる。基板１００の温度が所定の成長温度となったら、例えば、ＩＩＩ族有機金属原料としてトリメチルガリウム（ＴＭＧ）と、Ｖ族原料としてアンモニア（ＮＨ３）ガスとを、基板１００に対して供給する。これと同時に、例えば、ドナー原料としてモノシラン（ＳｉＨ４）ガスを基板１００に対して供給する。これにより、ｎ型の単結晶ＧａＮからなる基板１００上に、ｎ＋型ＧａＮ層としての下地ｎ型半導体層１２０がエピタキシャル成長される。なお、このときの結晶成長は、積層方向に対して同じＧａＮ結晶を成長させるホモエピタキシャル成長であるため、結晶性の良い下地ｎ型半導体層１２０を基板１００上に形成することができる。
（ステップ３：ドリフト層の形成）
　次に、下地ｎ型半導体層１２０上に、ｎ－型ＧａＮ層としてのドリフト層１４０をエピタキシャル成長させる。このとき、ドリフト層１４０中のドナー濃度ＮＤが５．０×１０１６個／ｃｍ３以下となり、ドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０の全域に亘ってドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ以上となり、さらに、ドリフト層１４０における濃度差ＮＤ－ＮＡが、積層方向に向かって徐々に減少するように、各種成長条件を調整する。
　具体的には、図２（ｂ）に示すように、ドリフト層１４０中のドナー濃度ＮＤが５．０×１０１６個／ｃｍ３以下の範囲内で積層方向に向かって徐々に減少するように、ドナー原料の流量を、ドリフト層１４０を成長させていくにしたがって徐々に減少させる。
　また、ＩＩＩ族有機金属原料に起因して取り込まれる炭素の濃度も考慮して、ドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０の全域に亘って少なくとも炭素の全濃度ＮＣの１／３倍以上となるように、ドナー原料の流量と他の成長条件とを相対的に調整する。具体的には、ドリフト層１４０成長時のＴＭＧの流量（成長速度）、Ｖ／ＩＩＩ比（ＩＩＩ族有機金属原料の流量に対するＶ族原料の流量の比率）、成長温度等を調整することにより、炭素の全濃度ＮＣを調整することができる。
　なお、上述したように、ドリフト層１４０中のドナー濃度ＮＤが５．０×１０１６個／ｃｍ３以下であり、ドリフト層１４０中のドナー濃度ＮＤがドリフト層１４０の全域に亘ってドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ以上であり、さらに、ドリフト層１４０における濃度差ＮＤ－ＮＡが積層方向に向かって徐々に減少しているという３つの条件が満たされれば、ドリフト層１４０中の炭素の全濃度ＮＣを、積層方向に対して任意の分布とすることができる。
　例えば、図２（ｂ）の（Ａ）に示すように、ドリフト層１４０中の炭素の全濃度ＮＣが積層方向に向かって徐々に増加するように、成長条件を調整してもよい。この場合、具体的には、ドリフト層１４０を成長させていくにしたがって、ＴＭＧの流量（ドリフト層１４０の成長速度）を徐々に大きくしていく。または、例えば、ドリフト層１４０を成長させていくにしたがって、Ｖ／ＩＩＩ比を徐々に小さくしていく。または、例えば、ドリフト層１４０を成長させていくにしたがって、成長温度を徐々に低くしていく。このような成長条件により、ドリフト層１４０中の炭素の全濃度ＮＣを積層方向に向かって徐々に増加させることができる。なお、炭素の全濃度ＮＣを微量に変化させる必要があるため、成長圧力の調整を行わないことが好ましい。
　または、例えば、図２（ｂ）の（Ｂ）に示すように、ドリフト層１４０中の炭素の全濃度ＮＣが積層方向に向かって一定となるように、ドナー流量以外の成長条件を維持してもよい。この場合、具体的には、ドリフト層１４０を成長させていく際に、ドリフト層１４０の成長速度、Ｖ／ＩＩＩ比、成長温度、および成長圧力を一定に維持する。このような成長条件により、ドリフト層１４０中の炭素の全濃度ＮＣを積層方向に向かって一定とすることができる。
　または、例えば、図２（ｂ）の（Ｃ）に示すように、ドリフト層１４０中の炭素の全濃度ＮＣが積層方向に向かって徐々に減少するように、成長条件を調整してもよい。この場合、具体的には、ドリフト層１４０を成長させていくにしたがって、ＴＭＧの流量（ドリフト層１４０の成長速度）を徐々に小さくしていく。または、例えば、ドリフト層１４０を成長させていくにしたがって、Ｖ／ＩＩＩ比を徐々に大きくしていく。または、例えば、ドリフト層１４０を成長させていくにしたがって、成長温度を徐々に高くしていく。このような成長条件により、ドリフト層１４０中の炭素の全濃度ＮＣを積層方向に向かって徐々に減少させることができる。なお、この場合においても、炭素の全濃度ＮＣを微量に変化させる必要があるため、成長圧力の調整を行わないことが好ましい。
（ステップ４：第１ｐ型半導体層の形成）
　次に、ドリフト層１４０上に、ｐ型ＧａＮ層としての第１ｐ型半導体層２２０をエピタキシャル成長させる。このとき、ドナー原料に代えて、例えば、アクセプタ原料としてビスシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を基板１００に対して供給する。
（ステップ５：第２ｐ型半導体層の形成）
　次に、第１ｐ型半導体層２２０上に、ステップ４と同様の処理手順により、ｐ＋型ＧａＮ層としての第２ｐ型半導体層２４０をエピタキシャル成長させる。
（ステップ６：搬出）
　第２ｐ型半導体層２４０の成長が完了したら、ＩＩＩ族有機金属原料の供給と、基板１００の加熱とを停止する。そして、基板１００の温度が５００℃以下となったら、Ｖ族原料の供給を停止する。その後、ＭＯＶＰＥ装置の処理室内の雰囲気をＮ２ガスへ置換して大気圧に復帰させるとともに、処理室内を基板搬出可能な温度にまで低下させた後、成長後の基板１００を処理室内から搬出する。
　以上のステップ１～６により、本実施形態の窒化物半導体基板１０が製造される。その後、当該窒化物半導体基板１０は、半導体装置２０を製造するためのエピウエハとして、半導体装置２０の製造メーカなどに供給される。
（ステップ７：半導体装置の製造）
　次に、図４に示すように、例えばＲＩＥ（Ｒｅａｃｔｉｖｅ　Ｉｏｎ　Ｅｔｃｈｉｎｇ）法により、第２ｐ型半導体層２４０、第１ｐ型半導体層２２０、およびドリフト層１４０の一部をエッチングする。これにより、第２ｐ型半導体層２４０、第１ｐ型半導体層２２０、およびドリフト層１４０にメサ構造１８０を形成する。次に、メサ構造１８０およびドリフト層１４０の表面を覆うように、例えばスパッタ法によりＰｄ／Ｎｉ膜を形成し、所定の形状にパターニングする。これにより、メサ構造１８０の上面、すなわち第２ｐ型半導体層２４０の上に第１アノード３２０を形成する。次に、メサ構造１８０およびドリフト層１４０の表面を覆うように、例えばスピンコート法によりＳＯＧ膜を形成し、その上に例えばスパッタ法によりＳｉＯ２膜を形成し、所定の形状にパターニングする。これにより、メサ構造１８０の外側のドリフト層１４０の表面、メサ構造１８０の側面、および第２ｐ型半導体層２４０の表面の一部（メサ構造１８０の上面の周囲）を覆うように、第１絶縁膜４２０および第２絶縁膜４４０を有する絶縁膜４００を形成する。次に、絶縁膜４００の開口内の第１アノード３２０および絶縁膜４００を覆うように、例えばスパッタ法によりＴｉ／Ａｌ膜を形成し、所定の形状にパターニングする。これにより、絶縁膜４００の開口内で第１アノード３２０に接するとともに、絶縁膜４００上において第１アノード３２０よりも外側に延在しメサ構造１８０を覆うように、第２アノード３４０を形成する。さらに、基板１００の裏面側に例えばスパッタ法によりＴｉ／Ａｌ膜を形成することで、カソード３６０を形成する。
　以上のステップ７により、本実施形態の半導体装置２０が製造される。
（４）本実施形態により得られる効果
　本実施形態によれば、以下に示す１つまたは複数の効果が得られる。
（ａ）ドリフト層１４０のドナー濃度は、５．０×１０１６個／ｃｍ３以下としつつ、ドリフト層１４０の全域に亘って、ドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡ以上としている（ＮＤ≧ＮＡ）。これにより、ドナー濃度が５．０×１０１６個／ｃｍ３以下のように低濃度領域にある状態で、ドリフト層１４０中の炭素の少なくとも一部がドナーを補償していたとしても、ドリフト層１４０の全域に亘って所定量の自由電子を生成させることができる。その結果、ドリフト層１４０をｎ型層として機能させることが可能となる。
（ｂ）ドリフト層１４０中のドナー濃度ＮＤからドリフト層１４０中でアクセプタとして機能する炭素の濃度ＮＡを引いた差ＮＤ－ＮＡは、基板１００側からドリフト層１４０の表面側に向かって徐々に減少している。ドリフト層１４０における濃度差ＮＤ－ＮＡをこのような所定の分布とすることにより、ドリフト層１４０中の炭素の少なくとも一部がドナーを補償していたとしても、所望の自由電子濃度分布を得ることができる。この場合では、例えば、自由電子濃度を基板１００側からドリフト層１４０の表面側に向かって徐々に減少させることが可能となる。
（ｃ）ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって徐々に減少していることにより、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近では、ドリフト層１４０の自由電子濃度が、第１ｐ型半導体層２２０に近づくにつれて徐々に減少している。これにより、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近における空乏層は、当該接合界面からドリフト層１４０側に向けて広がり、当該接合界面付近における伝導帯の傾き（電界強度）は緩やかになっている。これにより、逆バイアスを印加したとき、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近における伝導帯の傾きが過度に急峻になることを抑制することができる。その結果、ドリフト層１４０と第１ｐ型半導体層２２０との接合界面付近においてアバランシェ降伏が発生することを抑制することができ、耐圧を向上させることができる。
（ｄ）ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって徐々に減少していることにより、ドリフト層１４０と下地ｎ型半導体層１２０との接合界面付近では、ドリフト層１４０の自由電子濃度が、下地ｎ型半導体層１２０に近づくにつれて徐々に増加している。これにより、ドリフト層１４０の伝導帯と下地ｎ型半導体層１２０の伝導帯とは緩やかに接合され、ドリフト層１４０の伝導帯と下地ｎ型半導体層１２０との間のエネルギー障壁は小さくなっている。その結果、順バイアスを印加したとき、下地ｎ型半導体層１２０からドリフト層１４０に向けて電子を滑らかに移動させることができ、オン抵抗を低減することができる。したがって、本実施形態では、順バイアスを印加したときのオン抵抗の低減と、逆バイアスを印加したときの耐圧の向上とを両立することが可能となる。
（ｅ）ドリフト層１４０において、アクセプタとして機能する炭素の濃度ＮＡは、炭素の全濃度ＮＣの少なくとも１／３倍以上となっていることから、本実施形態のドリフト層１４０中のドナー濃度ＮＤは、ドリフト層１４０の全域に亘ってドリフト層１４０中の炭素の全濃度ＮＣの１／３倍以上としている。これにより、ドリフト層１４０中のドナー量を、アクセプタとしての炭素によって補償される量よりも多くすることができ、ドリフト層１４０中に所定量の自由電子を生成することができる。その結果、ドリフト層１４０をｎ型層として機能させ、ドリフト層１４０の抵抗が過剰に高くなることを抑制することができる。
（ｆ）ドリフト層１４０中の水素濃度は、５．０×１０１６個／ｃｍ３以下とする。これにより、ドリフト層１４０の結晶性を向上させ、半導体装置２０を低損失化させることができる。
＜他の実施形態＞
　以上、本発明の実施形態を具体的に説明した。しかしながら、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
（ａ）上述の実施形態では、ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって直線状に減少している場合について説明したが、ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって徐々に減少していれば、以下のような変形例を適用してもよい。
　図５（ａ）は変形例１のドリフト層中のドナー濃度ＮＤからドリフト層中でアクセプタとして機能する炭素の濃度ＮＡを引いた差を示す図である。
　図５（ａ）の変形例１に示すように、ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって階段状に減少していてもよい。この場合、ドリフト層１４０は、複数層からなり、隣接する２つの層のうち上側の層のＮＤ－ＮＡが下側の層のＮＤ－ＮＡよりも低くなっていると考えてもよい。変形例１によれば、上述の実施形態と同様の効果を得ることができる。また、変形例１によれば、ドリフト層１４０を成長させていくにしたがって、成長条件を段階的に切り替えることができ、成長条件の制御を容易にすることが可能となる。ただし、変形例１では、ドリフト層１４０の伝導帯も階段状となるため、ＮＤ－ＮＡの段差部分で伝導帯のエネルギー障壁が生じ、順バイアスを印加したときのオン抵抗が高くなるおそれがある。また、ＮＤ－ＮＡの段差部分で伝導帯の傾斜が急峻となり、逆バイアスを印加したときの耐圧が低下するおそれがある。したがって、上述の実施形態（図２（ａ））のようにドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって直線状に減少しているほうが、ドリフト層１４０の伝導帯の傾斜を滑らか且つ緩やかにすることができ、順バイアスを印加したときのオン抵抗の低減と、逆バイアスを印加したときの耐圧の向上とを両立することができる点で、好ましい。
　図５（ｂ）は変形例２のドリフト層中のドナー濃度ＮＤからドリフト層中でアクセプタとして機能する炭素の濃度ＮＡを引いた差を示す図である。
　図５（ｂ）の変形例２に示すように、ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって非線形に減少していてもよい。この場合では、例えば、ＮＤ－ＮＡの傾きが基板１００側からドリフト層１４０の中間位置に向かって徐々に大きくなり、ＮＤ－ＮＡの傾きがドリフト層１４０の中間位置側からドリフト層１４０の表面側に向かって徐々に小さくなっている。なお、ＮＤ－ＮＡの変化は、多次関数、対数関数、指数関数、またはこれらの組合せであってもよい。変形例２によれば、上述の実施形態と同様の効果を得ることができる。なお、参考までに、上述の実施形態では、ドリフト層１４０を成長させていくにしたがって成長条件を線形に変化させていたが、成長条件に対応するようにＮＤ－ＮＡが線形に変化しないことがある。このような場合には、ＮＤ－ＮＡを直線状に変化させることが困難となる。しかしながら、ドリフト層１４０における濃度差ＮＤ－ＮＡが基板１００側からドリフト層１４０の表面側に向かって徐々に減少していれば、変形例２のようにＮＤ－ＮＡの変化が非線形であっても、ドリフト層１４０の自由電子濃度を第１ｐ型半導体層２２０に近づくにつれて徐々に減少させるとともに、ドリフト層１４０の自由電子濃度を下地ｎ型半導体層１２０に近づくにつれて徐々に増加させることができる。これにより、変形例２においても、上述の実施形態と同様に、順バイアスを印加したときのオン抵抗の低減と、逆バイアスを印加したときの耐圧の向上とを両立することが可能となる。
（ｂ）上述の実施形態では、窒化物半導体基板１０がｐｎ接合ダイオードを製造するためのウエハとして構成され、半導体装置２０がｐｎ接合ダイオードとして構成されている場合について説明したが、窒化物半導体基板および半導体装置は、以下のような変形例３を適用してもよい。
　図６は、変形例３に係る窒化物半導体基板を示す断面図である。
　図６に示すように、変形例３の窒化物半導体基板１２は、ショットキーバリアダイオード（ＳＢＤ）を製造するためのウエハとして構成され、例えば、基板１０２と、下地ｎ型半導体層１２２と、ドリフト層１４２と、を有し、ｐ型半導体層を有していない。ドリフト層１４２における濃度差ＮＤ－ＮＡは、基板１０２側からドリフト層１４２の表面側に向かって徐々に減少している。
　図７は、変形例３に係る半導体装置を示す断面図である。
　図７に示すように、変形例３の半導体装置２２は、上述の窒化物半導体基板１２を用いて製造されたＳＢＤとして構成され、例えば、基板１０２と、下地ｎ型半導体層１２２と、ドリフト層１４２と、絶縁膜４０２と、アノード３１２と、カソード３６２と、を有している。変形例３では、上述の実施形態のようなメサ構造は形成されておらず、例えば、絶縁膜４０２は、ドリフト層１４２の平坦な表面上に設けられている。また、絶縁膜４０２は、ドリフト層１４２とアノード３１２とを接触させるための開口を有している。アノード３１２は、いわゆるフィールドプレート電極として構成されている。すなわち、アノード３１２は、絶縁膜４０２の開口内でドリフト層１４２に接するとともに、絶縁膜４０２上において絶縁膜４０２の開口よりも外側に延在している。これにより、アノード３１２とドリフト層１４２との接する領域の端部に電界が集中することを抑制することができる。アノード３１２は、ドリフト層１４０とショットキー障壁を形成するよう構成され、例えば、Ｐｄ、Ｐｄ／Ｎｉ、またはＮｉ／Ａｕからなっている。また、カソード３６２は、基板１０２の裏面側に設けられている。
　変形例３によれば、半導体装置２２がＳＢＤであっても、上述の実施形態と同様の効果を得ることができる。また、本変形例の半導体装置２２のようなＳＢＤは、ｐｎ接合ダイオードよりも耐圧が低いことで知られているが、本変形例によれば、ドリフト層１４２における濃度差ＮＤ－ＮＡに上記した勾配を設けることで、ＳＢＤとしての半導体装置２２の耐圧を向上させることが可能となる。
（ｃ）上述の実施形態では、基板１００がｎ型ＧａＮ基板である場合について説明したが、基板は、ｎ型半導体からなっていれば、ＧａＮ以外の半導体基板として構成されていてもよい。具体的には、基板は、例えば、ｎ型ＳｉＣ基板として構成されていてもよい。ただし、基板上の窒化物半導体層の結晶性を向上させるためには、基板はｎ型ＧａＮ基板であることが好ましい。
（ｄ）上述の実施形態では、基板１００とドリフト層１４０との間に下地ｎ型半導体層１２０が介在する場合について説明したが、下地ｎ型半導体層は設けられていなくてもよい。すなわち、基板上にドリフト層が直接設けられていてもよい。
（ｅ）上述の実施形態では、ドリフト層１４０上に第１ｐ型半導体層２２０と第２ｐ型半導体層２４０とが設けられている場合について説明したが、ドリフト層上のｐ型半導体層は１層だけであってもよい。
（ｆ）上述の実施形態では、ＭＯＶＰＥ装置を用い、ドリフト層１４０等の窒化物半導体層を形成する場合について説明したが、ハイドライド気相成長（ＨＶＰＥ：Ｈｙｄｒｉｄｅ　Ｖａｐｏｒ　Ｐｈａｓｅ　Ｅｐｉｔａｘｙ）装置を用い、ドリフト層１４０等の窒化物半導体層を形成してもよい。ただし、この場合、ドリフト層１４０を形成する際に、炭素原料として炭化水素ガスを基板１００に対して供給し、炭素原料の流量を調整することで、ドリフト層１４０中の炭素の全濃度ＮＣを積層方向に対して所定の分布とすることができる。
＜本発明の好ましい態様＞
　以下、本発明の好ましい態様について付記する。
（付記１）
　ｎ型の半導体からなる基板と、
　前記基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、
を有し、
　前記ドリフト層中の前記ドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上であり、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している窒化物半導体基板。
（付記２）
　前記ドリフト層中の前記ドナーの濃度は、前記ドリフト層の全域に亘って、前記ドリフト層中の前記炭素の全濃度の１／３倍以上である付記１に記載の窒化物半導体基板。
（付記３）
　前記ドリフト層は、水素を含み、
　前記ドリフト層中の前記水素の濃度は、５．０×１０１６個／ｃｍ３以下である付記１又は２に記載の窒化物半導体基板。
（付記４）
　前記基板は、単結晶の窒化ガリウムからなる付記１～３のいずれかに記載の窒化物半導体基板。
（付記５）
　前記基板の主面における転位密度は、１×１０７個／ｃｍ２以下である付記４に記載の窒化物半導体基板。
（付記６）
　前記ドリフト層中の前記ドナーの濃度は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少し、
　前記ドリフト層中の前記炭素の全濃度は、前記基板側から前記ドリフト層の表面側に向かって徐々に増加している付記１～５のいずれかに記載の窒化物半導体基板。
（付記７）
　前記ドリフト層中の前記ドナーの濃度は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少し、
　前記ドリフト層中の前記炭素の全濃度は、前記基板側から前記ドリフト層の表面側に向かって一定となっている付記１～５のいずれかに記載の窒化物半導体基板。
（付記８）
　前記ドリフト層中の前記ドナーの濃度は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少し、
　前記ドリフト層中の前記炭素の全濃度は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している付記１～５のいずれかに記載の窒化物半導体基板。
（付記９）
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって直線状に徐々に減少している付記１～８のいずれかに記載の窒化物半導体基板。
（付記１０）
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって階段状に徐々に減少している付記１～８のいずれかに記載の窒化物半導体基板。
（付記１１）
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって非線形に徐々に減少している付記１～８のいずれかに記載の窒化物半導体基板。
（付記１２）
　ｎ型の半導体からなる基板と、
　前記基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、
を有し、
　前記ドリフト層中の前記ドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上であり、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している半導体装置。
（付記１３）
　ｎ型の半導体からなる基板上に、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層を形成する工程を有し、
　前記ドリフト層を形成する工程では、
　前記ドリフト層中の前記ドナーの濃度を、５．０×１０１６個／ｃｍ３以下としつつ、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上とし、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差を、前記基板側から前記ドリフト層の表面側に向かって徐々に減少させる窒化物半導体基板の製造方法。
（付記１４）
　ｎ型の半導体からなる基板上に、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層を形成する工程を有し、
　前記ドリフト層を形成する工程では、
　前記ドリフト層中の前記ドナーの濃度を、５．０×１０１６個／ｃｍ３以下としつつ、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上とし、
　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差を、前記基板側から前記ドリフト層の表面側に向かって徐々に減少させる半導体装置の製造方法。
１０，１２　窒化物半導体基板
２０，２２　半導体装置
１００，１０２　基板
１４０，１４２　ドリフト層

Claims (5)

  1. 　ｎ型の半導体からなる基板と、
    　前記基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、
    を有し、
    　前記ドリフト層中の前記ドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上であり、
    　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している窒化物半導体基板。
  2. 　前記ドリフト層中の前記ドナーの濃度は、前記ドリフト層の全域に亘って、前記ドリフト層中の前記炭素の全濃度の１／３倍以上である請求項１に記載の窒化物半導体基板。
  3. 　前記ドリフト層は、水素を含み、
    　前記ドリフト層中の前記水素の濃度は、５．０×１０１６個／ｃｍ３以下である請求項１又は２に記載の窒化物半導体基板。
  4. 　ｎ型の半導体からなる基板と、
    　前記基板上に設けられ、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層と、
    を有し、
    　前記ドリフト層中の前記ドナーの濃度は、５．０×１０１６個／ｃｍ３以下であって、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上であり、
    　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差は、前記基板側から前記ドリフト層の表面側に向かって徐々に減少している半導体装置。
  5. 　ｎ型の半導体からなる基板上に、ドナーおよび炭素を含む窒化ガリウムからなるドリフト層を形成する工程を有し、
    　前記ドリフト層を形成する工程では、
    　前記ドリフト層中の前記ドナーの濃度を、５．０×１０１６個／ｃｍ３以下としつつ、前記ドリフト層の全域に亘って、前記ドリフト層中でアクセプタとして機能する前記炭素の濃度以上とし、
    　前記ドリフト層中の前記ドナーの濃度から前記ドリフト層中で前記アクセプタとして機能する前記炭素の濃度を引いた差を、前記基板側から前記ドリフト層の表面側に向かって徐々に減少させる窒化物半導体基板の製造方法。
PCT/JP2017/004983 2016-03-31 2017-02-10 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法 WO2017169176A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US16/088,221 US10818757B2 (en) 2016-03-31 2017-02-10 Nitride semiconductor substrate, semiconductor device, and method for manufacturing nitride semiconductor substrate
CN201780020285.7A CN109075212B (zh) 2016-03-31 2017-02-10 氮化物半导体基板、半导体装置和氮化物半导体基板的制造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-070543 2016-03-31
JP2016070543A JP6396939B2 (ja) 2016-03-31 2016-03-31 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Publications (1)

Publication Number Publication Date
WO2017169176A1 true WO2017169176A1 (ja) 2017-10-05

Family

ID=59962905

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/004983 WO2017169176A1 (ja) 2016-03-31 2017-02-10 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Country Status (4)

Country Link
US (1) US10818757B2 (ja)
JP (1) JP6396939B2 (ja)
CN (1) CN109075212B (ja)
WO (1) WO2017169176A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428900B1 (ja) * 2017-11-29 2018-11-28 富士電機株式会社 ダイオード素子およびダイオード素子の製造方法
JP2019197808A (ja) * 2018-05-09 2019-11-14 学校法人法政大学 窒化ガリウム積層基板および半導体装置
JP2021182597A (ja) * 2020-05-19 2021-11-25 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法、半導体装置
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6656991B2 (ja) 2016-03-31 2020-03-04 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP6624110B2 (ja) 2017-02-10 2019-12-25 株式会社豊田中央研究所 化合物単結晶製造装置、及び化合物単結晶の製造方法
US11056592B2 (en) * 2017-06-30 2021-07-06 Intel Corporation Silicon substrate modification to enable formation of thin, relaxed, germanium-based layer
JP6835019B2 (ja) 2018-03-14 2021-02-24 株式会社豊田中央研究所 半導体装置及びその製造方法
JP6791190B2 (ja) * 2018-04-02 2020-11-25 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
JP7204570B2 (ja) * 2019-04-15 2023-01-16 株式会社東芝 半導体装置及びその製造方法
CN111063724A (zh) * 2019-12-10 2020-04-24 西安电子科技大学 基于漂移区多层渐变掺杂的垂直AlN肖特基二极管及制作方法
CN113555418B (zh) * 2021-07-21 2023-03-10 西安电子科技大学 基于P区和I区渐变掺杂的4H-SiC PIN微波二极管及制作方法
CN113675260A (zh) * 2021-07-29 2021-11-19 西安电子科技大学 基于线性缓变掺杂漂移层的GaN肖特基二极管及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149985A (ja) * 2005-11-28 2007-06-14 Sumitomo Electric Ind Ltd 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP2010219490A (ja) * 2009-02-20 2010-09-30 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Ｉｉｉ族窒化物系半導体結晶、ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
JP2014056942A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 電力用半導体装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4224253B2 (ja) 2002-04-24 2009-02-12 パナソニック株式会社 半導体装置及びその製造方法
JP4986472B2 (ja) 2006-02-13 2012-07-25 日本電信電話株式会社 窒化物半導体構造
JP5064824B2 (ja) 2006-02-20 2012-10-31 古河電気工業株式会社 半導体素子
JP5707767B2 (ja) * 2010-07-29 2015-04-30 住友電気工業株式会社 半導体装置
JP6090763B2 (ja) 2011-10-17 2017-03-08 ローム株式会社 半導体装置
JP2013197357A (ja) 2012-03-21 2013-09-30 Hitachi Cable Ltd 窒化物半導体デバイス及びその製造方法
US8952481B2 (en) 2012-11-20 2015-02-10 Cree, Inc. Super surge diodes
JP2014130951A (ja) * 2012-12-28 2014-07-10 Sumitomo Electric Ind Ltd 半導体装置
JP6330407B2 (ja) 2014-03-20 2018-05-30 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体エピタキシャル基板およびｉｉｉ族窒化物半導体素子の製造方法
PL231548B1 (pl) * 2014-09-11 2019-03-29 Ammono Spolka Akcyjna Sposób wytwarzania monokrystalicznego azotku zawierającego gal
US9871108B2 (en) * 2015-04-23 2018-01-16 Rohm Co., Ltd. Nitride semiconductor device
WO2017138505A1 (ja) * 2016-02-12 2017-08-17 パナソニック株式会社 半導体装置
JP6656991B2 (ja) 2016-03-31 2020-03-04 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007149985A (ja) * 2005-11-28 2007-06-14 Sumitomo Electric Ind Ltd 窒化物半導体装置、エピタキシャル基板および窒化ガリウム系エピタキシャル膜を形成する方法
JP2010219490A (ja) * 2009-02-20 2010-09-30 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体膜を成長する方法、窒化ガリウム系半導体電子デバイスを作製する方法、エピタキシャル基板、及び窒化ガリウム系半導体電子デバイス
JP2014051423A (ja) * 2012-09-10 2014-03-20 Hitachi Metals Ltd Ｉｉｉ族窒化物系半導体結晶、ｉｉｉ族窒化物半導体基板、ｉｉｉ族窒化物半導体自立基板、窒化物半導体デバイス、及び整流ダイオード
JP2014056942A (ja) * 2012-09-12 2014-03-27 Toshiba Corp 電力用半導体装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6428900B1 (ja) * 2017-11-29 2018-11-28 富士電機株式会社 ダイオード素子およびダイオード素子の製造方法
JP2019102552A (ja) * 2017-11-29 2019-06-24 富士電機株式会社 ダイオード素子およびダイオード素子の製造方法
JP2019197808A (ja) * 2018-05-09 2019-11-14 学校法人法政大学 窒化ガリウム積層基板および半導体装置
JP7150269B2 (ja) 2018-05-09 2022-10-11 学校法人法政大学 窒化ガリウム積層基板および半導体装置
JP2021182597A (ja) * 2020-05-19 2021-11-25 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法、半導体装置
JP7265108B2 (ja) 2020-05-19 2023-04-26 豊田合成株式会社 ｐ型ＩＩＩ族窒化物半導体の製造方法、半導体装置
WO2023189055A1 (ja) * 2022-03-31 2023-10-05 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP6396939B2 (ja) 2018-09-26
CN109075212A (zh) 2018-12-21
US20200127101A1 (en) 2020-04-23
US10818757B2 (en) 2020-10-27
CN109075212B (zh) 2021-11-26
JP2017183583A (ja) 2017-10-05

Similar Documents

Publication Publication Date Title
JP6396939B2 (ja) 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP6656991B2 (ja) 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
US9496349B2 (en) P-doping of group-III-nitride buffer layer structure on a heterosubstrate
US8203150B2 (en) Silicon carbide semiconductor substrate and method of manufacturing the same
CN103066103B (zh) 硅衬底上的iii族氮化物的衬底击穿电压改进方法
US20160079370A1 (en) Semiconductor device, semiconductor wafer, and semiconductor device manufacturing method
KR101809329B1 (ko) 실리콘 위에서 ⅲ－ⅴ 재료를 성장시키기 위한 시드 층 구조
US20150311290A1 (en) Epitaxial wafer and switch element and light-emitting element using same
JP6175009B2 (ja) 高耐圧窒化ガリウム系半導体デバイス及びその製造方法
KR20150091706A (ko) 질화물 반도체 소자 및 그 제조 방법
US11430875B2 (en) Method for manufacturing transistor
JP2019067982A (ja) 炭化珪素半導体装置
US10858757B2 (en) Silicon carbide epitaxial substrate and silicon carbide semiconductor device
EP4154322A1 (en) Depletion mode high electron mobility field effect transistor (hemt) semiconductor device having beryllium doped schottky contact layers
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP6089122B2 (ja) 窒化物半導体積層体およびその製造方法並びに窒化物半導体装置
CN111009579A (zh) 半导体异质结构及半导体器件
CN104937699A (zh) 外延晶片和使用其的开关元件及发光元件
JP5580012B2 (ja) ショットキーバリアダイオード及びその製造方法
CN114530491A (zh) 半导体外延结构及其制备方法和半导体器件
US10998188B2 (en) Gallium nitride laminated substrate and semiconductor device
TW201445737A (zh) 增強型氮化鎵電晶體及其形成方法
KR101910563B1 (ko) 전자 블록층을 갖는 질화물 반도체 소자 및 전자 블록층 성장 방법
US20230207617A1 (en) Semiconductor structure and method for preparing the same
KR20150091704A (ko) 질화물 반도체 소자 및 그 제조 방법

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17773724

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17773724

Country of ref document: EP

Kind code of ref document: A1