JP7265108B2 - p型III族窒化物半導体の製造方法、半導体装置 - Google Patents

p型III族窒化物半導体の製造方法、半導体装置 Download PDF

Info

Publication number
JP7265108B2
JP7265108B2 JP2020087760A JP2020087760A JP7265108B2 JP 7265108 B2 JP7265108 B2 JP 7265108B2 JP 2020087760 A JP2020087760 A JP 2020087760A JP 2020087760 A JP2020087760 A JP 2020087760A JP 7265108 B2 JP7265108 B2 JP 7265108B2
Authority
JP
Japan
Prior art keywords
concentration
layer
group iii
iii nitride
nitride semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020087760A
Other languages
English (en)
Other versions
JP2021182597A (ja
Inventor
隆弘 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyoda Gosei Co Ltd
Original Assignee
Toyoda Gosei Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyoda Gosei Co Ltd filed Critical Toyoda Gosei Co Ltd
Priority to JP2020087760A priority Critical patent/JP7265108B2/ja
Publication of JP2021182597A publication Critical patent/JP2021182597A/ja
Application granted granted Critical
Publication of JP7265108B2 publication Critical patent/JP7265108B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、p型III 族窒化物半導体の製造方法に関する。また、III 族窒化物半導体からなる半導体装置に関する。
MISFET、pnダイオードなど、多くの半導体デバイスではp型半導体を必要とする。また、近年、III 族窒化物半導体はパワーデバイスの材料として期待され、さかんに研究、開発が行われている。従来のp型III 族窒化物半導体の形成方法は、Mgなどp型不純物をドープしたIII 族窒化物半導体を結晶成長した後に窒素雰囲気中でアニールを行う方法である。アニールによって結晶から水素を離脱させ、p型活性化を図っている。
他のp-GaN形成方法としては、特許文献1、2がある。特許文献1には、GaNからなり、c面に対して40~140度傾斜した半極性面または無極性面の基板を用い、その基板上にMg(マグネシウム)とC(炭素)をドープしたGaNを形成することでp-GaNが得られることが記載されている。特許文献2には、MgドープGaNをMOCVD法によって結晶成長させる際にキャリアガスとして窒素を用いることによりp型化できることが記載されている。
特許第5635246号公報 特許第3433075号公報
しかし、MgドープGaN上にさらにn-GaNを積層させる場合、活性化アニールを行ってもMgドープGaN中の水素が離脱せず、p型化しない問題があった。
そこで本発明の目的は、意図的なアニールを行わずともp型が得られるp型III 族窒化物半導体の製造方法を提供することである。
本発明は、アニールすることなくp型III族窒化物半導体を得るp型III族窒化物半導体の製造方法において、オフ角が0.6~1.2°のc面のIII族窒化物半導体からなる第1層上に、MgドープのIII族窒化物半導体からなる第2層を窒素原料ガスとしてアンモニアを用いたMOCVD法によって形成し、第2層のMg濃度に対するH濃度の比を60%以上100%未満、H濃度を3×10 18 /cm 以上1×10 19 /cm 以下とすることにより、p型の前記第2層を得る、ことを特徴とするp型III族窒化物半導体の製造方法である。
第2層の形成においてV/IIIは2500~5000とすることが好ましい。
第2層のMg濃度に対するC濃度の比は、2%以下であることが好ましい。
第2層のC濃度は、1×1016/cm3 以下であることが好ましい。
第2層のMg濃度に対するH濃度の比は、60%以上であることが好ましい。
第2層のH濃度は、3×1018/cm3 以上であることが好ましい。
第2層の形成においてキャリアガスの流量は50~300slmとすることが好ましい。
また本発明は、基板と、基板上に形成されたn型III 族窒化物半導体からなるドリフト層と、ドリフト層上に形成されたp型III 族窒化物半導体からなるボディ層と、ボディ層上に形成されたn型III 族窒化物半導体からなるソースコンタクト層と、を有した縦型トレンチゲート構造のFETである半導体装置において、基板は、オフ角が0.6~1.2°のc面のn型III 族窒化物半導体からなる、ことを特徴とする半導体装置である。
本発明によれば、意図的なアニールを行わずにp型III 族窒化物半導体を形成することができる。
実施例1の半導体装置の構成を示した図。 実施例1の半導体装置の製造工程を示した図。 V/IIIとC濃度との関係、およびV/IIIとMg濃度に対するH濃度の比との関係を示したグラフ。 C濃度とホール濃度の関係、およびMg濃度に対するC濃度の比とホール濃度の関係を示したグラフ。 V/IIIとMg濃度に対するH濃度の比との関係を示したグラフ。 Mg濃度に対するH濃度の比とホール濃度の関係を示したグラフ。 オフ角とC濃度との関係、およびオフ角とMg濃度に対するC濃度の比との関係を示したグラフ。 オフ角とホール濃度との関係を示したグラフ。
以下、本発明の具体的な実施例について、図を参照に説明するが、本発明は実施例に限定されるものではない。
図1は、実施例1の半導体装置の構成を示した図である。図1のように、実施例1の半導体装置は、トレンチゲート構造の縦型MISFETであり、基板110と、ドリフト層120と、ボディ層130と、ソースコンタクト層140と、トレンチT1と、リセスR1と、ゲート絶縁膜F1と、ゲート電極G1と、ソース電極S1と、ボディ電極B1と、ドレイン電極D1と、を有している。
基板110は、Siドープのn-GaNからなる平板状の基板である。基板110の厚さは100~1000μmであり、たとえば300μmである。基板110のSi濃度は1×1017~1×1020/cm3 であり、たとえば1×1018/cm3 である。n-GaNに限らず、III 族窒化物半導体からなる基板を用いることができる。格子整合性の点からは実施例1のようにGaN基板を用いることが望ましい。また、実施例1ではn型不純物としてSiを用いているが、Si以外を用いてもよい。たとえばGeなどを用いることができる。
基板110はオフ角を有し、c面に対して0.6~1.2°の傾きを有した面を主面とする。オフ角を0.6°以上とすることで、基板110上に形成したMgドープGaNを活性化アニールなしにp-GaNとすることができる。たとえばホール濃度を2×1017/cm3 以上とすることができる。また、オフ角を1.2°以下とすることで、結晶表面の凹凸を小さくし、良質な結晶が得られるようにしている。オフ角の傾きの方向はm軸方向でもよいし、a軸方向でもよい。オフ角にばらつきがある場合には、その平均値が上記範囲であればよい。
ドリフト層120は、基板110上に積層されたSiドープのn-GaN層である。ドリフト層120の厚さは1~20μmであり、たとえば10μmである。ドリフト層120のSi濃度は、1×1015~1×1017/cm3 であり、たとえば5×1015/cm3 である。
ボディ層130は、ドリフト層120上に積層されたMgドープのp-GaN層である。ボディ層130の厚さは0.5~5μmであり、たとえば1μmである。ボディ層130のMg濃度は1×1017~1×1020/cm3 であり、たとえば5×1018/cm3 である。ボディ層130は、オフ角が0.6~1.2°のc面GaNからなる基板110上に形成されているため、活性化アニールなしにp型が得られている。たとえば、活性化アニールなしにホール濃度2×1017/cm3 以上が得られている。
活性化アニールなしにp型が得られる理由は次のように推察される。従来、n-GaN中のCはアクセプタとなり、電子の形成するドナーを相殺することがわかっていた。そのため、p-GaN中のC濃度を増加させればアクセプタも増加しホール濃度が高まると予想されていた。しかし、そのような予想とは逆に、p-GaN中においてはC濃度を減少させた方がホール濃度が高くなることが発明者の検討によりわかった。これは、p-GaN中ではCがドナーとなっているためと推察される。また、GaN結晶表面の結晶構造によって結晶へのCの取り込まれやすさが異なっていると考えられる。基板110のオフ角が0.6°以上では、ボディ層130へのCの取り込みが少なくなる。その結果、Cの形成するドナーによるアクセプタの相殺が減少し、ボディ層130は活性化アニールがなくともp型になると考えられる。
ボディ層130のMg濃度、C(炭素)濃度、H(水素)濃度、ホール濃度は、以下のように設定されていることが好ましい。なお、これらの濃度は厚さ方向に勾配を有していてもよく、その場合は厚さ方向の濃度平均が以下のように設定されていればよい。
ボディ層130のMg濃度に対するC濃度の比は、2%以下であることが好ましい。この範囲であれば、活性化アニールをしなくとも、よりホール濃度の高いp型とすることができる。より好ましくは0.2%以下、さらに好ましくは0.1%以下である。Mg濃度に対するC濃度の比の下限は特に規定しないが、その比の制御性などの点から0.01%以上が好ましい。
ボディ層130のC濃度は、1×1016/cm3 以下であることが好ましい。p-GaN中ではCはドナーとなっていると考えられるので、C濃度を1×1016/cm3 以下とすることにより、活性化アニールをしなくともp型とすることが容易となる。より好ましくは5×1015/cm3 以下、さらに好ましくは3×1015/cm3 以下である。C濃度の下限は特に規定しないが、その値の制御性などの点から5×1014/cm3 以上が好ましい。
ボディ層130のMg濃度に対するH濃度の比は、60%以上であることが好ましい。この範囲であれば、活性化アニールをしなくとも、よりホール濃度の高いp型とすることができる。より好ましくは80%以上、さらに好ましくは90%以上である。Mg濃度に対するH濃度の比の上限は特に規定しないが、その比の制御性などの点から100%以下が好ましい。
ボディ層130のH濃度は、3×1018/cm3 以上であることが好ましい。この範囲であれば、活性化アニールをしなくとも、よりホール濃度の高いp型とすることができる。より好ましくは4×1018/cm3 以上、さらに好ましくは5×1015/cm3 以上である。H濃度の上限は特に規定しないが、その値の制御性などの点から1×1019/cm3 以下が好ましい。
ボディ層130のMg濃度は、1×1018~1×1020/cm3 であることが好ましい。よりホール濃度の高いp型とすることができる。
ソースコンタクト層140は、ボディ層130上に積層されたSiドープのn-GaN層である。ソースコンタクト層140の厚さは、0.1~1μmであり、たとえば0.2μmである。ソースコンタクト層140のSi濃度は、1×1018~1×1019/cm3 であり、たとえば4×1018/cm3 である。
トレンチT1は、ソースコンタクト層140表面の所定位置に形成された溝であり、ソースコンタクト層140およびボディ層130を貫通してドリフト層120に達する深さである。トレンチT1の底面にはドリフト層120が露出し、トレンチT1の側面にはドリフト層120、ボディ層130、ソースコンタクト層140が露出する。このトレンチT1の側面に露出するボディ層130の側面が、実施例1のFETのチャネルとして動作する領域である。
ゲート絶縁膜F1は、トレンチT1の底面、側面、ソースコンタクト層140表面(ソース電極S1の形成領域は除く)にわたって連続して膜状に設けられている。ゲート絶縁膜F1は、SiO2 からなる。ゲート絶縁膜F1の厚さは、たとえば80nmである。
なお、ゲート絶縁膜F1はSiO2 に限らず、Al2 3 、HfO2 、ZrO2 、ZrON、などを用いることもできる。また単層である必要もなく、複数の層で構成されていてもよい。たとえば、SiO2 /Al2 3 、SiO2 /Al2 3 /ZrON、などを用いることができる。ここで「/」は積層を意味し、A/BはA、Bの順に積層された構造であることを意味する。以下材料の説明において同様である。
ゲート電極G1は、ゲート絶縁膜F1を介して、トレンチT1の底面、側面、上面に連続して膜状に設けられている。ゲート電極G1は、TiNからなる。
リセスR1は、ソースコンタクト層140表面の所定位置に設けられた溝であり、ソースコンタクト層140を貫通してボディ層130に達する深さである。リセスR1の底面にはボディ層130が露出し、側面にはボディ層130、ソースコンタクト層140が露出する。
ボディ電極B1は、リセスR1の底面に設けられていて、リセスR1底面に露出するボディ層130に接している。ボディ電極B1は、Niからなる。
ソース電極S1は、ボディ電極B1上、ソースコンタクト層140上にわたって連続的に設けられている。ソース電極S1は、Ti/Alからなる。
ドレイン電極D1は、基板110の裏面に設けられている。ドレイン電極D1は、ソース電極S1と同一材料であり、Ti/Alからなる。
次に、実施例1の半導体装置の製造方法について、図2を参照に説明する。
まず、オフ角が0.6~1.2°のc面n-GaNからなる基板110を用意する。
次に、基板110上に、MOCVD法によって、ドリフト層120、ボディ層130、ソースコンタクト層140を順に形成する(図2(a)参照)。MOCVD法において、窒素源は、アンモニア、Ga源は、トリメチルガリウム(Ga(CH3 3 :TMG)、n型ドーパントガスは、シラン(SiH4 )、p型ドーパントガスは、シクロペンタジエニルマグネシウム(Mg(C5 5 2 :CP2 Mg)である。キャリアガスは水素である。
ここで、ボディ層130は、オフ角が0.6~1.2°のc面n-GaNからなる基板110上に結晶成長させているため、結晶中にCが取り込まれにくくなっている。p-GaN中ではCはドナーとなっていると考えられるので、結晶中のC濃度が減少することでCが形成するドナーによるアクセプタの相殺も減少する。その結果、活性化アニールをしなくてもボディ層130をp型化とすることができる。
ボディ層130を形成する際の各種成長条件、V/III(Ga源ガスに対する窒素源ガスのモル比)、成長温度、圧力、キャリアガスの流量は、以下の条件とすることが好ましい。
V/IIIは2500~5000とすることが好ましい。C濃度やH濃度はV/IIIによって制御することができ、V/IIIをこのような範囲とすることで、活性化アニールをしなくともボディ層130をp型とすることができる。より好ましくは3000~5000、さらに好ましくは3500~5000である。
ボディ層130の成長温度は、1000~1150℃とすることが好ましい。成長温度をこの範囲とすることでボディ層130の結晶品質を向上させることができる。
圧力は、98~105kPaとすることが好ましい。成長圧力が98kPa以上では、気相反応が促進されてTMGの分解が抑制され、C源となるCH4 が生成されにくくなる。その結果、ボディ層130のC濃度が低くなり、活性化アニールなしにボディ層130をp型化することが容易となる。また、成長圧力を105kPa以下とすることで、圧力制御を容易とし、ガスの対流を抑制できるので、ボディ層130の結晶品質を向上させることができる。
キャリアガスの流量は、50~300slmとすることが好ましい。50slm以上とすることでGaNの表面がエッチングされてしまうのを抑制でき、Cが結晶に取り込まれてにくくなるので、活性化アニールなしにボディ層130をp型化することが容易となる。また、300slm以下とすることで気相反応を抑制し、ボディ層130の結晶品質を向上させることができる。
次に、ソースコンタクト層140表面の所定位置をドライエッチングすることで、トレンチT1およびリセスR1を形成する(図2(b)参照)。トレンチT1の形成後にリセスR1を形成してもよいし、リセスR1の形成後にトレンチT1を形成してもよい。ドライエッチングには、塩素系ガスを用いる。たとえば、Cl2 、SiCl4 、CCl4 である。また、ドライエッチングは、ICPエッチングなど任意の方式を用いることができる。
トレンチT1、リセスR1の形成後、側面をウェットエッチングしてドライエッチングによるダメージ層を除去してもよい。ウェットエッチング溶液には、TMAH(水酸化テトラメチルアンモニウム)、NaOH(水酸化ナトリウム)、KOH(水酸化カリウム)、H3 PO4 (リン酸)などを用いることができる。
なお、実施例1では、ボディ層130は活性化アニールを行わずともp型とすることができるが、ホール濃度をさらに高めるために活性化アニールを行ってもよい。その場合、活性化アニールはトレンチT1およびリセスR1の形成後が好ましい。リセスR1の底面やトレンチT1の側面から効率的に水素を離脱させることができ、ボディ層130の活性化を効率的に行うことができる。
次に、トレンチT1の底面、側面、およびソースコンタクト層140表面に連続して、ALD法によってSiO2 からなるゲート絶縁膜F1を形成する(図2(c)参照)。ALD法を用いることで、トレンチT1による段差があっても均一な厚さに形成することができる。なお、実施例1では段差被覆性の高さからALD法を用いてゲート絶縁膜F1を形成しているが、スパッタやCVD法などによって形成してもよい。
次に、リフトオフ法を用いて、ボディ電極B1、ソース電極S1、ゲート電極G1を形成し、さらに基板110裏面にリフトオフ法を用いてドレイン電極D1を形成する。
以上、実施例1の半導体装置の製造方法では、基板110としてオフ角が0.6~1.2°のc面n-GaNからなるものを用いているため、ボディ層130のC濃度が減少し、活性化アニールなしにp型のボディ層130を得ることができる。実施例1の半導体装置は、ボディ層130上にn-GaNからなるソースコンタクト層140が積層されている。そのため、従来の活性化アニールによるp型化方法では水素がソースコンタクト層140に阻まれて離脱しにくく、ボディ層130をp型化することは困難であった。しかし、実施例1によれば簡便にp型のボディ層130を形成することができる。
次に、実施例1の半導体装置に関する各種実験結果について説明する。
オフ角が0.8°のc面n-GaNからなる基板上にノンドープGaN、MgドープGaNをMOCVD法によって順に積層させた試料1を作製した。MgドープGaNの成長温度は1050℃、成長圧力は101kPa、キャリアガスの流量は150slmとし、V/IIIを変化させた。MgドープGaNの厚さは1μm、Mg濃度は5×1018/cm3 とした。
図3(a)は、V/IIIとC濃度との関係、図3(b)は、V/IIIとMg濃度に対するH濃度の比との関係を示したグラフである。図3のように、V/IIIが低いほどC濃度あるいはMg濃度に対するC濃度の比が増加することがわかった。この結果、V/IIIによってC濃度やMg濃度に対するC濃度の比を制御可能であることがわかった。
図4(a)は、C濃度とホール濃度の関係、図4(b)は、Mg濃度に対するC濃度の比とホール濃度の関係を示したグラフである。図4のように、C濃度あるいはMg濃度に対するC濃度の比が低いほどホール濃度が増加することがわかった。この結果、p-GaN中ではCはアクセプタとならず、ドナーになっていると考えられる。n-GaN中ではCはアクセプタとなることから、p-GaN中でもCはアクセプタとなるものと予想されていたが、その予想とは逆の結果となった。
図5は、V/IIIとMg濃度に対するH濃度の比との関係を示したグラフである。図5のように、V/IIIが高いほどMg濃度に対するH濃度の比が増加することがわかった。この結果、V/IIIによって水素濃度やMg濃度に対するH濃度の比を制御可能であることがわかった。
図6は、Mg濃度に対するH濃度の比とホール濃度の関係を示したグラフである。図6のように、Mg濃度に対するH濃度の比が高いほどホール濃度が増加することがわかった。HはMgと結合してアクセプタを不活性化するため、H濃度が高いほどホール濃度は減少するのではないかと思われたが、逆の結果が得られた。
次に、V/IIIを3500とし、基板のオフ角を変化させ、他は試料1と同様の条件とした試料2を作製した。オフ角はm軸方向に傾斜させた。
図7(a)は、オフ角とC濃度との関係、図7(b)はオフ角とMg濃度に対するC濃度の比との関係を示したグラフである。図7のように、オフ角が0.6~0.5辺りまではオフ角が大きくなるほどC濃度やMg濃度に対するC濃度の比が減少するが、オフ角がそれよりも大きくなるとC濃度やMg濃度に対するC濃度の比はおよそ一定であった。
図8は、オフ角とホール濃度との関係を示したグラフである。図8のように、オフ角が0.6~0.5辺りまではオフ角が大きくなるほどホール濃度が増加し、オフ角がそれよりも大きくなるとホール濃度はおよそ一定となった。特にオフ角を0.6以上とすることで、ホール濃度を2×1017/cm3 以上とすることができた。
(変形例)
実施例1は、活性化アニールなしにp-GaNを形成するものであったが、本発明はGaNに限らず、INGaN、AlGaN、AlInGaNなどIII 族窒化物半導体であれば活性化アニールなしにp型化を行うことができる。
実施例1は、本発明のp型III 族窒化物半導体の製造方法をMISFETの作製に適用したものであるが、本発明はMISFETに限らず、p層を有する任意の構造の半導体装置に適用できる。
本発明は、III 族窒化物半導体からなる半導体装置の作製に利用することができる。
110:基板
120:ドリフト層
130:ボディ層
140:ソースコンタクト層
F1:ゲート絶縁膜
G1:ゲート電極
S1:ソース電極
B1:ボディ電極
D1:ドレイン電極
T1:トレンチ
R1:リセス

Claims (5)

  1. アニールすることなくp型III族窒化物半導体を得るp型III族窒化物半導体の製造方法において、
    オフ角が0.6~1.2°のc面のIII族窒化物半導体からなる第1層上に、MgドープのIII族窒化物半導体からなる第2層を窒素原料ガスとしてアンモニアを用いたMOCVD法によって形成し、前記第2層のMg濃度に対するH濃度の比を60%以上100%未満、H濃度を3×10 18 /cm 以上1×10 19 /cm 以下とすることにより、p型の前記第2層を得る、
    ことを特徴とするp型III族窒化物半導体の製造方法。
  2. 前記第2層の形成においてV/IIIは2500~5000とする、ことを特徴とする請求項1に記載のp型III族窒化物半導体の製造方法。
  3. 前記第2層のMg濃度に対するC濃度の比は、2%以下である、ことを特徴とする請求項1または請求項2に記載のp型III族窒化物半導体の製造方法。
  4. 前記第2層のC濃度は、1×1016/cm以下である、ことを特徴とする請求項1から請求項3までのいずれか1項に記載のp型III族窒化物半導体の製造方法。
  5. 前記第2層の形成においてキャリアガスの流量は50~300slmとする、ことを特徴とする請求項1から請求項までのいずれか1項に記載のp型III族窒化物半導体の製造方法。
JP2020087760A 2020-05-19 2020-05-19 p型III族窒化物半導体の製造方法、半導体装置 Active JP7265108B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020087760A JP7265108B2 (ja) 2020-05-19 2020-05-19 p型III族窒化物半導体の製造方法、半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020087760A JP7265108B2 (ja) 2020-05-19 2020-05-19 p型III族窒化物半導体の製造方法、半導体装置

Publications (2)

Publication Number Publication Date
JP2021182597A JP2021182597A (ja) 2021-11-25
JP7265108B2 true JP7265108B2 (ja) 2023-04-26

Family

ID=78606771

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020087760A Active JP7265108B2 (ja) 2020-05-19 2020-05-19 p型III族窒化物半導体の製造方法、半導体装置

Country Status (1)

Country Link
JP (1) JP7265108B2 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210091A (ja) 2003-12-22 2005-08-04 Showa Denko Kk Iii族窒化物半導体素子およびそれを用いた発光素子
WO2007013257A1 (ja) 2005-07-29 2007-02-01 Matsushita Electric Industrial Co., Ltd. 窒化物系半導体素子
JP2007189221A (ja) 2006-12-21 2007-07-26 Sharp Corp 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP2007189028A (ja) 2006-01-12 2007-07-26 Hitachi Cable Ltd p型窒化ガリウム系半導体の製造方法及びAlGaInN系発光素子の製造方法
JP2009016452A (ja) 2007-07-02 2009-01-22 Mitsubishi Electric Corp 窒化物系半導体積層構造の製造方法および半導体光素子の製造方法
JP2010232364A (ja) 2009-03-26 2010-10-14 Tokuyama Corp Iii族窒化物積層体、その製造方法およびiii族窒化物半導体素子
WO2017169176A1 (ja) 2016-03-31 2017-10-05 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
CN109449268A (zh) 2018-10-31 2019-03-08 湘能华磊光电股份有限公司 一种降低P型GaN层电阻率的LED外延结构及其生长方法
JP2019186250A (ja) 2018-04-02 2019-10-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210091A (ja) 2003-12-22 2005-08-04 Showa Denko Kk Iii族窒化物半導体素子およびそれを用いた発光素子
WO2007013257A1 (ja) 2005-07-29 2007-02-01 Matsushita Electric Industrial Co., Ltd. 窒化物系半導体素子
JP2007189028A (ja) 2006-01-12 2007-07-26 Hitachi Cable Ltd p型窒化ガリウム系半導体の製造方法及びAlGaInN系発光素子の製造方法
JP2007189221A (ja) 2006-12-21 2007-07-26 Sharp Corp 窒化物半導体基板、窒化物半導体レーザ素子、窒化物半導体基板の製造方法、および窒化物半導体レーザ素子の製造方法
JP2009016452A (ja) 2007-07-02 2009-01-22 Mitsubishi Electric Corp 窒化物系半導体積層構造の製造方法および半導体光素子の製造方法
JP2010232364A (ja) 2009-03-26 2010-10-14 Tokuyama Corp Iii族窒化物積層体、その製造方法およびiii族窒化物半導体素子
WO2017169176A1 (ja) 2016-03-31 2017-10-05 株式会社サイオクス 窒化物半導体基板、半導体装置、および窒化物半導体基板の製造方法
JP2019186250A (ja) 2018-04-02 2019-10-24 株式会社豊田中央研究所 窒化物半導体装置および窒化物半導体装置の製造方法
CN109449268A (zh) 2018-10-31 2019-03-08 湘能华磊光电股份有限公司 一种降低P型GaN层电阻率的LED外延结构及其生长方法

Also Published As

Publication number Publication date
JP2021182597A (ja) 2021-11-25

Similar Documents

Publication Publication Date Title
JP4729067B2 (ja) 電界効果トランジスタ
US7875534B2 (en) Realizing N-face III-nitride semiconductors by nitridation treatment
JP5323527B2 (ja) GaN系電界効果トランジスタの製造方法
JP5653607B2 (ja) GaN系電界効果トランジスタおよびその製造方法
US8772831B2 (en) III-nitride growth method on silicon substrate
JP5495257B2 (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
US8330187B2 (en) GaN-based field effect transistor
JP2005158889A (ja) 半導体素子形成用板状基体及びこの製造方法及びこれを使用した半導体素子
JP6035721B2 (ja) 半導体装置の製造方法
JP2009239275A (ja) GaN系半導体素子
JPWO2008105077A1 (ja) 化合物半導体装置とその製造方法
JP4776162B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
JP2005159207A (ja) 半導体素子形成用板状基体の製造方法
JP2011044647A (ja) Iii族窒化物系電界効果トランジスタおよびその製造方法
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
JP2005235935A (ja) 高電子移動度トランジスタ
JP4725763B2 (ja) 半導体素子形成用板状基体の製造方法
JP4748501B2 (ja) 高電子移動度トランジスタ
JP5460751B2 (ja) 半導体装置
JP5746927B2 (ja) 半導体基板、半導体デバイスおよび半導体基板の製造方法
JP7265108B2 (ja) p型III族窒化物半導体の製造方法、半導体装置
JP6519920B2 (ja) 半導体基板の製造方法、及び半導体装置の製造方法
KR100773559B1 (ko) 반도체 소자 및 그 제조방법
JP2013149959A (ja) 窒化物系半導体装置
CN112837999A (zh) 制造半导体器件的方法和半导体器件

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220324

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20220701

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230320

R151 Written notification of patent or utility model registration

Ref document number: 7265108

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151