CN112687740B - 一种AlGaN/GaN高电子迁移率晶体管及制造方法 - Google Patents
一种AlGaN/GaN高电子迁移率晶体管及制造方法 Download PDFInfo
- Publication number
- CN112687740B CN112687740B CN202011621672.6A CN202011621672A CN112687740B CN 112687740 B CN112687740 B CN 112687740B CN 202011621672 A CN202011621672 A CN 202011621672A CN 112687740 B CN112687740 B CN 112687740B
- Authority
- CN
- China
- Prior art keywords
- layer
- algan
- gan
- electrode
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
本发明属于半导体技术领域，特指一种AlGaN/GaN高电子迁移率晶体管及制造方法。本发明在GaN基HEMT外延膜生长的过程中，通过图形化硅衬底生长技术将HEMT外延膜设计成以HEMT单元尺寸规则排列的分立外延层，大大降低了外延膜与硅衬底之间的应力累积，利用非常简单的缓冲层便可以解决龟裂问题，同时外延片在生长过程中翘曲程度大幅下降，温度均匀性和材料的均匀性显著改善。本发明解决了现有硅衬底GaN基HEMT外延生长过程中应力控制和HEMT外延膜中残余应力带来的不利影响，具有性能一致性好、制造良率高以及可靠性好等优点。
Description
技术领域
本发明属于半导体技术领域，特别是涉及一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管及制造方法。
背景技术
相比于第一、二代半导体材料，第三代半导体GaN材料具有禁带宽度大、击穿场强高、电子迁移率大、抗辐射能力强等优点，GaN基高电子迁移率晶体管在无线通信基站、雷达、汽车电子等高频大功率领域具有极大的发展潜力。AlGaN/GaN高电子迁移率晶体管(AlGaN/GaN HEMT)结构的出现是基于1975年T.Mimura等人以及1994年M.A.Khan等人所描述的现象：在AlGaN和GaN异质结构界面区域显示出异常高的电子迁移率，通常被称为二维电子气(2DEG)。
由于硅衬底具有大尺寸、晶体质量高、低成本等特点，使得硅衬底GaN基高电子迁移率晶体管成为第三代半导体功率器件的重要发展方向。然而，硅衬底与GaN材料之间存在着很大的晶格失配和热失配，使得硅衬底GaN外延片容易出现龟裂、翘曲等问题。解决硅衬底GaN外延片龟裂和翘曲问题最常用的方法是采用Al组分渐变的多层AlGaN缓冲层设计，通过在生长过程中积累压应力来弛豫降温过程中来自硅衬底的张应力来降低外延膜残余应力，从而达到消除龟裂和控制翘曲的目的。为了能使硅衬底GaN外延片在室温不发生龟裂以及具有合适的平整度，通常需要在生长时积累很大的压应力，这就会造成生长时硅衬底GaN外延片翘曲很大(凸状，中间高，四周低)，使得片内温度均匀性差，生长的GaN薄膜材料均匀性差，对后续器件的性能一致性和良率带来不利影响。同时，虽然在室温下硅衬底GaN外延片不发生龟裂，但GaN外延膜中依然有较大的残余应力(残余应力小于造成龟裂的临界应力)，在器件使用过程中存在产生裂纹的可能性，给器件的可靠性带来隐患。在现有的硅衬底GaN基HEMT制作过程中，有如下特点，首先在硅衬底上(尺寸从2-8英寸不等)整面生长GaN基HEMT外延膜，然后根据器件应用的需求(比如功率、最大电流等)制造成毫米尺度(0.5-10mm范围)的HEMT芯片，而HEMT芯片通常是由大量微米量级(10-30微米宽，100-500微米长)的HEMT单元并联而成，这些HEMT单元并没有分立存在，依然是个整体，只是在电学层面通过刻蚀或者离子注入的方法使得HEMT外延膜层内相互不连通。也就是说在HEMT芯片制造的过程中，HEMT外延膜中的残余应力不会得到有效释放，残余应力对可靠性的不利影响依然存在。
由此可见，在硅衬底GaN基HEMT现有技术中，为了克服硅衬底GaN基HEMT外延片出现龟裂、翘曲等问题，带来了硅衬底GaN基HEMT器件在性能一致性、制造良率以及可靠性等方面的不利影响，阻碍了硅衬底GaN基HEMT器件性能的进一步提升和成本的进一步降低。
发明内容
针对现有技术中的上述问题，本发明提供了一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管及其制造方法，利用HEMT芯片由大量HEMT单元组成的特点，在GaN基HEMT外延膜生长的过程中，通过图形化硅衬底生长技术将HEMT外延膜设计成以HEMT单元尺寸规则排列的分立外延层，这些HEMT单元(10-30微米宽，100-500微米长)由于尺度很小，且相互之间存在一定的间距，互不相连，大大降低了HEMT外延膜与硅衬底之间的应力累积，利用非常简单的缓冲层(比如单层AlN缓冲层)便可以解决龟裂问题，同时外延片在生长过程中翘曲程度大幅下降，温度均匀性和材料的均匀性显著改善。在HEMT芯片制造的过程中，根据器件的应用需求设计HEMT芯片中所包含HEMT单元的数量，并通过相应电极互连线实现互连。基于本发明制造方法获得的具有分立外延层的AlGaN/GaN HEMT，解决了现有硅衬底GaN基HEMT外延生长过程中应力控制和HEMT外延膜中残余应力带来的不利影响，具有性能一致性好、制造良率高以及可靠性好等优点。
本发明的目的是这样实现的：
一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管，包括硅衬底、AlGaN/GaN外延层、第一绝缘层、源极、漏极、栅极、钝化层、第二绝缘层、源极互连层、漏极互连层、栅极互连层、源极焊盘、漏极焊盘和栅极焊盘，其特征是：所述AlGaN/GaN外延层设立在所述硅衬底上，由相互独立的分立AlGaN/GaN外延单元组成，分立AlGaN/GaN外延单元在硅衬底上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；在所述分立AlGaN/GaN外延单元之外区域的硅衬底上设有第一绝缘层，在所述分立AlGaN/GaN外延单元上设源极、漏极和栅极，由分立AlGaN/GaN外延单元以及设在其上的源极、漏极和栅极共同构成AlGaN/GaN HEMT单元；在每一行中，第1列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第2列AlGaN/GaN HEMT单元的漏极位于分立AlGaN/GaN外延单元左侧，跨过第1列和第2列分立AlGaN/GaN外延单元的间隙与第1列AlGaN/GaNHEMT单元的漏极相连，源极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第3列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，跨过第2列和第3列分立AlGaN/GaN外延单元的间隙与第2列AlGaN/GaN HEMT单元的源极相连，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，依次类推，直到第n列AlGaN/GaN HEMT单元；所述源极互连层与源极相连，且与源极焊盘相连，所述漏极互连层与漏极相连，且与漏极焊盘相连，所述栅极互连层与栅极相连，且与栅极焊盘相连，源极互连层、漏极互连层以及栅极互连层通过钝化层以及第二绝缘层实现相互电绝缘。
更进一步，所述AlGaN/GaN HEMT单元的漏极与硅衬底之间有两种连接方式，特征是：AlGaN/GaN HEMT单元的漏极与硅衬底之间的第一种连接方式为漏极和硅衬底之间设有第一绝缘层，漏极和硅衬底相互绝缘，钝化层设于第一绝缘层和AlGaN/GaN HEMT单元之上，在源极上的钝化层上设有源极连接孔，在漏极上的钝化层上设有漏极连接孔，源极互连层设置在钝化层之上，通过源极连接孔与源极相连，并与设在AlGaN/GaN外延层外围区域钝化层之上的源极焊盘相连，漏极互连层设置在钝化层之上，通过漏极连接孔与漏极相连，并与设在AlGaN/GaN外延层外围区域钝化层之上的漏极焊盘相连，第二绝缘层设于钝化层、源极互连层、漏极互连层之上，并且在栅极上的钝化层和第二绝缘层上设有栅极连接孔，栅极互连层设置在第二绝缘层上，通过栅极连接孔与栅极相连，并与设置在AlGaN/GaN外延层外围区域第二绝缘层之上的栅极焊盘相连；AlGaN/GaN HEMT单元的漏极与硅衬底之间的第二种连接方式为漏极和硅衬底之间直接相连，形成电连接，在漏极跨过相邻两个分立AlGaN/GaN外延单元间隙位置所对应的硅衬底上方不设第一绝缘层，钝化层设于第一绝缘层和AlGaN/GaN HEMT单元之上，并且在源极上的钝化层上设有源极连接孔，源极互连层设置在钝化层之上，通过源极连接孔与源极相连，并与设在AlGaN/GaN外延层外围区域钝化层之上的源极焊盘相连，在硅衬底背面设有漏极背电极，硅衬底为电阻率小于等于10Ω·cm的导电硅衬底，漏极通过硅衬底与漏极背电极连通，成为漏极导电通道，第二绝缘层设于钝化层、源极互连层之上，并且在栅极上的钝化层和第二绝缘层上设有栅极连接孔，栅极互连层设置在第二绝缘层上，通过栅极连接孔与栅极相连，并与设置在AlGaN/GaN外延层外围区域第二绝缘层之上的栅极焊盘相连，在AlGaN/GaN HEMT单元的漏极与硅衬底之间的第二种连接方式情况下，具有分立外延层的AlGaN/GaN高电子迁移率晶体管不设漏极互连层和漏极焊盘。
更进一步，所述栅极互连层与源极互连层在空间上有交叉区域，在栅极互连层与源极互连层交叉区域，从硅衬底开始，向上依次包含第一绝缘层、源极互连层、第二绝缘层和栅极互连层，源极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于源极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；所述栅极互连层与漏极互连层在空间上有交叉区域，从硅衬底开始，向上依次包含第一绝缘层、漏极互连层、第二绝缘层和栅极互连层，漏极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于漏极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层。
更进一步，在所述源极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和源极焊盘，第二绝缘层位于源极焊盘两侧，第二绝缘层下方为钝化层；在所述漏极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和漏极焊盘；在所述栅极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层、第二绝缘层和栅极焊盘。
更进一步，所述第一绝缘层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O、NiO中的其中一种或其中两种的组合，钝化层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5、NiO中的其中一种或其中两种的组合，第二绝缘层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5、NiO中的其中一种或其中两种的组合。
更进一步，所述AlGaN/GaN HEMT单元为常闭型AlGaN/GaN HEMT和常开型AlGaN/GaN HEMT中的一种。
一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：
S1,制备图形化硅衬底，
具体包括以下步骤：
S11，在硅衬底上沉积掩膜层；
S12，利用光刻腐蚀技术在掩膜层上腐蚀出硅衬底窗口，硅衬底窗口在硅衬底上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，硅衬底窗口沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S2，在所述图形化硅衬底上制作由分立AlGaN/GaN外延单元组成的AlGaN/GaN外延层，
具体包括以下步骤：
S21,在硅衬底窗口区域生长分立AlGaN/GaN外延单元，同时会在硅衬底窗口之外的区域形成多晶层，分立AlGaN/GaN外延单元与硅衬底窗口沿列方向和行方向具有同样的尺寸和间距，在硅衬底上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S22，利用选择性腐蚀方法腐蚀掉多晶层和掩膜层，保留相互独立的分立AlGaN/GaN外延单元，这些分立AlGaN/GaN外延单元共同组成的AlGaN/GaN外延层，所述选择性腐蚀方法为，首先利用H3PO4水溶液、KOH水溶液、NaOH水溶液、TMAH水溶液中的一种腐蚀掉多晶层，然后利用含有HF的水溶液腐蚀掉掩膜层，在整个腐蚀过程中，分立AlGaN/GaN外延单元不被腐蚀；
S3，在所述分立AlGaN/GaN外延单元上制作AlGaN/GaN HEMT单元，共有两种方案，
第一种方案具体包括以下步骤：
S311,在S22步骤获得的AlGaN/GaN外延层和硅衬底表面沉积第一绝缘层；
S312，利用光刻腐蚀技术腐蚀掉所述分立AlGaN/GaN外延单元上的第一绝缘层；
S313,利用剥离技术在分立AlGaN/GaN外延单元上制作源极和漏极；
S314，利用剥离技术在分立AlGaN/GaN外延单元上制作栅极；
所述分立AlGaN/GaN外延单元及其上的源极、漏极和栅极共同构成AlGaN/GaNHEMT单元，在每一行中，第1列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，并有部分源极位于AlGaN/GaN外延单元左侧的第一绝缘层上，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第2列AlGaN/GaN HEMT单元的漏极位于分立AlGaN/GaN外延单元的左侧，跨过第1列和第2列分立AlGaN/GaN外延单元的列间隙位置的第一绝缘层与第1列AlGaN/GaN HEMT单元的漏极相连，源极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第3列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元的左侧，跨过第2列和第3列分立AlGaN/GaN外延单元的列间隙位置的第一绝缘层与第2列AlGaN/GaN HEMT单元的源极相连，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，依次类推，直到第n列AlGaN/GaN HEMT单元；
第二种方案具体包括以下步骤：
S321,在S22步骤获得的AlGaN/GaN外延层和硅衬底表面沉积第一绝缘层；
S322，利用光刻腐蚀技术腐蚀掉所述分立AlGaN/GaN外延单元上的第一绝缘层以及要制作漏极位置的第一绝缘层；
S323,利用剥离技术在所述分立AlGaN/GaN外延单元上制作源极和漏极；
S324，利用剥离技术在所述分立AlGaN/GaN外延单元上制作栅极；
S325,在所述硅衬底背面制作漏极背电极；
所述分立AlGaN/GaN外延单元及其上的源极、漏极和栅极共同构成AlGaN/GaNHEMT单元，在每一行中，第1列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，并有部分源极位于AlGaN/GaN外延单元左侧的第一绝缘层上，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第2列AlGaN/GaN HEMT单元的漏极位于分立AlGaN/GaN外延单元的左侧，跨过第1列和第2列分立AlGaN/GaN外延单元的列间隙与第1列AlGaN/GaN HEMT单元的漏极相连，同时位于列间隙位置的漏极与硅衬底连通，源极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第3列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元的左侧，跨过第2列和第3列分立AlGaN/GaN外延单元的列间隙位置的第一绝缘层与第2列AlGaN/GaN HEMT单元的源极相连，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，依次类推，直到第n列AlGaN/GaN HEMT单元，其中所述硅衬底为电阻率小于等于10Ω·cm的导电硅衬底；
S4，将所述AlGaN/GaN HEMT单元进行互连，形成AlGaN/GaN高电子迁移率晶体管，共有两种方案，
第一种方案与S3步骤中的第一种方案对应，具体包括以下步骤：
S411,在S314步骤获得的AlGaN/GaN HEMT单元及AlGaN/GaN HEMT单元之外区域的第一绝缘层上沉积钝化层；
S412，利用光刻腐蚀技术腐蚀掉源极和漏极局部区域的钝化层，形成源极连接孔和漏极连接孔；
S413，利用剥离技术制作源极互连层、漏极互连层、源极焊盘和漏极焊盘，其中经过源极区域的源极互连层通过源极连接孔与源极相连，经过漏极区域的漏极互连层通过漏极连接孔与漏极相连，源极焊盘设置在AlGaN/GaN外延层外围区域钝化层之上，且与源极互连层相连，漏极焊盘设置在AlGaN/GaN外延层外围区域钝化层之上，且与漏极互连层相连；
S414，在所述源极互连层、漏极互连层、源极焊盘、漏极焊盘和钝化层上沉积第二绝缘层；
S415，利用光刻腐蚀技术腐蚀掉栅极上的钝化层和第二绝缘层，形成栅极连接孔；
S416，利用剥离技术制作栅极互连层和栅极焊盘，其中经过栅极区域的栅极互连层通过栅极连接孔与栅极相连，栅极焊盘设置在AlGaN/GaN外延层外围区域第二绝缘层之上，且与栅极互连层相连；
S417，利用光刻腐蚀技术腐蚀掉源极焊盘和漏极焊盘上的第二绝缘层；
所述栅极互连层与源极互连层在空间上有交叉区域，在栅极互连层与源极互连层交叉区域，从硅衬底开始，向上依次包含第一绝缘层、源极互连层、第二绝缘层和栅极互连层，源极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于源极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；所述栅极互连层与漏极互连层在空间上有交叉区域，从硅衬底开始，向上依次包含第一绝缘层、漏极互连层、第二绝缘层和栅极互连层，漏极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于漏极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；在所述源极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和源极焊盘，第二绝缘层位于源极焊盘两侧，第二绝缘层下方为钝化层；在所述漏极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和漏极焊盘；在所述栅极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层、第二绝缘层和栅极焊盘；
第二种方案与S3步骤中的第二种方案对应，具体包括以下步骤：
S421,在S325步骤获得的AlGaN/GaN HEMT单元及AlGaN/GaN HEMT单元之外区域的第一绝缘层上沉积钝化层；
S422，利用光刻腐蚀技术腐蚀掉源极局部区域的钝化层，形成源极连接孔；
S423，利用剥离技术制作源极互连层和源极焊盘，其中经过源极区域的源极互连层通过源极连接孔与源极相连，源极焊盘设置在AlGaN/GaN外延层外围区域钝化层之上，且与源极互连层相连；
S424，在所述源极互连层、源极焊盘和钝化层上沉积第二绝缘层；
S425，利用光刻腐蚀技术腐蚀掉栅极上的钝化层和第二绝缘层，形成栅极连接孔；
S426，利用剥离技术制作栅极互连层和栅极焊盘，其中经过栅极区域的栅极互连层通过栅极连接孔与栅极相连，栅极焊盘设置在AlGaN/GaN外延层外围区域第二绝缘层之上，且与栅极互连层相连；
S427，利用光刻腐蚀技术腐蚀掉源极焊盘上的第二绝缘层；
所述栅极互连层与源极互连层在空间上有交叉区域，在栅极互连层与源极互连层交叉区域，从硅衬底开始，向上依次包含第一绝缘层、源极互连层、第二绝缘层和栅极互连层，源极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于源极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；在所述源极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和源极焊盘，第二绝缘层位于源极焊盘两侧，第二绝缘层下方为钝化层；在所述栅极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层、第二绝缘层和栅极焊盘。
更进一步，所述掩膜层为SiO2或SiN，所述第一绝缘层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O和NiO中的其中一种或其中两种的组合，钝化层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合，第二绝缘层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合。
相比于现有技术，本发明有如下有益效果：
首先，在AlGaN/GaN外延生长阶段，本发明通过图形化硅衬底生长技术将HEMT外延膜设计成以HEMT单元尺寸规则排列的分立AlGaN/GaN外延单元，这些分立AlGaN/GaN外延单元(10-30微米宽，100-500微米长)由于尺度很小，且相互之间存在一定的间距，互不相连，大大降低了HEMT外延膜与硅衬底之间的应力累积。这将带来多方面的好处，一是在整个AlGaN/GaN外延生长过程中，外延片翘曲幅度很小，远小于现有技术整面生长AlGaN/GaN外延膜时的翘曲，这样就使外延片不同区域生长的AlGaN/GaN材料具有很好的均匀性；二是应力累积大幅降低使非常简单的缓冲层设计(比如单层AlN缓冲层)便可以解决龟裂问题，而现有技术整面生长AlGaN/GaN外延膜时需要复杂的缓冲层设计才能解决龟裂问题，本发明简单的缓冲层设计可以显著减少AlGaN/GaN材料的位错密度和生长时间。
其次，在AlGaN/GaN HEMT芯片制造的过程中，可以方便的根据AlGaN/GaN HEMT器件的应用需求设计AlGaN/GaN HEMT芯片中所包含AlGaN/GaN HEMT单元的数量，并通过相应电极互连线实现互连。分立AlGaN/GaN外延单元之间具有间隙，可以方便实现漏极与硅衬底的两种连接方式(绝缘或者导通)，并相应的将AlGaN/GaN HEMT芯片设计成源极和漏极在硅衬底同一侧的平面结构或者源极和漏极在硅衬底两侧的上下结构，而现有技术只能设计成源极和漏极在硅衬底同一侧的平面结构。
再次，由于AlGaN/GaN外延层是由小尺寸的分立AlGaN/GaN外延单元组成，所以在整个制造和使用过程中都不会由于AlGaN/GaN外延层的残余应力造成裂纹的产生与增加，可大幅提升AlGaN/GaN HEMT芯片制造良率和使用可靠性。而现有技术在制造的过程中，整面AlGaN/GaN外延层会在残余应力作用下，出现裂纹产生和增加的情况，使制造良率降低，同时在使用过程中也容易出现产生裂纹而失效的情况，使可靠性降低。
附图说明
图1-1为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管平面示意图，为了更清楚地表示源极、漏极、栅极、源极互连层、漏极互连层、栅极互连层、源极焊盘、漏极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图1-2为图1-1中左上角局部放大图，为了更清楚地表示源极、漏极、栅极、源极互连层、漏极互连层、栅极互连层、源极焊盘、漏极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图1-3为图1-1中A-A线截取的剖面示意图。
图1-4为图1-1中B-B线截取的剖面示意图。
图1-5为图1-1中C-C线截取的剖面示意图。
图1-6为图1-1中D-D线截取的剖面示意图。
图1-7为图1-1中E-E线截取的剖面示意图。
图1-8为图1-1中F-F线截取的剖面示意图。
图2-1为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S1平面示意图。
图2-2为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S11时，图2-1中A-A线截取的剖面示意图。
图2-3为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S12时，图2-1中A-A线截取的剖面示意图。
图3-1为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S2平面示意图。
图3-2为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S21时，图3-1中A-A线截取的剖面示意图。
图3-3为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S22时，图3-1中A-A线截取的剖面示意图。
图4-1为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S3平面示意图。
图4-2为图4-1中左上角局部放大图。
图4-3为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S311时，图4-1中A-A线截取的剖面示意图。
图4-4为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S312时，图4-1中A-A线截取的剖面示意图。
图4-5为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S313时，图4-1中A-A线截取的剖面示意图。
图4-6为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S314时，图4-1中A-A线截取的剖面示意图。
图5-1为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S4平面示意图，为了更清楚地表示源极、漏极、栅极、源极互连层、漏极互连层、栅极互连层、源极焊盘、漏极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图5-2为图5-1中左上角局部放大图，为了更清楚地表示源极、漏极、栅极、源极互连层、漏极互连层、栅极互连层、源极焊盘、漏极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图5-3为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S411时，图5-1中A-A线截取的剖面示意图。
图5-4为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S412时，图5-1中A-A线截取的剖面示意图。
图5-5为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S413时，图5-1中A-A线截取的剖面示意图。
图5-6为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S414时，图5-1中A-A线截取的剖面示意图。
图5-7为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S415时，图5-1中A-A线截取的剖面示意图。
图5-8为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S416时，图5-1中A-A线截取的剖面示意图。
图5-9为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S417时，图5-1中B-B线截取的剖面示意图。
图5-10为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S417时，图5-1中C-C线截取的剖面示意图。
图5-11为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S417时，图5-1中D-D线截取的剖面示意图。
图5-12为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S417时，图5-1中E-E线截取的剖面示意图。
图5-13为本发明实施例1中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S417时，图5-1中F-F线截取的剖面示意图。
图6-1为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管平面示意图，为了更清楚地表示源极、漏极、栅极、源极互连层、栅极互连层、源极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图6-2为图6-1中左上角局部放大图，为了更清楚地表示源极、漏极、栅极、源极互连层、栅极互连层、源极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图6-3为图6-1中A-A线截取的剖面示意图。
图6-4为图6-1中B-B线截取的剖面示意图。
图6-5为图6-1中C-C线截取的剖面示意图。
图6-6为图6-1中D-D线截取的剖面示意图。
图7-1为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S1平面示意图。
图7-2为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S11时，图7-1中A-A线截取的剖面示意图。
图7-3为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S12时，图7-1中A-A线截取的剖面示意图。
图8-1为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S2平面示意图。
图8-2为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S21时，图8-1中A-A线截取的剖面示意图。
图8-3为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S22时，图8-1中A-A线截取的剖面示意图。
图9-1为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S3平面示意图。
图9-2为图9-1中左上角局部放大图。
图9-3为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S321时，图9-1中A-A线截取的剖面示意图。
图9-4为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S322时，图9-1中A-A线截取的剖面示意图。
图9-5为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S323时，图9-1中A-A线截取的剖面示意图。
图9-6为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S324时，图9-1中A-A线截取的剖面示意图。
图9-7为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S325时，图9-1中A-A线截取的剖面示意图。
图10-1为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S4平面示意图，为了更清楚地表示源极、漏极、栅极、源极互连层、栅极互连层、源极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图10-2为图10-1中左上角局部放大图，为了更清楚地表示源极、漏极、栅极、源极互连层、栅极互连层、源极焊盘、栅极焊盘及分立AlGaN/GaN外延单元之间的相互关系，未画出第一绝缘层、钝化层和第二绝缘层。
图10-3为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S421时，图10-1中A-A线截取的剖面示意图。
图10-4为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S422时，图10-1中A-A线截取的剖面示意图。
图10-5为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S423时，图10-1中A-A线截取的剖面示意图。
图10-6为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S424时，图10-1中A-A线截取的剖面示意图。
图10-7为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S425时，图10-1中A-A线截取的剖面示意图。
图10-8为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S426时，图10-1中A-A线截取的剖面示意图。
图10-9为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S427时，图10-1中B-B线截取的剖面示意图。
图10-10为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S427时，图10-1中C-C线截取的剖面示意图。
图10-11为本发明实施例2中具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法步骤S427时，图10-1中D-D线截取的剖面示意图。
图示说明：100-图形化硅衬底，101-硅衬底，102-掩膜层，103-硅衬底窗口，200-AlGaN/GaN外延层，201-分立AlGaN/GaN外延单元，202-多晶层，301-第一绝缘层，302-源极，303-漏极，304-栅极，305-漏极背电极，401-源极互连层，402-漏极互连层，403-栅极互连层，404-源极焊盘，405-漏极焊盘，406-栅极焊盘，407-钝化层，408-第二绝缘层，409-源极连接孔，410-漏极连接孔，411-栅极连接孔。
具体实施方式
下面结合附图和实施例对本发明作进一步地说明。
实施例1：
如图1-1,图1-2,图1-3，图1-4,图1-5,图1-6,图1-7,图1-8所示为本发明一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管，包括硅衬底101、AlGaN/GaN外延层200、第一绝缘层301、源极302、漏极303、栅极304、钝化层407、第二绝缘层408、源极互连层401、漏极互连层402、栅极互连层403、源极焊盘404、漏极焊盘405和栅极焊盘406，特征是：所述AlGaN/GaN外延层200设立在所述硅衬底101上，由相互独立的分立AlGaN/GaN外延单元201组成，分立AlGaN/GaN外延单元201在硅衬底101上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元201沿列方向的尺寸为L，沿列方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；在所述分立AlGaN/GaN外延单元201之外区域的硅衬底101上设有第一绝缘层301，在所述分立AlGaN/GaN外延单元201上设源极302、漏极303和栅极304，由分立AlGaN/GaN外延单元201以及设在其上的源极302、漏极303和栅极304共同构成AlGaN/GaN HEMT单元300；在每一行中，第1列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201左侧，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第2列AlGaN/GaNHEMT单元300的漏极303位于分立AlGaN/GaN外延单元201左侧，跨过第1列和第2列分立AlGaN/GaN外延单元201的间隙与第1列AlGaN/GaN HEMT单元300的漏极303相连，源极302位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第3列AlGaN/GaNHEMT单元300的源极302位于分立AlGaN/GaN外延单元201左侧，跨过第2列和第3列分立AlGaN/GaN外延单元201的间隙与第2列AlGaN/GaN HEMT单元300的源极302相连，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，依次类推，直到第n列AlGaN/GaN HEMT单元300；所述源极互连层401与源极302相连，且与源极焊盘404相连，所述漏极互连层402与漏极303相连，且与漏极焊盘405相连，所述栅极互连层403与栅极304相连，且与栅极焊盘406相连，源极互连层401、漏极互连层402以及栅极互连层403通过钝化层407以及第二绝缘层408实现相互电绝缘。
所述AlGaN/GaN HEMT单元300的漏极303与硅衬底101之间设有第一绝缘层301，漏极303和硅衬底101相互绝缘，钝化层407设于第一绝缘层303和AlGaN/GaN HEMT单元300之上，在源极302上的钝化层407上设有源极连接孔409，在漏极303上的钝化层407上设有漏极连接孔410，源极互连层401设置在钝化层407之上，通过源极连接孔409与源极302相连，并与设在AlGaN/GaN外延层200外围区域钝化层407之上的源极焊盘404相连，漏极互连层402设置在钝化层407之上，通过漏极连接孔410与漏极303相连，并与设在AlGaN/GaN外延层200外围区域钝化层407之上的漏极焊盘405相连，第二绝缘层408设于钝化层407、源极互连层401、漏极互连层402之上，并且在栅极304上的钝化层407和第二绝缘层408上设有栅极连接孔411，栅极互连层403设置在第二绝缘层408上，通过栅极连接孔411与栅极304相连，并与设置在AlGaN/GaN外延层200外围区域第二绝缘层408之上的栅极焊盘406相连。
如图1-1所示，在B-B线位置区域，所述栅极互连层403与源极互连层401在空间上有交叉区域，如图1-4所示，在栅极互连层403与源极互连层401交叉区域，从硅衬底101开始，向上依次包含第一绝缘层301、源极互连层401、第二绝缘层408和栅极互连层403，源极互连层401和栅极互连层403被第二绝缘层408隔开而相互绝缘，钝化层407位于源极互连层401两侧，钝化层407上方为第二绝缘层408，钝化层407下方为第一绝缘层301；如图1-1所示，在C-C线位置区域，所述栅极互连层403与漏极互连层402在空间上有交叉区域，如图1-5所示，在栅极互连层403与漏极互连层402交叉区域，从硅衬底101开始，向上依次包含第一绝缘层301、漏极互连层402、第二绝缘层408和栅极互连层403，漏极互连层402和栅极互连层403被第二绝缘层408隔开而相互绝缘，钝化层407位于漏极互连层402两侧，钝化层407上方为第二绝缘层408，钝化层407下方为第一绝缘层301。
如图1-6所示，在所述源极焊盘404位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407和源极焊盘404，第二绝缘层408位于源极焊盘404两侧，第二绝缘层408下方为钝化层407；如图1-7所示，在所述漏极焊盘405位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407和漏极焊盘405，第二绝缘层408位于漏极焊盘405两侧，第二绝缘层408下方为钝化层407；如图1-8所示，在所述栅极焊盘406位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407、第二绝缘层408和栅极焊盘406。
所述第一绝缘层301为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O和NiO中的其中一种或其中两种的组合，所述钝化层407为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合，所述第二绝缘层408为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合。
所述AlGaN/GaN HEMT单元300为常闭型AlGaN/GaN HEMT或常开型AlGaN/GaN HEMT中的一种。
一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：
S1,如图2-1所示，制备图形化硅衬底100，
具体包括以下步骤：
S11，如图2-2所示，在硅衬底101上沉积掩膜层102；
S12，如图2-3所示，利用光刻腐蚀技术在掩膜层102上腐蚀出硅衬底窗口103，硅衬底窗口103在硅衬底101上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，硅衬底窗口103沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S2，如图3-1所示，在所述图形化硅衬底100上制作由分立AlGaN/GaN外延单元201组成的AlGaN/GaN外延层200，
具体包括以下步骤：
S21,如图3-2所示，在硅衬底窗口103区域生长分立AlGaN/GaN外延单元201，同时会在硅衬底窗口103之外的区域形成多晶层202，分立AlGaN/GaN外延单元201与硅衬底窗口103沿列方向和行方向具有同样的尺寸和间距，分立AlGaN/GaN外延单元201在硅衬底101上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元201沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S22，如图3-3所示，利用选择性腐蚀方法腐蚀掉多晶层202和掩膜层102，保留相互独立的分立AlGaN/GaN外延单元201，这些分立AlGaN/GaN外延单元201共同组成的AlGaN/GaN外延层200，所述选择性腐蚀方法为，首先利用H3PO4水溶液、KOH水溶液、NaOH水溶液、TMAH水溶液中的一种腐蚀掉多晶层202，然后利用含有HF的水溶液腐蚀掉掩膜层102，在整个腐蚀过程中，分立AlGaN/GaN外延单元201不被腐蚀；
S3，如图4-1，图4-2所示，在所述分立AlGaN/GaN外延单元201上制作AlGaN/GaNHEMT单元300，
具体包括以下步骤：
S311，如图4-3所示，在S22步骤获得的AlGaN/GaN外延层201和硅衬底101表面沉积第一绝缘层301；
S312，如图4-4所示，利用光刻腐蚀技术腐蚀掉所述分立AlGaN/GaN外延单元201上的第一绝缘层301；
S313，如图4-5所示，利用剥离技术在分立AlGaN/GaN外延单元201上制作源极302和漏极303；
S314，如图4-6所示，利用剥离技术在分立AlGaN/GaN外延单元201上制作栅极304；
所述分立AlGaN/GaN外延单元201及其上的源极302、漏极303和栅极304共同构成AlGaN/GaN HEMT单元300，在每一行中，第1列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201左侧，并有部分源极302位于AlGaN/GaN外延单元201左侧的第一绝缘层301上，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第2列AlGaN/GaN HEMT单元300的漏极303位于分立AlGaN/GaN外延单元201的左侧，跨过第1列和第2列分立AlGaN/GaN外延单元201的列间隙位置的第一绝缘层301与第1列AlGaN/GaN HEMT单元300的漏极303相连，源极302位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第3列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201的左侧，跨过第2列和第3列分立AlGaN/GaN外延单元201的列间隙位置的第一绝缘层301与第2列AlGaN/GaN HEMT单元300的源极302相连，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，依次类推，直到第n列AlGaN/GaN HEMT单元300；
S4，如图5-1，图5-2所示，将所述AlGaN/GaN HEMT单元300进行互连，形成AlGaN/GaN高电子迁移率晶体管，
具体包括以下步骤：
S411,如图5-3所示，在S314步骤获得的AlGaN/GaN HEMT单元300及AlGaN/GaNHEMT单元300之外区域的第一绝缘层301上沉积钝化层407；
S412，如图5-4所示，利用光刻腐蚀技术腐蚀掉源极302和漏极303局部区域的钝化层407，形成源极连接孔409和漏极连接孔410；
S413，如图5-5所示，利用剥离技术制作源极互连层401、漏极互连层402、源极焊盘404和漏极焊盘405，其中经过源极302区域的源极互连层401通过源极连接孔409与源极302相连，经过漏极303区域的漏极互连层402通过漏极连接孔410与漏极303相连，源极焊盘404设置在AlGaN/GaN外延层200外围区域钝化层407之上，且与源极互连层401相连，漏极焊盘405设置在AlGaN/GaN外延层200外围区域钝化层407之上，且与漏极互连层401相连；
S414，如图5-6所示，在所述源极互连层401、漏极互连层402、源极焊盘404、漏极焊盘405和钝化层407上沉积第二绝缘层408；
S415，如图5-7所示，利用光刻腐蚀技术腐蚀掉栅极304上的钝化层407和第二绝缘层408，形成栅极连接孔411；
S416，如图5-8，利用剥离技术制作栅极互连层403和栅极焊盘406，其中经过栅极304区域的栅极互连层403通过栅极连接孔411与栅极304相连，栅极焊盘406设置在AlGaN/GaN外延层200外围区域第二绝缘层408之上，且与栅极互连层403相连；
S417，利用光刻腐蚀技术腐蚀掉源极焊盘404和漏极焊盘405上的第二绝缘层408；
如图5-1所示，在B-B线位置区域，所述栅极互连层403与源极互连层401在空间上有交叉区域，如图5-9所示，在栅极互连层403与源极互连层401交叉区域，从硅衬底101开始，向上依次包含第一绝缘层301、源极互连层401、第二绝缘层408和栅极互连层403，源极互连层401和栅极互连层403被第二绝缘层408隔开而相互绝缘，钝化层407位于源极互连层401两侧，钝化层407上方为第二绝缘层408，钝化层407下方为第一绝缘层301；如图5-1所示，在C-C线位置区域，所述栅极互连层403与漏极互连层402在空间上有交叉区域，如图5-10所示，在栅极互连层403与漏极互连层402交叉区域，从硅衬底101开始，向上依次包含第一绝缘层301、漏极互连层402、第二绝缘层408和栅极互连层403，漏极互连层402和栅极互连层403被第二绝缘层408隔开而相互绝缘，钝化层407位于漏极互连层402两侧，钝化层407上方为第二绝缘层408，钝化层407下方为第一绝缘层301；如图5-11所示，在所述源极焊盘404位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407和源极焊盘404，第二绝缘层408位于源极焊盘404两侧，第二绝缘层408下方为钝化层407；如图5-12所示，在所述漏极焊盘405位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407和漏极焊盘405，第二绝缘层408位于漏极焊盘405两侧，第二绝缘层408下方为钝化层407；如图5-13所示，在所述栅极焊盘406位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407、第二绝缘层408和栅极焊盘406。
所述掩膜层102为SiO2或SiN，所述第一绝缘层301为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O和NiO中的其中一种或其中两种的组合，所述钝化层407为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合，所述第二绝缘层408为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合。
实施例2：
如图6-1,图6-2,图6-3，图6-4,图6-5,图6-6所示为本发明一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管，包括硅衬底101、AlGaN/GaN外延层200、第一绝缘层301、源极302、漏极303、栅极304、漏极背电极305、钝化层407、第二绝缘层408、源极互连层401、栅极互连层403、源极焊盘404和栅极焊盘406，特征是：所述AlGaN/GaN外延层200设立在所述硅衬底101上，由相互独立的分立AlGaN/GaN外延单元201组成，分立AlGaN/GaN外延单元201在硅衬底101上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元201沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；在所述分立AlGaN/GaN外延单元201之外区域的硅衬底101上设有第一绝缘层301，在所述分立AlGaN/GaN外延单元201上设源极302、漏极303和栅极304，由分立AlGaN/GaN外延单元201以及设在其上的源极302、漏极303和栅极304共同构成AlGaN/GaN HEMT单元300；在每一行中，第1列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201左侧，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第2列AlGaN/GaN HEMT单元300的漏极303位于分立AlGaN/GaN外延单元201左侧，跨过第1列和第2列分立AlGaN/GaN外延单元201的间隙与第1列AlGaN/GaN HEMT单元300的漏极303相连，源极302位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第3列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201左侧，跨过第2列和第3列分立AlGaN/GaN外延单元201的间隙与第2列AlGaN/GaN HEMT单元300的源极302相连，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，依次类推，直到第n列AlGaN/GaN HEMT单元300；所述源极互连层401与源极302相连，且与源极焊盘404相连，所述栅极互连层403与栅极304相连，且与栅极焊盘406相连，源极互连层401和栅极互连层403通过钝化层407以及第二绝缘层408实现相互电绝缘；所述漏极303和硅衬底101之间直接相连，形成电连接，在漏极303跨过相邻两个分立AlGaN/GaN外延单元201间隙位置的硅衬底101上方不设第一绝缘层301，钝化层407设于第一绝缘层301和AlGaN/GaN HEMT单元300之上，并且在源极302上的钝化层407上设有源极连接孔409，源极互连层401设置在钝化层407之上，通过源极连接孔409与源极302相连，并与设在AlGaN/GaN外延层200外围区域钝化层407之上的源极焊盘404相连，在硅衬底101背面设有漏极背电极305，硅衬底101为电阻率小于等于10Ω·cm的导电硅衬底，漏极303通过硅衬底101与漏极背电极305连通，构成漏极导电通道，第二绝缘层408设于钝化层407、源极互连层401之上，并且在栅极304上的钝化层407和第二绝缘层408上设有栅极连接孔411，栅极互连层403设置在第二绝缘层408上，通过栅极连接孔411与栅极304相连，并与设置在AlGaN/GaN外延层200外围区域第二绝缘层层408之上的栅极焊盘406相连。
如图6-1所示，在B-B线位置区域，所述栅极互连层403与源极互连层401在空间上有交叉区域，如图6-4所示，在栅极互连层403与源极互连层401交叉区域，从硅衬底101开始，向上依次包含第一绝缘层301、源极互连层401、第二绝缘层408和栅极互连层403，源极互连层401和栅极互连层403被第二绝缘层408隔开而相互绝缘，钝化层407位于源极互连层401两侧，钝化层407上方为第二绝缘层408，钝化层407下方为第一绝缘层301。
如图6-5所示，在所述源极焊盘404位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407和源极焊盘404，第二绝缘层408位于源极焊盘404两侧，第二绝缘层408下方为钝化层407；如图6-6所示，在所述栅极焊盘406位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407、第二绝缘层408和栅极焊盘406。
所述第一绝缘层301为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O和NiO中的其中一种或其中两种的组合，所述钝化层407为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合，所述第二绝缘层408为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合。
所述AlGaN/GaN HEMT单元300为常闭型AlGaN/GaN HEMT或常开型AlGaN/GaN HEMT中的一种。
一种具有分立外延层的AlGaN/GaN高电子迁移率晶体管制造方法，包括以下步骤：
S1,如图7-1所示，制备图形化硅衬底100，
具体包括以下步骤：
S11，如图7-2所示，在硅衬底101上沉积掩膜层102；
S12，如图7-3所示，利用光刻腐蚀技术在掩膜层102上腐蚀出硅衬底窗口103，硅衬底窗口103在硅衬底101上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，硅衬底窗口103沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S2，如图8-1所示，在所述图形化硅衬底100上制作由分立AlGaN/GaN外延单元201组成的AlGaN/GaN外延层200，
具体包括以下步骤：
S21,如图8-2所示，在硅衬底窗口103区域生长分立AlGaN/GaN外延单元201，同时会在硅衬底窗口103之外的区域形成多晶层202，分立AlGaN/GaN外延单元201与硅衬底窗口103沿列方向和行方向具有同样的尺寸和间距，分立AlGaN/GaN外延单元201在硅衬底101上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元201沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S22，如图8-3所示，利用选择性腐蚀方法腐蚀掉多晶层202和掩膜层102，保留相互独立的分立AlGaN/GaN外延单元201，这些分立AlGaN/GaN外延单元201共同组成的AlGaN/GaN外延层200，所述选择性腐蚀方法为，首先利用H3PO4水溶液、KOH水溶液、NaOH水溶液和TMAH水溶液中的一种腐蚀掉多晶层202，然后利用含有HF的水溶液腐蚀掉掩膜层102，在整个腐蚀过程中，分立AlGaN/GaN外延单元201不被腐蚀；
S3，如图9-1，图9-2所示，在所述分立AlGaN/GaN外延单元201上制作AlGaN/GaNHEMT单元300，
具体包括以下步骤：
S321,如图9-3所示，在S22步骤获得的AlGaN/GaN外延层200和硅衬底101表面沉积第一绝缘层301；
S322，如图9-4所示，利用光刻腐蚀技术腐蚀掉所述分立AlGaN/GaN外延单元201上的第一绝缘层301以及要制作漏极303位置的第一绝缘层301；
S323,如图9-5所示，利用剥离技术在所述分立AlGaN/GaN外延单元201上制作源极302和漏极303；
S324，如图9-6所示，利用剥离技术在所述分立AlGaN/GaN外延单元201上制作栅极304；
S325,如图9-7所示，在所述硅衬底101背面制作漏极背电极305；
所述分立AlGaN/GaN外延单元201及其上的源极302、漏极303和栅极304共同构成AlGaN/GaN HEMT单元300，在每一行中，第1列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201左侧，并有部分源极302位于AlGaN/GaN外延单元201左侧的第一绝缘层301上，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第2列AlGaN/GaN HEMT单元300的漏极303位于分立AlGaN/GaN外延单元201的左侧，跨过第1列和第2列分立AlGaN/GaN外延单元201的列间隙与第1列AlGaN/GaN HEMT单元300的漏极303相连，同时位于列间隙位置的漏极303与硅衬底101连通，源极302位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，第3列AlGaN/GaN HEMT单元300的源极302位于分立AlGaN/GaN外延单元201的左侧，跨过第2列和第3列分立AlGaN/GaN外延单元201的列间隙位置的第一绝缘层301与第2列AlGaN/GaN HEMT单元300的源极302相连，漏极303位于分立AlGaN/GaN外延单元201右侧，栅极304位于源极302和漏极303之间，依次类推，直到第n列AlGaN/GaN HEMT单元300，其中所述硅衬底101为电阻率小于等于10Ω·cm的导电硅衬底；
S4，如图10-1，图10-2所示，将所述AlGaN/GaN HEMT单元300进行互连，形成AlGaN/GaN高电子迁移率晶体管，
具体包括以下步骤：
S421,如图10-3所示，在S325步骤获得的AlGaN/GaN HEMT单元300及AlGaN/GaNHEMT单元300之外区域的第一绝缘层301上沉积钝化层407；
S422，如图10-4所示，利用光刻腐蚀技术腐蚀掉源极302局部区域的钝化层407，形成源极连接孔409；
S423，如图10-5所示，利用剥离技术制作源极互连层401和源极焊盘404，其中经过源极302区域的源极互连层401通过源极连接孔409与源极302相连，源极焊盘404设置在AlGaN/GaN外延层200外围区域钝化层407之上，且与源极互连层401相连；
S424，如图10-6所示，在所述源极互连层401、源极焊盘404和钝化层407上沉积第二绝缘层408；
S425，如图10-7所示，利用光刻腐蚀技术腐蚀掉栅极304上的钝化层407和第二绝缘层408，形成栅极连接孔411；
S426，如图10-8所示，利用剥离技术制作栅极互连层403和栅极焊盘406，其中经过栅极304区域的栅极互连层403通过栅极连接孔411与栅极304相连，栅极焊盘406设置在AlGaN/GaN外延层200外围区域第二绝缘层408之上，且与栅极互连层403相连；
S427，利用光刻腐蚀技术腐蚀掉源极焊盘404上的第二绝缘层408；
如图10-1所示，在B-B线位置区域，所述栅极互连层403与源极互连层401在空间上有交叉区域，如图10-9所示，在栅极互连层403与源极互连层401交叉区域，从硅衬底101开始，向上依次包含第一绝缘层301、源极互连层401、第二绝缘层408和栅极互连层403，源极互连层401和栅极互连层403被第二绝缘层408隔开而相互绝缘，钝化层407位于源极互连层401两侧，钝化层407上方为第二绝缘层408，钝化层407下方为第一绝缘层301；如图10-10所示，在所述源极焊盘404位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407和源极焊盘404，第二绝缘层408位于源极焊盘404两侧，第二绝缘层408下方为钝化层407；如图10-11所示，在所述栅极焊盘406位置，从硅衬底101开始，向上依次包括第一绝缘层301、钝化层407、第二绝缘层408和栅极焊盘406。
所述掩膜层102为SiO2或SiN，所述第一绝缘层301为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O和NiO中的其中一种或其中两种的组合，所述钝化层407为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合，所述第二绝缘层408为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5和NiO中的其中一种或其中两种的组合。
以上各实施例中所述仅表达了本发明的优选实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形、改进及替代，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。
Claims (7)
1.一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，所述的AlGaN/GaN高电子迁移率晶体管芯片，包括硅衬底、AlGaN/GaN外延层、第一绝缘层、源极、漏极、栅极、钝化层、第二绝缘层、源极互连层、漏极互连层、栅极互连层、源极焊盘、漏极焊盘和栅极焊盘，所述AlGaN/GaN外延层设立在所述硅衬底上，由相互独立的分立AlGaN/GaN外延单元组成，分立AlGaN/GaN外延单元在硅衬底上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；在所述分立AlGaN/GaN外延单元之外区域的硅衬底上设有第一绝缘层，在所述分立AlGaN/GaN外延单元上设源极、漏极和栅极，由分立AlGaN/GaN外延单元以及设在其上的源极、漏极和栅极共同构成AlGaN/GaN HEMT单元；在每一行中，第1列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第2列AlGaN/GaN HEMT单元的漏极位于分立AlGaN/GaN外延单元左侧，跨过第1列和第2列分立AlGaN/GaN外延单元的间隙与第1列AlGaN/GaN HEMT单元的漏极相连，源极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第3列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，跨过第2列和第3列分立AlGaN/GaN外延单元的间隙与第2列AlGaN/GaN HEMT单元的源极相连，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，依次类推，直到第n列AlGaN/GaN HEMT单元；所述源极互连层与源极相连，且与源极焊盘相连，所述漏极互连层与漏极相连，且与漏极焊盘相连，所述栅极互连层与栅极相连，且与栅极焊盘相连，源极互连层、漏极互连层以及栅极互连层通过钝化层以及第二绝缘层实现相互电绝缘，其特征在于，具体步骤如下：
S1,制备图形化硅衬底，
具体包括以下步骤：
S11，在硅衬底上沉积掩膜层；
S12，利用光刻腐蚀技术在掩膜层上腐蚀出硅衬底窗口，硅衬底窗口在硅衬底上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，硅衬底窗口沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S2，在所述图形化硅衬底上制作由分立AlGaN/GaN外延单元组成的AlGaN/GaN外延层，具体包括以下步骤：
S21,在硅衬底窗口区域生长分立AlGaN/GaN外延单元，同时会在硅衬底窗口之外的区域形成多晶层，分立AlGaN/GaN外延单元与硅衬底窗口沿列方向和行方向具有同样的尺寸和间距，在硅衬底上排列成m行n列，列间隙宽度为S1，行间隙宽度为S2，分立AlGaN/GaN外延单元沿列方向的尺寸为L，沿行方向的尺寸为W，其中2≤m≤20，50≤n≤500，3μm≤S1≤10μm，5μm≤S2≤15μm，10μm≤W≤30μm，100μm≤L≤500μm；
S22，利用选择性腐蚀方法腐蚀掉多晶层和掩膜层，保留相互独立的分立AlGaN/GaN外延单元，这些分立AlGaN/GaN外延单元共同组成的AlGaN/GaN外延层，所述选择性腐蚀方法为，首先利用H3PO4水溶液、KOH水溶液、NaOH水溶液、TMAH水溶液中的一种腐蚀掉多晶层，然后利用含有HF的水溶液腐蚀掉掩膜层，在整个腐蚀过程中，分立AlGaN/GaN外延单元不被腐蚀；
S3，在所述分立AlGaN/GaN外延单元上制作AlGaN/GaN HEMT单元，共有两种方案，第一种方案具体包括以下步骤：
S311,在S22步骤获得的AlGaN/GaN外延层和硅衬底表面沉积第一绝缘层；
S312，利用光刻腐蚀技术腐蚀掉所述分立AlGaN/GaN外延单元上的第一绝缘层；S313,
利用剥离技术在分立AlGaN/GaN外延单元上制作源极和漏极；
S314，利用剥离技术在分立AlGaN/GaN外延单元上制作栅极；
所述分立AlGaN/GaN外延单元及其上的源极、漏极和栅极共同构成AlGaN/GaN HEMT单元，在每一行中，第1列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，并有部分源极位于AlGaN/GaN外延单元左侧的第一绝缘层上，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第2列AlGaN/GaN HEMT单元的漏极位于分立AlGaN/GaN外延单元的左侧，跨过第1列和第2列分立AlGaN/GaN外延单元的列间隙位置的第一绝缘层与第1列AlGaN/GaN HEMT单元的漏极相连，源极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第3列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元的左侧，跨过第2列和第3列分立AlGaN/GaN外延单元的列间隙位置的第一绝缘层与第2列AlGaN/GaNHEMT单元的源极相连，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，依次类推，直到第n列AlGaN/GaN HEMT单元；
第二种方案具体包括以下步骤：
S321,在S22步骤获得的AlGaN/GaN外延层和硅衬底表面沉积第一绝缘层；
S322，利用光刻腐蚀技术腐蚀掉所述分立AlGaN/GaN外延单元上的第一绝缘层以及要制作漏极位置的第一绝缘层；
S323,利用剥离技术在所述分立AlGaN/GaN外延单元上制作源极和漏极；
S324，利用剥离技术在所述分立AlGaN/GaN外延单元上制作栅极；
S325,在所述硅衬底背面制作漏极背电极；
所述分立AlGaN/GaN外延单元及其上的源极、漏极和栅极共同构成AlGaN/GaN HEMT单元，在每一行中，第1列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元左侧，并有部分源极位于AlGaN/GaN外延单元左侧的第一绝缘层上，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第2列AlGaN/GaN HEMT单元的漏极位于分立AlGaN/GaN外延单元的左侧，跨过第1列和第2列分立AlGaN/GaN外延单元的列间隙与第1列AlGaN/GaNHEMT单元的漏极相连，同时位于列间隙位置的漏极与硅衬底连通，源极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，第3列AlGaN/GaN HEMT单元的源极位于分立AlGaN/GaN外延单元的左侧，跨过第2列和第3列分立AlGaN/GaN外延单元的列间隙位置的第一绝缘层与第2列AlGaN/GaN HEMT单元的源极相连，漏极位于分立AlGaN/GaN外延单元右侧，栅极位于源极和漏极之间，依次类推，直到第n列AlGaN/GaN HEMT单元，其中所述硅衬底为电阻率小于等于10Ω·cm的导电硅衬底；
S4，将所述AlGaN/GaN HEMT单元进行互连，形成AlGaN/GaN高电子迁移率晶体管芯片，共有两种方案，
第一种方案与S3步骤中的第一种方案对应，具体包括以下步骤：
S411,在S314步骤获得的AlGaN/GaN HEMT单元及AlGaN/GaN HEMT单元之外区域的第一绝缘层上沉积钝化层；
S412，利用光刻腐蚀技术腐蚀掉源极和漏极局部区域的钝化层，形成源极连接孔和漏极连接孔；
S413，利用剥离技术制作源极互连层、漏极互连层、源极焊盘和漏极焊盘，其中经过源极区域的源极互连层通过源极连接孔与源极相连，经过漏极区域的漏极互连层通过漏极连接孔与漏极相连，源极焊盘设置在AlGaN/GaN外延层外围区域钝化层之上，且与源极互连层相连，漏极焊盘设置在AlGaN/GaN外延层外围区域钝化层之上，且与漏极互连层相连；
S414，在所述源极互连层、漏极互连层、源极焊盘、漏极焊盘和钝化层上沉积第二绝缘层；
S415，利用光刻腐蚀技术腐蚀掉栅极上的钝化层和第二绝缘层，形成栅极连接孔；
S416，利用剥离技术制作栅极互连层和栅极焊盘，其中经过栅极区域的栅极互连层通过栅极连接孔与栅极相连，栅极焊盘设置在AlGaN/GaN外延层外围区域第二绝缘层之上，且与栅极互连层相连；
S417，利用光刻腐蚀技术腐蚀掉源极焊盘和漏极焊盘上的第二绝缘层；
所述栅极互连层与源极互连层在空间上有交叉区域，在栅极互连层与源极互连层交叉区域，从硅衬底开始，向上依次包含第一绝缘层、源极互连层、第二绝缘层和栅极互连层，源极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于源极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；所述栅极互连层与漏极互连层在空间上有交叉区域，从硅衬底开始，向上依次包含第一绝缘层、漏极互连层、第二绝缘层和栅极互连层，漏极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于漏极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；在所述源极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和源极焊盘，第二绝缘层位于源极焊盘两侧，第二绝缘层下方为钝化层；在所述漏极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和漏极焊盘，第二绝缘层位于漏极焊盘两侧，第二绝缘层下方为钝化层；在所述栅极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层、第二绝缘层和栅极焊盘；
第二种方案与S3步骤中的第二种方案对应，具体包括以下步骤：
S421,在S325步骤获得的AlGaN/GaN HEMT单元及AlGaN/GaN HEMT单元之外区域的第一绝缘层上沉积钝化层；
S422，利用光刻腐蚀技术腐蚀掉源极局部区域的钝化层，形成源极连接孔；
S423，利用剥离技术制作源极互连层和源极焊盘，其中经过源极区域的源极互连层通过源极连接孔与源极相连，源极焊盘设置在AlGaN/GaN外延层外围区域钝化层之上，且与源极互连层相连；
S424，在所述源极互连层、源极焊盘和钝化层上沉积第二绝缘层；
S425，利用光刻腐蚀技术腐蚀掉栅极上的钝化层和第二绝缘层，形成栅极连接孔；
S426，利用剥离技术制作栅极互连层和栅极焊盘，其中经过栅极区域的栅极互连层通过栅极连接孔与栅极相连，栅极焊盘设置在AlGaN/GaN外延层外围区域第二绝缘层之上，且与栅极互连层相连；
S427，利用光刻腐蚀技术腐蚀掉源极焊盘上的第二绝缘层；所述栅极互连层与源极互连层在空间上有交叉区域，在栅极互连层与源极互连层交叉区域，从硅衬底开始，向上依次包含第一绝缘层、源极互连层、第二绝缘层和栅极互连层，源极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于源极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；在所述源极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和源极焊盘，第二绝缘层位于源极焊盘两侧，第二绝缘层下方为钝化层；在所述栅极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层、第二绝缘层和栅极焊盘。
2.如权利要求1所述的一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，其特征是：所述AlGaN/GaN HEMT单元的漏极与硅衬底之间有两种连接方式，第一种连接方式为漏极和硅衬底之间设有第一绝缘层，漏极和硅衬底相互绝缘，钝化层设于第一绝缘层和AlGaN/GaN HEMT单元之上，在源极上的钝化层上设有源极连接孔，在漏极上的钝化层上设有漏极连接孔，源极互连层设置在钝化层之上，通过源极连接孔与源极相连，并与设在AlGaN/GaN外延层外围区域钝化层之上的源极焊盘相连，漏极互连层设置在钝化层之上，通过漏极连接孔与漏极相连，并与设在AlGaN/GaN外延层外围区域钝化层之上的漏极焊盘相连，第二绝缘层设于钝化层、源极互连层、漏极互连层之上，并且在栅极上的钝化层和第二绝缘层上设有栅极连接孔，栅极互连层设置在第二绝缘层上，通过栅极连接孔与栅极相连，并与设置在AlGaN/GaN外延层外围区域第二绝缘层之上的栅极焊盘相连；第二种连接方式为漏极和硅衬底之间直接相连，形成电连接，在漏极跨过相邻两个分立AlGaN/GaN外延单元间隙位置所对应的硅衬底上方不设第一绝缘层，钝化层设于第一绝缘层和AlGaN/GaN HEMT单元之上，并且在源极上的钝化层上设有源极连接孔，源极互连层设置在钝化层之上，通过源极连接孔与源极相连，并与设在AlGaN/GaN外延层外围区域钝化层之上的源极焊盘相连，在硅衬底背面设有漏极背电极，硅衬底为电阻率小于等于10Ω·cm的导电硅衬底，漏极通过硅衬底与漏极背电极连通，成为漏极导电通道，第二绝缘层设于钝化层、源极互连层之上，并且在栅极上的钝化层和第二绝缘层上设有栅极连接孔，栅极互连层设置在第二绝缘层上，通过栅极连接孔与栅极相连，并与设置在AlGaN/GaN外延层外围区域第二绝缘层之上的栅极焊盘相连，在AlGaN/GaN HEMT单元的漏极与硅衬底之间的第二种连接方式情况下，具有分立外延层的AlGaN/GaN高电子迁移率晶体管芯片不设漏极互连层和漏极焊盘。
3.如权利要求1所述的一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，其特征是：所述栅极互连层与源极互连层在空间上有交叉区域，在栅极互连层与源极互连层交叉区域，从硅衬底开始，向上依次包含第一绝缘层、源极互连层、第二绝缘层和栅极互连层，源极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于源极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层；所述栅极互连层与漏极互连层在空间上有交叉区域，从硅衬底开始，向上依次包含第一绝缘层、漏极互连层、第二绝缘层和栅极互连层，漏极互连层和栅极互连层被第二绝缘层隔开而相互绝缘，钝化层位于漏极互连层两侧，钝化层上方为第二绝缘层，钝化层下方为第一绝缘层。
4.如权利要求1所述的一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，其特征是：在所述源极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和源极焊盘，第二绝缘层位于源极焊盘两侧，第二绝缘层下方为钝化层；在所述漏极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层和漏极焊盘，第二绝缘层位于漏极焊盘两侧，第二绝缘层下方为钝化层；在所述栅极焊盘位置，从硅衬底开始，向上依次包括第一绝缘层、钝化层、第二绝缘层和栅极焊盘。
5.如权利要求1所述的一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，其特征是：所述第一绝缘层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O、NiO中的其中一种或其中两种的组合，钝化层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5、NiO中的其中一种或其中两种的组合，第二绝缘层为SiO2、SiN、Al2O3、HfO2、TiO2、ZrO2、CeO2、Ta2O5、NiO中的其中一种或其中两种的组合。
6.如权利要求1所述的一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，其特征是：所述AlGaN/GaN HEMT单元为常闭型AlGaN/GaN HEMT和常开型AlGaN/GaN HEMT中的一种。
7.如权利要求1所述的一种AlGaN/GaN高电子迁移率晶体管芯片的制造方法，其特征在于，所述掩膜层为SiO2或SiN。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011621672.6A CN112687740B (zh) | 2020-12-30 | 2020-12-30 | 一种AlGaN/GaN高电子迁移率晶体管及制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202011621672.6A CN112687740B (zh) | 2020-12-30 | 2020-12-30 | 一种AlGaN/GaN高电子迁移率晶体管及制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112687740A CN112687740A (zh) | 2021-04-20 |
| CN112687740B true CN112687740B (zh) | 2022-06-21 |
Family
ID=75453855
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202011621672.6A Active CN112687740B (zh) | 2020-12-30 | 2020-12-30 | 一种AlGaN/GaN高电子迁移率晶体管及制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112687740B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113540230A (zh) * | 2021-06-11 | 2021-10-22 | 中兴通讯股份有限公司 | 半导体器件及其制作方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005159157A (ja) * | 2003-11-27 | 2005-06-16 | Renesas Technology Corp | 半導体装置 |
| US10164082B2 (en) * | 2012-05-04 | 2018-12-25 | Stc.Unm | Growth of cubic crystalline phase structure on silicon substrates and devices comprising the cubic crystalline phase structure |
| US10312360B2 (en) * | 2013-06-18 | 2019-06-04 | Stephen P. Barlow | Method for producing trench high electron mobility devices |
| JP6304700B2 (ja) * | 2016-09-26 | 2018-04-04 | 株式会社パウデック | 半導体パッケージ、モジュールおよび電気機器 |
| JP7426786B2 (ja) * | 2019-05-30 | 2024-02-02 | ローム株式会社 | 窒化物半導体装置 |
| CN112038336B (zh) * | 2020-06-15 | 2023-03-24 | 湖南三安半导体有限责任公司 | 氮化物器件及其esd防护结构和制作方法 |
| CN111739801B (zh) * | 2020-06-22 | 2021-08-10 | 中国科学院上海微系统与信息技术研究所 | 一种SOI基p-GaN增强型GaN功率开关器件的制备方法 |
-
2020
- 2020-12-30 CN CN202011621672.6A patent/CN112687740B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112687740A (zh) | 2021-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI525753B (zh) | 利用島狀形貌之氮化鎵功率器件 | |
| EP4068387A1 (en) | Semiconductor device, method for manufacturing same, and use thereof | |
| EP2465141B1 (en) | Gallium nitride microwave and power switching transistors with matrix layout | |
| EP3430649A1 (en) | Transistor with bypassed gate structure | |
| KR101837877B1 (ko) | 대면적 질화물 반도체 디바이스들을 위한 장애 허용 설계 | |
| TW201426883A (zh) | 單一或多重閘極場平板之製造 | |
| TW201222677A (en) | Group III-N HEMT with an increased buffer breakdown voltage | |
| KR102071019B1 (ko) | 노멀리 오프 타입 트랜지스터 및 그 제조방법 | |
| CN110301034A (zh) | 碳化硅层叠基板及其制造方法 | |
| CN112687740B (zh) | 一种AlGaN/GaN高电子迁移率晶体管及制造方法 | |
| CN114975608A (zh) | 具有阵列场板的hemt器件及其制备方法 | |
| CN114447105B (zh) | 半导体器件的制备方法和半导体器件 | |
| TW200410312A (en) | Quasi-vertical power semiconducting device on composite substrate | |
| KR101377165B1 (ko) | 직렬 접속식 고전자 이동도 트랜지스터 디바이스 및 그 제조 방법 | |
| WO2020206960A1 (zh) | 一种高电子迁移率晶体管(hemt)及其制造方法 | |
| CN216250739U (zh) | 一种具有高导通能力的氮化镓晶体管 | |
| US20230139758A1 (en) | Semiconductor apparatus and method for fabricating same | |
| JPH04322471A (ja) | Ｍｏｓ型半導体装置およびその製造方法 | |
| CN212257406U (zh) | 半导体结构 | |
| CN218241851U (zh) | 具有阵列场板的hemt器件 | |
| CN107818916B (zh) | 压接式igbt器件正面金属电极结构的制备方法 | |
| CN115863420A (zh) | 一种半导体器件及其制备方法 | |
| CN116013982A (zh) | 一种降低晶格失配的GaN HEMT功率器件 | |
| KR20230055221A (ko) | GaN RF HEMT 소자 및 그 제조방법 | |
| CN116504829A (zh) | 一种多层场板的ldmos器件结构及其制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |