CN116525658A - 一种hemt器件及其制备方法 - Google Patents

一种hemt器件及其制备方法 Download PDF

Info

Publication number
CN116525658A
CN116525658A CN202310642924.0A CN202310642924A CN116525658A CN 116525658 A CN116525658 A CN 116525658A CN 202310642924 A CN202310642924 A CN 202310642924A CN 116525658 A CN116525658 A CN 116525658A
Authority
CN
China
Prior art keywords
electrode region
layer
drain electrode
substrate layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310642924.0A
Other languages
English (en)
Inventor
李敏
龚谦
吴亮
钱蓉
马灵美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN202310642924.0A priority Critical patent/CN116525658A/zh
Publication of CN116525658A publication Critical patent/CN116525658A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明提供一种HEMT器件及其制备方法，HEMT器件包括：部分被去除的衬底层；位于所述衬底层上的外延层，外延层包括成核层，成核层与衬底层接触；源电极区和漏电极区位于外延层上方的两侧；漏电极区设置有图形化得到的空白区域，空白区域贯通外延层并延伸至衬底层被去除的部分。本发明通过衬底层的部分被去除，可以避免被去除部分的衬底层和成核层之间形成导电层，降低衬底层引入的寄生电阻，减少射频损耗；同时，利用在源漏电极区及其外延层中贯穿的空白区域，可以提高器件的散热能力，控制热效应；另外，设置衬底层为低阻硅衬底，避免高阻硅基GaN外延材料的弯曲问题，以扩展晶圆尺寸。

Description

一种HEMT器件及其制备方法
技术领域
本发明属于半导体集成电路制造技术领域，特别是涉及一种HEMT器件及其制备方法。
背景技术
氮化镓(GaN)技术近年来在射频和微波领域的应用引起了广泛的关注。GaN基器件在二维电子气通道中具有大带隙(Eg＝3.42eV)、高电子饱和速度(Vsat～2.7×107cm/s)、大击穿场(Ec～3.3MV/cm)和高迁移率(un～2000cm2/V-s)等优越的材料性能，是实现无线发射机前端功率放大器以实现高效率和高输出功率的优秀候选器件。此外，最近材料工程的进展允许在大规模硅衬底上生长高质量的GaN层，使实现低成本和高性能的硅上GaN(GaN-on-Silicon)器件成为可能。
然而硅与GaN外延层之间存在的较大的晶格失配和热失配是制约硅基GaN技术发展的主要瓶颈，为了解决失配问题，通常在硅衬底与GaN缓冲层之间生长较厚的渐变层或超晶格层作为成核层，但是衬底与成核层界面处易形成导电层，便引入了较大的寄生电阻和寄生电容，导致器件在高频工作状态下存在较大射频损耗，限制输出功率和效率；同时，GaNHEMT器件不仅可以使用硅衬底，还可以使用SiC衬底，SiC的热导率是硅的3倍，具有更好的导热性能，这便导致硅基GaNHEMT不得不考虑热效应问题；另外，硅基GaN射频器件使用高阻(HR)硅衬底，但是与低电阻率(LR)硅衬底相比，在HR衬底上生长高应变GaN层，其弯曲问题更为严重，弯曲问题也限制了GaN-on-Silicon技术向更大尺寸的硅衬底发展。
应该注意，上面对技术背景的介绍只是为了方便对本申请的技术方案进行清楚、完整的说明，并方便本领域技术人员的理解而阐述的，不能仅仅因为这些方案在本申请的背景技术部分进行了阐述而认为上述技术方案为本领域技术人员所公知。
发明内容
鉴于以上现有技术的缺点，本发明的目的在于提供一种HEMT器件及其制备方法，用于解决现有技术中硅基GaNHEMT器件的射频损耗高、热效应明显的问题。
为实现上述目的，本发明提供一种HEMT器件，所述HEMT器件包括：
衬底层；
外延层，所述外延层位于所述衬底层上，所述外延层包括成核层，所述成核层与所述衬底层接触；
源电极区和漏电极区，所述源电极区和所述漏电极区位于所述外延层上方的两侧；
其中，所述衬底层与所述漏电极区垂直对应的区域至少被部分去除，以形成与所述漏电极区垂直对应的缺口。
可选地，所述漏电极区设置有图形化得到的空白区域，所述空白区域贯通所述外延层并延伸至所述缺口。
可选地，所述空白区域沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的两端的所述漏电极区的宽度均大于5微米。
可选地，所述HEMT器件还包括：欧姆金属，所述欧姆金属位于所述源电极区和所述漏电极区的上方；钝化层，所述钝化层覆盖于所述外延层和所述欧姆金属上；栅电极区，所述栅电极区位于所述源电极区和所述漏电极区之间；栅金属，所述栅金属位于所述栅电极区上方。
可选地，所述衬底层为低阻硅衬底。
本发明还提供一种HEMT器件的制备方法，所述制备方法用于制备上述任意一种所述的HEMT器件，所述制备方法包括：提供衬底层，于所述衬底层的表面生长外延层；
在所述外延层的表面两侧分别形成源电极区和漏电极区，所述源电极区和漏电极区均与所述外延层接触并形成欧姆接触；
图形化所述漏电极区，形成所述漏电极区内的空白区域，所述空白区域内显露出所述外延层的部分表面；
对所述空白区域内显露出的所述外延层进行刻蚀，以显露出所述衬底层；
对所述空白区域内显露出的所述衬底层进行刻蚀，使所述空白区域延伸至所述衬底层内的预设深度；
将至此形成的所述HEMT器件键合至键合衬底上；
对所述衬底层远离所述键合衬底的表面进行减薄，减薄至所述空白区域贯穿所述衬底层；
对所述键合衬底进行去键合。
可选地，在所述外延层、所述源电极区和所述漏电极区的表面沉积钝化层；刻蚀在所述源电极区和漏电极区之间的钝化层以形成条形栅槽，在所述栅槽上设置栅金属，形成栅电极区。
可选地，所述源电极区和/或所述漏电极区沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的宽度为20微米-500微米；和/或所述源电极区和/或所述漏电极区沿平行于所述衬底层表面且垂直于所述源电极区和所述漏电极区连线方向的栅长方向的长度为15微米-50微米。
可选地，所述空白区域在所述衬底层内延伸的深度为50微米-100微米。
可选地，对所述衬底层远离所述键合衬底的表面进行减薄的方法为机械砂轮减薄、抛光减薄和/或化学腐蚀减薄。
如上，本发明的HEMT器件及其制备方法，具有以下有益效果：
本发明通过衬底层的部分被去除，可以避免被去除部分的衬底层和成核层之间形成导电层，降低衬底层引入的寄生电阻，减少射频损耗；
本发明利用在源漏电极区及其外延层中贯穿的空白区域，可以提高器件的散热能力，控制热效应；
本发明设置衬底层为低阻硅衬底，避免高阻硅基GaN外延材料的弯曲问题，以扩展晶圆尺寸。
附图说明
图1显示为本发明HEMT器件的结构示意图。
图2显示为本发明HEMT器件一可选示例的结构示意图。
图3显示为本发明HEMT器件的制备方法中步骤1一可选示例中生长外延层所呈现的结构示意图。
图4显示为本发明HEMT器件的制备方法中步骤2设置源电极区和漏电极区所呈现的结构示意图。
图5显示为本发明HEMT器件的制备方法中步骤2一可选示例中设置钝化层所呈现的结构示意图。
图6显示为本发明HEMT器件的制备方法中步骤2一可选示例中设置栅电极区所呈现的结构示意图。
图7显示为本发明HEMT器件的制备方法中步骤3图形化漏电极区所呈现的结构示意图。
图8显示为本发明HEMT器件的制备方法中步骤4刻蚀外延层所呈现的结构示意图。
图9显示为本发明HEMT器件的制备方法中步骤5空白区域延伸至衬底层所呈现的结构示意图。
图10显示为本发明HEMT器件的制备方法中步骤6HEMT器件键合至键合衬底所呈现的结构示意图。
图11显示为本发明HEMT器件的制备方法中步骤7减薄衬底层所呈现的结构示意图。
图12显示为本发明HEMT器件的制备方法中步骤8去键合所呈现的结构示意图。
图13显示为本发明HEMT器件的制备方法一可选示例中HEMT器件键合至键合衬底所呈现的结构示意图。
图14显示为本发明HEMT器件的制备方法一可选示例中减薄衬底层所呈现的结构示意图。
图15显示为本发明HEMT器件的制备方法一可选示例中去除部分衬底层所呈现的结构示意图。
元件标号说明
10、衬底层；20、外延层；21、成核层；22、缓冲层；23、势垒层；31、源电极区；32、漏电极区；321、空白区域；33、栅电极区；331、栅槽；332、栅金属；40、钝化层；51、键合衬底、52、键合层。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
如在详述本发明实施例时，为便于说明，表示装置结构的示意图会不依一般比例作局部放大，而且示意图只是示例，其在此不应限制本发明保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
为了方便描述，此处可能使用诸如“之下”、“下方”、“低于”、“下面”、“上方”、“上”等的空间关系词语来描述附图中所示的一个元件或特征与其他元件或特征的关系。将理解到，这些空间关系词语意图包含使用中或操作中的器件的、除了附图中描绘的方向之外的其他方向。
在本申请的上下文中，所描述的第一特征在第二特征“之上”的结构可以包括第一和第二特征形成直接接触的实施例，也可以包括另外的特征形成在第一和第二特征之间的实施例，这样第一和第二特征可能不是直接接触。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
如图1所示，本发明提供一种HEMT器件，所述HEMT器件包括：
衬底层10；
外延层20，所述外延层20位于所述衬底层10上，所述外延层20包括成核层21，所述成核层21与所述衬底层10接触；
源电极区31和漏电极区32，所述源电极区31和所述漏电极区32位于所述外延层20上方的两侧；
其中，所述衬底层10与所述漏电极区32垂直对应的区域至少被部分去除，以形成与所述漏电极区32垂直对应的缺口。
硅基GaNHEMT器件中硅衬底和GaN外延层20之间存在较大的晶格失配和热失配，为解决失配问题，通常在硅衬底与GaN的缓冲层22之间生长较厚的渐变层或超晶格层作为成核层21，但是在衬底层10和成核层21之间的界面容易形成导电层，引入较大的寄生电阻和寄生电容，因此在高频工作状态下存在较大射频损耗，限制器件的输出功率和工作效率，本发明通过去除部分所述衬底层10，从而减少所述衬底层10与所述成核层21之间形成的导电层，以降低导电层引起的寄生电阻，降低HEMT器件的射频损耗；同时硅基GaNHEMT器件的工作过程中栅极靠近漏极的一侧有较强的发热点，由于硅材料的导热性能较低，会产生较大的热效应，影响器件正常工作，本发明从漏电极区32形成、贯通外延层20并延伸到衬底层10的空白区域321在形成部分去除的衬底层10的同时实现了对漏电极区32附近的导热通道，从而可以提高器件散热能力，控制热效应。
在一个实施例中，如图1所示，所述外延层20还包括缓冲层22和势垒层23，所述缓冲层22设置于所述成核层21上，所述势垒层23设置于所述缓冲层22上，也可以根据需求在外延层20中添加或删去功能层。
在一个实施例中，所述漏电极区32设置有图形化得到的空白区域321，所述空白区域321贯通所述外延层20并延伸至所述缺口。
在一个实施例中，如图2所示，可以只去除部分衬底层10，而不在漏电极区32和外延层20设置空白区域321，由此得到的HEMT器件仍可以降低射频损耗，但散热能力会大大下降。
在一个实施例中，所述空白区域321沿平行于所述源电极区31和所述漏电极区32连线方向的栅宽方向的两端的所述漏电极区32的宽度均大于5微米。
本发明通过设置空白区域321两侧的漏电极区32宽度，在尽可能提高散热效果、降低射频损耗的同时，保证漏电极区32的正常工作。
在一个实施例中，所述HEMT器件还包括：欧姆金属，所述欧姆金属位于所述源电极区31和所述漏电极区32的上方；钝化层40，所述钝化层40覆盖于所述势垒层23和所述欧姆金属上；栅电极区33，所述栅电极区33位于所述源电极区31和所述漏电极区32之间；栅金属332，所述栅金属332位于所述栅电极区33上方。具体地，所述钝化层40和所述栅电极区33的设置如图1所示。
在一个实施例中，所述衬底层10为低阻硅衬底。
硅基GaN射频器件需要使用高阻(HR)硅衬底，在HR衬底上生长高应变GaN外延层20，其弯曲问题更为严重，甚至会导致裂片问题，因此也限制了硅上GaN技术向更大尺寸的晶圆发展。本发明通过将衬底层10设置为低阻硅衬底，降低了衬底层10与外延层20之间的应力作用，从而缓解外延材料的弯曲问题，可以使硅基GaN技术向更大尺寸的晶圆扩展。
在一个实施例中，所述空白区域321为被所述漏电极区32包围的圆形或多边形的孔洞。
具体地，所述空白区域321可以为凹槽、孔洞等不同特征的部分去除结构。
具体地，所述空白区域321沿平行于衬底层10的截面可以为圆形、椭圆形、多边形或其他平面图形，可以根据具体的性能需求进行设计。
本发明提供一种HEMT器件的制备方法，所述制备方法用于制备上述任意一种所述的HEMT器件，所述制备方法包括：
步骤1：提供衬底层10，于所述衬底层10的表面生长外延层20；
步骤2：在所述外延层20的表面两侧分别形成源电极区31和漏电极区32，所述源电极区31和漏电极区32均与所述外延层20接触并形成欧姆接触；
步骤3：图形化所述漏电极区32，形成所述漏电极区32内的空白区域321，所述空白区域321内显露出所述外延层20的部分表面；
步骤4：对所述空白区域321内显露出的所述外延层20进行刻蚀，以显露出所述衬底层10；
步骤5：对所述空白区域321内显露出的所述衬底层10进行刻蚀，使所述空白区域321延伸至所述衬底层10内的预设深度；
步骤6：将至此形成的所述HEMT器件键合至键合衬底51上；
步骤7：对所述衬底层10远离所述键合衬底51的表面进行减薄，减薄至所述空白区域321贯穿所述衬底层10；
步骤8：对所述键合衬底51进行去键合。
下面将结合附图详细说明本发明的HEMT器件的制备方法，其中，需要说明的是，上述顺序并不严格代表本发明所保护的HEMT器件的制备方法顺序，本领域技术人员可以依据实际制备步骤进行改变。
首先，进行步骤1，提供衬底层10，于所述衬底层10的表面生长外延层20。
在一个实施例中，所述衬底层10为低阻硅衬底。
本发明通过将衬底层10设置为低阻硅衬底，降低了衬底层10与外延层20之间的应力作用，从而缓解外延材料的弯曲问题，可以使硅基GaN技术向更大尺寸的晶圆扩展。
在一个实施例中，如图3所示，在所述衬底层10表面生长的外延层20从下到上依次包括成核层21、缓冲层22、势垒层23。
然后，如图4所示，进行步骤2，在所述外延层20的表面两侧分别形成源电极区31和漏电极区32，所述源电极区31和漏电极区32均与所述外延层20接触并形成欧姆接触。
在一个实施例中，如图5所示，所述制备方法还包括：在所述外延层20、所述源电极区31和所述漏电极区32的表面沉积钝化层40；如图6所示，刻蚀在所述源电极区31和漏电极区32之间的钝化层40以形成条形栅槽331，在所述栅槽331上设置栅金属332，形成栅电极区33。
在一个实施例中，所述源电极区31和/或所述漏电极区32沿平行于所述源电极区31和所述漏电极区32连线方向的栅宽方向的宽度为20微米-500微米；和/或所述源电极区31和/或所述漏电极区32沿平行于所述衬底层10表面且垂直于所述源电极区31和所述漏电极区32连线方向的栅长方向的长度为15微米-50微米。
接着，如图7所示，进行步骤3，图形化所述漏电极区32，形成所述漏电极区32内的空白区域321，所述空白区域321内显露出所述外延层20的部分表面。
然后，如图8所示，进行步骤4，对所述空白区域321内显露出的所述外延层20进行刻蚀，以显露出所述衬底层10。
接着，如图9所示，进行步骤5，对所述空白区域321内显露出的所述衬底层10进行刻蚀，使所述空白区域321延伸至所述衬底层10内的预设深度。
在一个实施例中，所述空白区域321在所述衬底层10内延伸的深度为50微米-100微米。
本发明通过设置空白区域321在衬底层10内延伸的深度，在保证支撑强度的同时实现尽可能高的散热效率和较低的器件厚度。
然后，如图10所示，进行步骤6，将至此形成的所述HEMT器件键合至键合衬底51上。
接着，如图11所示，进行步骤7，对所述衬底层10远离所述键合衬底51的表面进行减薄，减薄至所述空白区域321贯穿所述衬底层10。
在一个实施例中，对所述衬底层10远离所述键合衬底51的表面进行减薄的方法为机械砂轮减薄、抛光减薄和/或化学腐蚀减薄。
最后，如图12所示，进行步骤8，对所述键合衬底51进行去键合。
本发明通过设置空白区域321贯通所述漏电极区32和所述外延层20并延伸至所述衬底层10，去除部分所述衬底层10，从而减少所述衬底层10与所述成核层21之间形成的导电层，以降低导电层引起的寄生电阻，降低HEMT器件的射频损耗，同时实现了对漏电极区32附近的导热通道，从而可以提高器件散热能力，控制热效应。
在另一个实施例中，在进行步骤2后，也可以不进行步骤3-5，直接进行步骤6-8，如图13所示，将进行步骤2后形成的所述HEMT器件键合至键合衬底51上进行键合；如图14所示，对所述衬底层10远离所述键合衬底51的表面进行减薄；如图15所示，去除部分所述衬底层10，以减少所述衬底层10与所述外延层20之间的接触面积；然后对所述键合衬底51进行去键合。
在一可选示例中，如图13-图15所示，将所述HEMT器件键合至键合衬底51前，于所述HEMT器件远离所述衬底层10的表面设置键合层52，将所述键合层52覆盖所述HEMT器件远离所述衬底层10的表面，然后进行键合；通过熔化或玻璃键合层52实现对所述键合衬底51的去键合。
本发明通过设置键合层52进行键合，可以提高键合和去键合的效率，并降低键合和去键合过程对器件造成的表面损伤，提高去键合后器件的可靠性。
在一个实施例中，所述键合层52可以为蜡或其他合适的材料。
综上，本发明的HEMT器件及其制备方法，可以通过衬底层的部分被去除，可以避免被去除部分的衬底层和成核层之间形成导电层，降低衬底层引入的寄生电阻，减少射频损耗；同时，利用在源漏电极区及其外延层中贯穿的空白区域，可以提高器件的散热能力，控制热效应；另外，设置衬底层为低阻硅衬底，避免高阻硅基GaN外延材料的弯曲问题，以扩展晶圆尺寸。
所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种HEMT器件，其特征在于，所述HEMT器件包括：
衬底层；
外延层，所述外延层位于所述衬底层上，所述外延层包括成核层，所述成核层与所述衬底层接触；
源电极区和漏电极区，所述源电极区和所述漏电极区位于所述外延层上方的两侧；其中，所述衬底层与所述漏电极区垂直对应的区域至少被部分去除，以形成与所述漏电极区垂直对应的缺口。
2.根据权利要求1所述的HEMT器件，其特征在于，所述漏电极区设置有图形化得到的空白区域，所述空白区域贯通所述外延层并延伸至所述缺口。
3.根据权利要求2所述的HEMT器件，其特征在于，所述空白区域沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的两端的所述漏电极区的宽度均大于5微米。
4.根据权利要求1所述的HEMT器件，其特征在于，所述HEMT器件还包括：
欧姆金属，所述欧姆金属位于所述源电极区和所述漏电极区的上方；
钝化层，所述钝化层覆盖于所述外延层和所述欧姆金属上；
栅电极区，所述栅电极区位于所述源电极区和所述漏电极区之间；
栅金属，所述栅金属位于所述栅电极区上方。
5.根据权利要求1所述的HEMT器件，其特征在于，所述衬底层为低阻硅衬底。
6.一种HEMT器件的制备方法，其特征在于，所述制备方法用于制备权利要求1-5中任意一项所述的HEMT器件，所述制备方法包括：提供衬底层，于所述衬底层的表面生长外延层；
在所述外延层的表面两侧分别形成源电极区和漏电极区，所述源电极区和漏电极区均与所述外延层接触并形成欧姆接触；
图形化所述漏电极区，形成所述漏电极区内的空白区域，所述空白区域内显露出所述外延层的部分表面；
对所述空白区域内显露出的所述外延层进行刻蚀，以显露出所述衬底层；
对所述空白区域内显露出的所述衬底层进行刻蚀，使所述空白区域延伸至所述衬底层内的预设深度；
将至此形成的所述HEMT器件键合至键合衬底上；
对所述衬底层远离所述键合衬底的表面进行减薄，减薄至所述空白区域贯穿所述衬底层；
对所述键合衬底进行去键合。
7.根据权利要求6所述的HEMT器件的制备方法，其特征在于，所述制备方法还包括：在所述外延层、所述源电极区和所述漏电极区的表面沉积钝化层；
刻蚀在所述源电极区和漏电极区之间的钝化层以形成条形栅槽，在所述栅槽上设置栅金属，形成栅电极区。
8.根据权利要求7所述的HEMT器件的制备方法，其特征在于，所述源电极区和/或所述漏电极区沿平行于所述源电极区和所述漏电极区连线方向的栅宽方向的宽度为20微米-500微米；和/或所述源电极区和/或所述漏电极区沿平行于所述衬底层表面且垂直于所述源电极区和所述漏电极区连线方向的栅长方向的长度为15微米-50微米。
9.根据权利要求6所述的HEMT器件的制备方法，其特征在于，所述空白区域在所述衬底层内延伸的深度为50微米-100微米。
10.根据权利要求6所述的HEMT器件的制备方法，其特征在于，对所述衬底层远离所述键合衬底的表面进行减薄的方法为机械砂轮减薄、抛光减薄和/或化学腐蚀减薄。
CN202310642924.0A 2023-06-01 2023-06-01 一种hemt器件及其制备方法 Pending CN116525658A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310642924.0A CN116525658A (zh) 2023-06-01 2023-06-01 一种hemt器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310642924.0A CN116525658A (zh) 2023-06-01 2023-06-01 一种hemt器件及其制备方法

Publications (1)

Publication Number Publication Date
CN116525658A true CN116525658A (zh) 2023-08-01

Family

ID=87392317

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310642924.0A Pending CN116525658A (zh) 2023-06-01 2023-06-01 一种hemt器件及其制备方法

Country Status (1)

Country Link
CN (1) CN116525658A (zh)

Similar Documents

Publication Publication Date Title
JP7190244B2 (ja) 加工基板に集積されているｒｆデバイス
TW202118064A (zh) 複合半導體裝置電場之改變
CN108538711A (zh) 用于使用工程化衬底的氮化镓电子器件的方法和系统
CN108878511B (zh) 基于金刚石的镓面极性氮化镓器件制造方法
JP2007128994A (ja) 半導体装置
US9490214B2 (en) Semiconductor device and method of fabricating the same
CN114447105B (zh) 半导体器件的制备方法和半导体器件
US20220310796A1 (en) Material structure for low thermal resistance silicon-based gallium nitride microwave and millimeter-wave devices and manufacturing method thereof
CN109037066B (zh) 半导体器件及其制造方法
CN113394282B (zh) 基于预通孔刻蚀的GaN基HEMT器件的制备方法
CN113394281A (zh) 基于衬底导电孔的GaN基HEMT器件及其制备方法
CN110600990B (zh) 一种基于柔性衬底的GaN基激光器与HEMT的器件转移制备方法
CN116525658A (zh) 一种hemt器件及其制备方法
CN115295515A (zh) 半导体器件的制作方法及半导体器件
CN115708221A (zh) 一种半导体器件及其制作方法、封装结构、电子设备
KR102322540B1 (ko) InP 기판을 이용한 소자 제조 방법
CN111009466A (zh) 一种材料结构倒置型异质衬底肖特基二极管电路制作方法
CN220121844U (zh) 高电子迁移率晶体管器件
CN115863400B (zh) 一种高导热GaN基HEMT器件及其制备方法
CN115663015B (zh) 一种半导体器件结构及其制备方法
CN211480036U (zh) 一种基于自对准工艺的GaN HEMT器件
CN116565018A (zh) 一种具有片内三维微流道结构的GaN HEMT器件及其制作方法
CN112216610A (zh) 基于蓝宝石衬底的hemt的制备方法
CN117650051A (zh) 碳化硅功率器件及其制造方法
CN116635995A (zh) 半导体器件及其制备方法、电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination