JP6870304B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6870304B2
JP6870304B2 JP2016235755A JP2016235755A JP6870304B2 JP 6870304 B2 JP6870304 B2 JP 6870304B2 JP 2016235755 A JP2016235755 A JP 2016235755A JP 2016235755 A JP2016235755 A JP 2016235755A JP 6870304 B2 JP6870304 B2 JP 6870304B2
Authority
JP
Japan
Prior art keywords
layer
gan
inalgan
barrier layer
inaln
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016235755A
Other languages
English (en)
Other versions
JP2018093076A (ja
Inventor
健 中田
健 中田
勇夫 眞壁
勇夫 眞壁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2016235755A priority Critical patent/JP6870304B2/ja
Priority to US15/830,582 priority patent/US20180158926A1/en
Publication of JP2018093076A publication Critical patent/JP2018093076A/ja
Application granted granted Critical
Publication of JP6870304B2 publication Critical patent/JP6870304B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/16—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C30B29/406—Gallium nitride
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02378—Silicon carbide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

本発明は、半導体装置の製造方法に関するものである。
特許文献１には、電界効果トランジスタに関する技術が記載されている。この電界効果トランジスタは、基板と、基板上に設けられたＧａＮ層と、ＧａＮ層上に設けられ、ＡｌＧａＮ、ＩＮＡｌＮ又はＩｎＡｌＧａＮからなるバリア層と、バリア層上に設けられたＳｉＣ層と、バリア層上に設けられたソース電極、ドレイン電極及びゲート電極と、を備える。
特開２００８−１１８０４４号公報 特開２００８−１４０８１３号公報
現在、ＧａＮなどの窒化物半導体材料を用いた電子デバイスが実用化されている。特に、高電子移動度トランジスタ（ＨＥＭＴ）においては、窒化物半導体材料を用いることによって高速・高耐圧を実現することができる。ＨＥＭＴのバリア層としては、ＡｌＧａＮ層のほか、ＩｎＡｌＮ層が採用されることがある。高周波特性をより高める為には、相互コンダクタンス（ｇｍ）を改善することが重要であるが、バリア層としてＡｌＧａＮ層を用いる場合、相互コンダクタンスを大きくする為にバリア層を薄層化すると、二次元電子濃度が低下してしまい、結果的に相互コンダクタンスの改善が難しくなる。これに対し、バリア層としてＩｎＡｌＮ層を用いる場合には、バリア層を薄層化しても二次元電子濃度の低下が少ないという利点がある。
しかしながら、バリア層としてＩｎＡｌＮ層を用いる場合には、バリア層としてＡｌＧａＮ層を用いる場合と比較してゲートリーク（Ｉｇ）が大きいという課題がある。これは、バリア層にＩｎＡｌＮ層を適用することで２次元電子濃度が高まり内部電界が強くなることに加え、ＩｎＡｌＮ層の結晶品質がＡｌＧａＮ層と比べて劣るので、表面の凹凸や結晶内部の欠陥順位を介したリーク電流が増加することが原因であると考えられる。ゲートリークを低減する方法として、ＩｎＡｌＮバリア層の上にＧａＮキャップ層を成長させる方法、及び、ＩｎＡｌＮバリア層の上に成長炉内で連続して（ｉｎ ｓｉｔｕ）ＳｉＮ等の絶縁膜を形成し、ＭＩＳ−ＨＥＭＴ構造を作製する方法などがある。これらの方法では、ゲートリークの抑制には効果的であるが、ＩｎＡｌＮバリア層の利点である高い二次元電子濃度が低下してしまうという課題がある。
本発明は、高い二次元電子濃度を維持しつつゲートリークを低減できる半導体装置、高電子移動度トランジスタ、及び半導体装置の製造方法を提供することを目的とする。
一実施形態に係る半導体装置の製造方法は、窒化物半導体装置の製造方法であって、基板上にバッファ層を成長させる第１工程と、バッファ層上にＧａＮチャネル層を成長させる第２工程と、ＧａＮチャネル層上にＩｎＡｌＧａＮバリア層を成長させる第３工程と、を備え、第３工程において、第１工程及び第２工程よりも成長温度を低くし、ＩｎＡｌＧａＮバリア層のＩｎ含有比率を多くとも１４％とする。
本発明による半導体装置、高電子移動度トランジスタ、及び半導体装置の製造方法によれば、高い二次元電子濃度を維持しつつゲートリークを低減できる。
図１は、一実施形態に係る半導体装置としてのエピタキシャルウエハの断面図である。 図２は、一実施形態に係る高電子移動度トランジスタの断面図である。 図３は、エピタキシャルウエハ及び高電子移動度トランジスタの製造方法を示すフローチャートである。 図４は、窒化物系半導体の組成と、格子定数及びバンドギャップとの関係を示す。 図５は、ＧａＮチャネル層、ＩｎＡｌＮバリア層、及びＧａＮキャップ層（またはＳｉＮ絶縁膜）を成長する際の温度変化の例を示す。 図６は、ＩｎＡｌＧａＮ／ＧａＮ構造を作製してその熱安定性を評価した結果を示す。 図７は、ＩｎＡｌＧａＮの組成の安定性と成長圧力との関係を示す。 図８は、バリア層の組成の違いによるゲートリーク電流及び二次元電子濃度の相違を示す。
本発明の実施形態に係る半導体装置、高電子移動度トランジスタ、及び半導体装置の製造方法の具体例を、以下に図面を参照しつつ説明する。なお、本発明はこれらの例示に限定されるものではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。以下の説明では、図面の説明において同一の要素には同一の符号を付し、重複する説明を省略する。
図１は、本発明の一実施形態に係る半導体装置としてのエピタキシャルウエハ１Ａの断面図である。図２は、本発明の一実施形態に係る高電子移動度トランジスタ（以下、「ＨＥＭＴ」とする）２Ａの断面図である。図１に示すエピタキシャルウエハ１Ａは、窒化物半導体装置であって、ＳｉＣ基板１０、ＡｌＮ層１１、ＧａＮ層１２、ＡｌＮ層１３、ＩｎＡｌＧａＮ層１４、及びＧａＮ層１５を備えている。エピタキシャルウエハ１Ａは、ＳｉＣ基板１０上に、ＡｌＮ層１１、ＧａＮ層１２、ＡｌＮ層１３、ＩｎＡｌＧａＮ層１４、及びＧａＮ層１５をこの順に有している。また、図１に示すＨＥＭＴ２Ａは、図１のエピタキシャルウエハ１Ａを用いて製造されるＨＥＭＴであって、エピタキシャルウエハ１Ａの構成に加え、ソース電極１６、ドレイン電極１７、及びゲート電極１８を備えている。
ＳｉＣ基板１０は、半絶縁性である。ＡｌＮ層１１は、ＳｉＣ基板１０の表面１０ａからエピタキシャル成長した層であって、ＧａＮ層１２に対するバッファ層及びシード層として機能する。ＡｌＮ層１１の厚さは、例えば１０ｎｍ以上３０ｎｍ以下であり、一実施例では２０ｎｍである。ＧａＮ層１２は、ＡｌＮ層１１上にエピタキシャル成長した層であって、チャネル層として機能する。ＧａＮ層１２は、濡れ性の問題があり、ＳｉＣ基板１０上に直接成長できない。このため、ＧａＮ層１２は、ＡｌＮ層１１を介して成長している。ＧａＮ層１２の厚さは、例えば４００ｎｍ以上１０００ｎｍ以下であり、一実施例では５００ｎｍである。ＡｌＮ層１３は、ＧａＮ層１２とＩｎＡｌＧａＮ層１４との間に設けられ、ＧａＮ層１２上にエピタキシャル成長した層である。ＡｌＮ層１３は、スペーサ層として機能し、ＧａＮ層１２とＩｎＡｌＧａＮ層１４との界面における合金散乱を抑制する。ＡｌＮ層１３の厚さは、例えば０．５ｎｍ以上１．０ｎｍ以下であり、一実施例では１ｎｍである。
ＩｎＡｌＧａＮ層１４は、ＡｌＮ層１３上にエピタキシャル成長した層であって、バリア層として機能する。ＧａＮ層１２とＩｎＡｌＧａＮ層１４との間にはその格子定数の相違から歪が生じ、この歪が両者の界面（本実施形態では、ＡｌＮ層１３を挟んだ界面）にピエゾ電荷を誘起する。これにより、ＧａＮ層１２とＩｎＡｌＧａＮ層１４との界面であってＧａＮ層１２側に二次元電子ガスが生じ、チャネル領域が形成される。ＩｎＡｌＧａＮ層１４のＩｎ含有比率は、少なくとも１０％であり、多くとも１４％である。また、ＩｎＡｌＧａＮ層１４は、ＧａＮ層１２と格子整合する。すなわち、ＩｎＡｌＧａＮ層１４を構成する各元素の組成比は、ＩｎＡｌＧａＮの格子定数がＧａＮの格子定数と略一致するように定められている。ここで、格子定数が略一致するとは、ＩｎＡｌＧａＮとＧａＮとの格子定数差が、例えばＧａＮの格子定数の±１％以内であることをいう。ＩｎＡｌＧａＮ層１４の厚さは、例えば５ｎｍ以上１５ｎｍ以下であり、一実施例では９ｎｍである。
ＧａＮ層１５は、ＩｎＡｌＧａＮ層１４上にエピタキシャル成長した層である。ＧａＮ層１５は、キャップ層として機能し、ＩｎＡｌＧａＮ層１４からのインジウム原子（Ｉｎ）の抜けやアルミニウム原子（Ａｌ）の酸化を抑制する。ＧａＮ層１５の厚さは、例えば１ｎｍ以上５ｎｍ以下であり、一実施例では３ｎｍである。
図２に示すように、ソース電極１６及びドレイン電極１７のそれぞれは、ＩｎＡｌＧａＮ層１４上に設けられ、ＩｎＡｌＧａＮ層１４に接している。ソース電極１６及びドレイン電極１７のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を有する。この場合、チタン層が、ＩｎＡｌＧａＮ層１４に接触する。ゲート電極１８は、ＩｎＡｌＧａＮ層１４上においてソース電極１６とドレイン電極１７との間に設けられている。本実施形態では、ゲート電極１８はＧａＮ層１５上に設けられている。ゲート電極１８は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。
なお、上記の説明ではＩｎＡｌＧａＮ層１４上にＧａＮ層１５を設けているが、ＧａＮ層１５上に、或いはＧａＮ層１５に代えて、絶縁膜を更に設けてもよい。この絶縁膜は、ＩｎＡｌＧａＮ層１４を含む各半導体層を保護する。この絶縁膜としては、例えばＳｉＮ膜を用いる。これにより、ＭＩＳ（Metal Insulator Semiconductor）−ＨＥＭＴ構造を有するＨＥＭＴ２Ａが提供される。
ここで、図３を参照しつつ、本実施形態に係るエピタキシャルウエハ１Ａ及びＨＥＭＴ２Ａの製造方法について説明する。図３は、本実施形態に係るエピタキシャルウエハ１Ａ及びＨＥＭＴ２Ａの製造方法を示すフローチャートである。
まず、ＳｉＣ基板１０上に、例えば有機金属気相成長法（ＭＯＣＶＤ；Metal Organic Chemical Vapor Deposition）を用いてＡｌＮ層１１を成長する（工程Ｓ１、本実施形態における第１工程）。ＡｌＮ層１１の原料は、例えばトリメチルアルミニウム（ＴＭＡ）及びアンモニア（ＮＨ3）である。ＡｌＮ層１１の成長温度は例えば１０００℃以上、一実施例では１１００℃といった高温に設定する。これにより、結晶品質のよいＡｌＮ層１１を形成できる。なお、成長温度は、ＳｉＣ基板１０が収容されているチャンバ内の温度である。
次に、例えばＭＯＣＶＤ法によって、ＡｌＮ層１１上にＧａＮ層１２を成長させる（工程Ｓ２、本実施形態における第２工程）。ＧａＮ層１２の原料は、例えばトリメチルガリウム（ＴＭＧ）及びＮＨ3である。ＧａＮ層１２の成長温度は、例えば１０００℃以上、一実施例では１０５０℃といった高温に設定する。これにより、結晶品質のよいＧａＮ層１２を形成できる。
続いて、例えばＭＯＣＶＤ法によって、ＧａＮ層１２上にＡｌＮ層１３を成長する（工程Ｓ３）。ＡｌＮ層１３の原料は、例えばＴＭＡ及びＮＨ3である。このとき、ＡｌＮ層１３の成長温度を工程Ｓ２のＧａＮ層１２の成長温度以下とする。ＡｌＮ層１３の成長温度は、例えば６００℃以上８００℃以下であり、一実施例では７００℃である。ＡｌＮ層１３の成長圧力は例えば４０Ｔｏｒｒ以上７０Ｔｏｒｒ以下であり、一実施例では５０Ｔｏｒｒである。なお、１Ｔｏｒｒは１３３．３２２Ｐａとして換算される。
続いて、例えばＭＯＣＶＤ法によって、ＡｌＮ層１３上にＩｎＡｌＧａＮ層１４を成長する（工程Ｓ４、本実施形態における第３工程）。ＩｎＡｌＧａＮ層１４の原料は、例えばトリメチルインジウム（ＴＭＩ）、ＴＭＡ、ＴＭＧ、及びＮＨ3である。このとき、ＩｎＡｌＧａＮ層１４のＩｎ含有比率は、少なくとも１０％、また多くとも１４％である。
図４は、窒化物系半導体の組成と、格子定数（ａ軸長）及びバンドギャップとの関係を示す。横軸は格子定数（単位：Å）を表し、縦軸はバンドギャップ（単位：ｅＶ）を表す。同図に示す破線Ｌ１は、ＧａＮ結晶と格子定数が等しくなる窒化物系半導体の組成を結ぶ直線である。また、破線Ｌ２は、Ａｌ組成が７０％である窒化物系半導体の組成を結ぶ直線であり、破線Ｌ３は、Ａｌ組成が５０％である窒化物系半導体の組成を結ぶ直線である。本実施形態では、ＩｎＡｌＧａＮ層１４がＧａＮ層１２と格子整合する。言い換えれば、ＩｎＡｌＧａＮ層１４を構成する各元素の組成比は、ＩｎＡｌＧａＮの格子定数がＧａＮの格子定数と略一致する、図４の破線Ｌ１上に定められる。一実施例では、ＩｎＡｌＧａＮ層１４は、Ｉｎ0.14Ｇａ0.16Ａｌ0.70Ｎ（図４の点Ｐ２）またはＩｎ0.1Ｇａ0.4Ａｌ0.6Ｎ（図４の点Ｐ３）から成る。
この工程Ｓ４では、四元混晶であるＩｎＡｌＧａＮを結晶性良く成長するために、成長温度及び成長圧力を工程Ｓ１及び工程Ｓ２よりも低くする。ＩｎＡｌＧａＮ層１４の成長温度は、例えば６００℃以上８００℃以下であり、一実施例では７００℃である。ＩｎＡｌＧａＮ層１４の成長圧力は例えば４０Ｔｏｒｒ以上７０Ｔｏｒｒ以下であり、より好適には４５Ｔｏｒｒ以上６０Ｔｏｒｒ以下であり、一実施例では５０Ｔｏｒｒである。
続いて、例えばＭＯＣＶＤ法によって、ＩｎＡｌＧａＮ層１４上にＧａＮ層１５を成長する（工程Ｓ５、本実施形態における第４工程）。ＧａＮ層１５の原料は、例えばＴＭＧ及びＮＨ3である。ＧａＮ層１５の成長温度は、例えば８００℃以上９００℃以下であり、一実施例では８５０℃である。
ＨＥＭＴ２Ａを製造する場合には、続いて、エッチングによりＧａＮ層１５の一部を除去したのち、ＩｎＡｌＧａＮ層１４上にソース電極１６及びドレイン電極１７を形成する。その後、ＧａＮ層１５上にゲート電極１８を形成する（工程Ｓ６）。本工程では、ソース電極１６、ドレイン電極１７及びゲート電極１８を、例えば通常のリソグラフィー技術及びリフトオフ技術によって形成することができる。
なお、ＧａＮ層１５上に、或いはＧａＮ層１５に代えて、絶縁膜（例えばＳｉＮ）を形成する場合には、この絶縁膜の成長温度は、例えば８００℃以上とする。また、この絶縁膜を、ＩｎＡｌＧａＮ層１４の上に成長炉内で連続して形成してもよい。これにより、ウエハを成長炉外へ取り出してから絶縁膜を形成する場合と比較して、ウエハ表面の酸化や不純物の付着を防ぎ、ＨＥＭＴ２Ａの安定動作及び信頼性の向上を図ることができる。
以上に説明した、本実施形態によるエピタキシャルウエハ１Ａ及びＨＥＭＴ２Ａ、並びにそれらの製造方法によって得られる作用効果について、従来の課題とともに説明する。
現在、ＧａＮなどの窒化物半導体材料を用いた電子デバイスが実用化されている。特に、高電子移動度トランジスタ（ＨＥＭＴ）においては、窒化物半導体材料を用いることによって高速・高耐圧を実現することができる。更に近年では、高電子濃度を活用したより高周波の半導体デバイスの開発が進んでいる。そして、これらの半導体デバイスとして、チャネル層としてＧａＮ層を備え、バリア層としてＡｌＧａＮ層を備えるものが知られている。ＧａＮチャネル層とＡｌＧａＮバリア層との界面に高濃度の二次元電子（２ＤＥＧ）が生成されるので、優れた増幅（変調）特性を得ることができる。
また、バリア層としてＡｌＧａＮ層に代えてＩｎＡｌＮ層を備えるＨＥＭＴ構造も知られている。高周波特性をより高める為には、相互コンダクタンス（ｇｍ）を改善することが重要であるが、バリア層としてＡｌＧａＮ層を用いる場合、相互コンダクタンスを大きくする為にバリア層を薄層化すると、二次元電子濃度が低下してしまい、結果的に相互コンダクタンスの改善が難しくなる。これに対し、バリア層としてＩｎＡｌＮ層を用いる場合には、バリア層を薄層化しても二次元電子濃度の低下が少ない。
しかしながら、バリア層としてＩｎＡｌＮ層を用いる場合では、バリア層としてＡｌＧａＮ層を用いる場合よりもゲートリーク（Ｉｇ）が大きいという課題がある。これは、バリア層にＩｎＡｌＮ層を適用することで２次元電子濃度が高まり内部電界が強くなることに加え、ＩｎＡｌＮ層の結晶品質がＡｌＧａＮ層と比べて劣るので、表面の凹凸や結晶内部の欠陥順位を介したリーク電流が増加することが原因であると考えられる。ゲートリーク電流を低減する方法として、ＩｎＡｌＮバリア層の上にＧａＮキャップ層を成長させる方法、及び、ＩｎＡｌＮバリア層の上に成長炉内で連続してＳｉＮ等の絶縁膜を形成し、ＭＩＳ−ＨＥＭＴ構造を作製する方法などがある。これらの方法では、ゲートリーク電流の抑制には効果的であるが、ＩｎＡｌＮバリア層の利点である高い二次元電子濃度が低下してしまう。
このような二次元電子濃度の低下は、ＧａＮキャップ層や絶縁膜を形成する際の温度上昇に起因していると予想される。通常、ＩｎＡｌＮは、Ｉｎ組成を高める為に、ＧａＮやＡｌＧａＮと異なり７００℃以下の低い温度で成長する。これに対し、ＧａＮキャップ層の成長や高品質な絶縁膜の成膜には８００℃以上の温度が必要となる。図５は、その際の温度変化の例を示し、横軸は成長時間、縦軸は温度を示す。図５に示す例では、ＧａＮチャネル層を１０００℃で成長し、その後降温してＩｎＡｌＮバリア層を７００℃で成長し、その後昇温してＧａＮキャップ層（または絶縁膜）を８００℃〜９００℃で成長する。すなわち、７００℃以下の低い温度で成長したＩｎＡｌＮの結晶を８００℃以上の温度に晒すこととなる。これは、ＩｎＡｌＮの結晶品質を劣化させ、二次元電子濃度を低下させてしまう。なお、ＧａＮキャップ層や絶縁膜を形成する際の温度を下げると、ＧａＮキャップ層や絶縁膜の品質低下に繋がり、窒化物系半導体における電流コラプス現象が抑制され難くなる。
そこで、ＩｎＡｌＮバリア層に着目する。ＩｎＡｌＮは、正確にはＩｎ0.18Ａｌ0.82Ｎであり、ＡｌＧａＮのＡｌ組成（２０〜３０％）に対して高いＡｌ組成（８２％）を有する。これにより、ＩｎＡｌＮはＡｌＧａＮよりも強い分極電荷を示す。また、ＩｎＡｌＮはＡｌＧａＮよりも広いバンドギャップ（Ｅｇ）を有する。そして、このような特性は、ＩｎＡｌＮにＧａを加えたＩｎＡｌＧａＮにおいても、Ｉｎ及びＡｌの組成比を調整することによって同様に得ることができる。具体的には、ＩｎＡｌＧａＮを用いることで、ＩｎＡｌＮと同様に４．０ｅＶ以上のバンドギャップを有するバリア層を作成することが可能であり、４．０ｅＶ以上のバンドギャップを得ることが困難なＡｌＧａＮバリア層では実現できない優れた高周波特性を期待することができる。
ＩｎＡｌＮやＩｎＡｌＧａＮはＩｎを含む混晶であるが、Ｉｎが熱に弱いことが結晶品質劣化の主因であり、Ｉｎ組成が小さいＩｎＡｌＧａＮの成長条件（前述した工程Ｓ４を参照）を確立した上で、ＩｎＡｌＧａＮ／ＧａＮ構造を作製した。図６は、その結果を示し、横軸は熱処理温度（単位：℃）を示し、縦軸は熱処理前と熱処理後の二次元電子濃度の変化（単位：％）を示す。図６に示すように、Ｉｎ組成を１８％（すなわちＩｎ0.18Ａｌ0.82Ｎ、図４の点Ｐ１）、１４％（図４の点Ｐ２）、１０％（図４の点Ｐ３）としたＩｎＡｌＧａＮ／ＧａＮ構造を作製し、その後の熱処理による二次元電子濃度変化を評価したところ、Ｉｎ組成が１８％の場合には熱処理温度が７００℃から高くなるほど二次元電子濃度が低下するが、Ｉｎ組成が１４％、１０％の場合には、熱処理温度が８００℃以上であっても二次元電子濃度がほとんど低下しない。
このような結果が得られた理由について検討する。ＩｎＡｌＧａＮ結晶の表面はIII族原子面となっており、１つのIII族原子の周囲には６個のIII族原子が配位している。つまり、Ｉｎ組成が１６．７％以上であれば確率的にＩｎ−Ｉｎ結合が表面に存在する可能性が高くなるが、Ｉｎ組成がそれ未満であればその可能性は低くなる。Ｉｎ組成が１４％である場合とＩｎ組成が１８％である場合とで熱処理後の二次元電子濃度に大きな差が生じたのはこの為であると考えられる。なお、Ｉｎ組成を１０％以上とすることにより、Ｉｎを含まないＡｌＧａＮと比べた利点（相互コンダクタンスを大きくする為にバリア層を薄層化しても二次元電子濃度の低下が少ない）を明確に得ることができる。
ところで、従来、ＩｎＡｌＧａＮがバリア層として用いられなかった理由は次のように考えられる。すなわち、ＩｎＡｌＮやＡｌＧａＮは三元混晶であるが、ＩｎＡｌＧａＮは四元混晶であり、構成元素が１つ多い。ＭＯＣＶＤ法などの気相成長法を用いて結晶成長を行う際、構成元素が多いほど組成の制御が困難であることから、構成元素は少ない方が好ましい。特に、各構成元素の組成が全て１０％以上であるようなＩｎＡｌＧａＮ（例えばＩｎ0.14Ｇａ0.16Ａｌ0.70Ｎ、Ｉｎ0.1Ｇａ0.4Ａｌ0.6Ｎ）では、従来のＭＯＣＶＤ法では組成を再現性よく制御することが困難であった。
一般的に窒化物結晶成長には１５０〜３００Ｔｏｒｒといった高圧が用いられるが、ＩｎＡｌＧａＮ成長を、７０Ｔｏｒｒ以下といった極低圧で行うことにより、過剰な気相反応が抑制され組成を安定的に再現よく制御できることを見出した。一般には成長圧力を下げると気相中の原子同士の反応が抑制され、装置内を高速で原子が流れることにより組成は安定する。一方でキャリア中の水素原子によるダメージや結晶表面からの構成元素の離脱が進むため、安定に結晶を成長することは困難である。しかしながら、ＩｎＡｌＧａＮの成長は低温かつキャリアガス中の水素分圧が極めて低い為に後者の効果が抑制され、組成の安定性改善だけが発揮される。
図７は、ＩｎＡｌＧａＮの組成の安定性と成長圧力との関係を示す。図７において、横軸は成長圧力（単位：Ｔｏｒｒ）を示し、縦軸はＩｎＡｌＧａＮのＰＬ波長（単位：ｎｍ）を示す。また、プロットＡ１〜Ａ３は、４インチウエハの中心からそれぞれ同方向に４０ｍｍ、０ｍｍ、及び−４０ｍｍ離れた位置における測定結果を示す。ここで０ｍｍは４インチウエハのほぼ中心に対応する。プロットＢ１〜Ｂ３は、別の４インチウエハの中心からそれぞれ同方向に４０ｍｍ、０ｍｍ、及び−４０ｍｍ離れた位置における測定結果を示す。図７に示すように、成長圧力が大きくなるほど、ウエハの位置によるＰＬ波長の変動が大きくなっており、ＩｎＡｌＧａＮの組成安定性が低下していることがわかる。また、成長圧力が７０Ｔｏｒｒ以下であれば、ウエハの位置によるＰＬ波長の変動が小さく、ＩｎＡｌＧａＮ組成の良好な安定性が得られることがわかる。
図８は、バリア層の組成の違いによるゲートリーク電流及び二次元電子濃度の相違を示し、横軸は二次元電子濃度（単位：ｃｍ-2）、縦軸はＨＥＭＴを作製したときのゲートリーク電流（単位：Ａ／ｍｍ）をそれぞれ示す。このグラフは、後述する実施例及び比較例により得られたものである。図中のプロットＰ１１は、バリア層がＡｌＧａＮである場合を示す。プロットＰ１２は、バリア層がＩｎＡｌＮである場合を示す。プロットＰ１３は、ＩｎＡｌＮバリア層上にＧａＮキャップ層を成長した場合を示す。プロットＰ１４は、ＩｎＡｌＮバリア層上に炉内で連続してＳｉＮ絶縁膜を成膜した場合を示す。プロットＰ１５は、ＩｎＡｌＧａＮバリア層上にＧａＮキャップ層を成長した場合を示す。プロットＰ１６は、ＩｎＡｌＧａＮバリア層上に炉内で連続してＳｉＮ絶縁膜を成膜した場合を示す。
図８に示すように、バリア層をＡｌＧａＮからＩｎＡｌＮへ変更することによって二次元電子濃度は増加しているが、ゲートリーク電流も大幅に増加している。そして、ゲートリーク電流を抑制するために、ＩｎＡｌＮバリア層上にＧａＮキャップ層や連続してＳｉＮ膜を形成すると、ゲートリーク電流はＡｌＧａＮと同程度まで低減するが、二次元電子濃度も低下している。これに対し、バリア層をＩｎＡｌＧａＮとし、その上にＧａＮキャップ層や炉内で連続してＳｉＮ膜を形成した場合、ＩｎＡｌＮと同等の高い二次元電子濃度、及びＡｌＧａＮと同等の低いゲートリーク電流が実現できている。従って、バリア層にＩｎＡｌＧａＮを採用することにより、ＨＥＭＴの優れた高周波特性と高い信頼性とを両立することができる。
なお、図８においては、ＩｎＡｌＧａＮバリア層の厚さを９ｎｍとし、ＧａＮキャップ層及びＳｉＮ絶縁膜の厚さを３ｎｍとしたが、上述した効果は厚さの影響が小さいので、これらと異なる厚さのＩｎＡｌＧａＮバリア層、ＧａＮキャップ層及びＳｉＮ絶縁膜においても同様の効果を期待できる。
また、キャップ層の組成はＧａＮに限られない。例えば、ＧａＮと同様に成長温度が高く設定されるＡｌＧａＮであってもよい。また、炉内で連続して成膜する絶縁膜は、ＳｉＮに限らず、大きなバンドギャップを有することでゲートリークを低減でき、且つ窒化物系半導体の成長後に炉内で連続して成膜できる材料であれば、他の材料（例えばＳｉＯＮ、ＳｉＯ2、Ａｌ2Ｏ3、またはＡｌＯＮ）から成ってもよい。
また、本実施形態のように、ＩｎＡｌＧａＮバリア層は、ＧａＮチャネル層と格子整合してもよい。より具体的には、ＩｎＡｌＧａＮバリア層とＧａＮチャネル層との格子定数（ａ軸長）の差がＧａＮの格子定数の１％以下であるとよい。これにより、ＩｎＡｌＧａＮ内部の応力が弱くなり、ＨＥＭＴの信頼性を高めることができる。
（実施例）
半絶縁性のＳｉＣ基板上に、ＴＭＡ及びＮＨ3を原料とするＭＯＣＶＤ法を用いて、成長温度１１００℃でＡｌＮバッファ層を成長した。ＡｌＮバッファ層の厚さは２０ｎｍであった。次に、ＴＭＧ及びＮＨ3を原料とするＭＯＣＶＤ法を用いて、成長温度１０５０℃でＡｌＮバッファ層上にＧａＮチャネル層を成長した。ＧａＮチャネル層の厚さは５００ｎｍであった。続いて、ＴＭＡ及びＮＨ3を原料として、成長温度７００℃、圧力５０ＴｏｒｒにてＡｌＮスペーサ層を１ｎｍ形成し、ＴＭＡ、ＴＭＩ、ＴＭＧ、及びＮＨ3を原料として、成長温度７００℃、圧力５０ＴｏｒｒにてＩｎＡｌＧａＮバリア層を成長した。ＩｎＡｌＧａＮバリア層の厚さは９ｎｍ、Ｉｎ組成は１４％であった。続いて、成長温度を８５０℃へと変化させたのち、ＴＭＧ及びＮＨ3を原料として、厚さ３ｎｍのＧａＮキャップ層をＩｎＡｌＮバリア層上に成長した。
その後、通常のリソグラフィー技術及びリフトオフ技術を用いて、ＩｎＡｌＧａＮバリア層上にＴｉ／Ａｌからなる一対のオーミック電極（ドレイン電極及びソース電極）を形成し、またこれらの電極間にＮｉ／Ａｕからなるゲート電極を形成した。更に、ＳｉＮからなる表面保護膜を形成し、ＨＥＭＴを完成した。
このＨＥＭＴのゲート長は０．３μｍ、ソース−ドレイン電極間隔は３．０μｍであった。ゲート電極とドレイン電極との間に５０Ｖの電圧を印加したところ、ゲートリーク電流は１μＡ／ｍｍ（１×１０-6Ａ／ｍｍ）であった。また、Ｈａｌｌ測定パターンを用いて二次元電子濃度を測定したところ、２．０×１０13／ｃｍ2であった。
また、ＧａＮキャップ層に代えて、ＧａＮキャップ層の成長温度と同じ温度にてＳｉＨ4及びＮＨ3を原料とするＳｉＮ膜を成膜し、ＳｉＮ層上にゲート電極を形成したところ、ゲートリーク電流は０．８μＡ／ｍｍ（８×１０-7Ａ／ｍｍ）であり、二次元電子濃度は２．１×１０13／ｃｍ2であった。
（第１比較例）
上記実施例と同様の工程により、半絶縁性のＳｉＣ基板上にＡｌＮバッファ層、ＧａＮチャネル層、及びＡｌＮスペーサ層を成長した。次に、ＴＭＡ、ＴＭＩ、及びＮＨ3を原料として、成長温度７００℃、圧力５０ＴｏｒｒにてＩｎＡｌＮバリア層を成長した。ＩｎＡｌＮバリア層の厚さは９ｎｍ、Ｉｎ組成は１８％であった。
その後、通常のリソグラフィー技術及びリフトオフ技術を用いて、ＩｎＡｌＮバリア層上にＴｉ／Ａｌからなる一対のオーミック電極（ドレイン電極及びソース電極）を形成し、またこれらの電極間にＮｉ／Ａｕからなるゲート電極を形成した。更に、ＳｉＮからなる表面保護膜を形成し、ＨＥＭＴを完成した。
このＨＥＭＴのゲート長は０．３μｍ、ソース−ドレイン電極間隔は３．０μｍであった。ゲート電極とドレイン電極との間に５０Ｖの電圧を印加したところ、ゲートリーク電流は１００μＡ／ｍｍ（１×１０-4Ａ／ｍｍ）であった。また、Ｈａｌｌ測定パターンを用いて二次元電子濃度を測定したところ、２．３×１０13／ｃｍ2であった。
（第２比較例）
上記実施例と同様の工程により、半絶縁性のＳｉＣ基板上にＡｌＮバッファ層、ＧａＮチャネル層、及びＡｌＮスペーサ層を成長した。次に、上記第１比較例と同様の工程により、ＩｎＡｌＮバリア層を成長した。そして、成長温度を８５０℃へと変化させたのち、ＴＭＧ及びＮＨ3を原料として、厚さ３ｎｍのＧａＮキャップ層をＩｎＡｌＮバリア層上に成長した。その後、上記第１比較例と同様の工程によりドレイン電極、ソース電極及びゲート電極を形成した。更に、ＳｉＮからなる表面保護膜を形成し、ＨＥＭＴを完成した。
このＨＥＭＴのゲート長は０．３μｍ、ソース−ドレイン電極間隔は３．０μｍであった。ゲート電極とドレイン電極との間に５０Ｖの電圧を印加したところ、ゲートリーク電流は２μＡ／ｍｍ（２×１０-6Ａ／ｍｍ）であった。また、Ｈａｌｌ測定パターンを用いて二次元電子濃度を測定したところ、１．４×１０13／ｃｍ2であった。
また、ＧａＮキャップ層に代えて、ＧａＮキャップ層の成長温度と同じ温度にてＳｉＨ4及びＮＨ3を原料とするＳｉＮ膜を成膜し、ＳｉＮ層上にゲート電極を形成したところ、ゲートリーク電流は３μＡ／ｍｍ（３×１０-6Ａ／ｍｍ）であり、二次元電子濃度は１．５×１０13／ｃｍ2であった。
本発明による半導体装置、高電子移動度トランジスタ、及び半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば、上述した各実施形態を、必要な目的及び効果に応じて互いに組み合わせてもよい。また、上記実施形態では半導体装置としてエピタキシャルウエハを例示しているが、本発明の半導体装置はこれに限られず、バッファ層、チャネル層、及びバリア層を備える様々な窒化物系半導体デバイスにも適用可能である。
１Ａ…エピタキシャルウエハ、２Ａ…ＨＥＭＴ、１０…ＳｉＣ基板、１０ａ…表面、１１…ＡｌＮ層、１２…ＧａＮ層、１３…ＡｌＮ層、１４…ＩｎＡｌＧａＮ層、１５…ＧａＮ層、１６…ソース電極、１７…ドレイン電極、１８…ゲート電極。

Claims (4)

  1. 高周波用窒化物半導体装置の製造方法であって、
    基板上にバッファ層を成長させる第１工程と、
    前記バッファ層上にＧａＮチャネル層を成長させる第２工程と、
    前記ＧａＮチャネル層上にＩｎＡｌＧａＮバリア層を成長させる第３工程と、を備え、
    前記第３工程において、前記第１工程及び前記第２工程よりも成長温度を低くし、前記ＩｎＡｌＧａＮバリア層のＩｎ含有比率を多くとも１４％とし、成長圧力を４０Ｔｏｒｒ以上７０Ｔｏｒｒ以下とし、前記ＩｎＡｌＧａＮバリア層の厚さは５ｎｍ以上１５ｎｍ以下であり、
    前記第２工程における成長温度を１０００℃以上とし、
    ＡｌＮスペーサ層を成長させる工程を、前記第２工程と前記第３工程との間に更に備え、
    前記ＡｌＮスペーサ層を成長させる工程における成長温度を８００℃以下とする、半導体装置の製造方法。
  2. 前記第３工程において、前記ＩｎＡｌＧａＮバリア層のＩｎ含有比率を少なくとも１０％とする、請求項１に記載の半導体装置の製造方法。
  3. 前記第１工程及び前記第２工程における成長温度を共に１０００℃以上とし、前記第３工程における成長温度を８００℃以下とする、請求項１または２に記載の半導体装置の製造方法。
  4. 前記ＩｎＡｌＧａＮバリア層上にＧａＮキャップ層を成長させる第４工程を更に備え、
    前記第４工程における成長温度を８００℃以上９００℃以下とする、請求項１から３のいずれか一項に記載の半導体装置の製造方法。
JP2016235755A 2016-12-05 2016-12-05 半導体装置の製造方法 Active JP6870304B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016235755A JP6870304B2 (ja) 2016-12-05 2016-12-05 半導体装置の製造方法
US15/830,582 US20180158926A1 (en) 2016-12-05 2017-12-04 Process of forming semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016235755A JP6870304B2 (ja) 2016-12-05 2016-12-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2018093076A JP2018093076A (ja) 2018-06-14
JP6870304B2 true JP6870304B2 (ja) 2021-05-12

Family

ID=62243127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016235755A Active JP6870304B2 (ja) 2016-12-05 2016-12-05 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US20180158926A1 (ja)
JP (1) JP6870304B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6729416B2 (ja) * 2017-01-19 2020-07-22 住友電気工業株式会社 窒化物半導体デバイス及び窒化物半導体デバイスの製造方法
WO2020137667A1 (ja) * 2018-12-27 2020-07-02 住友電気工業株式会社 窒化物半導体デバイスの製造方法
JP7439536B2 (ja) * 2020-01-28 2024-02-28 富士通株式会社 半導体装置
CN113066851A (zh) * 2021-03-09 2021-07-02 吉林大学 一种InAlGaN/GaN异质结结构及其生长方法
CN118431263A (zh) * 2024-06-28 2024-08-02 合肥欧益睿芯科技有限公司 含多层外延插入的外延片及制备方法、晶体管和射频器件

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7714359B2 (en) * 2005-02-17 2010-05-11 Panasonic Corporation Field effect transistor having nitride semiconductor layer
EP1803789A1 (de) * 2005-12-28 2007-07-04 Novaled AG Verwendung von Metallkomplexen als Emitter in einem elektronischen Bauelement und elektronisches Bauelement
CN101981677B (zh) * 2008-03-24 2013-10-30 日本碍子株式会社 半导体元件用外延基板、半导体元件及半导体元件用外延基板的制作方法
KR20100133016A (ko) * 2008-04-17 2010-12-20 글락소 그룹 리미티드 니코틴성 아세틸콜린 수용체 아형 알파-71의 조절인자로서의 인돌
DE112010003700T5 (de) * 2009-09-18 2013-02-28 Soraa, Inc. Power-leuchtdiode und verfahren mit stromdichtebetrieb
CN103003931B (zh) * 2010-07-29 2016-01-13 日本碍子株式会社 半导体元件用外延基板、半导体元件、pn接合二极管元件以及半导体元件用外延基板的制造方法
WO2012026396A1 (ja) * 2010-08-25 2012-03-01 日本碍子株式会社 半導体素子用エピタキシャル基板、半導体素子、半導体素子用エピタキシャル基板の作製方法、および半導体素子の作製方法
JP5906062B2 (ja) * 2010-12-17 2016-04-20 キヤノン株式会社 撮像装置およびその制御方法
JP2014178659A (ja) * 2012-07-09 2014-09-25 Ricoh Co Ltd 画面制御システム、画面制御装置、情報処理端末、プログラム及び記録媒体
JP6318474B2 (ja) * 2013-06-07 2018-05-09 住友電気工業株式会社 半導体装置の製造方法
JP6299478B2 (ja) * 2013-06-26 2018-03-28 日亜化学工業株式会社 発光装置およびその製造方法
DE102014115599A1 (de) * 2013-10-28 2015-04-30 Seoul Viosys Co., Ltd. Halbleitervorrichtung und Verfahren zu deren Herstellung
JP2015165530A (ja) * 2014-03-03 2015-09-17 三菱電機株式会社 半導体装置および半導体装置の製造方法
JP2017011088A (ja) * 2015-06-22 2017-01-12 住友電工デバイス・イノベーション株式会社 半導体装置
JP6555082B2 (ja) * 2015-10-30 2019-08-07 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JP2018093076A (ja) 2018-06-14
US20180158926A1 (en) 2018-06-07

Similar Documents

Publication Publication Date Title
US9355843B2 (en) Semiconductor device and method of manufacturing the same
JP6870304B2 (ja) 半導体装置の製造方法
JP5634681B2 (ja) 半導体素子
JP6151487B2 (ja) 化合物半導体装置及びその製造方法
WO2017114296A1 (zh) 一种铝镓氮化合物/氮化镓高电子迁移率晶体管
US8791504B2 (en) Substrate breakdown voltage improvement for group III-nitride on a silicon substrate
US9419125B1 (en) Doped barrier layers in epitaxial group III nitrides
US20120299060A1 (en) Nitride semiconductor device and manufacturing method thereof
KR101365302B1 (ko) 화합물 반도체 장치 및 그 제조 방법
WO2012066701A1 (ja) 窒化物半導体装置
JP7013710B2 (ja) 窒化物半導体トランジスタの製造方法
US20130207078A1 (en) InGaN-Based Double Heterostructure Field Effect Transistor and Method of Forming the Same
JP6696244B2 (ja) 高電子移動度トランジスタ及び高電子移動度トランジスタの製造方法
US10332975B2 (en) Epitaxial substrate for semiconductor device and method for manufacturing same
JPWO2014103125A1 (ja) 窒化物半導体装置および窒化物半導体基板
WO2010058561A1 (ja) 電界効果トランジスタ
JP5817283B2 (ja) 半導体装置の製造方法
US9437725B2 (en) Semiconductor device and semiconductor substrate
TWI574407B (zh) 半導體功率元件
KR102111459B1 (ko) 질화물 반도체 소자 및 그 제조 방법
JP6233476B2 (ja) 化合物半導体装置
JP2017085058A (ja) 化合物半導体装置及びその製造方法
JP7074282B2 (ja) 高電子移動度トランジスタ
JP2015207771A (ja) 化合物半導体基板
WO2018234873A1 (ja) 窒化物半導体エピタキシャル基板および半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190722

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200310

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20200427

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200706

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210203

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210316

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210329

R150 Certificate of patent or registration of utility model

Ref document number: 6870304

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250