KR20080081513A

KR20080081513A - ＧａＮ 반도체 기판 및 그 제조방법

Info

Publication number: KR20080081513A
Application number: KR1020070021602A
Authority: KR
Inventors: 이문상
Original assignee: 삼성코닝정밀유리 주식회사
Priority date: 2007-03-05
Filing date: 2007-03-05
Publication date: 2008-09-10
Also published as: KR101270170B1

Abstract

실리콘 기판에 GaN 를 성장시키는 방법에 관해 개시된다.

실리콘 기판에는 스터핑 층이 포함되는 3중 층 구조의 Si 확산방지 구조가 마련되어 실리콘의 효과적인 확산방지가 가능하고 다층 구조의 완충에 의해 GaN 계면에서의 스트레스를 감소시킨다.

이로써 기존의 단일층 완충층 구조를 이용하는 종래 방법에 비해 양질의 GaN 을 저렴한 비용을 형성할 수 있다.

Si, GaN, 반도체, 기판, 완충, 확산

Description

ＧａＮ 반도체 기판 및 그 제조방법{GaN semiconductor substrate and fabrication method thereof}

도 1은 본 발명에 따른 GaN 반도체 기판의 개략적 단면도이다.

도 2a는 본 발명에 따른 GaN 반도체 기판에서 Si 합금 형성을 통해 GaN 으로의 Si 확산 방지 메커니즘을 설명하는 도면이다.

도 2b는 본 발명에 따른 GaN 반도체 기판에서 Si 확산 경로 확장에 따른 Si 확산 억제 메커니즘을 설명하는 도면이다.

도 3은 본 발명에 따른 GaN 반도체 기판 제조공정의 흐름도이다.

도 4는 본 발명에 따라 Si 기판에 GaN 층을 형성하는 과정을 보이는 GaN 반도체 기판 제조 공정도이다.

1. MRS Internet J. Nitride Semicond. Res. 4, 2 (1999)

2. J. Cryst. Growth., 276, 415(2005))

본 발명은 GaN 반도체 기판 제조 방법에 관한 것으로서, 상세히는 실리콘 기 판에 GaN층을 성장시키는 GaN 반도체 기판의 제조 방법에 관한 것이다.

저 가격 GaN LED(Light emitting diode), LED와 트랜지스터가 한 기판에 집적(integrated)되는 기판을 제조하기 위해서는, 실리콘(Si) 기판상에 고품질의 GaN 층을 성장하는 것이 필요하다. 그러나, 실리콘 기판 상에 GaN를 성장시킬 때에 Si과 GaN 사이의 열팽창계수차이로 인한 기판의 스트레스는 GaN 층에 크랙(crack)을 발생시키고, Si과 Ga의 반응에 의한 되녹임(meltback)현상은 성장된 GaN 층의 표면 형상(morphology)을 악화시킬 뿐만 아니라 다결정 GaN을 발생시킴으로써 GaN 결정성장층(epitaxial layer)의 품질을 떨어뜨리게 된다.(종래기술의 문헌 정보 1)

이를 해결하기 위해 단일(single)의 완충층(buffer layer), 혹은 확산 방지층 - diffusion barrier)를 사용하고 있으나, 완충층의 결정립계(grain boundary)를 따라 Si이 확산하여 Ga과 반응하는 문제점이 존재한다.

일반적으로 TiN, AlN, AlAs, HfN, AlGaN 등의 단일 완충층을 사용하여 Si의 GaN 층으로의 확산을 억제하는 연구가 진행되어왔다. 그러나, 완충층을 사용한다 하더라도 고온에서 실리콘이 완충 층의 결정립계(grain boundary)를 따라 확산하여 Ga과 화합물을 형성함으로써 여전히 되녹임 현상이 발생된다.(종래기술의 문헌 정보 2)

양질의 GaN을 Si 기판에 성장할 수 있는 방법을 제공하는 것이 본 발명이 이루고자 하는 기술적 과제이다.

이를 위하여 본 발명은 실리콘의 확산을 효과적으로 방지하면서도 계면 스트 레스를 억제할 수 있도록 실리콘 기판 위에 GaN 막이 성장된 실리콘 기판 및 이의 제조방법을 제공한다.

본 발명에 따르면,

실리콘 기판과,

상기 실리콘 기판 위에 성장된 제1완충층과;

상기 제1완충층 위에 성장된 스터핑 층과;

상기 스터핑 층 위에 성장된 제2완충층과; 그리고

상기 제2완층층 위에 성장된 GaN 층을; 구비하는 기판이 제공된다.

본 발명에 따르면,

실리콘 기판에 제1완충층을 형성하는 단계;

제1완충층 위에 스터핑 층을 형성하는 단계;

상기 스터핑 층 위에 제2완충층을 형성하는 단계; 그리고

상기 제2완충층 위에 GaN 을 결정성장하는 단계;를 포함하는 GaN 기판 제조방법이 제공된다.

본 발명에 있어서, 스터핑 층은 다른 원소와 화합물(compound)을 형성함으로써 이미 존재해 있는 결정립계를 충진시켜 원소의 확산을 억제시키는 기능을 가지는 기능층으로서 정의된다.

본 발명의 구체적인 실시예들에 따르면, 상기 스터핑 층은 육정방계(HCP), 입방정계(CUBIC) 구조를 가진다. 이러한 스터핑 층은 Si과 합금(alloy)을 형성하여 GaN 막으로의 Si 확산을 방지할 수 있는 물질 예를 들어 Ru, Pd, Ti 등으로 형성되며, 다른 실시예에 따르면 스터핑 층은 Si과 합금을 형성하지 않더라도 제1완충층과 격자 상수가 다른 물질로 형성되어 Si 기판으로부터의 Si의 확산 거리를 연장하는 기능을 가진다. 이러한 스터핑 층은 바람직하게 3 nm~1μm 이내의 두께를 가진다.

이하 첨부된 도면을 참조하면서, 본 발명의 한 실시예에 따른 GaN 막이 성장된 Si 기판 및 그 제조방법을 상세히 설명한다.

본 발명은 실리콘 기판 과 GaN 막 사이에 다중층 구조의 확층방지 구조층을 마련함으로써 Si의 확산 및 Si와 Ga과의 반응을 방지하고 따라서 고품질의 GaN 기판을 제조한다.

도 1은 본 발명에 따른 GaN 기판의 개략적 단면도이다.

도 1을 참조하면, 실리콘 기판(1)위에 제1완충층(2), 스터핑 층(3), 제2완충층(3) 그리고 GaN 층(4)이 형성되어 있다. 제1완충층(2), 스터핑 층(3) 및 제2완충층(3)에 의한 Si 확산 방지 구조는 본 발명을 특징 지운다.

제1완충층(2)은 AlN, AlGaN, LT(low temperature)-AlN, LT-GaN, HfNx, SiNx, MnS 등과 내열성 금속 질화물(refractory metal nitride) 계열인 TiN, TaN, WN을 이용하며 그 두께는 3 nm ~ 1 μm 이내이다

상기 스터핑 층(3)은 육정방계, 입방정계 구조를 가지며, Si와 합금을 형성할 수 있는 물질 또는 제1완충층과 다른 격자상수를 가지는 물질로 형성된다.

Si 와 합금을 형성할 수 있는 물질로는 예를 들어 Ru, Pd, Ti 중에서 선택 될 수 있다. 그리고 Si과 합금을 형성하지 않더라도 스터핑 층(3)의 재료로 사용될 수 있는 물질로는 제1완충층(2)과 격자 상수 차이가 나는 어떠한 물질도 사용될 수 있다. 이러한 재료들로 형성될 수 있는 스터핑 층(3)은 3 nm~1μm 이내의 두께를 가질 수 있다.

상기 제2완충층(4)은 그 위에 결정 성장되는 GaN 막의 웨팅(wetting)이 용이하고 GaN 핵 생성을 향상시키는 물질로 AlN, AlGaN, LT-AlN, LT-GaN, HfNx, SiNx, MnS과 내화성 금속 질화물(refractory metal nitride) 계열의 물질로 형성된다. 이러한 제2완충층(4)은 두께가 3 nm~1μm이며, 바람직하게 상기 스터핑 층(3)과 다른 격자 상수를 가지며, 더욱 바람직하게는 상기 제1완충층(4)과 동일 물질로 형성된다.

상기 GaN 층(5)은 기존의 결정성장방법에 의해 형성되는 것으로 적용 제품에서 요구하는 두께로 형성된다.

도 2a는 실리콘 기판(1)으로부터 확산되는 Si가 스터핑 층(3)에서 Ru와 합금을 형성하고 따라서 Si 가 GaN 층으로 확산되는 것을 방지하는 구조를 도식적으로 보인다. 도 2a를 참조하면, 실리콘 기판(1)으로부터 제1완충층(2)을 통과한 Si 는 스터핑 층(3)에서 합금을 형성하게 된다. 본 발명의 한 실시예에 따르면 스터핑 층은 Si과 합금을 이룰 수 있는 물질, 예를 들어 Ru, Ru, Pd, Ti를 포함함으로써 확산 Si 가 스터핑 층에 포획되게 된다. 따라서 GaN 층으로는 확산되지 않는다. 여기에서 상기 스터핑 물질인 Ga는 GaN, AlGaN, InGaN에 의해 공급될 수 있으며, 따라서 스터핑 층은 GaN, AlGaN, InGaN 중의 어느 하나로 형성될 수 있다.

도 2b는 스터핑 층(3)과 그 상하의 제2완충층(4)과 제1완충층(2)과의 격자상수를 달리함으로써 결정립계(grain boundary)를 통한 Si 확산 경로(화살표)의 길이를 확장하게 된다. 따라서 스터핑 층(3)의 두께에 비해 큰 길이의 확산 경로를 얻을 수 있게 되고 따라서 GaN 으로의 Si 확산량을 감소시킬 수 있다.

아래의 표 1은 본 발명의 스터핑 층(3)의 재료로 사용될 수 있는 물질의 특성을 보인다. 아래의 표 1을 통해서 Co를 제외한 Ru, Pd, Ti 가 스터핑 층의 재료로 사용할 수 있음을 알 수 있다.

	Lattice constant, a (Å)	Lattice constant, c (Å)	Thermal expansion coefficient (x10^-6/K)	Space Group	Lattice Mismatch GaN/substrate (%)
Ru	2.71	4.28	6.4	P63/mmc	17.7
Co	2.51	4.07	13.0	P63/mmc	27.1
Pd	3.9	3.9	11.8	Fm-3m	15.5
Ti	3.0	4.7	8.6	P63/mmc	6.3

이러한 본 발명은 종래의 단일 완충층 구조에 따른 문제점을 보완하고자 상하 완충층 사이에 스터핑 층을 삽입하여 Si의 GaN 층으로의 확산을 방지하고, 또는 완충층과 스터핑 층 간의 격자 상수 불일치를 통하여 확산 경로의 길이를 증가시킴으로써 Si의 확산으로 인한 문제점을 감소시킨다. 한편, 스터핑 층을 통하여 완충층의 두께 조절을 용이하게 함으로써 효율적으로 Si 상에 GaN 층을 성장할 수 있게 된다.

이하, 도 3과 도 4를 참조하면서 본 발명의 바람직한 실시예에 따라 실리콘 기판 위에 GaN막을 형성하는 방법을 설명한다. 도 3은 본 발명에 따른 GaN 반도체 기판 제조공정의 흐름도이며, 도 4는 본 발명에 따라 Si 기판에 GaN 층을 형성하는 과정을 보이는 GaN 반도체 기판 제조 공정도이다.

가) 먼저, Si 기판을 위에 통상의 PVD(Physical vapor deposition), CVD (Chemical Vapor deposition)또는 HVPE(Hydride Vapor Phase Epitaxy) 장치에 로딩한다(4a 단계).

나) PVD, CVD 또는 HVPE 법에 의해 제1완충층(2) 위에 제1완충층을 3 nm ~ 1μm 이내의 두께로 형성한다. 이때에 제1완충층(2)의 물질은 AlN, AlGaN, LT-AlN, LT-GaN, HfNx, SiNx, MnS 나 내열성 금속 질화물(refractory metal nitride) 계열 물질인 TiN, TaN 으로 이루어 지는 그룹에서 선택된다.(4b 단계)

다) 제1완충층(2) 위에 PVD, CVD 또는 HVPE법에 의하여 스터핑 층(3)을 결정 성장에 의해 형성한다. 이때, 스터핑 층의 물질은 적층 성장(epitaxy) 조건을 만족시키기 위하여 육방정계(HCP)나 입방정계(Cubic) 결정구조를 갖는다. 또한, Si과 반응할 수 있는 물질 즉 합금을 형성할 수 있는 물질, 예를 들어 Ru, Pd, Co, Ti 등의 물질로 형성한다. 이와 달리 제1완충층과 격자 상수가 다른 물질인 AlN, AlGaN, LT-AlN, LT-GaN, HfNx, SiNx, MnS, 등이나 내열성 금속 질화물(refractory metal nitride) 계열 물질인 TiN 또는 TaN로 형성한다.(4c 단계)

라) GaN 막의 성장을 용이하게 하기 위하여 제2완충층(4)을 스터핑 층(3) 위에 형성한다. 이때, 공정은 PVD, CVD 또는 HVPE 법을 사용한다. 제2완충층(4)의 물질은 AlN, AlGaN, LT-AlN, LT-GaN, HfNx, SiNx, MnS 등과 내열성 금속 질화 물(refractory metal nitride) 계열의 물질인 TiN 또는 TaN이며, 그 두께는 3 nm ~ 1 μm 이내의 조절한다. 바람직한 실시예에 따르면, 제1완충층(2)과 제2완충층(4)을 동일한 물질로 형성된다.(4d 단계).

마) 상기 제2완충층(4) 위에 HVPE법에 의하여 GaN 막5)을 성장시킨다. 이때에 GaN 막의 성장 조건은 다음과 같다. GaN 층의 성장은 Ga 금속에 HCl 가스를 흘려 GaCl을 만들고 이를 NH₃와 반응시킨다. 수송 가스(carrier gas)로 H₂ 또는 N₂가스를 이용한다. V/III족 비는 10 ~ 1000, 이 때의 온도는 900~1200 ℃로 한다. 이와같은 조건에 의해 GaN 층 성장한 결과 결함밀도가 10⁶~10¹⁰/cm² 인 GaN 막을 얻을 수 있었다.

바) GaN 막의 성장이 완료된 후, PVD, CVD 또는 HVPE 장치 등으로 부터 언로딩한 후(4f 단계), 이를 실제 반도체 제품 제조를 위한 통상의 웨이퍼 공정으로 투입한다.(4g 단계)

상기와 같은 과정을 통해, GaN층/제2완충층/스터핑 층/제1완충층/Si기판 구조의 광/전자소자를 얻을 수 있게 된다. 이러한 본 발명에 따르면, 단일 완충층을 이용하는 종래 방법에 비해 높은 고온에서도 Si의 확산이 방지되어 GaN 막과 제1완충층 사이의 경계에서 되녹임 현상이 발생하지 않는다. 따라서 GaN층과 제2완충층 사이의 계면에서의 다결정 GaN의 형성을 방지하여 따라서 양질의 GaN 층을 얻을 수 있게 된다. 또한, 본 발명에 따라 GaN층이 성장된 Si 기판을 사용하여 제조된 GaN 광/전자 소자용 기판은 사파이어(sapphire) 기판에서 제조된 GaN 소자보다 가격이 낮은 장점을 가진다.

상기와 같은 제1완충층/스터핑 층/제2완충층을 포함하는 다중 구조의 Si 확산 방지 구조에 따르면 층간 경계의 스트레스가 완화되고 따라서 크랙 발생 등에 의한 품질 저하등을 효과적으로 억제할 수 있다.

이러한 본 발명의 기판 및 이를 제조하는 방법은 디스플레이용 LED(Light emitting diode), 고주파/마이크로웨이브 장치 등에 사용되는 예를 들어, 무선 및 광통신용 RF HFET(Radio Frequency Heterostrucutre Field Effect Transistor), HEMT(high electron mobility transistor) 등의 제조에 이용될 수 있다. 그외에도 고출력용 HFET, HBT(hetero junction bipolar transistor), 정류소자(Rectifier) 등의 제조에도 적용될 수 있다.

이러한 본원 발명의 이해를 돕기 위하여 몇몇의 모범적인 실시예가 설명되고 첨부된 도면에 도시되었으나, 이러한 실시예들은 단지 넓은 발명을 예시하고 이를 제한하지 않는다는 점이 이해되어야 할 것이며, 그리고 본 발명은 도시되고 설명된 구조와 배열에 국한되지 않는다는 점이 이해되어야 할 것이며, 이는 다양한 다른 수정이 당 분야에서 통상의 지식을 가진 자에게 일어날 수 있기 때문이다.

Claims

실리콘 기판과,

상기 실리콘 기판 위에 성장된 제1완충층과;

상기 제1완충층 위에 성장된 스터핑 층과;

상기 스터핑 층 위에 성장된 제2완충층과; 그리고

상기 제2완층층 위에 성장된 GaN 층을; 구비하는 것을 특징으로 하는 GaN 반도체 기판.
제1항에 있어서,

상기 스터핑 층은 육정방계(HCP), 입방정계(CUBIC) 구조 중의 어느 한 구조를 가지를 것을 특징으로 하는 GaN 반도체 기판.
제 1 항에 있어서,

상기 스터핑 층은 Ru, Pd, Ti 으로 이루어지는 그룹에서 선택된 어느 하나를 함유하는 것을 특징으로 하는 GaN 반도체 기판.
제 1 항에 있어서,

상기 스터핑 층은 상기 제1완충층과 다른 격자 상수를 가지는 것을 특징으로 하는 GaN 반도체 기판.
제 4 항에 있어서, AlN, AlGaN, LT(low temperature)-AlN, LT-GaN, HfNx, SiNx, MnS, AlGaN 으로 이루어지는 그룹에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 GaN 반도체 기판.
제 1 항 내지 제 5 항 중의 어느 한 항에 있어서,

상기 제1완충층과 제2완충층 각각은 AlN, AlGaN, LT-AlN, LT-GaN, HfNx, SiNx, MnS, TiN, TaN, WN 으로 이루어지는 그룹에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 GaN 반도체 기판.
제6항에 있어서,

상기 제1완충층과 제2완충층은 동일한 재료로 형성되는 것을 특징으로 하는 GaN 반도체 기판.
실리콘 기판에 제1완충층을 형성하는 단계;

제1완충층 위에 스터핑 층을 형성하는 단계;

상기 스터핑 층 위에 제2완충층을 형성하는 단계; 그리고

상기 제2완충층 위에 GaN 을 결정성장하는 단계;를 포함하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 8 항에 있어서,

상기 스터핑 층은 육정방계(HCP), 입방정계(CUBIC) 구조를 가지는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 8 항에 있어서,

스터핑 층은 Si과 합금(alloy)을 형성하는 물질로 형성하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 10 항에 있어서,

상기 스터핑 층은 Ru, Pd, Ti로 이루어지는 그룹에서 선택된 어느 하나를 포함하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 7 항에 있어서,

상기 스터핑 층은 제1완충층과 격자 상수가 다른 물질로 형성하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 12 항에 있어서,

상기 스터핑 층은 AlN, AlGaN, LT(low temperature)-AlN, LT-GaN, HfNx, SiNx, MnS 으로 이루어지는 그룹에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 7 항 내지 제 13 항 중의 어느 한 항에 있어서,

상기 제1완충층과 제2완충층 각각은 AlN, AlGaN, LT(low temperature)-AlN, LT-GaN, HfNx, SiNx, MnS, TiN, TaN, WN 으로 이루어지는 그룹에서 선택된 어느 하나로 형성하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.
제 14 항에 있어서,

상기 제1완충층 및 제2완충층을 동일 물질로 형성하는 것을 특징으로 하는 GaN 반도체 기판의 제조방법.