JP2005072561A - エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 - Google Patents
エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 Download PDFInfo
- Publication number
- JP2005072561A JP2005072561A JP2004178644A JP2004178644A JP2005072561A JP 2005072561 A JP2005072561 A JP 2005072561A JP 2004178644 A JP2004178644 A JP 2004178644A JP 2004178644 A JP2004178644 A JP 2004178644A JP 2005072561 A JP2005072561 A JP 2005072561A
- Authority
- JP
- Japan
- Prior art keywords
- epitaxial substrate
- layer
- group iii
- intermediate layer
- iii nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
- C30B29/10—Inorganic compounds or compositions
- C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
- C30B29/403—AIII-nitrides
-
- C—CHEMISTRY; METALLURGY
- C30—CRYSTAL GROWTH
- C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
- C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
- C30B25/02—Epitaxial-layer growth
- C30B25/18—Epitaxial-layer growth characterised by the substrate
- C30B25/20—Epitaxial-layer growth characterised by the substrate the substrate being of the same materials as the epitaxial layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/0242—Crystalline insulating materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02439—Materials
- H01L21/02455—Group 13/15 materials
- H01L21/02458—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02436—Intermediate layers between substrates and deposited layers
- H01L21/02494—Structure
- H01L21/02496—Layer structure
- H01L21/02505—Layer structure consisting of more than two layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02538—Group 13/15 materials
- H01L21/0254—Nitrides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02576—N-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/0257—Doping during depositing
- H01L21/02573—Conductivity type
- H01L21/02579—P-type
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02612—Formation types
- H01L21/02617—Deposition types
- H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
- H01L21/02661—In-situ cleaning
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T428/00—Stock material or miscellaneous articles
- Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
- Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Materials Engineering (AREA)
- Crystallography & Structural Chemistry (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Led Devices (AREA)
Abstract
【解決手段】エピタキシャル基板1は、基材11の上に、バッファ層12を介して、目的とするIII族窒化物層13、中間層14およびIII族窒化物層15を順次エピタキシャル成長させることにより作製される。中間層14は、一般式が(GaxIny)N(0≦x≦1,0≦y≦1,x+y=1)で表現されるGaNおよびInNの混晶(またはGaNの結晶)を主成分としているが、Alは含有していない。また、中間層14は、III族窒化物層13および15よりも低い成長温度、より具体的には350℃以上1000℃以下でエピタキシャル形成されている。
【選択図】図1
Description
実施の形態に係るエピタキシャル基板1の積層構造を図1の断面図を参照しながら説明する。
本実施の形態に係るエピタキシャル基板1の製造装置2は、いわゆる「MOCVD装置」である。製造装置2は、エピタキシャル層の原料ガスを基材11の主面上に流すことができるように構成される。以下では、製造装置2について、図2の断面図を参照しながら説明する。
実施例1に係る、実質的にAlを含有しない500℃成長GaN中間層を含むエピタキシャル基板100の製造方法について図3の工程フロー図を、当該エピタキシャル基板100に半導体積層構造を形成する方法について図4の工程フロー図を参照しながら説明する。なお、図3および図4の工程フロー図は、工程ごとのエピタキシャル基板100の状態を概念的に説明するための模式図であるので、図示された各層の層厚は実際のエピタキシャル基板100における層厚比を必ずしも反映していない。この点は以降の工程フロー図においても同様である。
比較例1に係る、500℃成長AlN中間層を含むエピタキシャル基板200の製造方法について図6の工程フロー図を、当該エピタキシャル基板200に半導体積層構造を形成する方法について図7の工程フロー図を参照しながら説明する。なお、比較例1の工程フローは、図6[d]の工程で形成される中間層がAlN中間層である点以外は、実施例1の工程フローと同じである。
比較例2に係る、成長温度を低下させた中間層を含まないエピタキシャル基板300の製造方法および当該エピタキシャル基板300に半導体積層構造を形成する方法について図8の工程フロー図を参照しながら説明する。
実施例2〜4のエピタキシャル基板は、それぞれ、実施例1のエピタキシャル基板100においてGaN中間層114の層厚を20nmから5nm,50nmおよび100nmへ変更したものに相当する。また、実施例5のエピタキシャル基板は、それぞれ、実施例1のエピタキシャル基板100においてGaN中間層114のエピタキシャル形成温度を500℃から800℃へ変更したものに相当する。
実施例1〜5においては、応力緩和層として形成されるGaN中間層は単一の層であったが、応力緩和層は複数の層を含む中間層群であってもよい。実施例6では、このような複数の層を含む中間層群を有するエピタキシャル基板400の製造方法について図11の工程フロー図を、当該エピタキシャル基板400に半導体積層構造を形成する方法について図12の工程フロー図を参照しながら説明する。
(工程A)基材411の温度を500℃として、TMGおよびアンモニアガスの混合ガスを、平均流速が2m/secとなるように反応性ガス導入管31の内部へ導入し、層厚20nmの結晶性が低い低温中間層をエピタキシャル形成する工程;および
(工程B)基材の温度を1180℃として、TMGおよびアンモニアガスの混合ガスを、平均流速が4m/secとなるように反応性ガス導入管31の内部へ導入し、層厚25nmの高温中間層をエピタキシャル形成する工程;
の2種類の工程を含んでいる。そして、実施例7においては、(工程A)→(工程B)を5回繰り返すことによりGaN中間層群414のエピタキシャル形成が行われる。
以下では、実施例1〜6および比較例1〜2を対比しながら本発明について説明する。
以上において、実施の形態に基づいて本発明について説明したが、本発明は上述の実施の形態の具体的態様に限定されるものではなく、各請求項に記載した発明の範囲内で様々に変形することができる。
2 製造装置
5 エピタキシャル基板
11 基材
28 基材台
30 ヒータ
BW 反り量
S1,S2,S3,S4 サンプル
Claims (14)
- エピタキシャル基板であって、
a) 基材と、
b) 前記基材の上にエピタキシャル形成された少なくとも2つのIII族窒化物層と、
c) 前記少なくとも2つのIII族窒化物層間にエピタキシャル形成された、実質的にAlを含有しない少なくとも1つのIII族窒化物中間層と、
を備え、
前記少なくとも2つのIII族窒化物層の各々の成長温度よりも、前記III族窒化物中間層の成長温度が低いことを特徴とするエピタキシャル基板。 - 請求項1に記載のエピタキシャル基板であって、
前記III族窒化物中間層の成長温度が350℃以上1000℃以下であることを特徴とするエピタキシャル基板。 - エピタキシャル基板であって、
a) 基材と、
b) 前記基材の上にエピタキシャル形成された少なくとも2つのIII族窒化物層と、
c) 前記少なくとも2つのIII族窒化物層間にエピタキシャル形成された、実質的にAlを含有しない少なくとも1つのIII族窒化物中間層と、
を備え、
前記III族窒化物中間層が応力緩和層として機能することを特徴とするエピタキシャル基板。 - 請求項1ないし請求項3のいずれかに記載のエピタキシャル基板において、
前記III族窒化物中間層各々の層厚が10nm以上70nm以下であることを特徴とするエピタキシャル基板。 - 請求項1ないし請求項4のいずれかに記載のエピタキシャル基板において、
前記III族窒化物中間層の組成が実質的にGaNであることを特徴とするエピタキシャル基板。 - エピタキシャル基板であって、
a) 基材と、
b) 前記基材の上にエピタキシャル形成された少なくとも2つのIII族窒化物層と、
c) 前記少なくとも2つのIII族窒化物層間にエピタキシャル形成された、実質的にAlを含有しない少なくとも1つのIII族窒化物中間層群とを備え、
前記III族窒化物中間層群が、
c-1) 第1成長温度で形成された少なくとも1つの第1中間層と、
c-2) 前記第1中間層と交互に積層され、前記第1成長温度より低い第2成長温度で形成された複数の第2中間層と、
を含み、
前記少なくとも2つのIII族窒化物層の各々の成長温度よりも、前記第2成長温度が低いことを特徴とするエピタキシャル基板。 - エピタキシャル基板であって、
a) 基材と、
b) 前記基材の上にエピタキシャル形成された少なくとも2つのIII族窒化物層と、
c) 前記少なくとも2つのIII族窒化物層間にエピタキシャル形成された、実質的にAlを含有しない少なくとも1つのIII族窒化物中間層群とを備え、
前記III族窒化物中間層群が、
c-1) 少なくとも1つの第1中間層と、
c-2) 前記第1中間層と交互に積層され、前記第1中間層とは成長温度が異なる複数の第2中間層と、
を含む応力緩和層群として機能することを特徴とするエピタキシャル基板。 - 請求項6または請求項7に記載のエピタキシャル基板において、
前記少なくとも2つのIII族窒化物層が第1組成を有する一方、
前記第1中間層と前記第2中間層が、前記第1組成と異なる第2組成を有しており、
前記III族窒化物中間層群が、前記第1中間層と前記第2中間層とのひとつずつからなる層の対を2対以上含むことを特徴とするエピタキシャル基板。 - 請求項6ないし請求項8のいずれかに記載のエピタキシャル基板において、
前記第1中間層の層厚が10nm以上100nm以下であり、前記第2中間層の層厚が15nm以上50nm以下であることを特徴とするエピタキシャル基板。 - 請求項6ないし請求項9のいずれかに記載のエピタキシャル基板において、前記第1成長温度が800℃以上1300℃以下であり、前記第2成長温度が350℃以上1000℃以下であることを特徴とするエピタキシャル基板。
- 請求項1ないし請求項10のいずれかに記載のエピタキシャル基板であって、前記基材と前記少なくとも2つのIII族窒化物層のうち基材にも最も近いIII族窒化物層との間にバッファ層を挿入したことを特徴とするエピタキシャル基板。
- 半導体積層構造であって、
請求項1ないし請求項11のいずれかに記載のエピタキシャル基板と、
前記エピタキシャル基板の上に形成されたIII族窒化物半導体層群と、
を備えることを特徴とする半導体積層構造。 - エピタキシャル基板の製造方法であって、
a) 基材と、
b) 前記基材の上にエピタキシャル形成された少なくとも2つのIII族窒化物層と、
c) 前記少なくとも2つのIII族窒化物層間にエピタキシャル形成された、実質的にAlを含有しない少なくとも1つのIII族窒化物中間層と、
を備えるエピタキシャル基板を製造するにあたって、
前記少なくとも2つのIII族窒化物層の各々の成長温度よりも、前記III族窒化物中間層の成長温度を低くすることを特徴とするエピタキシャル基板の製造方法。 - III族窒化物層を基材の上にエピタキシャル形成して積層して得られるエピタキシャル基板の反りを抑制する方法であって、
実質的にAlを含有しないIII族窒化物中間層を前記III族窒化物層の中に介在させ、
前記III族窒化物中間層として、前記III族窒化物層の成長温度よりも低い成長温度で形成させたエピタキシャル層を用いることを特徴とするエピタキシャル基板の反り抑制方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004178644A JP4727169B2 (ja) | 2003-08-04 | 2004-06-16 | エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 |
US10/909,477 US7479658B2 (en) | 2003-08-04 | 2004-08-02 | Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers |
US12/193,811 US7825417B2 (en) | 2003-08-04 | 2008-08-19 | Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003205728 | 2003-08-04 | ||
JP2003205728 | 2003-08-04 | ||
JP2004178644A JP4727169B2 (ja) | 2003-08-04 | 2004-06-16 | エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005072561A true JP2005072561A (ja) | 2005-03-17 |
JP4727169B2 JP4727169B2 (ja) | 2011-07-20 |
Family
ID=34117898
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004178644A Expired - Lifetime JP4727169B2 (ja) | 2003-08-04 | 2004-06-16 | エピタキシャル基板、当該エピタキシャル基板の製造方法、当該エピタキシャル基板の反り抑制方法、および当該エピタキシャル基板を用いた半導体積層構造 |
Country Status (2)
Country | Link |
---|---|
US (2) | US7479658B2 (ja) |
JP (1) | JP4727169B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007123824A (ja) * | 2005-09-27 | 2007-05-17 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体を用いた電子装置 |
JP2009509341A (ja) * | 2005-09-14 | 2009-03-05 | インターナショナル レクティファイアー コーポレイション | 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法 |
WO2011068219A1 (ja) | 2009-12-04 | 2011-06-09 | シャープ株式会社 | 形状計測装置、及び形状計測方法 |
KR101333678B1 (ko) * | 2011-11-14 | 2013-11-28 | 한국산업기술대학교산학협력단 | 고품질 질화물 반도체 박막 및 그 제조 방법 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20060249741A1 (en) * | 2005-04-25 | 2006-11-09 | Cao Group, Inc. | GaN semiconductor devices with A1N buffer grown at high temperature and method for making the same |
CN1988109B (zh) * | 2005-12-21 | 2012-03-21 | 弗赖贝格化合物原料有限公司 | 生产自支撑iii-n层和自支撑iii-n基底的方法 |
US7534638B2 (en) * | 2006-12-22 | 2009-05-19 | Philips Lumiled Lighting Co., Llc | III-nitride light emitting devices grown on templates to reduce strain |
US8026517B2 (en) * | 2007-05-10 | 2011-09-27 | Industrial Technology Research Institute | Semiconductor structures |
KR101636032B1 (ko) * | 2009-08-28 | 2016-07-05 | 서울바이오시스 주식회사 | 고전위 밀도의 중간층을 갖는 발광 다이오드 및 그것을 제조하는 방법 |
TWI562195B (en) | 2010-04-27 | 2016-12-11 | Pilegrowth Tech S R L | Dislocation and stress management by mask-less processes using substrate patterning and methods for device fabrication |
US9105469B2 (en) | 2011-06-30 | 2015-08-11 | Piquant Research Llc | Defect mitigation structures for semiconductor devices |
US8901606B2 (en) | 2012-04-30 | 2014-12-02 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor (pHEMT) comprising low temperature buffer layer |
CN103828030B (zh) * | 2012-08-10 | 2017-11-10 | 日本碍子株式会社 | 半导体元件、hemt元件、以及半导体元件的制造方法 |
US8853743B2 (en) * | 2012-11-16 | 2014-10-07 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Pseudomorphic high electron mobility transistor comprising doped low temperature buffer layer |
JP6185398B2 (ja) * | 2014-01-31 | 2017-08-23 | 東京エレクトロン株式会社 | 窒化ガリウム系結晶の成長方法及び熱処理装置 |
US10347591B2 (en) | 2016-09-16 | 2019-07-09 | Ii-Vi Delaware, Inc. | Metallic, tunable thin film stress compensation for epitaxial wafers |
CN106783955A (zh) * | 2016-12-26 | 2017-05-31 | 英诺赛科(珠海)科技有限公司 | 含有氮镓铝和氮镓铟的插入层的半导体器件及其制造方法 |
CN111527587B (zh) * | 2017-12-19 | 2023-11-21 | 胜高股份有限公司 | 第iii族氮化物半导体基板的制备方法 |
CN109545911B (zh) * | 2018-11-09 | 2020-04-14 | 华灿光电(浙江)有限公司 | 一种发光二极管的外延片的制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO1998039827A1 (fr) * | 1997-03-07 | 1998-09-11 | Sharp Kabushiki Kaisha | Element electroluminescent semi-conducteur a base de nitrure de gallium muni d'une zone active presentant une structure de multiplexage a puits quantique et un dispostif semi-conducteur a sources de lumiere utilisant le laser |
JPH10335750A (ja) * | 1997-06-03 | 1998-12-18 | Sony Corp | 半導体基板および半導体装置 |
JPH10335700A (ja) * | 1997-06-04 | 1998-12-18 | Toshiba Corp | 半導体発光素子およびその製造方法 |
JP3505357B2 (ja) | 1997-07-16 | 2004-03-08 | 株式会社東芝 | 窒化ガリウム系半導体素子およびその製造方法 |
JP2001160627A (ja) * | 1999-11-30 | 2001-06-12 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体発光素子 |
JP3753948B2 (ja) | 2001-03-30 | 2006-03-08 | 豊田合成株式会社 | Iii族窒化物系化合物半導体の製造方法及びiii族窒化物系化合物半導体素子 |
US7163876B2 (en) | 2001-03-29 | 2007-01-16 | Toyoda Gosei Co., Ltd | Method for manufacturing group-III nitride compound semiconductor, and group-III nitride compound semiconductor device |
JP5013238B2 (ja) | 2001-09-11 | 2012-08-29 | 信越半導体株式会社 | 半導体多層構造 |
-
2004
- 2004-06-16 JP JP2004178644A patent/JP4727169B2/ja not_active Expired - Lifetime
- 2004-08-02 US US10/909,477 patent/US7479658B2/en active Active
-
2008
- 2008-08-19 US US12/193,811 patent/US7825417B2/en active Active
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009509341A (ja) * | 2005-09-14 | 2009-03-05 | インターナショナル レクティファイアー コーポレイション | 寄生電流経路を閉塞するために交互の高温層および低温層を用いる超格子の製造方法 |
US9157169B2 (en) | 2005-09-14 | 2015-10-13 | International Rectifier Corporation | Process for manufacture of super lattice using alternating high and low temperature layers to block parasitic current path |
JP2007123824A (ja) * | 2005-09-27 | 2007-05-17 | Toyoda Gosei Co Ltd | Iii族窒化物系化合物半導体を用いた電子装置 |
WO2011068219A1 (ja) | 2009-12-04 | 2011-06-09 | シャープ株式会社 | 形状計測装置、及び形状計測方法 |
KR101333678B1 (ko) * | 2011-11-14 | 2013-11-28 | 한국산업기술대학교산학협력단 | 고품질 질화물 반도체 박막 및 그 제조 방법 |
Also Published As
Publication number | Publication date |
---|---|
US20050028888A1 (en) | 2005-02-10 |
US7479658B2 (en) | 2009-01-20 |
US7825417B2 (en) | 2010-11-02 |
JP4727169B2 (ja) | 2011-07-20 |
US20080308909A1 (en) | 2008-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7825417B2 (en) | Epitaxial wafers, method for manufacturing of epitaxial wafers, method of suppressing bowing of these epitaxial wafers and semiconductor multilayer structures using these epitaxial wafers | |
US6218280B1 (en) | Method and apparatus for producing group-III nitrides | |
JP5705399B2 (ja) | 転位密度の低いiii族窒化物材料及び当該材料に関連する方法 | |
US20110244663A1 (en) | Forming a compound-nitride structure that includes a nucleation layer | |
US7847313B2 (en) | Group III-V nitride-based semiconductor substrate and group III-V nitride-based light emitting device | |
KR100674829B1 (ko) | 질화물계 반도체 장치 및 그 제조 방법 | |
US10008571B2 (en) | Semiconductor wafer, semiconductor device, and method for manufacturing nitride semiconductor layer | |
US20070215901A1 (en) | Group III-V nitride-based semiconductor substrate and method of fabricating the same | |
JP2009147271A (ja) | 基板製造方法およびiii族窒化物半導体結晶 | |
US20110003420A1 (en) | Fabrication method of gallium nitride-based compound semiconductor | |
US20060175681A1 (en) | Method to grow III-nitride materials using no buffer layer | |
JP4554803B2 (ja) | 低転位バッファーおよびその製造方法ならびに低転位バッファーを備えた素子 | |
JP2005210084A (ja) | エピタキシャル基板、半導体積層構造、転位低減方法およびエピタキシャル形成用基板 | |
JP4952616B2 (ja) | 窒化物半導体基板の製造方法 | |
JP2006060164A (ja) | 窒化物半導体デバイスおよび窒化物半導体結晶成長方法 | |
JP2011216549A (ja) | GaN系半導体エピタキシャル基板の製造方法 | |
JP4679810B2 (ja) | エピタキシャル基板、半導体積層構造、エピタキシャル基板の製造方法、およびエピタキシャル基板表面におけるピット発生抑制方法 | |
KR20100104997A (ko) | 전위 차단층을 구비하는 질화물 반도체 기판 및 그 제조 방법 | |
JP2005183524A (ja) | エピタキシャル基板、エピタキシャル基板の製造方法および転位低減方法 | |
JP2005536883A (ja) | AlGaN単層またはAlGaN多層構造のMBE成長 | |
JP2007227803A (ja) | 窒化物系半導体の気相成長方法とそれを用いた窒化物系半導体エピタキシャル基板並びに自立基板、及び半導体装置 | |
KR20090030651A (ko) | 질화갈륨계 발광소자 | |
JP4609334B2 (ja) | 窒化物系半導体基板の製造方法、窒化物系半導体基板、及び窒化物系半導体発光素子 | |
KR100839224B1 (ko) | GaN 후막의 제조방법 | |
JP5071703B2 (ja) | 半導体製造装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080801 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080826 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081027 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20081027 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090126 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20090206 |
|
A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090403 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110311 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110324 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4727169 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
S201 | Request for registration of exclusive licence |
Free format text: JAPANESE INTERMEDIATE CODE: R314201 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |