CN114447170A - 提高出光均匀程度的发光二极管外延片及制备方法 - Google Patents

提高出光均匀程度的发光二极管外延片及制备方法 Download PDF

Info

Publication number
CN114447170A
CN114447170A CN202111574240.9A CN202111574240A CN114447170A CN 114447170 A CN114447170 A CN 114447170A CN 202111574240 A CN202111574240 A CN 202111574240A CN 114447170 A CN114447170 A CN 114447170A
Authority
CN
China
Prior art keywords
layer
sublayer
adjustment
adjusting
ingan
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111574240.9A
Other languages
English (en)
Other versions
CN114447170B (zh
Inventor
王群
龚逸品
陶羽宇
茅艳琳
李鹏
王江波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.
Original Assignee
HC Semitek Suzhou Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by HC Semitek Suzhou Co Ltd filed Critical HC Semitek Suzhou Co Ltd
Priority to CN202111574240.9A priority Critical patent/CN114447170B/zh
Publication of CN114447170A publication Critical patent/CN114447170A/zh
Application granted granted Critical
Publication of CN114447170B publication Critical patent/CN114447170B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本公开提供了提高出光均匀程度的发光二极管外延片及制备方法,属于发光二极管制作领域。第一应变调节层包括依次层叠的第一调节子层与第二调节子层,第一调节子层中Al组分由0.7~1降低至0.05~0.2,第二调节子层中Al组分不变,且第二调节子层中Al组分与第一调节子层靠近第二调节子层的表面的Al组分相同,第一调节子层的厚度为第二调节子层的厚度的1~3倍。抵消部分热应力,提供张应力。第二应变调节层上中n型GaN调节子层与n型InGaN过渡到InGaN/GaN多量子阱层,In的分布更均匀,In在不同位置析出的情况也少,可以有效提高最终得到的发光二极管的出光均匀度。

Description

提高出光均匀程度的发光二极管外延片及制备方法
技术领域
本公开涉及发光二极管制作领域,特别涉及提高出光均匀程度的发光二极管外延片及制备方法。
背景技术
发光二极管是一种能发光的半导体电子元件。作为一种高效、环保、绿色新型固态照明光源,正在被迅速广泛地得到应用,如交通信号灯、汽车内外灯、城市景观照明、手机背光源等,提高芯片发光效率是发光二极管不断追求的目标。发光二极管外延片是发光二极管制备过程中的初级成品。现有的发光二极管外延片包括衬底及依次层叠在衬底上的非掺杂GaN层、n型GaN层、InGaN/GaN多量子阱层和p型GaN层。InGaN/GaN多量子阱层通常包括交替层叠的InGaN阱层与GaN垒层,载流子在InGaN阱层中复合发光。
InGaN阱层中In的分布均匀程度会直接影响到InGaN/GaN多量子阱层的发光均匀程度。而InGaN/GaN多量子阱层以下的n型GaN层等结构存在部分质量缺陷以及高温生长后降温导致的应力缺陷,这些缺陷会延伸到InGaN/GaN多量子阱层中导致InGaN阱层In在缺陷处析出;并且InGaN/GaN多量子阱层与InGaN/GaN多量子阱层以下的外延结构之间的晶格失配也会导致InGaN/GaN多量子阱层中出现较多缺陷进而导致In的析出。InGaN阱层中不同位置处In的析出会影响到InGaN阱层中In的均匀程度,进而导致最终得到的发光二极管的出光均匀程度较低。
发明内容
本公开实施例提供了提高出光均匀程度的发光二极管外延片及制备方法,能够提高发光二极管外延片的出光均匀程度。所述技术方案如下:
本公开实施例提供了一种发光二极管外延片,所述提高出光均匀程度的发光二极管外延片包括衬底及依次层叠在所述衬底上的非掺杂GaN层、第一应变调节层、n型GaN层、第二应变调节层、InGaN/GaN多量子阱层与p型GaN层,所述第一应变调节层的材料为铝镓氮,所述第一应变调节层包括依次层叠的第一调节子层与第二调节子层,在所述第一调节子层的生长方向上,所述第一调节子层中Al组分由0.7~1降低至0.05~0.2,所述第二调节子层中Al组分不变,且所述第二调节子层中Al组分与所述第一调节子层靠近所述第二调节子层的表面的Al组分相同,所述第一调节子层的厚度为所述第二调节子层的厚度的1~3倍,
所述第二应变调节层包括交替层叠的n型GaN调节子层与n型InGaN调节子层,在所述n型InGaN调节子层的生长方向上,所述n型InGaN调节子层中In组分增加。
可选地,所述n型InGaN调节子层中In组分的取值范围为2%~6%。
可选地,所述n型GaN调节子层的厚度与所述n型InGaN调节子层的厚度比为2:1~10:1,每个所述n型InGaN调节子层中In组分与Ga组分之比为0.05~0.12。
可选地,所述第一应变调节层的厚度与所述第二应变调节层的厚度之比为10:1~40:1。
可选地,所述n型GaN调节子层中掺杂的Si浓度为5E18~5E19cm-3
可选地,所述n型InGaN调节子层中掺杂的Si浓度为1E18~1E19 cm-3
本公开实施例提供了一种提高出光均匀程度的发光二极管外延片的制备方法,所述提高出光均匀程度的发光二极管外延片及制备方法包括:
提供一衬底;
在所述衬底上依次生长非掺杂GaN层、第一应变调节层、n型GaN层、第二应变调节层、InGaN/GaN多量子阱层与p型GaN层,所述第一应变调节层的材料为铝镓氮,所述第一应变调节层包括依次层叠的第一调节子层与第二调节子层,在所述第一调节子层的生长方向上,所述第一调节子层中Al组分由0.7~1降低至0.05~0.2,所述第二调节子层中Al组分不变,且所述第二调节子层中Al组分与所述第一调节子层靠近所述第二调节子层的表面的Al组分相同,所述第一调节子层的厚度为所述第二调节子层的厚度的1~3倍,
所述第二应变调节层包括交替层叠的n型GaN调节子层与n型InGaN调节子层,在所述n型InGaN调节子层的生长方向上,所述n型InGaN调节子层中In组分增加。
可选地,所述n型GaN调节子层的生长温度与所述n型InGaN调节子层的生长温度的取值范围均为850~1000℃。
可选地,所述n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差减小。
可选地,所述n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差减小随所述第二应变调节层的生长厚度的增加而减小。
本公开实施例提供的技术方案带来的有益效果是:
在非掺杂GaN层与n型GaN层之间增加第一应变调节层,第一应变调节层的材料为铝镓氮,且第一应变调节层包括依次层叠的第一调节子层与第二调节子层,在第一调节子层的生长方向上,第一调节子层中Al组分由0.7~1降低至0.05~0.2,第二调节子层中Al组分不变,且第二调节子层中Al组分与第一调节子层靠近第二调节子层的表面的Al组分相同,第一调节子层的厚度为第二调节子层的厚度的1~3倍。第一调节子层中Al组分较高,在非掺杂GaN层上生长时会积累较大的压应力,可以抵消常规的高温生长的非掺杂GaN层在后续生长InGaN/GaN多量子阱层降温时会出现的拉伸的部分热应力,提高第一应变调节层与外延片中会出现的应力,由此减少由应力带来的应变与缺陷。在第一调节子层上生长Al组件较低、Al组分不变且厚度较大的第二调节子层,可以提高第一应变调节层自身的质量,且可以平稳过渡到晶格常数更大的n型GaN层,保证n型GaN层的生长质量。同时第一调节子层与第二调节子层由于晶格常数均小于非掺杂GaN层,第一应变调节层中会积累较多的张应力,这一部分张应力,则可以与n型GaN层以及包括交替层叠的n型GaN调节子层与n型InGaN调节子层的第二应变调节层生长时会出现的压应力相抵消,控制最终得到的n型GaN层以及第二应变调节层中整体应力较少,以提高在第二应变调节层上生长的InGaN/GaN多量子阱层的晶体质量。并且n型GaN调节子层与n型InGaN调节子层中均掺杂有n型杂质,提高可提供的电子浓度的同时,n型杂质会增大n型GaN调节子层与n型InGaN调节子层的晶格,使得n型GaN调节子层与n型InGaN调节子层更接近或者大于InGaN/GaN多量子阱层中InGaN阱层的晶格常数。则InGaN/GaN多量子阱层中InGaN阱层在生长时,质量会更好;且在第一应变调节层提供的无应力或者轻微的张应力的作用下,InGaN阱层受拉伸会更容易并入In原子。InGaN/GaN多量子阱层中InGaN阱层缺陷更少且In原子更容易并入,InGaN阱层本身质量会更好,In的分布更均匀,In在不同位置析出的情况也少,可以有效提高最终得到的发光二极管的出光均匀度。
附图说明
为了更清楚地说明本公开实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本公开的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图;
图2是本公开实施例提供的另一种发光二极管外延片的结构示意图;
图3是本公开实施例提供的一种提高出光均匀程度的发光二极管外延片的制备方法流程图;
图4是本公开实施例提供的另一种提高出光均匀程度的发光二极管外延片的制备方法流程图。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚,下面将结合附图对本公开实施方式作进一步地详细描述。
图1是本公开实施例提供的一种发光二极管外延片的结构示意图,参考图1可知,本公开实施例提供了一种发光二极管外延片,提高出光均匀程度的发光二极管外延片包括衬底1及依次层叠在衬底1上的非掺杂GaN层2、第一应变调节层3、n型GaN层4、第二应变调节层5、InGaN/GaN多量子阱层6与p型GaN层7,第一应变调节层3的材料为铝镓氮,第一应变调节层3包括依次层叠的第一调节子层31与第二调节子层32,在第一调节子层31的生长方向上,第一调节子层31中Al组分由0.7~1降低至0.05~0.2,第二调节子层32中Al组分不变,且第二调节子层32中Al组分与第一调节子层31靠近第二调节子层32的表面的Al组分相同,第一调节子层31的厚度为第二调节子层32的厚度的1~3倍。
第二应变调节层5包括交替层叠的n型GaN调节子层51与n型InGaN调节子层52,在n型InGaN调节子层52的生长方向上,n型InGaN调节子层52中In组分增加。
在非掺杂GaN层2与n型GaN层4之间增加第一应变调节层3,第一应变调节层3的材料为铝镓氮,且第一应变调节层3包括依次层叠的第一调节子层31与第二调节子层32,在第一调节子层31的生长方向上,第一调节子层31中Al组分由0.7~1降低至0.05~0.2,第二调节子层32中Al组分不变,且第二调节子层32中Al组分与第一调节子层31靠近第二调节子层32的表面的Al组分相同,第一调节子层31的厚度为第二调节子层32的厚度的1~3倍。第一调节子层31中Al组分较高,在非掺杂GaN层2上生长时会积累较大的压应力,可以抵消常规的高温生长的非掺杂GaN层2在后续生长InGaN/GaN多量子阱层6降温时会出现的拉伸的部分热应力,提高第一应变调节层3与外延片中会出现的应力,由此减少由应力带来的应变与缺陷。在第一调节子层31上生长Al组件较低、Al组分不变且厚度较大的第二调节子层32,可以提高第一应变调节层3自身的质量,且可以平稳过渡到晶格常数更大的n型GaN层4,保证n型GaN层4的生长质量。同时第一调节子层31与第二调节子层32由于晶格常数均小于非掺杂GaN层2,第一应变调节层3中会积累较多的张应力,这一部分张应力,则可以与n型GaN层4以及包括交替层叠的n型GaN调节子层51与n型InGaN调节子层52的第二应变调节层5生长时会出现的压应力相抵消,控制最终得到的n型GaN层4以及第二应变调节层5中整体应力较少,以提高在第二应变调节层5上生长的InGaN/GaN多量子阱层6的晶体质量。并且n型GaN调节子层51与n型InGaN调节子层52中均掺杂有n型杂质,提高可提供的电子浓度的同时,n型杂质会增大n型GaN调节子层51与n型InGaN调节子层52的晶格,使得n型GaN调节子层51与n型InGaN调节子层52更接近或者大于InGaN/GaN多量子阱层6中InGaN阱层的晶格常数。则InGaN/GaN多量子阱层6中InGaN阱层在生长时,质量会更好;且在第一应变调节层3提供的无应力或者轻微的张应力的作用下,InGaN阱层受拉伸会更容易并入In原子。InGaN/GaN多量子阱层6中InGaN阱层缺陷更少且In原子更容易并入,InGaN阱层本身质量会更好,In的分布更均匀,In在不同位置析出的情况也少,可以有效提高最终得到的发光二极管的出光均匀度。
需要说明的是,在本公开中所涉及的生长方向,即为由衬底1指向衬底1上所层叠的外延层的方向。
示例性地,第一应变调节层3的厚度可为2~5微米。
第一应变调节层3的厚度在以上范围内,可以保证第一应变调节层3本身的生长质量,并且第一应变调节层3也可以充分提供张应力,以抵消后续InGaN阱层生长会出现的较大的压应力,有效提高最终得到的InGaN/GaN多量子阱层6的晶体质量。
可选地,n型InGaN调节子层52中In组分的取值范围为2%~6%。
n型InGaN调节子层52中In组分的取值范围在以上范围内,可以保证得到的n型InGaN调节子层52的质量较好,且n型InGaN调节子层52本身的晶格常数与InGaN阱层的晶格常数也更为接近,可以有效提高在第二应变调节层5上生长的InGaN阱层的晶体质量。
可选地,n型GaN调节子层51的厚度与n型InGaN调节子层52的厚度比为2:1~10:1,每个n型InGaN调节子层52中In组分与Ga组分之比为0.05~0.12。
n型GaN调节子层51的厚度与n型InGaN调节子层52的厚度比在以上范围内,且每个n型InGaN调节子层52中In组分与Ga组分之比为0.05~0.12,第二应变调节层5中两个交替的材料层在生长时,内部生长产生的应力缺陷可以相互抵消大部分,保证第二应变调节层5本身的生长质量。并且第二应变调节层5本身的晶格常数也会更接近InGaN/GaN多量子阱层6中阱层的晶格常数,有效提高最终得到的发光二极管的质量与阱层中In的分布均匀程度。
示例性地,第一应变调节层3的厚度与第二应变调节层5的厚度之比为10:1~40:1。
第一应变调节层3的厚度远大于第二应变调节层5的厚度,可以保证第一应变调节层3的厚度足够大,以保证在非掺杂GaN层2上生长的第一应变调节层3中会积累足够的张应力,以抵消后续InGaN/GaN多量子阱层6生长会出现的压应力。而第二应变调节层5本身作为起到过渡作用的层次,可以适当减小厚度,避免厚度过大提供过多的压应力的问题。
在本公开所提供的其他实现方式中,第二应变调节层5的厚度范围可为200~800nm。也可以得到质量良好的InGaN/GaN多量子阱层6。
示例性地,第二应变调节层5中n型GaN调节子层51与n型InGaN调节子层52的交替层叠的周期数可为2~20。可以得到质量较好且厚度不会过大的第二应变调节层5。
可选地,n型GaN调节子层51的厚度与n型InGaN调节子层52的厚度可分别为1:5~1:10。可以提高得到的第二应变调节层5的晶体质量。
可选地,n型GaN调节子层51中掺杂的Si浓度为5E18~5E19cm-3
Si的掺杂可以提高电子浓度的同时,还可以增加n型GaN调节子层51的晶格常数,减小n型GaN调节子层51与n型InGaN调节子层52之间的晶格失配。n型GaN调节子层51中掺杂的Si浓度在以上范围内,也可以保证生长得到的n型GaN调节子层51的晶体质量。
可选地,n型InGaN调节子层52中掺杂的Si浓度为1E18~1E19 cm-3
Si的掺杂可以提高电子浓度的同时,还可以增加n型GaN调节子层51的晶格常数,减小n型GaN调节子层51与n型InGaN调节子层52之间的晶格失配。掺杂的Si浓度在以上范围内,也可以保证生长得到的n型InGaN调节子层52的晶体质量。
图2是本公开实施例提供的另一种发光二极管外延片的结构示意图,参考图2可知,发光二极管外延片可包括衬底1及生长在衬底1上的缓冲层8、非掺GaN层、第一应变调节层3、n型GaN层4、第二应变调节层5、InGaN/GaN多量子阱层6、AlGaN电子阻挡层9、p型GaN层7及p型接触层10。
可选地,衬底1可为蓝宝石衬底1。易于制作与获取。
示例性地,缓冲层8可包括GaN缓冲层8。能够缓解晶格失配。
在本公开所提供的其他实现方式中,缓冲层8也可为铝氮、铝镓氮或铝铟镓氮中的一种。本公开对此不做限制。
可选地,n型GaN层4的掺杂元素可为Si,且Si元素的掺杂浓度可为1×1018~1×1019cm-3。n型GaN层4整体的质量较好。
示例性地,n型GaN层4的厚度可为1~5μm。得到的n型GaN层4整体的质量较好。
在本公开提供的一种实现方式中,n型GaN层4的厚度可为3μm。本公开对此不做限制。
示例性地,InGaN/GaN多量子阱层6包括多个交替层叠的InGaN阱层及GaN垒层,InGaN阱层的厚度可为2~5nm,GaN垒层的厚度可为8~20nm。
示例性地,InGaN/GaN多量子阱层6的整体厚度可为50~130nm,In摩尔含量13%~25%。
可选地,AlGaN电子阻挡层9中Al组分可为0.15~0.25。阻挡电子的效果较好。
可选地,AlGaN电子阻挡层9的厚度可为20~100nm。得到的AlGaN电子阻挡层9的质量较好。
能够提供足够的空穴,并保证发光二极管外延片整体的成本不会过高。
可选地,p型GaN层7可掺Mg,p型GaN层7的厚度可为100~200nm。
示例性地,p型接触层10的厚度可为10~50nm。
需要说明的是,在本公开所提供的其他实现方式中,发光二极管外延片也还可包括其他层次结构,本公开对此不做限制。
图3是本公开实施例提供的一种提高出光均匀程度的发光二极管外延片的制备方法流程图,参考图3可知,本公开实施例提供了一种提高出光均匀程度的发光二极管外延片的制备方法,提高出光均匀程度的发光二极管外延片的制备方法包括:
S101:提供一衬底。
S102:在衬底上依次生长非掺杂GaN层、第一应变调节层、n型GaN层、第二应变调节层、InGaN/GaN多量子阱层与p型GaN层,第一应变调节层的材料为铝镓氮,第一应变调节层包括依次层叠的第一调节子层与第二调节子层,在第一调节子层的生长方向上,第一调节子层中Al组分由0.7~1降低至0.05~0.2,第二调节子层中Al组分不变,且第二调节子层中Al组分与第一调节子层靠近第二调节子层的表面的Al组分相同,第一调节子层的厚度为第二调节子层的厚度的1~3倍。第二应变调节层包括交替层叠的n型GaN调节子层与n型InGaN调节子层,在n型InGaN调节子层的生长方向上,n型InGaN调节子层中In组分增加。
执行完步骤S102之后的发光二极管外延片结构则可参见图2。图3中所提供的发光二极管外延片制备方法所对应的技术效果可参考图1中所示的发光二极管外牙片所对应的技术效果,因此此处不再赘述。
示例性地,第一应变调节层的温度可为1100-1200℃,压力100torr-200Torr。能够得到质量较好的第一应变调节层。
需要说明的是,第一应变调节层中Al组分的变化可通过控制通入反应腔的Al的有机金属源的流量变化实现。
可选地,步骤S102中,n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度的取值范围均为850~1000℃。
可以保证得到的n型GaN调节子层与n型InGaN调节子层的晶格常数会较大,且n型InGaN调节子层中在高温下In可以更容易并入GaN内部的空位中,提高In的并入量以提高晶格常数。
示例性地,在第二应变调节层的生长方向上,n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差减小。可以使得得到的n型GaN调节子层与n型InGaN调节子层中,越靠近InGaN/GaN多量子阱层则晶格常数越大,也越接近InGaN/GaN多量子阱层的晶格常数,有效提高得到的InGaN/GaN多量子阱层的晶格质量。
可选地,n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差减小随第二应变调节层的生长厚度的增加而减小。可以便于第二应变调节层内部的温度与质量的控制。
示例性地,在第二应变调节层具有设定的整体厚度的前提下,第二应变调节层的生长厚度为整体厚度的1/3时,n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差可由150~250℃变化至80~180℃,第二应变调节层的生长厚度为整体厚度的2/3时,n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差可由80~180℃变化至50~130℃。得到的第二应变调节层的质量可以得到进一步提高。
需要说明的是,第二应变调节层中n型GaN调节子层与n型InGaN调节子层的交替生长,可通过交替通入分别与n型GaN调节子层与n型InGaN调节子层对应的反应气体与有机金属源实现。
图4是本公开实施例提供的另一种提高出光均匀程度的发光二极管外延片的制备方法流程图,参考图4可知,提高出光均匀程度的发光二极管外延片的制备方法包括:
S201:提供一衬底。
其中,衬底可为蓝宝石衬底。易于实现与制作。
可选地,步骤S201还可包括:在氢气气氛下,处理衬底表面的时长为6~10min。
示例性地,处理衬底表面时,反应腔的温度可为1000~1200℃,反应腔的压力可为200~500Torr。
在本公开所提供的一种实现方式中,处理衬底时,反应腔的温度也可为1100℃,处理衬底表面的时长可为8min。
步骤S201还可包括:对衬底的表面进行氮化处理,在衬底的表面铺一层氮原子。可以便于氮化镓材料的快速生长。
S202:在衬底上生长缓冲层。
可选地,控制反应腔的温度为450℃~600℃,反应腔的压力为200torr~500torr,生长GaN缓冲层。
S203:在缓冲层上生长第一应变调节层。
需要说明的是,第一应变调节层的材料与生长条件可参考图3中所示的步骤S102,因此此处不再赘述。
S204:在第一应变调节层上生长n型GaN层。
可选地,n型GaN层的生长温度可为950℃~1200℃,n型GaN层的生长压力可为200Torr~500Torr。
示例性地,n型GaN层的生长温度比第一应变调节层的生长温度低50~150℃。可以提高n型GaN层的质量,且可以控制n型GaN层与第一应变调节层与InGaN/GaN多量子阱层的晶格匹配度更好。
可选地,n型GaN层的生长温度比InGaN/GaN多量子阱层的生长温度高150~350℃。可以保证n型GaN层与第一应变调节层以及第二应变调节层之间均可以保持良好的匹配度。
S205:在n型GaN层上生长第二应变调节层。
第二应变调节层的材料与生长条件可参考图3中所示的步骤S102,因此此处不再赘述。
S206:在第二应变调节层上生长InGaN/GaN多量子阱层。
InGaN/GaN多量子阱层包括交替生长的InGaN阱层与GaN垒层。
可选地,InGaN阱层的厚度为1~3nm,GaN垒层的厚度为8~20nm。保证发光二极管的发光效率。
示例性地,InGaN阱层与GaN垒层的生长压力为100~200Torr,InGaN阱层与GaN垒层的生长转速为500~800r/min。能够得到的InGaN阱层与GaN垒层的质量较好。
在本公开所提供的一种实现方式中,InGaN阱层与GaN垒层的生长压力为150~300mbarr,InGaN阱层与GaN垒层的生长转速为80~150r/min。也能够得到质量较好的InGaN阱层与GaN垒层。
S207:在InGaN/GaN多量子阱层上生长AlGaN电子阻挡层。
AlGaN电子阻挡层的生长温度可为600~1000℃,AlGaN电子阻挡层的生长压力可为100~300Torr。在此条件下生长得到的AlGaN电子阻挡层的质量较好,有利于提高发光二极管的发光效率。
S208:在AlGaN电子阻挡层上生长p型GaN层。
可选地,p型GaN层的生长压力可为100Torr~300Torr,p型GaN层的生长温度可为800℃~950℃。
在本公开所提供的一种实现方式中,p型GaN层的生长温度可为900℃,p型GaN层的生长压力可为200Torr。
S209:在p型GaN层上生长p型接触层。
可选地,p型接触层的生长压力可为100Torr~300Torr,p型接触层的生长温度可为850℃~1050℃。
在本公开所提供的一种实现方式中,p型接触层的生长温度可为950℃,p型接触层的生长压力可为200Torr。
需要说明的是,图4中所示的提高出光均匀程度的发光二极管外延片及制备方法,相对图3中所示的发光二极管的制备方法,提供了一种更为详细的发光二极管外延片的生长方式。
S210:对发光二极管外延片进行退火处理。
步骤S210可包括:将温度调整至650℃~850℃,在氢气氛围下对发光二极管外延片进行5分钟~15分钟的退火处理。
在本公开所提供的一种实现方式中,退火温度可为750℃,退火时间可为10min。
执行完步骤S210后的发光二极管外延片的结构可参见图2。
需要说明的是,在本公开实施例中,采用VeecoK 465i or C4 or RB MOCVD(MetalOrganic Chemical Vapor Deposition,金属有机化合物化学气相沉淀)设备实现发光二极管的生长方法。采用高纯H2(氢气)或高纯N2(氮气)或高纯H2和高纯N2的混合气体作为载气,高纯NH3作为N源,三甲基镓(TMGa)及三乙基镓(TEGa)作为镓源,三甲基铟(TMIn)作为铟源,硅烷(SiH4)作为N型掺杂剂,三甲基铝(TMAl)作为铝源,二茂镁(CP2Mg)作为P型掺杂剂。
以上所述,并非对本公开作任何形式上的限制,虽然本公开已通过实施例揭露如上,然而并非用以限定本公开,任何熟悉本专业的技术人员,在不脱离本公开技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本公开技术方案的内容,依据本公开的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本公开技术方案的范围内。

Claims (10)

1.一种提高出光均匀程度的发光二极管外延片,其特征在于,所述提高出光均匀程度的发光二极管外延片包括衬底及依次层叠在所述衬底上的非掺杂GaN层、第一应变调节层、n型GaN层、第二应变调节层、InGaN/GaN多量子阱层与p型GaN层,所述第一应变调节层的材料为铝镓氮,所述第一应变调节层包括依次层叠的第一调节子层与第二调节子层,在所述第一调节子层的生长方向上,所述第一调节子层中Al组分由0.7~1降低至0.05~0.2,所述第二调节子层中Al组分不变,且所述第二调节子层中Al组分与所述第一调节子层靠近所述第二调节子层的表面的Al组分相同,所述第一调节子层的厚度为所述第二调节子层的厚度的1~3倍,
所述第二应变调节层包括交替层叠的n型GaN调节子层与n型InGaN调节子层,在所述n型InGaN调节子层的生长方向上,所述n型InGaN调节子层中In组分增加。
2.根据权利要求1所述的提高出光均匀程度的发光二极管外延片,其特征在于,所述n型InGaN调节子层中In组分的取值范围为2%~6%。
3.根据权利要求1所述的提高出光均匀程度的发光二极管外延片,其特征在于,所述n型GaN调节子层的厚度与所述n型InGaN调节子层的厚度比为2:1~10:1,每个所述n型InGaN调节子层中In组分与Ga组分之比为0.05~0.12。
4.根据权利要求1~3任一项所述的提高出光均匀程度的发光二极管外延片,其特征在于,所述第一应变调节层的厚度与所述第二应变调节层的厚度之比为10:1~40:1。
5.根据权利要求1~3任一项所述的提高出光均匀程度的发光二极管外延片,其特征在于,所述n型GaN调节子层中掺杂的Si浓度为5E18~5E19cm-3
6.根据权利要求1~3任一项所述的提高出光均匀程度的发光二极管外延片,其特征在于,所述n型InGaN调节子层中掺杂的Si浓度为1E18~1E19cm-3
7.一种提高出光均匀程度的发光二极管外延片的制备方法,其特征在于,所述提高出光均匀程度的发光二极管外延片及制备方法包括:
提供一衬底;
在所述衬底上依次生长非掺杂GaN层、第一应变调节层、n型GaN层、第二应变调节层、InGaN/GaN多量子阱层与p型GaN层,所述第一应变调节层的材料为铝镓氮,所述第一应变调节层包括依次层叠的第一调节子层与第二调节子层,在所述第一调节子层的生长方向上,所述第一调节子层中Al组分由0.7~1降低至0.05~0.2,所述第二调节子层中Al组分不变,且所述第二调节子层中Al组分与所述第一调节子层靠近所述第二调节子层的表面的Al组分相同,所述第一调节子层的厚度为所述第二调节子层的厚度的1~3倍,
所述第二应变调节层包括交替层叠的n型GaN调节子层与n型InGaN调节子层,在所述n型InGaN调节子层的生长方向上,所述n型InGaN调节子层中In组分增加。
8.根据权利要求7所述的提高出光均匀程度的发光二极管外延片的制备方法,其特征在于,所述n型GaN调节子层的生长温度与所述n型InGaN调节子层的生长温度的取值范围均为850~1000℃。
9.根据权利要求7所述的提高出光均匀程度的发光二极管外延片的制备方法,其特征在于,在所述第二应变调节层的生长方向上,所述n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差减小。
10.根据权利要求9所述的提高出光均匀程度的发光二极管外延片的制备方法,其特征在于,所述n型GaN调节子层的生长温度与n型InGaN调节子层的生长温度之差减小随所述第二应变调节层的生长厚度的增加而减小。
CN202111574240.9A 2021-12-21 2021-12-21 提高出光均匀程度的发光二极管外延片及制备方法 Active CN114447170B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111574240.9A CN114447170B (zh) 2021-12-21 2021-12-21 提高出光均匀程度的发光二极管外延片及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111574240.9A CN114447170B (zh) 2021-12-21 2021-12-21 提高出光均匀程度的发光二极管外延片及制备方法

Publications (2)

Publication Number Publication Date
CN114447170A true CN114447170A (zh) 2022-05-06
CN114447170B CN114447170B (zh) 2023-09-19

Family

ID=81363524

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111574240.9A Active CN114447170B (zh) 2021-12-21 2021-12-21 提高出光均匀程度的发光二极管外延片及制备方法

Country Status (1)

Country Link
CN (1) CN114447170B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293241A (zh) * 2023-11-27 2023-12-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050942A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 질화물 반도체 발광 소자
CN111048631A (zh) * 2019-10-31 2020-04-21 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法
CN112366259A (zh) * 2020-09-30 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN112864285A (zh) * 2020-12-25 2021-05-28 华灿光电(苏州)有限公司 发光二极管外延片制备方法
CN112951963A (zh) * 2021-02-09 2021-06-11 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN113193083A (zh) * 2021-03-16 2021-07-30 华灿光电(浙江)有限公司 发光二极管外延片制备方法
CN113206175A (zh) * 2021-03-19 2021-08-03 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN113644172A (zh) * 2021-06-23 2021-11-12 华灿光电(浙江)有限公司 具有插入层的发光二极管外延片及其制备方法
CN113644174A (zh) * 2021-06-17 2021-11-12 华灿光电(浙江)有限公司 具有p型复合层的发光二极管外延片制备方法
CN113725331A (zh) * 2021-08-11 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20080050942A (ko) * 2006-12-04 2008-06-10 한국전자통신연구원 질화물 반도체 발광 소자
CN111048631A (zh) * 2019-10-31 2020-04-21 华灿光电(苏州)有限公司 发光二极管外延片及其制备方法
CN112366257A (zh) * 2020-09-27 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN112366259A (zh) * 2020-09-30 2021-02-12 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN112864285A (zh) * 2020-12-25 2021-05-28 华灿光电(苏州)有限公司 发光二极管外延片制备方法
CN112951963A (zh) * 2021-02-09 2021-06-11 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN113193083A (zh) * 2021-03-16 2021-07-30 华灿光电(浙江)有限公司 发光二极管外延片制备方法
CN113206175A (zh) * 2021-03-19 2021-08-03 华灿光电(浙江)有限公司 发光二极管外延片及其制备方法
CN113644174A (zh) * 2021-06-17 2021-11-12 华灿光电(浙江)有限公司 具有p型复合层的发光二极管外延片制备方法
CN113644172A (zh) * 2021-06-23 2021-11-12 华灿光电(浙江)有限公司 具有插入层的发光二极管外延片及其制备方法
CN113725331A (zh) * 2021-08-11 2021-11-30 广州市众拓光电科技有限公司 一种硅基led外延结构及其生长方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117293241A (zh) * 2023-11-27 2023-12-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管
CN117293241B (zh) * 2023-11-27 2024-01-26 江西兆驰半导体有限公司 发光二极管外延片及其制备方法、发光二极管

Also Published As

Publication number Publication date
CN114447170B (zh) 2023-09-19

Similar Documents

Publication Publication Date Title
CN109545924B (zh) 一种发光二极管外延片及其制造方法
CN113206175B (zh) 发光二极管外延片及其制备方法
CN110246933B (zh) 微型发光二极管的制备方法
CN109994580B (zh) 发光二极管的外延片及其制作方法
CN109786513B (zh) 发光二极管的外延片及其制作方法
CN112397622B (zh) 发光二极管外延片及其制备方法
CN112259647B (zh) 发光二极管外延片的制备方法及发光二极管外延片
CN113644172A (zh) 具有插入层的发光二极管外延片及其制备方法
CN114447170B (zh) 提高出光均匀程度的发光二极管外延片及制备方法
CN109659404B (zh) 一种发光二极管外延片的制造方法
CN109659407B (zh) 一种GaN基发光二极管外延片及其制备方法
CN113644174B (zh) 具有p型复合层的发光二极管外延片制备方法
CN113571607B (zh) 高发光效率的发光二极管外延片及其制造方法
CN112864286B (zh) 发光二极管外延片制备方法
CN113284996B (zh) 发光二极管外延片及其制备方法
CN112864285B (zh) 发光二极管外延片制备方法
CN112993101B (zh) 发光二极管外延片制备方法
CN113113515B (zh) 发光二极管外延片的生长方法
CN113571615B (zh) 改善欧姆接触的发光二极管外延片及其制造方法
CN114784150A (zh) 深紫外发光二极管的外延片及其制备方法
CN113488567A (zh) 具有复合过渡层的发光二极管外延片及其制备方法
CN113284995A (zh) 深紫外发光二极管的外延片及其制备方法
CN113284986B (zh) 发光二极管外延片的制备方法
CN113481593B (zh) 具有AlN的发光二极管外延片的制备方法
CN114156380B (zh) 提高内量子效率的发光二极管外延片及其制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee after: BOE Huacan Optoelectronics (Suzhou) Co.,Ltd.

Country or region after: China

Address before: 215600 No.28 CHENFENG Road, Zhangjiagang Economic Development Zone, Suzhou City, Jiangsu Province

Patentee before: HC SEMITEK (SUZHOU) Co.,Ltd.

Country or region before: China